JPH03250742A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ系へテロ
接合を利用して発生させた二次元キャリア・ガス層をチ
ャネルとする半導体装置に関し、ＤＸセンタがなく、ド
ーピング濃度及びその面内均一性が低下することがなく
、又キャリア移動度の高い半導体装置を得ることを目的
とし、基板上に順次積層されたＧａＡｓからなるチャネ
ル層、一導電型のＡ）ＧａＡＳからなるキャリア供給層
及び一導電型のＧａＡＳからなる閾値制御層を有する半
導体装置において、前記キャリア供給層に導入されるド
ーパントはセレンであり、前記閾値制御層乙こ導入され
るドーパントはシリコンであるように構成する。

〔産業上の利用分野〕

本発明は、Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　
ｓ系へテロ接合を利用して発生させた二次元キャリア・
ガス層をチャネルとする半導体装置に関する。

近年、動作速度の高速化に伴い、高電子移動度トランジ
スタ（以下、ＨＥＭＴと称する。）に代表される二次元
電子ガス層を利用したトランジスタが注目されている。

ＨＥＭＴは現在単体素子では実用段階に達しており、衛
星放送等のマイクロ波関連の製品に使用されている。ま
たＨＥＭＴをコンピュータに応用する研究も行われてお
り、高集積化の要望も強い。

ところで、ＨＥＭＴを使用したデジタル回路として、エ
ンハンスメント型ＨＥＭＴ　（以下Ｅ−ＨＥ　Ｍ　Ｔと
称する。）とデイプレッション型ＨＥＭＴ（以下、Ｄ−
ＨＥＭＴと称する。）を同一基板上に形成したものが利
用されている。このタイプの回路はＥ−ＨＥＭＴとＤ−
ＨＥＭＴを同一基板上に形成しているため、ロジック回
路を最小のデバイス数で構成でき、消費電力も少なくて
済むので、近年盛んに研究されている。

〔従来の技術］ ＨＥＭＴは、−船釣にＧａＡｓからなるチャネル層と、
該ＧａＡｓよりも電子親和力が小さいＡＩ　Ｇ　ａ　Ａ
、　ｓからなる電子供給層により構成され、該電子供給
層にはＳｌがドープされてｎ型になっている。しかしな
がら、ＡｌＧａＡｓにＳｉをドーピングすると、該Ａ　
Ｉ　Ｇ　ａ　Ａ、　ｓ層内にＤＸセンタと呼ばれる深い
準位が形成される。このＤＸセンタは、室温では、トラ
ンジスタに対してトランジェントすなわちスイッチング
時の電流の追従の遅れを起こし、また７７に程度の低温
では、ソース・ドレイン電流の減少という悪影響をもた
らす。そこで、前記問題点を解決する手段として前記Ａ
１ＧａＡｓにセレン（Ｓｅ）をドーピングすることが提
案されている。

第７図は従来例を説明するための工程要所における半導
体装置の要部切断側面図を表している。

この図において、５１は半絶縁性ＧａＡｓ基板、５３は
ノンドープＧａＡｓバッファ層及びチャネル層、５４は
ノンドープＡ、　Ｉ　Ｇ　ａ　Ａ　ｓスペーサ層、５５
はｎ型Ａ　１．　Ｇ　ａ　Ａ　ｓ電子供給層、５６はｎ
型ＧａＡＳ閾値制御層、５７はｎ型Ａ、　Ｉ　Ｇ　ａ　
Ａ　ｓ閾値制御層、５８はｎ型ＧａＡｓキ＋７ブ層、６
１はＥ−ＨＥＭＴのソース電極、６２はＥ−ＨＥ〜ＩＴ
のゲート電極、６３はＥ−ＨＥＭＴのドレイン電極兼Ｄ
−ＨＥＭＴのソース電極、６４ばＤ−ＨＥＭＴのゲート
電極、６５はＤ−ＨＥＭＴのトレイン電極、５３Ｄは２
次元電子ガス層をそれぞれ示している。ここで、５５・
５６・５７・５８の各層にはｎ型のドーパントとしてＳ
ｅがドープされている。Ｓｅは、ＡｌＧａＡｓ層内で深
い準位を形成しないので、前記問題点を解決することが
できる。

［発明が解決しようとする課題〕 しかしながら、５５・５６・５７・５８の各層にｎ型の
ドーパントとしてＳｅをトープした場合、以下のような
問題点が生ずる。

すなわち、分子線結晶成長法（ｍｏｌｅｃｕｌａｒ　ｂ
ｅａｍｅｐｉｔａｘｙ　：以下ＭＢＥ法と称する。）を
用いて前記第７図の構成のＨＥＭＴを形成する場合、Ｓ
ｅをドーピングしながらＧａＡｓ層を成長させる時の基
板温度は５９０″Ｃ以下、またＳｅをドーピングしなが
らＡｌＧａＡｓ層を成長させる時の基板温度は６２０°
Ｃ以下に制限される。これは、この温度以下にしないと
Ｓｅの再蒸発が起こり、ドーピング濃度の低下、或いは
ドーピング濃度の面内均一性の低下をきたしてしまうか
らである。基板面内においてドーピング濃度が低下する
とコンタクト抵抗が大きくなり、また、ドーピング濃度
にばらつきがあると、デバイスを作成した時にＤＩ（Ｅ
　Ｍ　Ｔの閾値電圧の基板面内での変動、及びコンタク
ト抵抗の不均一をきたす。第８図はＳｅがドーピングさ
れたＧａＡｓ層の各基板温度におけるキャリア濃度の基
板面内分布を示している。この図から明らかなように、
５９０°ＣではＳｅのキャリア濃度は面内でほぼ均一で
あるのに対して、６２０°Ｃではキャリア濃度は、基板
中央部で低く、基板周縁部で高くなっている。

一方、結晶品質から考えるとＧａＡｓ及びＡＩＧ　ａ　
Ａ、　ｓの成長温度は、できるだけ高いほうが良い。例
えば、第７図においてＡｌｏ、　ｚＧａｏ、　ｇＡｓス
ペーサ層５４の厚さを３０人とした場合、温度７７Ｋに
おいて、基板温度５９０°Ｃで成長させたＡＩＣ，ａＡ
ｓ層を有するＨ　Ｅ　Ｍ　Ｔでは、電子の移動度がおよ
そ３００００　ｃ１１１ハＳである）ｃ二対し、６２０
　’Ｃではおよそ６００００　ｃｍ／Ｖｓに向上する。

従って、ＡｌＧａＡｓを成長させる時には、基板温度を
６２０°Ｃに、ＧａＡｓを成長させる場合には、基板温
度を５９０°Ｃに設定するのが、ドーピング濃度の面内
均一性及びキャリア移動度の点から最も適したプロセス
条件である。

しかしながら、従来のＭＢＥ装置では、ＡｌＧａＡｓを
成長させる時には、基板温度を６２０°Ｃに、ＧａＡｓ
を成長させる場合には、基板温度を５９０°Ｃに変化さ
せて結晶成長させることは、別の理由からかえって成長
結晶の品質を劣化させることになる。

すなわち、ＭＢＥ装置内に設置された基板の温度を成長
させる結晶に応して変化させた場合、該基板を保持する
基板ホルダの熱容量が大きいため、基板温度を変化させ
た時、基板の温度が安定するまでに数分の時間がかかる
。そして、その間は結晶成長を中断しなければならない
。このとき成長基板上に不純物が付着し、成長結晶に表
面準位が発生するので、結晶品質が低下してしまうから
である。

以上の理由により、基板上にＧａＡｓ及びＡｌＧａＡｓ
を形成するためには、成長時の基板温度をおよそ５９０
　”Ｃ乃至６２０°Ｃの間のいずれかの温度に保って結
晶成長するよりほかなかった。しかし、これではキャリ
ア濃度が面内で均一であり、且つ充分なキャリア移動度
をもったＨ　Ｅ　Ｍ　Ｔを得ることができない。

したがって、本願発明は、以上の問題点にかんがみ、キ
ャリア濃度が基板面内において均一であり、且つ、キャ
リア移動度の高い半導体装置を提供することを目的とす
る。

（課題を解決するための手段］ 本発明は、ＧａＡｓ層にはＳｉを、ＡＩＣ，ａＡＳ層に
はＳｅをドーピングすることにより前記問題点を解決し
た。

すなわち、本発明は、基板上に順次積層されたＧａｐｓ
からなるチャネル層、−ｇ電型のＡｌＧａ　Ａ、　ｓか
らなるキャリア供給層及び一導電型のＧａＡｓからなる
閾値制御層を有する半導体装置において、前記キャリア
供給層にはセレンをドーピングし、前記閾値制御層には
シリコンをドーピングすることを特徴とする。

第１図は、本発明の詳細な説明するだめの工程要所にお
ける半導体装置の要部切断側面図を示している。この第
１図において、１は半絶縁性ＧａＡ、　ｓ基板、３はノ
ンドープＧａＡｓハンファ層及びチャネル層、４はノン
ドープＡｌＧａＡｓスペーサ層、５はｎ型ＡｌＧａＡｓ
電子供給層、６はｎ型ＧａＡｓ閾値制゛御層、７はｎ型
Ａ、　Ｉ　Ｇ　ａ　Ａ　ｓ閾値制御層、８はｎ型ＧａＡ
ｓキャップ層、１１はＥ−ＨＥＭＴのソース電極、１２
はＥ−ＨＥＭＴのゲート電極、１３はＥ−ＨＥＭＴのト
レイン電極兼Ｉ）−ＨＥＭＴのソース電極、１４はＤ−
ＨＥＭＴのゲート電極、１５はＤ−ＨＥＭＴのドレイン
電極をそれぞれ示している。ここで、ｎ型ＡｌＧａＡｓ
電子供給層５及びｎ型ＡｌＧａＡｓ閾値制御層７には、
不純物としてＳｅが、ｎ型ＧａＡｓ閾値制御層６及びｎ
型ＧａＡｓキャン１層８には、不純ものとしてＳｉがそ
れぞれドーピングされている〔作用］ ＣａＡｓ層にＳｉをドーピングしても、該ＧａＡｓ層中
に深い準位は形成されない。また、ＧａＡ、　ｓ層を成
長させる際、基板温度を６２０　’Ｃ程度まで高めても
、基板面上におけるキャリア濃度の分布は面内でほぼ均
一である。

したがって、ＧａＡｓ結晶成長時の基板温度及びＡｌＧ
ａＡｓ結晶成長時の基板温度をほぼ等しく６２０°Ｃに
することができる。

よって、結晶成長温度を従来よりも高くすることができ
、ＨＥＭＴのキャリア移動度を高めることができる。し
かも、結晶成長時の基板温度を高めたことによって、キ
ャリア濃度の面内均一性が低下することがない。

〔実施例〕

第２図乃至第６図は、本発明の一実施例を説明するため
の工程要所における半導体装置の要部切断側面図である
。以下、この図面を用いて、本発明の一実施例を説明す
る。

第２図参照 ■ＭＢＥ法を通用することにより、半絶縁性ＧａＡＳ基
板２１上に、厚さ６０００人のノンドープＧａＡＳバッ
ファ層及びチャネル層２２、厚さ３０人のノンドープＡ
ｌＧａＡｓスペーサ層、厚さ３５０人のＳｅドープｎ型
ＡｌＧａＡｓ電子供給層２４、厚さ７０人のＳｉドープ
ｎ型ＧａＡｓ第１の閾値制御層２５、厚さ５０人のＳｅ
ドープｎ型ＡｌＧａＡｓ第２の閾値制御層２６、厚さ５
００人のＳｉドープｎ型ＧａＡｓキャップ層２７を順次
形成する。

尚、この間の成長基板温度は６２０　’Ｃ，Ａ　Ｉ　Ｇ
ａＡ、　ｓ層の組成はＡｌｏ、　２Ｇａｏ、　６Ａｓ、
２４−２５　・２６−２７層の不純物濃度は１．５　Ｘ
　１０　”ｃｍ−”である。また、前記スペーサ層は形
成しなくてもよい。さらにＭＢＥ法は、例えば、有機金
属化学気相成長（Ｍ○ＣＶＤ）法等に代替することがで
きる。

第３図参照 ■通常のフォト・リソグラフィ技術におけるレジスト・
プロセスを通用することにより、素子間分離領域形成予
定部分に開口を有するフォト・レジスト膜（図示せず）
を形成する。

■イオン注入法を適用することにより、酸素イオンの打
ち込みをおこなって、素子間分離領域２８を形成する。

この場合、ドーズ量、　２　Ｘ　１０１３Ｃ，、−Ｚ、
加速エネルギ：１１０ＫｅＶとする打ち込み、及びドー
ズ量：　５　Ｘ　Ｉ　Ｏ１２ｃｍ−２、加速エネルギ＝
５０　ＫｅＶとする二重注入のいずれを実施してもよい
。

尚、素子間分離としてはメサ・エツチングにより空気絶
縁分離を採用しても良い。

■通常のフォト・リソグラフィ技術におけるレジスト・
プロセスを適用することにより、オーミ。

り・コンタクト電極形成予定部分に開口を有するフォト
・レジスト膜（図示せず）を形成する。

■マグネトロン・スパッタ法或いは蒸着法を適用するこ
とにより、ＡｕＧｅ／Ａｕ膜を形成する。この場合あに
おけるＡｕＧｅ／Ａｕ膜の厚さは、例えば１０００人７
２０００人程度とする。

■前記■で形成したフォト・レジスト膜を溶解除去する
ことによるリフト・オフ法にてＡｕＧｅ／Ａｕ膜のバタ
ーニングを行ってオーミンク・コンタクト電極３２を形
成する。尚、この実施例の場合、オーミック・コンタク
ト電極３２は左から順にソース電極、ドレイン兼ソース
電極、及びトレイン電極となる。また、記号Ｅはエンハ
ンスメント型トランジスタ部分を、記号りはデプレッシ
ョン型トランジスタ部分をそれぞれ示している。

■通常のフォト・リソグラフィ技術におけるレジスト・
プロセス及びエンチャントをフン酸と過酸化水素水の希
釈混合液とするウェット・ケミカルエツチングを適用す
ることにより、ｎ型ＧａＡＳキャ、ブ層２７、ｎ型Ａｌ
ＧａＡｓ第２の閾値制御層２６及びｎ型ＧａＡｓ第１の
閾値制御層２５の選択エツチングを行ってゲート・リセ
ス３０Ａを形成する。

第４図参照 ■通常のフォト・リソグラフィ技術におけるレジスト・
プロセスを適用することにより、ゲート・リセス３０Ａ
に対応する領域及びデプレッション型トランジスタ部分
のゲート・リセス形成予定領域に開口を有するフォト・
レジストからなるマスク３３を形成する。

■次に、ＣＣＩ、Ｆ２をエンチング・ガスとする選択ド
ライエンチング法を適用することによりエンチングを行
う。

この工程では、エンハンスメント型トランジスタ部分Ｅ
のｎ型ＧａＡｓ第１の閾値制御層２５がエンチングされ
てｎ型ＡｌＧａＡｓ電子供給層２４で停止し、また、デ
プレッション型トランジスタ部分ＤＯｎ型ＧａＡｓキャ
ップ層２７がエツチングされてｎ型ＡｌＧａＡｓ第２の
閾値制御層２６で停止する。

従って、エンハンスメント型トランジスタ部分已におい
て、ゲート・リセス３０Ａが深（なり、デプレッション
型トランジスタ部分りにおいて、ゲ−ｌ−・リセス３０
Ｂが形成される。

第５図参照 ■フォト・レジストからなるマスク３３を残した状態で
マグふトロン・スバ、タリング法或いは蒸着法を適用す
ることによってＡｌ膜（図示せず）を形成する。

■前記マスク３３を溶解・除去することによるリフト・
オフ法で前記Ａｌ膜のパターニングを行ってゲート電極
３４及び３５を形成する。

第６図参照 ■通常の技法を適用することにより、厚さ例えば７００
０人程度の５ｉＯＮからなる層間絶縁膜３６、電極コン
タクト窓、ＴｉＰＬＡｕなどからなる金属電極・配線３
７を形成して完成する。尚、図において、ＧＮＤは接地
端子、ＯＵＴは出力端子、ｖａｎは正側電源電圧端子を
それぞれ示している。

尚、本実施例は、チャネル層上に各二層ずつのｎ型Ｇ　
ａ　Ａ、　ｓ層及びｎ型ＡｌＧａＡｓ層を形成した場合
の例を述べたが、ＣｒａＡｓ層にＳｉをドー７”Ｌ、Ａ
　１．　Ｇ　ａ　Ａ　ｓ層にＳｅをドープするのであれ
ば、この層構成以外でも本発明を適用することができる
。

〔効果〕

本発明の上記実施例によれば、Ｓｉ及びＳｅのキャリア
濃度の基板面内均一性は±１％以内であり、大変高い均
一性を示している。また、結晶の品質を示す電子の移動
度も、７７Ｋにおいて、６００００　ｃｍ２／νＳを示
しており、大変高い結晶品質が得られていることがわか
った。閾値電圧のウェーハ面内テノ分散はＥ−ＨＥＭＴ
テ２０ｍＶ、　Ｄ−ＨＥＭＴで６０ｍＶと大変高均一で
あり、これはすべてＳ】ドープのＨＥＭＴとほぼ同一の
性能である。また、Ｄ　Ｌ　Ｔ　Ｓ　（Ｄｅｅｐ　Ｌｅ
ｖｅｌ　Ｔｒａｐ　５ｐｅｃｔｒｏｓｃｏｐｙ）及びホ
ール測定により、本発明によるＨＥＭＴには、ＤＸセン
タが殆ど無いことが判明した。

以上説明したように、本発明によれば、キャリア移動度
が高く且つ基板面内のキャリア濃度の分布が均一な高速
半導体装置を得ることができる。

【図面の簡単な説明】

第１図は、本発明の詳細な説明するための工程要所にお
ける半導体装置の要部切断側面図、第２図乃至第６図は
、本発明の一実施例を説明するための工程要所における
半導体装置の要部切断断面図、第７図は従来例を説明す
るための工程要所における半導体装置の要部切断側面図
、第８図は、ＳｅがドーピングされたＧａＡｓ層の各基
板温度におけるキャリア濃度の基板面内分布を示す図面
をそれぞれ示している。 なお、図面において、１は半絶縁性ＧａＡｓ基板、３は
ノンドープＧａＡｓハフフッ層及びチャネル層、４はノ
ンドープＡｌＧａＡｓスペーサ層５はｎ型ＡｌＧａＡｓ
電子供給層、−’−”−ＧｌｌｆｉａＡｓ閾値制御層、
７はｎ型ＡｌＧａ 御層、８はｎ型Ｇ　ａ　Ａ、　ｓキャ、ブ層、ＥＭＴの
ソース電極、１２はＥ−ＨＥＭＴのケート電極、１３は
Ｅ−ＨＥＭＴのドレイン電極蓋Ｄ−ＨＥＭＴのソース電
極、１４はＤ−ＨＥＭＴのゲート電極、１５はＤ−ＨＥ
ＭＴのドレイン電極をそれぞれ示している。 本発明の原理Σ名地明するＹこめの工程安所しこお１す
る学１１本装」の警部ｔ］ｌｌｌ１ｆｉ’１１面図第 図 第 ４ 図 第 図

Claims (1)

1. 【特許請求の範囲】 　基板上に順次積層されたＧａＡｓからなるチャネル層
   、一導電型のＡｌＧａＡｓからなるキャリア供給層及び
   一導電型のＧａＡｓからなる閾値制御層を有する半導体
   装置において、 前記キャリア供給層に導入されるドーパントはセレンで
   あり、前記閾値制御層に導入されるドーパントはシリコ
   ンであることを特徴とする半導体装置。