JP3085376B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3085376B2 JP3085376B2 JP10310700A JP31070098A JP3085376B2 JP 3085376 B2 JP3085376 B2 JP 3085376B2 JP 10310700 A JP10310700 A JP 10310700A JP 31070098 A JP31070098 A JP 31070098A JP 3085376 B2 JP3085376 B2 JP 3085376B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- auxiliary
- channel layer
- impurity
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims description 49
- 230000007423 decrease Effects 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタ（ＦＥＴ）の構造に関するものである。
スタ（ＦＥＴ）の構造に関するものである。
【０００２】
【従来の技術】従来、超高速動作を実現するＦＥＴとし
ては、ゲート電極に印加される電圧の制御下において電
流チャネルが形成されるチャネル層を、いわゆるパルス
ドープ構造にしたものがある。すなわち、ゲート電極が
形成されている基板表面から所定の深さまではアンドー
プ層（キャップ層）であって、所定の深さに達すると不
純物濃度がパルス状またはステップ状などの構造によっ
て高濃度のチャネル層が形成される。このようなＦＥＴ
としては、例えば、米国特許４１６３９８４号公報、ま
たは特開平６−３１０５３５号に開示されているものが
ある。
ては、ゲート電極に印加される電圧の制御下において電
流チャネルが形成されるチャネル層を、いわゆるパルス
ドープ構造にしたものがある。すなわち、ゲート電極が
形成されている基板表面から所定の深さまではアンドー
プ層（キャップ層）であって、所定の深さに達すると不
純物濃度がパルス状またはステップ状などの構造によっ
て高濃度のチャネル層が形成される。このようなＦＥＴ
としては、例えば、米国特許４１６３９８４号公報、ま
たは特開平６−３１０５３５号に開示されているものが
ある。
【０００３】一方、このようなパルスドープ構造のｎ型
ＦＥＴでは、ゲート電極下に生成されるチャネル空乏層
について、ゲートバイアスの浅い側、すなわちゲート電
圧が負の値でその絶対値が小さい電圧範囲で、ドレイン
電極側の空乏層等に起因して実効的なゲート長が増大す
る長ゲート効果を生じるなどの問題がある。このような
問題に対して、例えば特開平４−２２５５３３号に示さ
れたＦＥＴにおいては、次のような構造が採用されてい
る。すなわち、ゲート電極が形成されている基板表面
と、パルスドープ構造のチャネル層との間のキャップ層
中の所定の領域に、不純物が添加されたドーピング層で
ある補償層を設けることによって、ゲート電極下以外の
部位に形成された空乏層の基板表面からチャネル層など
深部へ向けての拡がりをこの補償層によって阻止して、
長ゲート効果を抑制することができる。
ＦＥＴでは、ゲート電極下に生成されるチャネル空乏層
について、ゲートバイアスの浅い側、すなわちゲート電
圧が負の値でその絶対値が小さい電圧範囲で、ドレイン
電極側の空乏層等に起因して実効的なゲート長が増大す
る長ゲート効果を生じるなどの問題がある。このような
問題に対して、例えば特開平４−２２５５３３号に示さ
れたＦＥＴにおいては、次のような構造が採用されてい
る。すなわち、ゲート電極が形成されている基板表面
と、パルスドープ構造のチャネル層との間のキャップ層
中の所定の領域に、不純物が添加されたドーピング層で
ある補償層を設けることによって、ゲート電極下以外の
部位に形成された空乏層の基板表面からチャネル層など
深部へ向けての拡がりをこの補償層によって阻止して、
長ゲート効果を抑制することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
たチャネル層及び補償層を有するＦＥＴにおいては、ゲ
ート電極の電圧が小さいときには、生成される空乏層が
補償層に到達しないか、または補償層を完全に空乏化す
ることができない場合がある。このとき、補償層自体が
電流チャネルとして動作してしまうこと（以下、補償層
の電流チャネル化という）によって、相互コンダクタン
スｇmの線形性が保持できない、という問題を生じる。
たチャネル層及び補償層を有するＦＥＴにおいては、ゲ
ート電極の電圧が小さいときには、生成される空乏層が
補償層に到達しないか、または補償層を完全に空乏化す
ることができない場合がある。このとき、補償層自体が
電流チャネルとして動作してしまうこと（以下、補償層
の電流チャネル化という）によって、相互コンダクタン
スｇmの線形性が保持できない、という問題を生じる。
【０００５】一方、ＦＥＴのドレイン耐圧は、ゲート電
極とチャネル層との位置関係に大きく依存するが、ドレ
イン耐圧を向上させるためにゲート電極とチャネル層と
の間の距離を大きくした場合に、ゲート電極が形成され
ている基板表面からの距離の増大によって、上記した補
償層の電流チャネル化の問題が特に顕著になる。
極とチャネル層との位置関係に大きく依存するが、ドレ
イン耐圧を向上させるためにゲート電極とチャネル層と
の間の距離を大きくした場合に、ゲート電極が形成され
ている基板表面からの距離の増大によって、上記した補
償層の電流チャネル化の問題が特に顕著になる。
【０００６】本発明は、上記した問題点に鑑みてなされ
たものであり、相互コンダクタンスｇmの線形性を向上
した電界効果トランジスタを提供することを目的とす
る。
たものであり、相互コンダクタンスｇmの線形性を向上
した電界効果トランジスタを提供することを目的とす
る。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明による電界効果トランジスタは、不純
物がパルス状にドープされゲート電極によって導電率が
制御されるチャネル層を有する電界効果トランジスタに
おいて、チャネル層の濃度よりも低い濃度の不純物を含
んでチャネル層上に形成され、それぞれ異なる不純物濃
度を有する１または複数の補助層と、１または複数の補
助層上に形成されたキャップ層とを備え、１または複数
の補助層は、導電性がチャネル層と同一であって、チャ
ネル層から離れるにしたがってそれぞれの層の不純物濃
度が順次減少するように形成されたことを特徴とする。
るために、本発明による電界効果トランジスタは、不純
物がパルス状にドープされゲート電極によって導電率が
制御されるチャネル層を有する電界効果トランジスタに
おいて、チャネル層の濃度よりも低い濃度の不純物を含
んでチャネル層上に形成され、それぞれ異なる不純物濃
度を有する１または複数の補助層と、１または複数の補
助層上に形成されたキャップ層とを備え、１または複数
の補助層は、導電性がチャネル層と同一であって、チャ
ネル層から離れるにしたがってそれぞれの層の不純物濃
度が順次減少するように形成されたことを特徴とする。
【０００８】上記のように、チャネル層に比べて不純物
濃度が低い補助層をチャネル層上、すなわちチャネル層
のゲート電極側の面上に形成することによって、ゲート
電極下以外の部位に形成された空乏層のチャネル層へ向
かっての拡がりを補助層によって阻止して、長ゲート効
果等を抑制する。また、チャネル層と補助層とが直接的
に接触することによって、ゲート電圧の絶対値が小さい
場合においても、チャネル層のみが電流チャネルとして
寄与する。これによって、ゲート電圧の広い範囲に対し
て、相互コンダクタンスｇmの線形性を向上した電界効
果トランジスタとすることができる。特に、補助層が複
数である場合には、その不純物濃度がチャネル層側から
順次減少していくように形成することによって、相互コ
ンダクタンスｇmの高い線形性を得ることができる。
濃度が低い補助層をチャネル層上、すなわちチャネル層
のゲート電極側の面上に形成することによって、ゲート
電極下以外の部位に形成された空乏層のチャネル層へ向
かっての拡がりを補助層によって阻止して、長ゲート効
果等を抑制する。また、チャネル層と補助層とが直接的
に接触することによって、ゲート電圧の絶対値が小さい
場合においても、チャネル層のみが電流チャネルとして
寄与する。これによって、ゲート電圧の広い範囲に対し
て、相互コンダクタンスｇmの線形性を向上した電界効
果トランジスタとすることができる。特に、補助層が複
数である場合には、その不純物濃度がチャネル層側から
順次減少していくように形成することによって、相互コ
ンダクタンスｇmの高い線形性を得ることができる。
【０００９】また、１または複数の補助層上にキャップ
層をさらに備えることを特徴とすることによって、高ド
レイン耐圧であるプラナー型の電界効果トランジスタを
構成することができる。
層をさらに備えることを特徴とすることによって、高ド
レイン耐圧であるプラナー型の電界効果トランジスタを
構成することができる。
【００１０】さらに、チャネル層及び１または複数の補
助層からなる層構造の、それぞれの層の中心位置におけ
る不純物濃度Ｎが、ゲート電極からチャネル層に向かう
軸に沿った距離ｘに関して、指数関数Ｎ＝Ａｅｘｐ（α
ｘ）（ただし、Ａ及びαは定数）と略一致するように形
成されたことを特徴としても良い。
助層からなる層構造の、それぞれの層の中心位置におけ
る不純物濃度Ｎが、ゲート電極からチャネル層に向かう
軸に沿った距離ｘに関して、指数関数Ｎ＝Ａｅｘｐ（α
ｘ）（ただし、Ａ及びαは定数）と略一致するように形
成されたことを特徴としても良い。
【００１１】上記のように、不純物濃度の減少を表す関
数を指数関数と近似的に一致させることによって、特に
相互コンダクタンスｇmの線形性がさらに向上された電
界効果トランジスタを実現することができる。
数を指数関数と近似的に一致させることによって、特に
相互コンダクタンスｇmの線形性がさらに向上された電
界効果トランジスタを実現することができる。
【００１２】
【発明の実施の形態】以下、図面と共に本発明による電
界効果トランジスタの好適な実施形態について詳細に説
明する。なお、図面の寸法比率は、説明のものと必ずし
も一致していない。
界効果トランジスタの好適な実施形態について詳細に説
明する。なお、図面の寸法比率は、説明のものと必ずし
も一致していない。
【００１３】図１は、本発明に係る電界効果トランジス
タの一実施形態であるショットキ接触型ＦＥＴ（ＭＥＳ
ＦＥＴ）の構造を示す断面図である。
タの一実施形態であるショットキ接触型ＦＥＴ（ＭＥＳ
ＦＥＴ）の構造を示す断面図である。
【００１４】半絶縁性ＧａＡｓ半導体基板１１上には、
導電性がｐ-型であるＧａＡｓバッファ層１２が、０．
３〜２μｍの厚さに形成されている。このバッファ層１
２の不純物濃度は、およそ１×１０16ｃｍ-3以下の低濃
度とされる。このバッファ層１２上に、所定の不純物濃
度を有し導電性がｎ型のチャネル層であるＳｉドープＧ
ａＡｓチャネル層１３が、５０〜５００Åの厚さに形成
される。
導電性がｐ-型であるＧａＡｓバッファ層１２が、０．
３〜２μｍの厚さに形成されている。このバッファ層１
２の不純物濃度は、およそ１×１０16ｃｍ-3以下の低濃
度とされる。このバッファ層１２上に、所定の不純物濃
度を有し導電性がｎ型のチャネル層であるＳｉドープＧ
ａＡｓチャネル層１３が、５０〜５００Åの厚さに形成
される。
【００１５】このチャネル層１３の上に、それぞれ所定
の不純物濃度を有する１または複数層の、ＳｉドープＧ
ａＡｓからなる導電性がｎ型の補助層が形成される。本
実施形態においてはこの補助層は３層であり、チャネル
層１３側から、第１補助層１４、第２補助層１５、及び
第３補助層１６が順次形成されている。これらのＳｉド
ープＧａＡｓからなるチャネル層１３と、第１補助層１
４、第２補助層１５、及び第３補助層１６には、ＯＭＶ
ＰＥ法においては、いずれも結晶成長時にＳｉＨ4ガス
が供給原料に混合されることにより、ｎ型のＳｉ不純物
がドープされ、それぞれの層における不純物濃度は、結
晶成長時に供給されるＳｉＨ4ガスの流量を変えること
によって、その濃度が制御・設定される。また、ＭＢＥ
法によって結晶成長が行われる場合には、Ｓｉの分子線
強度を変えることによって、その濃度が制御・設定され
る。なお、チャネル層１３、第１補助層１４、第２補助
層１５、及び第３補助層１６の不純物濃度の値及びそれ
らの関係については後述する。
の不純物濃度を有する１または複数層の、ＳｉドープＧ
ａＡｓからなる導電性がｎ型の補助層が形成される。本
実施形態においてはこの補助層は３層であり、チャネル
層１３側から、第１補助層１４、第２補助層１５、及び
第３補助層１６が順次形成されている。これらのＳｉド
ープＧａＡｓからなるチャネル層１３と、第１補助層１
４、第２補助層１５、及び第３補助層１６には、ＯＭＶ
ＰＥ法においては、いずれも結晶成長時にＳｉＨ4ガス
が供給原料に混合されることにより、ｎ型のＳｉ不純物
がドープされ、それぞれの層における不純物濃度は、結
晶成長時に供給されるＳｉＨ4ガスの流量を変えること
によって、その濃度が制御・設定される。また、ＭＢＥ
法によって結晶成長が行われる場合には、Ｓｉの分子線
強度を変えることによって、その濃度が制御・設定され
る。なお、チャネル層１３、第１補助層１４、第２補助
層１５、及び第３補助層１６の不純物濃度の値及びそれ
らの関係については後述する。
【００１６】次に、もっとも上方に位置する第３補助層
１６の上に、導電性がｎ-型であるＧａＡｓキャップ層
１７が、１００〜１０００Åの厚さに形成される。この
キャップ層１７についても、バッファ層１２と同様に、
およそ１×１０16ｃｍ-3以下の低濃度の不純物濃度とし
て形成される。また、キャップ層１７上には、ショット
キ接触したゲート電極２０が形成されている。
１６の上に、導電性がｎ-型であるＧａＡｓキャップ層
１７が、１００〜１０００Åの厚さに形成される。この
キャップ層１７についても、バッファ層１２と同様に、
およそ１×１０16ｃｍ-3以下の低濃度の不純物濃度とし
て形成される。また、キャップ層１７上には、ショット
キ接触したゲート電極２０が形成されている。
【００１７】ゲート電極２０を挟んだ両側には、高濃度
のＳｉイオンが選択的にイオン注入された、ｎ+型のド
レイン領域１８及びソース領域１９が形成される。その
上にはそれぞれの領域１８、１９に対してオーミック接
触したドレイン電極２１及びソース電極２２が形成され
る。以上により、図１に示された層構造及び電極構造を
有するショットキ接触型ＦＥＴ（ＭＥＳＦＥＴ）が構成
される。なお、本実施形態においては、ゲート電極２０
はドレイン電極２１及びソース電極２２から等距離であ
る位置に設置されているが、必要に応じて他の位置、例
えばソース電極２２からの距離に比べてドレイン電極２
１から遠距離となる位置として、ドレイン耐圧を高める
ように形成しても良い。
のＳｉイオンが選択的にイオン注入された、ｎ+型のド
レイン領域１８及びソース領域１９が形成される。その
上にはそれぞれの領域１８、１９に対してオーミック接
触したドレイン電極２１及びソース電極２２が形成され
る。以上により、図１に示された層構造及び電極構造を
有するショットキ接触型ＦＥＴ（ＭＥＳＦＥＴ）が構成
される。なお、本実施形態においては、ゲート電極２０
はドレイン電極２１及びソース電極２２から等距離であ
る位置に設置されているが、必要に応じて他の位置、例
えばソース電極２２からの距離に比べてドレイン電極２
１から遠距離となる位置として、ドレイン耐圧を高める
ように形成しても良い。
【００１８】チャネル層１３、第１補助層１４、第２補
助層１５、及び第３補助層１６の不純物濃度は、チャネ
ル層１３側からゲート電極２０側に向かって順次減少す
るように形成されており、その好適な濃度範囲は、例え
ばチャネル層１３が１〜３×１０18ｃｍ-3、第１補助層
１４が０．５〜１×１０18ｃｍ-3、第２補助層１５が２
〜５×１０17ｃｍ-3、第３補助層１６が０．１〜２×１
０17ｃｍ-3である。
助層１５、及び第３補助層１６の不純物濃度は、チャネ
ル層１３側からゲート電極２０側に向かって順次減少す
るように形成されており、その好適な濃度範囲は、例え
ばチャネル層１３が１〜３×１０18ｃｍ-3、第１補助層
１４が０．５〜１×１０18ｃｍ-3、第２補助層１５が２
〜５×１０17ｃｍ-3、第３補助層１６が０．１〜２×１
０17ｃｍ-3である。
【００１９】図２に、図１に示した実施形態による構造
を有するＦＥＴについて、ゲート電極２０下部のＳｉ不
純物プロファイルの一例を示す。実線Ｄ1は、本実施例
における不純物プロファイルを示している。本グラフの
横軸は、ゲート電極２０からの距離ｘ（Å）、すなわち
ゲート電極２０とキャップ層１７との界面からのチャネ
ル層１３に向かう軸に沿った距離ｘ、を示している。ま
た縦軸は、ｎ型Ｓｉ不純物のドープ濃度Ｎ（×１０18ｃ
ｍ-3）を示している。なお、グラフ内においてゲート電
極からの距離について分割されて示されている領域１３
ａ〜１７ａは、チャネル領域１３ａが図１に示したチャ
ネル層１３に、第１補助領域１４ａが第１補助層１４
に、第２補助領域１５ａが第２補助層１５に、第３補助
領域１６ａが第３補助層１６に、また、キャップ領域１
７ａがキャップ層１７に、それぞれ対応している。
を有するＦＥＴについて、ゲート電極２０下部のＳｉ不
純物プロファイルの一例を示す。実線Ｄ1は、本実施例
における不純物プロファイルを示している。本グラフの
横軸は、ゲート電極２０からの距離ｘ（Å）、すなわち
ゲート電極２０とキャップ層１７との界面からのチャネ
ル層１３に向かう軸に沿った距離ｘ、を示している。ま
た縦軸は、ｎ型Ｓｉ不純物のドープ濃度Ｎ（×１０18ｃ
ｍ-3）を示している。なお、グラフ内においてゲート電
極からの距離について分割されて示されている領域１３
ａ〜１７ａは、チャネル領域１３ａが図１に示したチャ
ネル層１３に、第１補助領域１４ａが第１補助層１４
に、第２補助領域１５ａが第２補助層１５に、第３補助
領域１６ａが第３補助層１６に、また、キャップ領域１
７ａがキャップ層１７に、それぞれ対応している。
【００２０】本実施例におけるそれぞれの層の厚さ及び
ドープ濃度は、 チャネル領域１３ａ：厚さ ８０Å、濃度２．７×１０
18ｃｍ-3 第１補助領域１４ａ：厚さ１００Å、濃度１．０×１０
18ｃｍ-3 第２補助領域１５ａ：厚さ１００Å、濃度５．０×１０
17ｃｍ-3 第３補助領域１６ａ：厚さ１００Å、濃度２．０×１０
17ｃｍ-3 キャップ領域１７ａ：厚さ５５０Å、濃度＜１×１０16
ｃｍ-3 として設定されている。また、本実施例はしきい値電圧
Ｖthを−２．３Ｖとする実施例である。
ドープ濃度は、 チャネル領域１３ａ：厚さ ８０Å、濃度２．７×１０
18ｃｍ-3 第１補助領域１４ａ：厚さ１００Å、濃度１．０×１０
18ｃｍ-3 第２補助領域１５ａ：厚さ１００Å、濃度５．０×１０
17ｃｍ-3 第３補助領域１６ａ：厚さ１００Å、濃度２．０×１０
17ｃｍ-3 キャップ領域１７ａ：厚さ５５０Å、濃度＜１×１０16
ｃｍ-3 として設定されている。また、本実施例はしきい値電圧
Ｖthを−２．３Ｖとする実施例である。
【００２１】それぞれの領域１３ａ〜１６ａは、本実施
例においてはその領域内では不純物濃度が一定であるよ
うに形成され、それぞれの不純物濃度は、チャネル領域
１３ａから第３補助領域１６ａに向かって、段階的に減
少していくステップ状の不純物プロファイルとなるよう
に形成されている。また、第３補助領域１６ａと、ゲー
ト電極２０が形成される基板表面との間は、キャップ領
域１７ａ（例えば、アンドープのキャップ領域）であ
る。
例においてはその領域内では不純物濃度が一定であるよ
うに形成され、それぞれの不純物濃度は、チャネル領域
１３ａから第３補助領域１６ａに向かって、段階的に減
少していくステップ状の不純物プロファイルとなるよう
に形成されている。また、第３補助領域１６ａと、ゲー
ト電極２０が形成される基板表面との間は、キャップ領
域１７ａ（例えば、アンドープのキャップ領域）であ
る。
【００２２】基板中のキャリア分布はポアソン方程式に
よって記述される。発明者らは、この方程式を用いた数
値実験に基づいて、不純物プロファイルに対する条件に
ついて検討を重ねた結果、不純物プロファイルを指数関
数Ｎ＝Ａｅｘｐ（αｘ）に従うように形成することが、
相互コンダクタンスｇmの線形性を向上させる上で好適
であることを見出した。本実施例においては、その結果
に基づいて不純物プロファイルとゲート電極からの距離
との関係が所定の指数関数によって近似的に表されるよ
うに、それぞれの領域１３ａ〜１６ａのドープ濃度が設
定されている。図２においては、その略一致する指数関
数は点線Ｄ0によって示されている。
よって記述される。発明者らは、この方程式を用いた数
値実験に基づいて、不純物プロファイルに対する条件に
ついて検討を重ねた結果、不純物プロファイルを指数関
数Ｎ＝Ａｅｘｐ（αｘ）に従うように形成することが、
相互コンダクタンスｇmの線形性を向上させる上で好適
であることを見出した。本実施例においては、その結果
に基づいて不純物プロファイルとゲート電極からの距離
との関係が所定の指数関数によって近似的に表されるよ
うに、それぞれの領域１３ａ〜１６ａのドープ濃度が設
定されている。図２においては、その略一致する指数関
数は点線Ｄ0によって示されている。
【００２３】すなわち、チャネル領域１３ａ、第１補助
領域１４ａ、第２補助領域１５ａ、及び第３補助領域１
６ａの、ゲート電極からの距離方向の中心位置をそれぞ
れｘ0、ｘ1、ｘ2、及びｘ3、中心位置における不純物濃
度をそれぞれＮ0、Ｎ1、Ｎ2、及びＮ3とし、点線で示す
曲線Ｄ0を表す関数をＮ＝Ａｅｘｐ（αｘ）とする（た
だし、Ａ及びαは定数）と、Ｎ0＝Ａｅｘｐ（αｘ0）、
Ｎ1＝Ａｅｘｐ（αｘ1）、Ｎ2＝Ａｅｘｐ（αｘ2）、及
びＮ3＝Ａｅｘｐ（αｘ3）がそれぞれ近似的に成り立つ
ように不純物プロファイルが形成されている。
領域１４ａ、第２補助領域１５ａ、及び第３補助領域１
６ａの、ゲート電極からの距離方向の中心位置をそれぞ
れｘ0、ｘ1、ｘ2、及びｘ3、中心位置における不純物濃
度をそれぞれＮ0、Ｎ1、Ｎ2、及びＮ3とし、点線で示す
曲線Ｄ0を表す関数をＮ＝Ａｅｘｐ（αｘ）とする（た
だし、Ａ及びαは定数）と、Ｎ0＝Ａｅｘｐ（αｘ0）、
Ｎ1＝Ａｅｘｐ（αｘ1）、Ｎ2＝Ａｅｘｐ（αｘ2）、及
びＮ3＝Ａｅｘｐ（αｘ3）がそれぞれ近似的に成り立つ
ように不純物プロファイルが形成されている。
【００２４】なお、計算上は、その指数関数の係数αが
大きい（したがって増加割合が大きい）ほど相互コンダ
クタンスｇmの線形性が良くなるが、実際には、ドープ
濃度はすべて有限値であること、また、電子の移動度等
の諸条件もドープ濃度に依存して変化してしまい、αが
大きすぎると逆に特性が劣化すること、その他、製造上
の制限などから、例えば図２に示したような不純物プロ
ファイルによる構造が好適なものとして選択される。
大きい（したがって増加割合が大きい）ほど相互コンダ
クタンスｇmの線形性が良くなるが、実際には、ドープ
濃度はすべて有限値であること、また、電子の移動度等
の諸条件もドープ濃度に依存して変化してしまい、αが
大きすぎると逆に特性が劣化すること、その他、製造上
の制限などから、例えば図２に示したような不純物プロ
ファイルによる構造が好適なものとして選択される。
【００２５】また、本実施例においては、補助層は３層
からなるが、層数についてはこれに限られるものではな
い。補助層のそれぞれの層の厚さ（一層当たりの厚さ）
を変更して層数を変えた構成とした場合においても、不
純物プロファイルを上記と同様に指数関数に略一致させ
ることによって、相互コンダクタンスｇmの線形性を向
上させることができる。特に、補助層が複数層である場
合に、それら補助層についての不純物プロファイルを指
数関数に略一致させることが、相互コンダクタンスｇm
の線形性を向上させる上で重要である。さらに、場合に
よっては、指数関数以外のゲート電極２０側に向かって
減少する関数を適用しても良い。
からなるが、層数についてはこれに限られるものではな
い。補助層のそれぞれの層の厚さ（一層当たりの厚さ）
を変更して層数を変えた構成とした場合においても、不
純物プロファイルを上記と同様に指数関数に略一致させ
ることによって、相互コンダクタンスｇmの線形性を向
上させることができる。特に、補助層が複数層である場
合に、それら補助層についての不純物プロファイルを指
数関数に略一致させることが、相互コンダクタンスｇm
の線形性を向上させる上で重要である。さらに、場合に
よっては、指数関数以外のゲート電極２０側に向かって
減少する関数を適用しても良い。
【００２６】次に、図２に示した不純物プロファイルを
有するＦＥＴの動作特性について、図３によって説明す
る。図３（ａ）は、本発明によるＦＥＴにおけるキャリ
ア濃度分布のゲート電圧依存性を示す。横軸は、ゲート
電極からの距離（Å）を示し、縦軸は、ｎ型のキャリア
濃度（×１０18ｃｍ-3）を示している。なお、キャリア
濃度分布との比較のため、図２に示した不純物プロファ
イルを点線Ｄ1によって示してある。
有するＦＥＴの動作特性について、図３によって説明す
る。図３（ａ）は、本発明によるＦＥＴにおけるキャリ
ア濃度分布のゲート電圧依存性を示す。横軸は、ゲート
電極からの距離（Å）を示し、縦軸は、ｎ型のキャリア
濃度（×１０18ｃｍ-3）を示している。なお、キャリア
濃度分布との比較のため、図２に示した不純物プロファ
イルを点線Ｄ1によって示してある。
【００２７】キャリア濃度分布を示す曲線Ａ1〜Ａ7は、
それぞれ設定されたゲート電圧Ｖgが、Ａ1：Ｖg＝０．
４Ｖ、Ａ2：Ｖg＝０．０Ｖ、Ａ3：Ｖg＝−０．４Ｖ、Ａ
4：Ｖg＝−０．８Ｖ、Ａ5：Ｖg＝−１．２Ｖ、Ａ6：Ｖg
＝−１．６Ｖ、Ａ7：Ｖg＝−２．０Ｖに対応している
（０．４〜−２．０Ｖ、間隔０．４Ｖ）。ゲート電圧が
正あるいは負の絶対値が小さい値のときには、キャリア
濃度分布はそのゲート電極２０側がチャネル領域１３ａ
の外側の領域に拡がっており、負のゲート電圧の絶対値
が大きくなるにしたがって、空乏層の拡がりによってキ
ャリアの絶対量は減少していくが、そのピーク位置は常
にチャネル領域１３ａ内に存在している。
それぞれ設定されたゲート電圧Ｖgが、Ａ1：Ｖg＝０．
４Ｖ、Ａ2：Ｖg＝０．０Ｖ、Ａ3：Ｖg＝−０．４Ｖ、Ａ
4：Ｖg＝−０．８Ｖ、Ａ5：Ｖg＝−１．２Ｖ、Ａ6：Ｖg
＝−１．６Ｖ、Ａ7：Ｖg＝−２．０Ｖに対応している
（０．４〜−２．０Ｖ、間隔０．４Ｖ）。ゲート電圧が
正あるいは負の絶対値が小さい値のときには、キャリア
濃度分布はそのゲート電極２０側がチャネル領域１３ａ
の外側の領域に拡がっており、負のゲート電圧の絶対値
が大きくなるにしたがって、空乏層の拡がりによってキ
ャリアの絶対量は減少していくが、そのピーク位置は常
にチャネル領域１３ａ内に存在している。
【００２８】図３（ｂ）は、図３（ａ）におけるキャリ
ア濃度分布の変化量（×１０17ｃｍ-3、図３（ａ）にお
ける２つの曲線の差分）であり、曲線Ｂ1〜Ｂ6は、それ
ぞれＢ1：Ａ1−Ａ2、Ｂ2：Ａ2−Ａ3、Ｂ3：Ａ3−Ａ4、
Ｂ4：Ａ4−Ａ5、Ｂ5：Ａ5−Ａ6、Ｂ6：Ａ6−Ａ7に対応
するキャリア濃度分布の差によって、ゲート電圧による
キャリア濃度分布の変化量を示している。上記したキャ
リア濃度分布の変化の抑制は、このグラフにおいてより
明確である。すなわち、濃度分布の変化が、第１補助領
域１４ａ、第２補助領域１５ａ、及び第３補助領域１６
ａによって構成されている上述した指数関数的なステッ
プ状の構造によって、チャネル層１３ａ近傍の領域内に
抑えられている。なお、図３（ｂ）に示された点線Ｍ1
は電子の移動度（ただし、単位はarbitrary unitとして
示してある）であり、Ｓｉ不純物がドープされた領域に
おいては、不純物散乱の影響によってその移動度が低下
している。
ア濃度分布の変化量（×１０17ｃｍ-3、図３（ａ）にお
ける２つの曲線の差分）であり、曲線Ｂ1〜Ｂ6は、それ
ぞれＢ1：Ａ1−Ａ2、Ｂ2：Ａ2−Ａ3、Ｂ3：Ａ3−Ａ4、
Ｂ4：Ａ4−Ａ5、Ｂ5：Ａ5−Ａ6、Ｂ6：Ａ6−Ａ7に対応
するキャリア濃度分布の差によって、ゲート電圧による
キャリア濃度分布の変化量を示している。上記したキャ
リア濃度分布の変化の抑制は、このグラフにおいてより
明確である。すなわち、濃度分布の変化が、第１補助領
域１４ａ、第２補助領域１５ａ、及び第３補助領域１６
ａによって構成されている上述した指数関数的なステッ
プ状の構造によって、チャネル層１３ａ近傍の領域内に
抑えられている。なお、図３（ｂ）に示された点線Ｍ1
は電子の移動度（ただし、単位はarbitrary unitとして
示してある）であり、Ｓｉ不純物がドープされた領域に
おいては、不純物散乱の影響によってその移動度が低下
している。
【００２９】図４に、比較例として、従来の補償層及び
チャネル層を有するＭＥＳＦＥＴについて、図３と同様
に（ａ）キャリア濃度分布（×１０18ｃｍ-3）、及び
（ｂ）キャリア濃度分布の変化量（×１０17ｃｍ-3）を
示す。本比較例における不純物プロファイルは、図４
（ａ）中に点線Ｄ2によって示されており、Ｓｉ不純物
が高濃度である２つの領域は、ゲート電極からの距離が
５００Å近傍にある領域が補償層、１０００Å近傍にあ
る領域がチャネル層に相当している。この不純物プロフ
ァイルに対応する電子の移動度の変化は、図４（ｂ）中
に点線Ｍ2によって示されている。また、図４（ａ）の
曲線Ａ1〜Ａ7、及び図４（ｂ）の曲線Ｂ1〜Ｂ6のゲート
電圧との対応については、図３と同様である。
チャネル層を有するＭＥＳＦＥＴについて、図３と同様
に（ａ）キャリア濃度分布（×１０18ｃｍ-3）、及び
（ｂ）キャリア濃度分布の変化量（×１０17ｃｍ-3）を
示す。本比較例における不純物プロファイルは、図４
（ａ）中に点線Ｄ2によって示されており、Ｓｉ不純物
が高濃度である２つの領域は、ゲート電極からの距離が
５００Å近傍にある領域が補償層、１０００Å近傍にあ
る領域がチャネル層に相当している。この不純物プロフ
ァイルに対応する電子の移動度の変化は、図４（ｂ）中
に点線Ｍ2によって示されている。また、図４（ａ）の
曲線Ａ1〜Ａ7、及び図４（ｂ）の曲線Ｂ1〜Ｂ6のゲート
電圧との対応については、図３と同様である。
【００３０】このような補償層を有する構成のＦＥＴに
おいては、例えば図４（ａ）の曲線Ａ1〜Ａ3に示されて
いるように、ゲート電圧が正、零、または負の絶対値が
小さい値である場合には、ゲート電極下に生成される空
乏層がこの補償層に到達しないか、または補償層を完全
に空乏化することができずに、補償層の電流チャネル化
が生じている。また、このようなゲート電圧においては
補償層とチャネル層との間の領域にも広く高濃度のキャ
リアが分布しており、したがって、図４（ｂ）に示され
ているようにゲート電圧の負の絶対値を大きくしていく
ことによって、濃度分布の構造がチャネル層及びその近
傍のみの分布に向かって大きく変化している。
おいては、例えば図４（ａ）の曲線Ａ1〜Ａ3に示されて
いるように、ゲート電圧が正、零、または負の絶対値が
小さい値である場合には、ゲート電極下に生成される空
乏層がこの補償層に到達しないか、または補償層を完全
に空乏化することができずに、補償層の電流チャネル化
が生じている。また、このようなゲート電圧においては
補償層とチャネル層との間の領域にも広く高濃度のキャ
リアが分布しており、したがって、図４（ｂ）に示され
ているようにゲート電圧の負の絶対値を大きくしていく
ことによって、濃度分布の構造がチャネル層及びその近
傍のみの分布に向かって大きく変化している。
【００３１】このような濃度分布の変化は、相互コンダ
クタンスｇmの線形性に大きく影響する。図５は、本発
明による図２に示した不純物プロファイルを有するＦＥ
Ｔの、電流Ｉds及び相互コンダクタンスｇmのゲート電
圧に対する変化を示すグラフである。横軸は、ゲート−
ソース間の電圧Ｖgs（Ｖ）を示し、縦軸は、相互コンダ
クタンスｇm（ｍｓ／ｍｍ）またはドレイン−ソース間
の電流Ｉds（ｍＡ／ｍｍ）を示している。また、相互コ
ンダクタンスｇmについては、比較として、補償層及び
チャネル層を有する図４に示した不純物プロファイルの
従来のＦＥＴについて得られたものを、点線によって示
してある。
クタンスｇmの線形性に大きく影響する。図５は、本発
明による図２に示した不純物プロファイルを有するＦＥ
Ｔの、電流Ｉds及び相互コンダクタンスｇmのゲート電
圧に対する変化を示すグラフである。横軸は、ゲート−
ソース間の電圧Ｖgs（Ｖ）を示し、縦軸は、相互コンダ
クタンスｇm（ｍｓ／ｍｍ）またはドレイン−ソース間
の電流Ｉds（ｍＡ／ｍｍ）を示している。また、相互コ
ンダクタンスｇmについては、比較として、補償層及び
チャネル層を有する図４に示した不純物プロファイルの
従来のＦＥＴについて得られたものを、点線によって示
してある。
【００３２】本グラフより明らかなように、本発明によ
る補助層及びチャネル層を有するＦＥＴにおいては、電
流Ｉdsは高い線形性を示し、したがって、相互コンダク
タンスｇmについては、従来の補償層を有するＦＥＴ
は、特にゲート電圧の負の絶対値が小さい値の範囲にお
いて、補償層の電流チャネル化等に起因して相互コンダ
クタンスｇmが大きく変化しているのに対して、本発明
によるＦＥＴは、ゲート電圧の負の絶対値が小さい値の
範囲においてもその変化は小さく、広い範囲にわたって
ほぼ一定値であって、良好な特性が得られている。この
結果は、図３及び図４にそれぞれ示されたキャリア濃度
分布の変化特性と対応している。
る補助層及びチャネル層を有するＦＥＴにおいては、電
流Ｉdsは高い線形性を示し、したがって、相互コンダク
タンスｇmについては、従来の補償層を有するＦＥＴ
は、特にゲート電圧の負の絶対値が小さい値の範囲にお
いて、補償層の電流チャネル化等に起因して相互コンダ
クタンスｇmが大きく変化しているのに対して、本発明
によるＦＥＴは、ゲート電圧の負の絶対値が小さい値の
範囲においてもその変化は小さく、広い範囲にわたって
ほぼ一定値であって、良好な特性が得られている。この
結果は、図３及び図４にそれぞれ示されたキャリア濃度
分布の変化特性と対応している。
【００３３】なお、従来の補償層を有するＦＥＴの場
合、ゲート電圧の負の絶対値が大きい値のときに、補償
層によっては空乏層が充分には阻止できない、という問
題があるが、本発明によるＦＥＴにおいては、補助層に
よって空乏層が充分に阻止され、高い制御性を有してい
る。
合、ゲート電圧の負の絶対値が大きい値のときに、補償
層によっては空乏層が充分には阻止できない、という問
題があるが、本発明によるＦＥＴにおいては、補助層に
よって空乏層が充分に阻止され、高い制御性を有してい
る。
【００３４】また、特に、ＦＥＴのゲート電極及びドレ
イン電極間のドレイン耐圧は、ゲート電極とチャネル層
との位置関係に依存し、ゲート電極とチャネル層との間
の距離を大きくすることによってドレイン耐圧を向上さ
せることが可能である。ここでドレイン耐圧を、ゲート
幅１ｍｍ当たりゲート−ドレイン間に１ｍＡの電流が流
れるゲート−ドレイン間の電圧（ブレークダウン電圧）
Ｖbdによって定義する。図６に、図２に示した実施例と
同様にしきい値電圧Ｖthを−２．３Ｖに固定したときの
ドレイン耐圧のキャップ層の厚さ（Å）への依存性を示
す。また、図６には同様にＶth＝−２．６Ｖの場合につ
いても点線によって示してある。
イン電極間のドレイン耐圧は、ゲート電極とチャネル層
との位置関係に依存し、ゲート電極とチャネル層との間
の距離を大きくすることによってドレイン耐圧を向上さ
せることが可能である。ここでドレイン耐圧を、ゲート
幅１ｍｍ当たりゲート−ドレイン間に１ｍＡの電流が流
れるゲート−ドレイン間の電圧（ブレークダウン電圧）
Ｖbdによって定義する。図６に、図２に示した実施例と
同様にしきい値電圧Ｖthを−２．３Ｖに固定したときの
ドレイン耐圧のキャップ層の厚さ（Å）への依存性を示
す。また、図６には同様にＶth＝−２．６Ｖの場合につ
いても点線によって示してある。
【００３５】このグラフより、キャップ層の厚さを厚く
するにしたがって、耐圧特性が向上することがわかる。
このようにキャップ層を厚くすることによって耐圧特性
を改善させた場合、図４に示したように従来の補償層及
びチャネル層を有するものでは補償層の電流チャネル化
を生じ、図５に従来例について示したように相互コンダ
クタンスｇmが線形性を失うという問題が生じる。一
方、本発明によるＦＥＴにおいてはそのような場合にお
いても、チャネル層と補助層との間にアンドープまたは
低ドープの層を有しないので、チャネル層及びその近傍
以外の位置に電流チャネルが形成されることはなく、相
互コンダクタンスｇmの線形性が向上される。
するにしたがって、耐圧特性が向上することがわかる。
このようにキャップ層を厚くすることによって耐圧特性
を改善させた場合、図４に示したように従来の補償層及
びチャネル層を有するものでは補償層の電流チャネル化
を生じ、図５に従来例について示したように相互コンダ
クタンスｇmが線形性を失うという問題が生じる。一
方、本発明によるＦＥＴにおいてはそのような場合にお
いても、チャネル層と補助層との間にアンドープまたは
低ドープの層を有しないので、チャネル層及びその近傍
以外の位置に電流チャネルが形成されることはなく、相
互コンダクタンスｇmの線形性が向上される。
【００３６】
【発明の効果】本発明による電界効果トランジスタは、
以上詳細に説明したように、次のような効果を得る。す
なわち、電流チャネルが形成されるパルスドープ構造に
よるチャネル層を有するＦＥＴにおいて、高濃度に不純
物がドープされたチャネル層とアンドープなどのキャッ
プ層との間に、１または複数の層からなる補助層を、そ
の不純物濃度がチャネル層側から順次減少するように形
成することによって、空乏層の拡がりの制御と長ゲート
効果等の抑制をこの補助層によって実現し、かつ、相互
コンダクタンスｇmの線形性の劣化を同時に低減させる
ことができるＦＥＴとすることができる。
以上詳細に説明したように、次のような効果を得る。す
なわち、電流チャネルが形成されるパルスドープ構造に
よるチャネル層を有するＦＥＴにおいて、高濃度に不純
物がドープされたチャネル層とアンドープなどのキャッ
プ層との間に、１または複数の層からなる補助層を、そ
の不純物濃度がチャネル層側から順次減少するように形
成することによって、空乏層の拡がりの制御と長ゲート
効果等の抑制をこの補助層によって実現し、かつ、相互
コンダクタンスｇmの線形性の劣化を同時に低減させる
ことができるＦＥＴとすることができる。
【図１】本発明に係る電界効果トランジスタの一実施形
態の構成を示す断面図である。
態の構成を示す断面図である。
【図２】図１に示した電界効果トランジスタの不純物プ
ロファイルの一例を示すグラフである。
ロファイルの一例を示すグラフである。
【図３】図２に示した不純物プロファイルによる電界効
果トランジスタの動作特性を示すグラフであり、（ａ）
はキャリア濃度、（ｂ）はキャリア濃度変化を示す。
果トランジスタの動作特性を示すグラフであり、（ａ）
はキャリア濃度、（ｂ）はキャリア濃度変化を示す。
【図４】従来の電界効果トランジスタの一例の動作特性
を示すグラフであり、（ａ）はキャリア濃度、（ｂ）は
キャリア濃度変化を示す。
を示すグラフであり、（ａ）はキャリア濃度、（ｂ）は
キャリア濃度変化を示す。
【図５】相互コンダクタンス及び電流のゲート電圧依存
性を示すグラフである。
性を示すグラフである。
【図６】ドレイン耐圧のキャップ層厚さ依存性を示すグ
ラフである。
ラフである。
１１…ＧａＡｓ半導体基板、１２…ＧａＡｓバッファ
層、１３…ＳｉドープＧａＡｓチャネル層、１４…Ｓｉ
ドープＧａＡｓ第１補助層、１５…ＳｉドープＧａＡｓ
第２補助層、１６…ＳｉドープＧａＡｓ第３補助層、１
７…ＧａＡｓキャップ層、１８…ドレイン領域、１９…
ソース領域、２０…ゲート電極、２１…ドレイン電極、
２２…ソース電極。
層、１３…ＳｉドープＧａＡｓチャネル層、１４…Ｓｉ
ドープＧａＡｓ第１補助層、１５…ＳｉドープＧａＡｓ
第２補助層、１６…ＳｉドープＧａＡｓ第３補助層、１
７…ＧａＡｓキャップ層、１８…ドレイン領域、１９…
ソース領域、２０…ゲート電極、２１…ドレイン電極、
２２…ソース電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/337 - 21/338 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (2)
- 【請求項１】 不純物がパルス状にドープされゲート電
極によって導電率が制御されるチャネル層を有する電界
効果トランジスタにおいて、 前記チャネル層の濃度よりも低い濃度の不純物を含んで
前記チャネル層上に形成され、それぞれ異なる不純物濃
度を有する１または複数の補助層と、 前記１または複数の補助層上に形成されたキャップ層と
を備え、 前記１または複数の補助層は、導電性が前記チャネル層
と同一であって、前記チャネル層から離れるにしたがっ
てそれぞれの層の不純物濃度が順次減少するように形成
されたことを特徴とする電界効果トランジスタ。 - 【請求項２】 前記チャネル層及び前記１または複数の
補助層からなる層構造の、それぞれの層の中心位置にお
ける不純物濃度Ｎが、前記ゲート電極から前記チャネル
層に向かう軸に沿った距離ｘに関して、指数関数Ｎ＝Ａ
ｅｘｐ（αｘ）（ただし、Ａ及びαは定数）と略一致す
るように形成されたことを特徴とする請求項１記載の電
界効果トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10310700A JP3085376B2 (ja) | 1998-10-30 | 1998-10-30 | 電界効果トランジスタ |
| US09/427,750 US6333523B1 (en) | 1998-10-30 | 1999-10-27 | Field-effect transistor |
| EP99121502A EP0997951A1 (en) | 1998-10-30 | 1999-10-28 | Field-effect transistor |
| KR1019990047666A KR20000029425A (ko) | 1998-10-30 | 1999-10-29 | 전계효과트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10310700A JP3085376B2 (ja) | 1998-10-30 | 1998-10-30 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138234A JP2000138234A (ja) | 2000-05-16 |
| JP3085376B2 true JP3085376B2 (ja) | 2000-09-04 |
Family
ID=18008424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10310700A Expired - Lifetime JP3085376B2 (ja) | 1998-10-30 | 1998-10-30 | 電界効果トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6333523B1 (ja) |
| EP (1) | EP0997951A1 (ja) |
| JP (1) | JP3085376B2 (ja) |
| KR (1) | KR20000029425A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6024857A (en) * | 1997-10-08 | 2000-02-15 | Novellus Systems, Inc. | Electroplating additive for filling sub-micron features |
| JP3790500B2 (ja) * | 2002-07-16 | 2006-06-28 | ユーディナデバイス株式会社 | 電界効果トランジスタ及びその製造方法 |
| US7274076B2 (en) * | 2003-10-20 | 2007-09-25 | Micron Technology, Inc. | Threshold voltage adjustment for long channel transistors |
| JP2008021981A (ja) * | 2006-06-16 | 2008-01-31 | Toshiba Corp | 絶縁ゲートバイポーラトランジスタ及びその製造方法 |
| JP5368397B2 (ja) * | 2010-09-07 | 2013-12-18 | 日本電信電話株式会社 | 電界効果トランジスタおよびその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950014627B1 (ko) * | 1989-10-31 | 1995-12-11 | 금성통신주식회사 | 소형전화 교환기내의 중앙처리기 자동 리세트회로 |
| JPH04101436A (ja) | 1990-08-21 | 1992-04-02 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
| US5508407A (en) * | 1991-07-10 | 1996-04-16 | Eli Lilly And Company | Retroviral protease inhibitors |
| JP3259106B2 (ja) * | 1992-09-02 | 2002-02-25 | 富士通株式会社 | 高電子移動度電界効果半導体装置 |
| US5493136A (en) * | 1993-02-22 | 1996-02-20 | Sumitomo Electric Industries, Ltd. | Field effect transistor and method of manufacturing the same |
| JP2661556B2 (ja) * | 1994-07-25 | 1997-10-08 | 日本電気株式会社 | 電界効果型半導体装置 |
| JPH09321063A (ja) * | 1996-05-31 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
| JP3572560B2 (ja) * | 1996-09-19 | 2004-10-06 | 富士通株式会社 | 化合物半導体装置 |
| JP3077599B2 (ja) * | 1996-09-20 | 2000-08-14 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2897736B2 (ja) * | 1996-09-30 | 1999-05-31 | 日本電気株式会社 | 化合物半導体電界効果トランジスタ |
| JPH10223651A (ja) * | 1997-02-05 | 1998-08-21 | Nec Corp | 電界効果トランジスタ |
| US6262444B1 (en) * | 1997-04-23 | 2001-07-17 | Nec Corporation | Field-effect semiconductor device with a recess profile |
| JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| US6194747B1 (en) * | 1997-09-29 | 2001-02-27 | Nec Corporation | Field effect transistor |
| US6144048A (en) * | 1998-01-13 | 2000-11-07 | Nippon Telegraph And Telephone Corporation | Heterojunction field effect transistor and method of fabricating the same |
| JP3141935B2 (ja) * | 1998-02-02 | 2001-03-07 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ |
| JP3416532B2 (ja) * | 1998-06-15 | 2003-06-16 | 富士通カンタムデバイス株式会社 | 化合物半導体装置及びその製造方法 |
| TW468229B (en) * | 1998-08-05 | 2001-12-11 | Nat Science Council | High barrier gate field effect transistor structure |
| US6201267B1 (en) * | 1999-03-01 | 2001-03-13 | Rensselaer Polytechnic Institute | Compact low power complement FETs |
-
1998
- 1998-10-30 JP JP10310700A patent/JP3085376B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-27 US US09/427,750 patent/US6333523B1/en not_active Expired - Fee Related
- 1999-10-28 EP EP99121502A patent/EP0997951A1/en not_active Withdrawn
- 1999-10-29 KR KR1019990047666A patent/KR20000029425A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138234A (ja) | 2000-05-16 |
| US6333523B1 (en) | 2001-12-25 |
| KR20000029425A (ko) | 2000-05-25 |
| EP0997951A1 (en) | 2000-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119381B2 (en) | Complementary metal-oxide-semiconductor field effect transistor structure having ion implant in only one of the complementary devices | |
| KR20010032538A (ko) | 전계효과 트랜지스터 | |
| US4605945A (en) | Semiconductor device | |
| US5493136A (en) | Field effect transistor and method of manufacturing the same | |
| JP3604502B2 (ja) | 高電子移動度トランジスタ | |
| US5206527A (en) | Field effect transistor | |
| JPH0324782B2 (ja) | ||
| JP3085376B2 (ja) | 電界効果トランジスタ | |
| US5900641A (en) | Field effect semiconductor device having a reduced leakage current | |
| US5389807A (en) | Field effect transistor | |
| US20020008249A1 (en) | Compound semiconductor device | |
| KR930020731A (ko) | 듀얼 게이트 금속 반도체 전계효과 트랜지스터 및 그 제조방법 | |
| JP3304343B2 (ja) | 電界効果トランジスタ | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| US5693964A (en) | Field-effect transistor and fabrication method | |
| JP3054216B2 (ja) | 半導体装置 | |
| EP0131111A2 (en) | Semiconductor device having a heterojunction | |
| JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ | |
| JPH01125985A (ja) | 半導体装置 | |
| JPH05175493A (ja) | Ｍｏｓトランジスタ | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH06275657A (ja) | 電界効果トランジスタ | |
| JPS6112081A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |