JP2023099739A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023099739A
JP2023099739A JP2023085743A JP2023085743A JP2023099739A JP 2023099739 A JP2023099739 A JP 2023099739A JP 2023085743 A JP2023085743 A JP 2023085743A JP 2023085743 A JP2023085743 A JP 2023085743A JP 2023099739 A JP2023099739 A JP 2023099739A
Authority
JP
Japan
Prior art keywords
wirings
thickness direction
rewiring
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023085743A
Other languages
English (en)
Inventor
和則 富士
Kazunori Fuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2023099739A publication Critical patent/JP2023099739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 半導体素子の複数の電極と、複数の配線との接合部における位置ずれを抑制することが可能な半導体装置を提供する。【解決手段】 半導体装置Ａ１０は、第１絶縁層１１と、各々が第１再配線部２１２を有する複数の第１配線２１と、複数の電極を有する半導体素子と、前記半導体素子を覆う封止樹脂４１と、複数の端子とを備える。第１絶縁層１１は、第２面１１Ｂから凹む複数の第１溝１１１を有する。第１再配線部２１２は、複数の第１溝１１１のいずれかに接する下地層２１Ａと、下地層２１Ａを覆うめっき層２１Ｂとを有する。めっき層２１Ｂは、凹部２１２Ａを有するとともに、第２面１１Ｂから突出している。第１再配線部２１２は、自身が延びる方向に対して直交する方向に互いに離れた２つの端縁を有する。凹部２１２Ａは、前記２つの端縁から離れている。厚さ方向ｚに視て、前記２つの端縁は、下地層２１Ａよりも外方に位置する。【選択図】 図９

Description

本開示は、半導体装置に関する。
近年における電子機器の小型化に伴い、当該電子機器に用いられる半導体装置の小型化が進められている。こうした動向を受け、いわゆるＦａｎ－Ｏｕｔ型の半導体装置が知られている。当該半導体装置は、複数の電極を有する半導体素子と、半導体素子に接する絶縁層と、絶縁層に配置され、かつ複数の電極につながる複数の配線と、絶縁層に接し、かつ前記半導体素子の一部を覆う封止樹脂とを備える。厚さ方向に視て、複数の配線は、半導体素子よりも外方に位置する部分を含む。これにより、半導体装置の小型化を図りつつ、当該半導体装置が実装される配線基板の配線パターンの形状に柔軟に対応できるという利点を有する。
特許文献１には、Ｆａｎ－Ｏｕｔ型の半導体装置の製造方法の一例が開示されている。当該製造方法は、複数の電極を有する半導体素子を封止樹脂（特許文献１では硬化体）に埋め込む工程と、半導体素子および封止樹脂の双方に接する絶縁層（特許文献１はバッファーコート膜）を形成する工程と、複数の電極につながる複数の配線を形成する工程とを含む。半導体素子を封止樹脂に埋め込む工程では、複数の電極が封止樹脂から露出するようにする。絶縁層を形成する工程では、マスクを用いたフォトリソグラフィパターニングにより複数の電極が露出するように絶縁層に複数の開口を形成する。複数の配線を形成する工程では、絶縁層の複数の開口と、絶縁層の上とにめっき層を形成する。
封止樹脂に半導体素子を埋め込む工程の際、封止樹脂が硬化収縮するため、半導体素子に変位が生じる。この状態で絶縁層に複数の開口を形成すると、複数の開口と、複数の電極との位置にずれが生じる。この場合において複数の配線を形成すると、複数の電極と、複数の配線との接合部における位置ずれが生じてしまう。したがって、半導体装置の信頼性をより向上させるために、このずれを抑制することが望まれる。
特開２０１６－８９０８１号公報
本開示は上述の事情に鑑み、半導体素子の複数の電極と、複数の配線との接合部における位置ずれを抑制することが可能な半導体装置を提供することをその課題とする。
本開示の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く第１面および第２面を有する第１絶縁層と、前記第１絶縁層に少なくとも一部が埋め込まれた第１埋込部、および前記第２面に配置され、かつ前記第１埋込部につながる第１再配線部を有する複数の第１配線と、前記第１面の近傍に設けられ、かつ前記複数の第１配線の前記第１埋込部の少なくとも一部につながる複数の電極を有するとともに、前記第１面に接する半導体素子と、前記第１面に接し、かつ前記半導体素子の一部を覆う封止樹脂と、を備え、前記厚さ方向に視て、前記複数の第１配線の前記第１再配線部は、前記半導体素子よりも外方に位置する部分を含み、前記第１絶縁層は、前記第２面から前記厚さ方向に向けて凹む複数の第１溝を有し、前記複数の第１配線の前記第１再配線部は、前記複数の第１溝に接している。
本開示の第２の側面によって提供される半導体装置の製造方法は、厚さ方向のいずれかの側に設けられた複数の電極を有する半導体素子を、前記複数の電極が露出するように封止樹脂に埋め込む工程と、前記封止樹脂に積層され、かつ前記複数の電極を覆う絶縁層を形成する工程と、前記絶縁層に埋め込まれ、かつ前記複数の電極のいずれかにつながる埋込部、および前記絶縁層の上に配置され、かつ前記埋込部につながる再配線部を有する複数の配線を形成する工程と、を備え、前記絶縁層は、熱硬化性の合成樹脂、および前記複数の配線の一部を組成する金属元素が含有された添加剤を含む材料からなり、前記複数の配線を形成する工程は、前記複数の電極の位置を画像認識しつつ、前記複数の電極を露出させる複数の孔と、前記絶縁層の表面から凹み、かつ前記複数の孔につながる複数の溝をレーザにより前記絶縁層に形成することにより、前記複数の孔の各々を規定する壁面と、前記複数の溝と、を覆う下地層を析出させる工程と、前記下地層を覆うめっき層を形成する工程と、を含む。
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１に対して半導体素子をさらに透過した平面図である。 図１に示す半導体装置の底面図である。 図３に対応する底面図であり、保護層、および複数の端子を透過している。 図１のＶ－Ｖ線に沿う断面図である。 図１のＶＩ－ＶＩ線に沿う断面図である。 図５の部分拡大図である。 図５の部分拡大図である。 図１のＩＸ－ＩＸ線に沿う部分拡大断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１２の部分拡大図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１４の部分拡大図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１９に対応する平面図であり、第１絶縁層および半導体素子をさらに透過している。 図１９に示す半導体装置の底面図である。 図２１に対応する底面図であり、保護層、および複数の端子を透過している。 図２０のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。 図２０のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。 図２３の部分拡大図である。 図２０のＸＸＶＩ－ＸＸＶＩ線に沿う部分拡大断面図である。 本開示の第３実施形態にかかる半導体装置の平面図であり、放熱部材、接合層および封止樹脂を透過している。 図２７に示す半導体装置の底面図である。 図２８に対応する底面図であり、第１絶縁層、保護層、および複数の端子を透過した底面図である。 図２７のＸＸＸ－ＸＸＸ線に沿う断面図である。 図２７のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。 図３０の部分拡大図である。 本開示の第４実施形態にかかる半導体装置の平面図であり、透光樹脂を透過している。 図３３に対応する平面図であり、第１絶縁層、および複数の第１配線をさらに透過している。 図３３のＸＸＸＶ－ＸＸＸＶ線に沿う断面図である。
本開示を実施するための形態について、添付図面に基づいて説明する。
〔第１実施形態〕
図１～図９に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１絶縁層１１、複数の第１配線２１、半導体素子３０、封止樹脂４１、保護層４２、および複数の端子５０を備える。半導体装置Ａ１０は、配線基板に表面実装されるＦａｎ－Ｏｕｔ型のパッケージである。ここで、図１は、理解の便宜上、封止樹脂４１を透過している。図２は、理解の便宜上、図１に対して半導体素子３０をさらに透過している。図４は、理解の便宜上、保護層４２、および複数の端子５０を透過している。なお、図２において透過した半導体素子３０の外形を想像線（二点鎖線）で示している。
半導体装置Ａ１０の説明においては、第１絶縁層１１の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１に示すように、半導体装置Ａ１０の外形は、厚さ方向ｚに視て矩形状である。第１方向ｘは、半導体装置Ａ１０の長手方向に対応する。第２方向ｙは、半導体装置Ａ１０の短手方向に対応する。なお、厚さ方向ｚ、第１方向ｘおよび第２方向ｙは、後述する半導体装置Ａ２０～半導体装置Ａ４０の説明においても適用する。
第１絶縁層１１は、図５および図６に示すように、厚さ方向ｚにおいて半導体素子３０に対向している。第１絶縁層１１は、熱硬化性の合成樹脂、および複数の第１配線２１の一部を組成する金属元素が含有された添加剤を含む材料からなる。当該合成樹脂は、たとえばエポキシ樹脂やポリイミド樹脂である。第１絶縁層１１は、第１面１１Ａ、第２面１１Ｂおよび複数の端面１１Ｃを有する。第１面１１Ａおよび第２面１１Ｂは、厚さ方向ｚにおいて互いに反対側を向く。第１面１１Ａは、半導体素子３０に対向している。半導体装置Ａ１０においては、第２面１１Ｂは、半導体装置Ａ１０を配線基板に実装した際、当該配線基板に対向する。複数の端面１１Ｃは、第１面１１Ａおよび第２面１１Ｂの双方につながっている。複数の端面１１Ｃの各々は、第１方向ｘおよび第２方向ｙのいずれかを向く。
図７～図９に示すように、第１絶縁層１１は、複数の第１溝１１１を有する。複数の第１溝１１１は、第２面１１Ｂから厚さ方向ｚに向けて凹んでいる。図９に示すように、複数の第１溝１１１の各々の側面は、厚さ方向ｚにおいて第１溝１１１の底面から第２面１１Ｂにかけてテーパが付されている。複数の第１溝１１１の各々において、第１溝１１１の底面の第１方向ｘの寸法ｃ１は、第１方向ｘにおいて互いに離間した第１溝１１１と第２面１１Ｂとの２つの境界の間の寸法ｃ２よりも小である。
複数の第１配線２１は、図５および図６に示すように、第１絶縁層１１に配置されている。複数の第１配線２１は、半導体素子３０に電力を供給するため、かつ信号を入出力するための導電経路を構成している。複数の第１配線２１の各々は、第１埋込部２１１および第１再配線部２１２を有する。第１埋込部２１１は、第１絶縁層１１に少なくともその一部（半導体装置Ａ１０においては全部）が埋め込まれている。図７に示すように、第１埋込部２１１の側面は、厚さ方向ｚにおいて第１絶縁層１１の第１面１１Ａから第２面１１Ｂに向けてテーパが付されている。第１面１１Ａに最も近い第１埋込部２１１の端面の厚さ方向ｚに対して直交する方向の寸法ｂ１は、第２面１１Ｂに最も近い第１埋込部２１１の端面の厚さ方向ｚに対して直交する方向の寸法ｂ２よりも小である。第１再配線部２１２は、第１絶縁層１１の第２面１１Ｂに配置されている。第１再配線部２１２は、第１埋込部２１１につながっている。図１～図４に示すように、厚さ方向ｚに視て、複数の第１配線２１の第１再配線部２１２は、半導体素子３０よりも外方に位置する部分を含む。複数の第１配線２１の第１再配線部２１２は、第１絶縁層１１の複数の第１溝１１１に接している。このため、複数の第１配線２１の第１再配線部２１２は、それらの一部が複数の第１溝１１１に埋め込まれた構成となっている。
図７および図８に示すように、複数の第１配線２１の第１埋込部２１１、および複数の第１配線２１の第１再配線部２１２の各々は、下地層２１Ａおよびめっき層２１Ｂを有する。下地層２１Ａは、第１絶縁層１１に含まれる添加剤に含有された金属元素により組成される。めっき層２１Ｂは、たとえば銅（Ｃｕ）を含む材料からなる。第１埋込部２１１の下地層２１Ａは、第１絶縁層１１に接している。第１埋込部２１１のめっき層２１Ｂは、第１埋込部２１１の下地層２１Ａに厚さ方向ｚ回りに囲まれている。第１再配線部２１２の下地層２１Ａは、第１絶縁層１１の複数の第１溝１１１のいずれかに接している。第１再配線部２１２のめっき層２１Ｂは、第１再配線部２１２の下地層２１Ａを覆っている。図９に示すように、第１再配線部２１２のめっき層２１Ｂは、厚さ方向ｚに向けて凹む凹部２１２Ａを有する。凹部２１２Ａは、複数の第１配線２１の第１再配線部２１２のいずれかが延びる方向に沿って延びている。
半導体素子３０は、図５および図６に示すように、複数の第１配線２１につながっている。半導体素子３０は、第１絶縁層１１の第１面１１Ａに接している。半導体装置Ａ１０においては、半導体素子３０は、たとえば、ＬＤＯ（Low Drop Out）などの電圧制御回路や、オペアンプなどの増幅回路などが構成されたＬＳＩ（Large Scale Integration）である。また、半導体装置Ａ１０においては、半導体素子３０は、フリップチップ型の素子である。図１、図５および図６に示すように、半導体素子３０は、複数の電極３１を有する。複数の電極３１は、第１面１１Ａの近傍に設けられている。複数の電極３１は、半導体素子３０に構成された回路に導通している。複数の電極３１は、たとえばアルミニウム（Ａｌ）を含む。複数の電極３１は、複数の第１配線２１の第１埋込部２１１の少なくとも一部（半導体装置Ａ１０においては全部）に直接つながっている。これにより、半導体素子３０は、複数の第１配線２１に導通している。
封止樹脂４１は、図５および図６に示すように、半導体素子３０の一部を覆っている。封止樹脂４１は、第１絶縁層１１の第１面１１Ａに接している。封止樹脂４１は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂４１は、複数の側面４１１を有する。複数の側面４１１の各々は、第１方向ｘおよび第２方向ｙのいずれかを向く。複数の側面４１１の各々は、第１絶縁層１１の複数の端面１１Ｃのいずれかと面一である。
保護層４２は、図５および図６に示すように、第１絶縁層１１の第２面１１Ｂに接している。複数の第１配線２１の第１再配線部２１２は、保護層４２に覆われている。保護層４２は、電気絶縁性を有する。保護層４２は、たとえばポリイミドを含む材料からなる。図３および図８に示すように、保護層４２は、複数の開口部４２１を有する。複数の開口部４２１は、保護層４２を厚さ方向ｚに貫通している。複数の開口部４２１から、複数の第１配線２１の第１再配線部２１２の一部が露出している。
複数の端子５０は、図３および図８に示すように、保護層４２の複数の開口部４２１から露出する、複数の第１配線２１の第１再配線部２１２の一部に個別に接合されている。複数の端子５０は、半導体装置Ａ１０を配線基板に実装するために利用される。複数の端子５０は、保護層４２から厚さ方向ｚに向けて突出している。図８に示すように、半導体装置Ａ１０が示す例においては、複数の端子５０の各々は、基部５１およびバンプ部５２を有する。基部５１は、複数の第１配線２１の第１再配線部２１２のいずれかの一部に接している。基部５１は、第１絶縁層１１の第２面１１Ｂから厚さ方向ｚに離れる向きにおいて、ニッケル（Ｎｉ）層、パラジウム層（Ｐｄ）、金（Ａｕ）層の順に積層された複数の金属層からなる。なお、これらの金属層のうち、パラジウム層は設けなくてもよい。バンプ部５２は、基部５１および保護層４２の双方に接している。バンプ部５２は、保護層４２から厚さ方向ｚに向けて突出する部分を含む。バンプ部５２は、錫（Ｓｎ）を含む材料からなる。
次に、図１１～図１８に基づき、半導体装置Ａ１０の製造方法の一例について説明する。なお、図１１～図１８（図１３および図１５を除く）の断面位置は、図５の断面位置と同一である。
最初に、図１０に示すように、半導体素子３０を封止樹脂８１に埋め込む。封止樹脂８１は、黒色のエポキシ樹脂を含む材料からなる。半導体素子３０は、厚さ方向ｚのいずれかの側に設けられた複数の電極３１を有する。本工程においては、金型内に封止樹脂８１の材料と、半導体素子３０とを配置した後、コンプレッション成形を行う。これにより、半導体素子３０が封止樹脂８１に埋め込まれる。この際、複数の電極３１が封止樹脂８１から露出するようにする。
次いで、図１１に示すように、封止樹脂８１に積層され、かつ半導体素子３０の複数の電極３１を覆う絶縁層８２を形成する。絶縁層８２は、熱硬化性の合成樹脂、および複数の配線８３（詳細は後述）の一部を組成する金属元素が含有された添加剤を含む材料からなる。当該合成樹脂は、たとえばエポキシ樹脂やポリイミド樹脂である。絶縁層８２は、コンプレッション成形により形成される。
次いで、図１２～図１５に示すように、半導体素子３０の複数の電極３１につながる複数の配線８３を形成する。複数の配線８３が、半導体装置Ａ１０の複数の第１配線２１に相当する。図１４に示すように、複数の配線８３の各々は、埋込部８３１および再配線部８３２を有する。埋込部８３１は、配線８３に埋め込まれ、かつ複数の電極３１のいずれかにつながる。再配線部８３２は、絶縁層８２の上に配置され、かつ埋込部８３１につながる。図１５に示すように、複数の配線８３の埋込部８３１、および複数の配線８３の再配線部８３２の各々は、下地層８３Ａおよびめっき層８３Ｂを有する。複数の配線８３を形成する工程は、絶縁層８２の表面を覆う下地層８３Ａを析出させる工程と、下地層８３Ａを覆うめっき層８３Ｂを形成する工程とを含む。
まず、図１３に示すように、絶縁層８２の表面を覆う下地層８３Ａを析出させる。本工程では、図１２に示すように、複数の孔８２１および複数の溝８２２をレーザにより絶縁層８２に形成する。複数の孔８２１は、絶縁層８２を厚さ方向ｚに貫通している。複数の孔８２１から、半導体素子３０の複数の電極３１が個別に露出している。複数の孔８２１は、複数の電極３１の位置を赤外線カメラなどにより画像認識しつつ、複数の電極３１が露出するまで絶縁層８２にレーザを照射させることにより形成される。レーザが照射される位置は、画像認識により得られた複数の電極３１の位置情報に基づき、逐一補正される。複数の溝８２２は、絶縁層８２の表面から凹み、かつ複数の孔８２１につながっている。複数の溝８２２は、絶縁層８２の表面にレーザを照射させることにより形成される。なお、当該レーザは、たとえば波長が３５５ｎｍ、かつビームの直径が１７μｍの紫外線レーザである。複数の孔８２１および複数の溝８２２を絶縁層８２に形成することにより、図１３に示すように、複数の孔８２１の各々を規定する壁面と、複数の溝８２２とを覆う下地層８３Ａが析出される。下地層８３Ａは、絶縁層８２に含まれる添加剤に含有された金属元素により組成される。レーザ照射により当該添加剤に含有された金属元素が励起される。これにより、当該金属元素を含む金属層が下地層８３Ａとして析出される。
次いで、図１５に示すように、下地層８３Ａを覆うめっき層８３Ｂを形成する。めっき層８３Ｂは、銅を含む材料からなる。めっき層８３Ｂは、無電解めっきにより形成される。これにより、図１４に示すように、複数の孔８２１の各々には、埋込部８３１が形成される。あわせて、複数の溝８２２の各々には、再配線部８３２が形成される。以上により、複数の配線８３の形成がなされる。
次いで、図１６に示すように、絶縁層８２に積層され、かつ複数の配線８３の一部を覆う保護層８４を形成する。保護層８４は、厚さ方向ｚに貫通する複数の開口部８４１を有する。まず、スピンコータを用いて絶縁層８２の表面と、複数の配線８３の表面とに感光性ポリイミドを塗布する。次いで、フォトリソグラフィパターニングにより、複数の開口部８４１を当該感光性ポリイミドに形成する。この際、複数の配線８３の再配線部８３２の一部が、複数の開口部８４１から露出する。以上により、保護層８４の形成がなされる。
次いで、図１７に示すように、保護層８４の複数の開口部８４１から露出する、複数の配線８３の再配線部８３２に個別に接合された複数の端子５０を形成する。まず、図８に示す複数の端子５０の基部５１を形成する。基部５１は、無電解めっきにより形成される。次いで、図８に示す複数の端子５０のバンプ部５２を形成する。バンプ部５２は、ハンダなどの錫を含む導電材料をリフローにより溶融させた後、冷却により固化させることにより形成される。以上により、複数の端子５０の形成がなされる。
最後に、図１８に示すように、封止樹脂８１、絶縁層８２および保護層８４を切断線ＣＬに沿ってダイシングブレードなどで切断することにより、複数の個片に分割する。当該個片は、１つの半導体素子３０と、これにつながる複数の配線８３とが含まれるようにする。本工程により個片となった封止樹脂８１、絶縁層８２および保護層８４が、半導体装置Ａ１０の封止樹脂４１、第１絶縁層１１および保護層４２に相当する。以上の工程を経ることにより、半導体装置Ａ１０が製造される。
次に、半導体装置Ａ１０、および半導体装置Ａ１０の製造方法の作用効果について説明する。
半導体装置Ａ１０は、第２面１１Ｂを有する第１絶縁層１１と、第１埋込部２１１および第１再配線部２１２を有する複数の第１配線２１とを備える。複数の第１配線２１の第１再配線部２１２は、第２面１１Ｂに配置されるとともに、半導体素子３０の複数の電極３１につながる複数の第１配線２１の第１埋込部２１１につながっている。第１絶縁層１１は、第２面１１Ｂから厚さ方向ｚに向けて凹む複数の第１溝１１１を有する。複数の第１配線２１の第１再配線部２１２は、複数の第１溝１１１に接している。複数の第１溝１１１は、半導体装置Ａ１０の製造にかかる複数の配線８３を形成するための工程において、レーザにより絶縁層８２に形成された複数の溝８２２に相当する。
半導体装置Ａ１０の製造方法にかかる複数の配線８３を形成する工程は、絶縁層８２の表面に下地層８３Ａを析出させる工程と、下地層８３Ａを覆うめっき層８３Ｂを形成する工程とを含む。複数の配線８３は、半導体装置Ａ１０の複数の第１配線２１に相当する。絶縁層８２は、熱硬化性の合成樹脂、および複数の配線８３の一部（下地層８３Ａ）を組成する金属元素が含有された添加剤を含む材料からなる。下地層８３Ａを析出させる工程は、複数の孔８２１および複数の溝８２２をレーザにより絶縁層８２に形成することにより、複数の孔８２１の各々を規定する壁面と、複数の溝８２２とを覆う下地層８３Ａが析出される。複数の孔８２１は、半導体素子３０の複数の電極３１の位置を画像認識しつつ、複数の電極３１を露出させることで形成される。これにより、封止樹脂８１の硬化収縮により半導体素子３０に変位が生じた場合であっても、画像認識により複数の電極３１の変位に対応した位置補正がレーザ照射の際になされるため、複数の電極３１が露出する複数の孔８２１を精度よく形成することができる。すなわち、複数の電極３１の位置に合致した複数の配線８３を精度よく形成することができる。したがって、半導体装置Ａ１０、および半導体装置Ａ１０の製造によれば、半導体素子３０の複数の電極３１と、複数の配線８３（複数の第１配線２１）との接合部における位置ずれを抑制することが可能となる。
半導体装置Ａ１０の製造方法にかかる複数の配線８３を形成する工程では、めっき層８３Ｂは無電解めっきにより形成される。これにより、電界めっきの場合と比較して、めっきを形成するための導電経路となる下地層８３Ａを析出させることが不要となるため、複数の配線８３を、より効率よく形成することができる。
複数の第１配線２１の第１再配線部２１２の各々は、複数の第１溝１１１のいずれかに接する下地層２１Ａと、下地層２１Ａを覆うめっき層２１Ｂを有する。めっき層２１Ｂは、厚さ方向ｚに向けて凹む凹部２１２Ａを有する。凹部２１２Ａは、半導体装置Ａ１０の製造方法にかかる複数の配線８３を形成する工程において、複数の溝８２２を覆う下地層８３Ａに対してめっき層８３Ｂを形成したことによる痕跡である。このため、凹部２１２Ａは、複数の第１配線２１の第１再配線部２１２のいずれかが延びる方向に沿って延びる構成をとる。
半導体装置Ａ１０は、第１絶縁層１１の第２面１１Ｂに接する保護層４２と、複数の端子５０とをさらに備える。複数の端子５０は、保護層４２の複数の開口部４２１から露出する複数の第１配線２１の第１再配線部２１２の一部に個別に接合されている。複数の端子５０は、保護層４２から厚さ方向ｚに向けて突出している。複数の端子５０は、錫を含む材料からなる。これにより、半導体装置Ａ１０を配線基板に実装する際、より実装しやすくなる。
〔第２実施形態〕
図１９～図２６に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
半導体装置Ａ２０においては、第２絶縁層１２および複数の第２配線２２をさらに備えることと、保護層４２および複数の端子５０の構成とが、先述した半導体装置Ａ１０に対して異なる。ここで、図１９は、理解の便宜上、封止樹脂４１を透過している。図２０は、理解の便宜上、図１９に対して第１絶縁層１１および半導体素子３０をさらに透過している。図２２は、理解の便宜上、保護層４２、および複数の端子５０を透過している。なお、図２０において透過した半導体素子３０の外形を想像線で示している。
第２絶縁層１２は、図２３および図２４に示すように、第１絶縁層１１の第２面１１Ｂに接している。このため、第１絶縁層１１は、第２絶縁層１２と封止樹脂４１とに挟まれた構成となっている。第２絶縁層１２は、熱硬化性の合成樹脂、および複数の第２配線２２の一部を組成する金属元素が含有された添加剤を含む材料からなる。当該合成樹脂は、たとえばエポキシ樹脂やポリイミド樹脂である。第２絶縁層１２は、第３面１２Ａ、第４面１２Ｂおよび複数の端面１２Ｃを有する。第３面１２Ａおよび第４面１２Ｂは、厚さ方向ｚにおいて互いに反対側を向く。第３面１２Ａは、第２面１１Ｂに接している。第４面１２Ｂは、半導体装置Ａ２０を配線基板に実装した際、当該配線基板に対向する。複数の端面１２Ｃは、第３面１２Ａおよび第４面１２Ｂの双方につながっている。複数の端面１２Ｃの各々は、第１方向ｘおよび第２方向ｙのいずれかを向く。複数の端面１２Ｃの各々は、第１絶縁層１１の複数の端面１１Ｃのいずれかと、封止樹脂４１の複数の側面４１１のいずれかとの双方と面一である。
図２５および図２６に示すように、第２絶縁層１２は、複数の第２溝１２１を有する。複数の第２溝１２１は、第４面１２Ｂから厚さ方向ｚに向けて凹んでいる。図２６に示すように、複数の第２溝１２１の各々の側面は、厚さ方向ｚにおいて第２溝１２１の底面から第４面１２Ｂにかけてテーパが付されている。複数の第２溝１２１の各々において、第２溝１２１の底面の第１方向ｘの寸法ｃ３は、第１方向ｘにおいて互いに離間した第２溝１２１と第４面１２Ｂとの２つの境界の間の寸法ｃ４よりも小である。
複数の第２配線２２は、図２３および図２４に示すように、第２絶縁層１２に配置されている。複数の第２配線２２は、複数の第１配線２１とともに半導体素子３０にかかる導電経路を構成している。複数の第２配線２２の各々は、第２埋込部２２１および第２再配線部２２２を有する。第２埋込部２２１は、第２絶縁層１２に埋め込まれている。図２５に示すように、第２埋込部２２１の側面は、厚さ方向ｚにおいて第２絶縁層１２の第３面１２Ａから第４面１２Ｂに向けてテーパが付されている。第３面１２Ａに最も近い第２埋込部２２１の端面の厚さ方向ｚに対して直交する方向の寸法ｂ３は、第４面１２Ｂに最も近い第２埋込部２２１の端面の厚さ方向ｚに対して直交する方向の寸法ｂ４よりも小である。第２再配線部２２２は、第２絶縁層１２の第４面１２Ｂに配置されている。第２再配線部２２２は、第１再配線部２１２につながっている。複数の第２配線２２の第２再配線部２２２は、第２絶縁層１２の第２溝１２１に接している。このため、複数の第２配線２２の第２再配線部２２２は、それらの一部が複数の第２溝１２１に埋め込まれた構成となっている。
図２３および図２４に示すように、複数の第２配線２２の第２埋込部２２１は、複数の第１配線２１の第１再配線部２１２につながっている。これにより、半導体素子３０は、複数の第１配線２１を介して複数の第２配線２２に導通している。複数の第２配線２２の第２埋込部２２１は、第２絶縁層１２に覆われている。図２０および図２２に示すように、厚さ方向ｚに視て、複数の第２配線２２の第２再配線部２２２は、複数の第１配線２１の第１再配線部２１２に重なる部分を含む。
図２５に示すように、複数の第２配線２２の第２埋込部２２１、および複数の第２配線２２の第２再配線部２２２の各々は、下地層２２Ａおよびめっき層２２Ｂを有する。下地層２２Ａは、第２絶縁層１２に含まれる添加剤に含有された金属元素により組成される。めっき層２２Ｂは、たとえば銅を含む材料からなる。第２埋込部２２１の下地層２２Ａは、第２絶縁層１２に接している。第２埋込部２２１のめっき層２２Ｂは、第２埋込部２２１の下地層２２Ａに厚さ方向ｚ回りに囲まれている。第２再配線部２２２の下地層２２Ａは、第２絶縁層１２の複数の第２溝１２１のいずれかに接している。第２再配線部２２２のめっき層２２Ｂは、第２再配線部２２２の下地層２２Ａを覆っている。図２６に示すように、第２再配線部２２２のめっき層２２Ｂは、厚さ方向ｚに向けて凹む凹部２２２Ａを有する。凹部２２２Ａは、複数の第２配線２２の第２再配線部２２２のいずれかが延びる方向に沿って延びている。
図２３および図２４に示すように、保護層４２は、第２絶縁層１２の第４面１２Ｂに接している。複数の第２配線２２の第２再配線部２２２は、保護層４２に覆われている。保護層４２の複数の開口部４２１から、複数の第２配線２２の第２再配線部２２２の一部が露出している。図２１および図２５に示すように、複数の端子５０は、複数の開口部４２１から露出する、複数の第２配線２２の第２再配線部２２２の一部に個別に接合されている。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、第２面１１Ｂを有する第１絶縁層１１と、第１埋込部２１１および第１再配線部２１２を有する複数の第１配線２１とを備える。複数の第１配線２１の第１再配線部２１２は、第２面１１Ｂに配置されるとともに、半導体素子３０の複数の電極３１につながる複数の第１配線２１の第１埋込部２１１につながっている。第１絶縁層１１は、第２面１１Ｂから厚さ方向ｚに向けて凹む複数の第１溝１１１を有する。複数の第１配線２１の第１再配線部２１２は、複数の第１溝１１１に接している。したがって、半導体装置Ａ２０によっても、半導体素子３０の複数の電極３１と、複数の第１配線２１との接合部における位置ずれが抑制されたものとなる。
半導体装置Ａ２０は、第３面１２Ａおよび第４面１２Ｂを有する第２絶縁層１２と、第２埋込部２２１および第２再配線部２２２を有する複数の第２配線２２とをさらに備える。第３面１２Ａは、第１絶縁層１１の第２面１１Ｂに接している。複数の第２配線２２の第２再配線部２２２は、第４面１２Ｂに配置されるとともに、第２絶縁層１２に埋め込まれた複数の第２配線２２の第２埋込部２２１につながっている。複数の第１配線２１の第１再配線部２１２は、複数の第２配線２２の第２埋込部２２１につながり、かつ第２絶縁層１２に覆われている。これにより、半導体装置Ａ２０において、複数の第１配線２１と複数の第２配線２２を厚さ方向ｚにおいて多層配置させることができる。このため、厚さ方向ｚに視て、複数の第２配線２２の第２再配線部２２２は、複数の第１配線２１の第１再配線部２１２に重なる配置形態をとることができる。したがって、半導体装置Ａ２０によれば、半導体装置Ａ１０よりも複雑な配線パターンをとることができる。
〔第３実施形態〕
図２７～図３２に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
半導体装置Ａ３０においては、放熱部材２３および接合層３９をさらに備えることと、複数の第１配線２１の第１埋込部２１１、および半導体素子３０の構成とが、先述した半導体装置Ａ１０に対して異なる。ここで、図２７は、理解の便宜上、放熱部材２３、接合層３９および封止樹脂４１を透過している。図２９は、理解の便宜上、第１絶縁層１１、保護層４２、および複数の端子５０を透過している。なお、図２７において透過した放熱部材２３および接合層３９の各々の外形を想像線で示している。
半導体装置Ａ３０においては、半導体素子３０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのスイッチング素子である。このため、半導体装置Ａ３０は、ＤＣ／ＤＣコンバータ、および様々な電気製品のインバータなどに用いられる。
放熱部材２３は、図３０および３１に示すように、厚さ方向ｚにおいて半導体素子３０に対して第１絶縁層１１とは反対側に位置する。放熱部材２３の少なくとも一部は、封止樹脂４１に覆われている。放熱部材２３は、たとえば銅を含む金属板である。放熱部材２３は、半導体装置Ａ３０の使用時に半導体素子３０から発生した熱を外部に放出させることに加え、複数の第１配線２１とともに半導体素子３０にかかる導電経路を構成している。
半導体装置Ａ３０においては、半導体素子３０は、たとえば、炭化ケイ素（ＳｉＣ）を主とする半導体材料から構成されたＭＯＳＦＥＴである。なお、半導体素子３０は、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。半導体装置Ａ３０の説明においては、半導体素子３０がｎチャンネル型のＭＯＳＦＥＴである場合を対象とする。
図２７、および図２９～図３２に示すように、半導体素子３０の複数の電極３１は、主面電極３１１およびゲート電極３１２を含む。厚さ方向ｚに視て、主面電極３１１の面積は、ゲート電極３１２の面積よりも大である。主面電極３１１には、半導体素子３０の内部からソース電流が流れる。ゲート電極３１２には、半導体素子３０を駆動させるためのゲート電圧が印加される。
図３２に示すように、半導体素子３０は、裏面電極３２および絶縁膜３３を有する。図３０～図３２に示すように、裏面電極３２は、厚さ方向ｚにおいて第１絶縁層１１の第１面１１Ａに対して主面電極３１１およびゲート電極３１２よりも離れて位置する。裏面電極３２は、放熱部材２３に対向している。裏面電極３２は、放熱部材２３に対向する半導体素子３０の表面全体にわたって設けられている。裏面電極３２には、半導体素子３０の内部に向けてドレイン電流が流れる。
図３２に示すように、絶縁膜３３は、主面電極３１１およびゲート電極３１２と同様に、第１絶縁層１１の第１面１１Ａの近傍に設けられている。図２９に示すように、絶縁膜３３は、厚さ方向ｚに視て主面電極３１１およびゲート電極３１２をそれぞれ囲んでいる。絶縁膜３３は、厚さ方向ｚにおいて第１面１１Ａに近づく向きに向けて、たとえば二酸化ケイ素（ＳｉＯ2）層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層の順に積層されたものである。なお、絶縁膜３３においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
接合層３９は、図３０～図３２に示すように、半導体素子３０の裏面電極３２と、放熱部材２３との間に介在している。接合層３９は、たとえば、錫を主成分とする鉛フリーハンダ、または焼成銀である。これにより、裏面電極３２は、放熱部材２３に接合されている。あわせて、放熱部材２３は、接合層３９を介して裏面電極３２に導通している。
図３０に示すように、複数の第１配線２１の第１埋込部２１１は、第１絶縁層１１に埋め込まれたものと、第１絶縁層１１および封止樹脂４１の双方に埋め込まれたものとを含む。第１絶縁層１１に埋め込まれた複数の第１配線２１の第１埋込部２１１は、半導体素子３０の複数の電極３１（主面電極３１１およびゲート電極３１２）につながっている。第１絶縁層１１および封止樹脂４１の双方に埋め込まれた複数の第１配線２１の第１埋込部２１１は、放熱部材２３に接合されている。
次に、半導体装置Ａ３０の作用効果について説明する。
半導体装置Ａ３０は、第２面１１Ｂを有する第１絶縁層１１と、第１埋込部２１１および第１再配線部２１２を有する複数の第１配線２１とを備える。複数の第１配線２１の第１再配線部２１２は、第２面１１Ｂに配置されるとともに、半導体素子３０の複数の電極３１につながる複数の第１配線２１の第１埋込部２１１につながっている。第１絶縁層１１は、第２面１１Ｂから厚さ方向ｚに向けて凹む複数の第１溝１１１を有する。複数の第１配線２１の第１再配線部２１２は、複数の第１溝１１１に接している。したがって、半導体装置Ａ３０によっても、半導体素子３０の複数の電極３１と、複数の第１配線２１との接合部における位置ずれが抑制されたものとなる。
半導体装置Ａ３０は、半導体素子３０に対して第１絶縁層１１とは反対側に位置する放熱部材２３をさらに備える。半導体素子３０の裏面電極３２と、複数の第１配線２１の第１埋込部２１１の一部とが、放熱部材２３に接合されている。これにより、半導体素子３０がｎチャンネル型のＭＯＳＦＥＴである場合、放熱部材２３は、ドレイン電流が流れる半導体素子３０の導電経路となる。あわせて、半導体装置Ａ３０の使用時に、半導体素子３０から発生する熱を効率よく外部に放出させることができる。
〔第４実施形態〕
図３３～図３５に基づき、本開示の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
半導体装置Ａ４０においては、複数の貫通配線２４、および透光樹脂４３をさらに備えることと、第１絶縁層１１、半導体素子３０および複数の端子５０の構成が、先述した半導体装置Ａ１０に対して異なる。また、半導体装置Ａ４０は、保護層４２を備えない構成となっている。図３３は、理解の便宜上、透光樹脂４３を透過している。図３４は、理解の便宜上、図３３に対して第１絶縁層１１、および複数の第１配線２１をさらに透過している。なお、図３４において透過した第１絶縁層１１の外形を想像線で示している。
図３３～図３５に示すように、第１絶縁層１１は、第１方向ｘにおいて互いに離間した部分を含む。これにより、半導体素子３０は、第１絶縁層１１に覆われていない部分を含む。半導体装置Ａ４０においては、半導体素子３０は、当該部分が発光する光学素子である。半導体装置Ａ４０が示す例においては、当該光学素子はＬＥＤである。半導体素子３０の複数の電極３１に電圧が印加されると、当該部分から厚さ方向ｚにむけて光を発する。
複数の貫通配線２４は、図３３および図３４に示すように、厚さ方向ｚに視て半導体素子３０よりも外方に位置する。図３５に示すように、複数の貫通配線２４は、複数の第１配線２１の第１再配線部２１２につながっている。複数の貫通配線２４は、複数の第１配線２１の第１再配線部２１２から厚さ方向ｚに延び、かつ封止樹脂４１を貫通している。複数の貫通配線２４は、たとえば銅を含む材料からなる。
透光樹脂４３は、図３５に示すように、封止樹脂４１に接する。透光樹脂４３は、第１絶縁層１１、半導体素子３０、および複数の第１配線２１の第１再配線部２１２のそれぞれ一部ずつを覆っている。半導体素子３０から発せられた光は、透光樹脂４３を透過する。透光樹脂４３は、たとえば透明なエポキシ樹脂、またはシリコーンが含有された合成樹脂を含む材料からなる。
図３５に示すように、複数の端子５０は、封止樹脂４１から露出する複数の貫通配線２４の一部に個別に接合されている。複数の端子５０は、封止樹脂４１から厚さ方向ｚに向けて突出している。
次に、半導体装置Ａ４０の作用効果について説明する。
半導体装置Ａ４０は、第２面１１Ｂを有する第１絶縁層１１と、第１埋込部２１１および第１再配線部２１２を有する複数の第１配線２１とを備える。複数の第１配線２１の第１再配線部２１２は、第２面１１Ｂに配置されるとともに、半導体素子３０の複数の電極３１につながる複数の第１配線２１の第１埋込部２１１につながっている。第１絶縁層１１は、第２面１１Ｂから厚さ方向ｚに向けて凹む複数の第１溝１１１を有する。複数の第１配線２１の第１再配線部２１２は、複数の第１溝１１１に接している。したがって、半導体装置Ａ４０によっても、半導体素子３０の複数の電極３１と、複数の第１配線２１との接合部における位置ずれが抑制されたものとなる。
半導体装置Ａ４０においては、半導体素子３０は、第１絶縁層１１に覆われていない部分が発光する光学素子である。半導体装置Ａ４０は、厚さ方向ｚに視て半導体素子３０よりも外方に位置し、かつ複数の第１配線２１の第１再配線部２１２につながる複数の貫通配線２４をさらに備える。複数の貫通配線２４は、複数の第１配線２１の第１再配線部２１２から厚さ方向ｚに延び、かつ封止樹脂４１を貫通している。これにより、厚さ方向ｚにおいて半導体素子３０から光が発する向きとは逆向きにおいて配線基板に対向するように、半導体装置Ａ４０を当該配線基板に実装することができる。
本開示は、先述した実施形態に限定されるものではない。たとえば、先述した実施形態はいずれも半導体素子３０が単数であるが、これが複数の構成でもよい。また、先述した実施形態は、いずれも外形が厚さ方向ｚに視て矩形状であるが、これらの外形は矩形状に限定されず、たとえば円形状や六角形状でもよい。本開示の各部の具体的な構成は、種々に設計変更自在である。
本開示は、以下の付記に記載した実施形態を含む。
付記１．厚さ方向において互いに反対側を向く第１面および第２面を有する第１絶縁層と、
前記第１絶縁層に少なくとも一部が埋め込まれた第１埋込部、および前記第２面に配置され、かつ前記第１埋込部につながる第１再配線部を有する複数の第１配線と、
前記第１面の近傍に設けられ、かつ前記複数の第１配線の前記第１埋込部の少なくとも一部につながる複数の電極を有するとともに、前記第１面に接する半導体素子と、
前記第１面に接し、かつ前記半導体素子の一部を覆う封止樹脂と、を備え、
前記厚さ方向に視て、前記複数の第１配線の前記第１再配線部は、前記半導体素子よりも外方に位置する部分を含み、
前記第１絶縁層は、前記第２面から前記厚さ方向に向けて凹む複数の第１溝を有し、
前記複数の第１配線の前記第１再配線部は、前記複数の第１溝に接している、半導体装置。
付記２．前記第１絶縁層は、熱硬化性の合成樹脂、および前記複数の第１配線の一部を組成する金属元素が含有された添加剤を含む材料からなる、付記１に記載の半導体装置。
付記３．前記複数の第１配線の前記第１再配線部の各々は、前記複数の第１溝のいずれかに接する下地層と、前記下地層を覆うめっき層と、を有し、
前記下地層は、前記添加剤に含有された前記金属元素により組成され、
前記めっき層は、前記厚さ方向に向けて凹む凹部を有する、付記２に記載の半導体装置。
付記４．前記凹部は、前記複数の第１配線の前記第１再配線部のいずれかが延びる方向に沿って延びている、付記３に記載の半導体装置。
付記５．前記第２面に接する保護層をさらに備え、
前記保護層は、前記厚さ方向に貫通する複数の開口部を有し、
前記複数の開口部から、前記複数の第１配線の前記第１再配線部の一部が露出している、付記４に記載の半導体装置。
付記６．複数の端子をさらに備え、
前記複数の端子は、前記複数の開口部から露出する前記複数の第１配線の前記第１再配線部の一部に個別に接合され、
前記複数の端子は、前記保護層から前記厚さ方向に向けて突出している、付記５に記載の半導体装置。
付記７．前記複数の端子は、錫を含む材料からなる、付記６に記載の半導体装置。
付記８．厚さ方向において互いに反対側を向く第３面および第４面を有し、かつ前記第３面が前記第２面に接する第２絶縁層と、
前記第２絶縁層に埋め込まれた第２埋込部、および前記第４面に配置され、かつ前記第２埋込部につながる第２再配線部を有する複数の第２配線と、をさらに備え、
前記複数の第１配線の前記第１再配線部は、前記複数の第２配線の前記第２埋込部につながり、かつ前記第２絶縁層に覆われている、付記１ないし４のいずれかに記載の半導体装置。
付記９．前記厚さ方向に視て、前記複数の第２配線の前記第２再配線部は、前記複数の第１配線の前記第１再配線部に重なる部分を含む、付記８に記載の半導体装置。
付記１０．前記第２絶縁層は、前記第４面から前記厚さ方向に向けて凹む複数の第２溝を有し、
前記複数の第２配線の前記第２再配線部は、前記複数の第２溝に接している、付記９に記載の半導体装置。
付記１１．前記第２絶縁層は、熱硬化性の合成樹脂、および前記複数の第２配線の一部を組成する金属元素が含有された添加剤を含む材料からなる、付記１０に記載の半導体装置。
付記１２．前記半導体素子に対して前記第１絶縁層とは反対側に位置する放熱部材をさらに備え、
前記複数の電極は、主面電極およびゲート電極を含み、
前記半導体素子は、前記厚さ方向において前記第１面に対して前記主面電極および前記ゲート電極よりも離れて位置する裏面電極を有し、
前記裏面電極と、前記複数の第１配線の前記第１埋込部の一部と、が前記放熱部材に接合され、
前記放熱部材の少なくとも一部が前記封止樹脂に覆われている、付記１ないし１１のいずれかに記載の半導体装置。
付記１３．前記半導体素子は、前記第１絶縁層に覆われていない部分が発光する光学素子であり、
前記厚さ方向に視て前記半導体素子よりも外方に位置し、かつ前記複数の第１配線の前記第１再配線部につながる複数の貫通配線をさらに備え、
前記複数の貫通配線は、前記複数の第１配線の前記第１再配線部から前記厚さ方向に延び、かつ前記封止樹脂を貫通している、付記１ないし４のいずれかに記載の半導体装置。
付記１４．前記封止樹脂に接する透光樹脂をさらに備え、
前記透光樹脂は、前記第１絶縁層、前記半導体素子、および前記複数の第１配線の前記第１再配線部のそれぞれ一部ずつを覆っている、付記１３に記載の半導体装置。
付記１５．複数の端子をさらに備え、
前記複数の端子は、前記封止樹脂から露出する前記複数の貫通配線の一部に個別に接合され、
前記複数の端子は、前記封止樹脂から前記厚さ方向に向けて突出している、付記１３または１４に記載の半導体装置。
付記１６．厚さ方向のいずれかの側に設けられた複数の電極を有する半導体素子を、前記複数の電極が露出するように封止樹脂に埋め込む工程と、
前記封止樹脂に積層され、かつ前記複数の電極を覆う絶縁層を形成する工程と、
前記絶縁層に埋め込まれ、かつ前記複数の電極のいずれかにつながる埋込部、および前記絶縁層の上に配置され、かつ前記埋込部につながる再配線部を有する複数の配線を形成する工程と、を備え、
前記絶縁層は、熱硬化性の合成樹脂、および前記複数の配線の一部を組成する金属元素が含有された添加剤を含む材料からなり、
前記複数の配線を形成する工程は、前記複数の電極の位置を画像認識しつつ、前記複数の電極を露出させる複数の孔と、前記絶縁層の表面から凹み、かつ前記複数の孔につながる複数の溝をレーザにより前記絶縁層に形成することにより、前記複数の孔の各々を規定する壁面と、前記複数の溝と、を覆う下地層を析出させる工程と、
前記下地層を覆うめっき層を形成する工程と、を含む、半導体装置の製造方法。
付記１７．前記めっき層を形成する工程では、無電解めっきにより前記めっき層が形成される、付記１６に記載の半導体装置の製造方法。

Claims (13)

  1. 厚さ方向において互いに反対側を向く第１面および第２面を有する絶縁層と、
    前記絶縁層に少なくとも一部が埋め込まれた第１埋込部と、前記第２面に配置され、かつ前記第１埋込部に導通する第１再配線部と、を各々が有する複数の第１配線と、
    前記第１面の近傍に設けられた複数の電極を有するとともに、前記第１面に接する半導体素子と、
    前記第１面に接し、かつ前記半導体素子を覆う封止樹脂と、
    前記複数の第１配線の各々の前記第１再配線部のいずれかと電気的に接続されるとともに、前記厚さ方向において前記第２面が向く側に前記第１再配線部から突出する複数の端子と、を備え、
    前記絶縁層は、熱硬化性の合成樹脂と、前記複数の第１配線の各々の一部を組成する金属元素が含有された添加剤と、を含む材料からなり、
    前記複数の電極の各々は、前記複数の第１配線の各々の前記第１埋込部の少なくともいずれかと電気的に接続されており、
    前記厚さ方向に視て、前記複数の第１配線の各々の前記第１再配線部は、前記半導体素子よりも外方に位置する部分を含み、
    前記絶縁層は、前記第２面から凹む複数の第１溝を有し、
    前記複数の第１配線の各々の前記第１再配線部は、前記複数の第１溝に個別に接しており、
    前記厚さ方向に視て、前記複数の端子の各々の全体は、前記半導体素子の外方に位置しており、
    前記複数の第１配線の各々の前記第１再配線部は、前記複数の第１溝のいずれかに接する下地層と、前記下地層を覆うめっき層と、を有し、
    前記下地層は、前記添加剤に含有された前記金属元素により組成されており、
    前記めっき層は、前記厚さ方向に凹む凹部を有するとともに、前記第２面から突出しており、
    前記凹部は、前記複数の第１配線の前記第１再配線部のいずれかが延びる方向に沿って延びており、
    前記複数の第１配線の各々の前記第１再配線部は、前記第１再配線部が延びる方向に対して直交する方向に互いに離れた２つの端縁を有し、
    前記２つの端縁は、前記第１再配線部が延びる方向に沿って延びており、
    前記凹部は、前記２つの端縁から離れており、
    前記厚さ方向に視て、前記２つの端縁は、前記下地層よりも外方に位置する、半導体装置。
  2. 前記２つの端縁は、前記第２面に接している、請求項１に記載の半導体装置。
  3. 前記絶縁層は、前記厚さ方向において前記第２面と同じ側を向き、かつ前記厚さ方向において前記第１面と前記第２面との間に位置するとともに、前記複数の第１溝を規定する中間面を有し、
    前記厚さ方向に視て、前記中間面は、前記凹部に重なっており、
    前記中間面は、前記厚さ方向において前記凹部が凹む側に湾曲している、請求項１または２に記載の半導体装置。
  4. 前記第２面に接する保護層をさらに備え、
    前記保護層は、前記厚さ方向に貫通する複数の開口部を有し、
    前記複数の開口部の各々から、前記複数の第１配線のいずれかの前記第１再配線部が露出しており、
    前記複数の端子の各々は、前記複数の開口部のいずれかから露出する前記第１再配線部に電気的に接続されている、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記複数の端子の各々は、前記複数の第１配線のいずれかの前記第１再配線部に接する基部と、前記基部から前記厚さ方向に突出するバンプ部と、を有し、
    前記基部は、前記複数の開口部のいずれかに収容されており、
    前記バンプ部は、前記複数の開口部のいずれかから突出しており、
    前記基部は、前記厚さ方向に積層された複数の金属層を含み、
    前記バンプ部は、錫を含む材料からなる、請求項４に記載の半導体装置。
  6. 前記保護層は、前記厚さ方向において前記第２面と同じ側を向く実装面と、前記厚さ方向に対して直交する方向を向き、かつ前記複数の開口部を規定する内周面と、を有し、
    前記複数の端子の各々の前記バンプ部は、前記実装面および前記内周面に接している、請求項５に記載の半導体装置。
  7. 前記絶縁層に埋め込まれた複数の第２配線をさらに備え、
    前記絶縁層は、前記第１面を含む第１層と、前記第２面および前記複数の第１溝を含むとともに、前記第１層に前記厚さ方向に積層された第２層と、を含み、
    前記第１層は、前記厚さ方向において前記第１面とは反対側を向く第３面を有し、
    前記複数の第１配線の各々の前記第１埋込部の少なくとも一部は、前記第１層に埋め込まれており、
    前記複数の第２配線の各々は、前記第２層に埋め込まれ、かつ前記複数の第１配線のいずれかの前記第１再配線部に導通する第２埋込部と、前記第３面に配置され、かつ前記第２埋込部に電気的につながる第２再配線部と、を有し、
    前記複数の第２配線の各々の前記第２再配線部は、前記複数の第１配線のいずれかの前記第１埋込部に電気的につながっており、
    前記第１層は、前記第３面から凹む複数の第２溝を有し、
    前記複数の第２配線の各々の前記第２再配線部は、前記複数の第２溝に個別に接している、請求項１ないし６のいずれかに記載の半導体装置。
  8. 前記厚さ方向に視て、前記複数の第２配線のいずれかの前記第２再配線部は、前記複数の第１配線のいずれかの前記第１再配線部に重なっている、請求項７に記載の半導体装置。
  9. 前記半導体素子を基準として前記絶縁層とは反対側に位置する放熱部材をさらに備え、
    前記複数の電極は、主面電極およびゲート電極を含み、
    前記半導体素子は、前記厚さ方向において前記主面電極および前記ゲート電極とは反対側に位置する裏面電極を有し、
    前記裏面電極と、前記複数の第１配線の少なくともいずれかの前記第１埋込部とが、前記放熱部材に電気的に接続されており、
    前記放熱部材の少なくとも一部が、前記封止樹脂に覆われている、請求項１ないし８のいずれかに記載の半導体装置。
  10. 前記複数の第１配線の少なくともいずれかは、複数の前記第１埋込部を介して前記主面電極に電気的に接続されている、請求項９に記載の半導体装置。
  11. 前記半導体素子は、炭化ケイ素を主とする半導体材料から構成されている、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 厚さ方向において互いに反対側を向く第１面および第２面を有する絶縁層と、
    前記絶縁層に少なくとも一部が埋め込まれた第１埋込部と、前記第２面に配置され、かつ前記第１埋込部に導通する第１再配線部と、を各々が有する複数の第１配線と、
    前記第１面の近傍に設けられた複数の電極を有するとともに、前記第１面に接する半導体素子と、
    前記第１面に接し、かつ前記半導体素子を覆う封止樹脂と、
    前記厚さ方向に視て前記半導体素子よりも外方に位置し、かつ前記封止樹脂を前記厚さ方向に貫通するとともに、前記複数の第１配線の各々の前記第１再配線部に個別かつ電気的につながる複数の貫通配線と、
    前記封止樹脂を基準として前記複数の第１配線とは反対側に位置するとともに、前記複数の貫通配線に個別かつ電気的に接続された複数の端子と、を備え、
    前記絶縁層は、熱硬化性の合成樹脂と、前記複数の第１配線の各々の一部を組成する金属元素が含有された添加剤と、を含む材料からなり、
    前記半導体素子は、前記絶縁層から露出する部分が発光する光学素子であり、
    前記複数の電極の各々は、前記複数の第１配線の各々の前記第１埋込部の少なくともいずれかと電気的に接続されており、
    前記厚さ方向に視て、前記複数の第１配線の各々の前記第１再配線部は、前記半導体素子よりも外方に位置する部分を含み、
    前記絶縁層は、前記第２面から凹む複数の第１溝を有し、
    前記複数の第１配線の各々の前記第１再配線部は、前記複数の第１溝に個別に接しており、
    前記複数の端子の各々は、前記厚さ方向において前記第１面が向く側に前記封止樹脂から突出しており、
    前記厚さ方向に視て、前記複数の端子の各々の全体は、前記半導体素子の外方に位置しており、
    前記複数の第１配線の各々の前記第１再配線部は、前記複数の第１溝のいずれかに接する下地層と、前記下地層を覆うめっき層と、を有し、
    前記下地層は、前記添加剤に含有された前記金属元素により組成されており、
    前記めっき層は、前記厚さ方向に凹む凹部を有するとともに、前記第２面から突出しており、
    前記凹部は、前記複数の第１配線の前記第１再配線部のいずれかが延びる方向に沿って延びており、
    前記複数の第１配線の各々の前記第１再配線部は、前記第１再配線部が延びる方向に対して直交する方向に互いに離れた２つの端縁を有し、
    前記２つの端縁は、前記第１再配線部が延びる方向に沿って延びており、
    前記凹部は、前記２つの端縁から離れており、
    前記厚さ方向に視て、前記２つの端縁は、前記下地層よりも外方に位置する、半導体装置。
  13. 前記封止樹脂に接する透光樹脂をさらに備え、
    前記透光樹脂は、前記絶縁層および前記半導体素子の各々の一部と、前記複数の第１配線の各々の前記第１再配線部の一部と、を覆っている、請求項１２に記載の半導体装置。
JP2023085743A 2018-12-18 2023-05-24 半導体装置 Pending JP2023099739A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018236079 2018-12-18
JP2018236079 2018-12-18
JP2020561266A JP7286676B2 (ja) 2018-12-18 2019-12-03 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020561266A Division JP7286676B2 (ja) 2018-12-18 2019-12-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2023099739A true JP2023099739A (ja) 2023-07-13

Family

ID=71101550

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020561266A Active JP7286676B2 (ja) 2018-12-18 2019-12-03 半導体装置
JP2023085743A Pending JP2023099739A (ja) 2018-12-18 2023-05-24 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020561266A Active JP7286676B2 (ja) 2018-12-18 2019-12-03 半導体装置

Country Status (5)

Country Link
US (2) US11830843B2 (ja)
JP (2) JP7286676B2 (ja)
CN (1) CN113196470A (ja)
DE (1) DE112019006263T5 (ja)
WO (1) WO2020129609A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240030115A1 (en) * 2022-07-22 2024-01-25 Stmicroelectronics Pte Ltd Power package with copper plating and molding structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338936B2 (en) 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US8080880B2 (en) * 2009-03-20 2011-12-20 Infineon Technologies Ag Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads
US20110180891A1 (en) * 2009-08-06 2011-07-28 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
US20110198762A1 (en) 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
US8338231B2 (en) * 2010-03-29 2012-12-25 Infineon Technologies Ag Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
JP2014197568A (ja) 2011-10-19 2014-10-16 パナソニック株式会社 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
US20150364430A1 (en) * 2014-06-16 2015-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability
JP6405817B2 (ja) * 2014-09-16 2018-10-17 株式会社村田製作所 電子回路基板用積層体および電子回路基板
JP2016063178A (ja) * 2014-09-22 2016-04-25 富士通株式会社 半導体装置及びその製造方法
JP5976073B2 (ja) 2014-11-07 2016-08-23 日東電工株式会社 半導体装置の製造方法
JP6649189B2 (ja) * 2016-06-27 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US9905722B1 (en) * 2016-12-27 2018-02-27 Advanced Semiconductor Engineering, Inc. Optical device, optical module structure and manufacturing process
KR101892869B1 (ko) * 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US11257747B2 (en) * 2019-04-12 2022-02-22 Powertech Technology Inc. Semiconductor package with conductive via in encapsulation connecting to conductive element

Also Published As

Publication number Publication date
US11830843B2 (en) 2023-11-28
JP7286676B2 (ja) 2023-06-05
US20240047405A1 (en) 2024-02-08
DE112019006263T5 (de) 2021-09-09
JPWO2020129609A1 (ja) 2021-11-11
CN113196470A (zh) 2021-07-30
US20220028818A1 (en) 2022-01-27
WO2020129609A1 (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
JP2015156463A (ja) 配線基板及び半導体パッケージ
US20240047405A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP2020136507A (ja) 半導体装置および半導体装置の製造方法
JP2010050286A (ja) 半導体装置
US9685391B2 (en) Wiring board and semiconductor package
US20240055329A1 (en) Semiconductor device
US9721900B2 (en) Semiconductor package and its manufacturing method
US20200251405A1 (en) Manufacturing method of packaging device
JP2019140145A (ja) 半導体装置およびその製造方法
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
WO2021205926A1 (ja) 半導体装置
JP2009152408A (ja) 半導体装置およびその製造方法
JP2006156574A (ja) 回路装置およびその製造方法
JP2021125624A (ja) 半導体装置
TW201705439A (zh) 半導體裝置
JP4620994B2 (ja) 半導体装置
JPH1032284A (ja) 半導体装置
JP4127872B2 (ja) 半導体装置
WO2021241447A1 (ja) 半導体装置、および半導体装置の製造方法
US20230163069A1 (en) Semiconductor device
JP2006005366A (ja) 半導体装置
JP4318723B2 (ja) 半導体装置
JP2006032985A (ja) 半導体装置および半導体モジュール
JP2006121071A (ja) 半導体装置およびその製造方法
JP2006024926A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230622