JPH08139094A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08139094A
JPH08139094A JP6278848A JP27884894A JPH08139094A JP H08139094 A JPH08139094 A JP H08139094A JP 6278848 A JP6278848 A JP 6278848A JP 27884894 A JP27884894 A JP 27884894A JP H08139094 A JPH08139094 A JP H08139094A
Authority
JP
Japan
Prior art keywords
electrode
forming
semiconductor device
region
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6278848A
Other languages
English (en)
Inventor
Makoto Kirihara
信 桐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP6278848A priority Critical patent/JPH08139094A/ja
Publication of JPH08139094A publication Critical patent/JPH08139094A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【構成】 半導体基板上に素子分離領域とゲート酸化膜
を形成し、高濃度拡散領域とゲート電極を接続孔を有す
る層間絶縁膜を介して配線で接続し、シリコンナイトラ
イドからなる第1の保護膜とポリイミドの第2の保護膜
を形成し、引き出引き出し電極の上部にアルミニウム、
クロム、銅からなる積層電極を形成し、積層電極上部に
銅電極8と突起電極11を形成する工程とを備える。 【効果】 引き出し電極がアルミニウムよりも堅い銅で
覆われているため、検査工程で、測定針による引き出し
電極の変形を防ぐと同時に、突起電極の変形を防止し、
さらに突起電極が引き出し電極の上部以外に形成される
ことも防ぐことが可能となり、半導体装置を確実に回路
基板に実装することができ、生産性が向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、とくに半導体基板に形成する引き出し電極および
突起電極の製造方法に関する。
【0002】
【従来の技術】従来の技術における半導体装置の製造工
程を、図9から図12の断面図を用いて説明する。
【0003】まずはじめに図9に示すように、導電型が
P型の半導体基板16上に、選択的に素子分離領域15
を形成し、さらにゲート酸化膜1を形成する。
【0004】その後、化学気相成長法を用いて、多結晶
シリコンからなるゲート電極3を形成し、ゲート電極3
をホトエッチング処理により所定の形状に形成する。
【0005】その後、リンをイオン注入法を用いて、ゲ
ート電極3と素子分離領域15との整合する半導体基板
16の所定領域に導入して、高濃度拡散領域2を形成す
る。
【0006】つぎに図10に示すように、化学気相成長
法を用いて、酸化シリコン膜からなる層間絶縁膜4を全
面に形成する。
【0007】その後、ホトエッチング処理により層間絶
縁膜4をパターニングして、接続穴17を形成する。そ
の後、アルミニウムからなる配線5を高濃度拡散領域2
の露出部とゲート電極3とに接続するように形成する。
【0008】その後、シリコン窒化膜からなる第1の保
護膜6aを全面に形成し、ホトエッチング処理により第
1の保護膜を開口し、引き出し電極9を形成する。
【0009】その後、半導体装置の所定の測定検査を行
う。半導体装置の測定検査では、この引き出し電極9に
測定針12を接触させて所定の検査を行う。
【0010】つぎに図11に示すように、半導体装置の
検査を行なうため、引き出し電極9に測定針12を接触
させて、半導体装置の測定を行なう。
【0011】この測定針12の構成材料はタングステン
であり、アルミニウムからなる引き出し電極9よりも硬
いので、測定針12の接触により引き出し電極9の変形
が発生してしまう。
【0012】この引き出し電極9の変形により、図12
に示すように、検査工程後に形成される突起電極11が
変形したり、あるいは突起電極11が引き出し電極9の
上部以外の領域に形成されてしまう。
【0013】
【発明が解決しようとする課題】以上説明した従来の製
造方法では、アルミニウムからなる引き出し電極9は、
半導体装置の検査工程において、アルミニウムより硬い
タングステンからなる測定針12の接触によって変形す
る。
【0014】このため、検査工程後、突起電極11を形
成すると、突起電極11の変形や、あるいは引き出し電
極9の上部以外に突起電極11が形成されてしまうとい
う問題点がある。
【0015】したがって、半導体装置を回路基板に実装
すると、半導体装置と回路基板の位置合わせずれが生
じ、実装不良の原因となり、半導体装置が所定の動作を
しないという問題点が発生する。
【0016】本発明の目的は、上記課題を解決して、引
き出し電極の上部の所定領域に突起電極を形成すること
が可能な半導体装置の製造方法を提供することにある。
【0017】
【課題を解決するための手段】上記課題を達成するため
に、本発明の半導体装置の製造方法は、下記記載の手段
を採用する。
【0018】本発明の半導体装置の製造方法は、半導体
基板上に素子分離領域を形成する工程と、ゲート酸化膜
とゲート電極とを形成し、ゲート電極と素子分離領域と
の整合する領域に高濃度拡散領域を形成する工程と、層
間絶縁膜を形成し、層間絶縁膜に接続穴を形成する工程
と、配線を形成し、引き出し電極上部積層電極を形成
し、積層電極上部に突起電極を形成することを有するこ
とを特徴とする。
【0019】
【作用】本発明の積層電極は、その最上層を銅で形成し
ている。そして、この銅は配線の主成分であるアルミニ
ウムより硬度が高い金属であるので、検査工程における
測定針の接触による引き出し電極の変形を防ぐことがで
きる。
【0020】したがって、検査工程後に形成する突起電
極の変形を防ぎ、確実に引き出し電極上部に突起電極を
形成することができる。
【0021】この結果、突起電極を有する半導体装置を
回路基板に位置合わせずれなしに実装でき、実装不良を
防止でき、半導体装置が所定の動作をしないという問題
点の発生はなくなる。
【0022】
【実施例】以下、図面を用いて本発明の実施例の半導体
装置の製造方法を説明する。図1から図8は、本発明の
実施例におけるにおける半導体装置の製造方法を工程順
に示す断面図である。
【0023】まずはじめに図1に示すように、P型の半
導体基板16上に、反応ガスにジクロルシラン(SiH
2 Cl2 )とアンモニア(NH3 )とを用いる化学気相
成長法により、膜厚150nmのシリコン窒化膜13を
全面に形成する。
【0024】その後、感光性樹脂(図示せず)を回転塗
布法により半導体基板16の全面に形成し、所定のフォ
トマスクを用いて露光、現像処理を行ない、この感光性
樹脂を素子領域上に残存するようにパターン形成する。
【0025】その後、このパターニングした感光性樹脂
をエッチングフォトマスクとして用い、反応ガスに六フ
ッ化イオウ(SF6 )と、三フッ化メタン(CHF3
と、ヘリウム(He)とを用いる反応性イオンエッチン
グ法により、シリコン窒化膜13を素子領域上に形成す
るようにパターニングする。
【0026】その後、このエッチングマスクとして用い
た感光性樹脂を、温度150℃に加熱した熱硫酸により
除去する。
【0027】その後、水蒸気を添加した酸素雰囲気中
で、温度1000℃の酸化処理を行なって、膜厚710
nmの酸化シリコン膜からなる素子分離領域15を、シ
リコン窒化膜13が形成していない領域に選択的に形成
する。
【0028】つぎに図2に示すように、窒化シリコン膜
13を、温度180℃に加熱した熱リン酸を用いて除去
する。
【0029】その後、酸素雰囲気中で、温度1000℃
の熱処理を行ない、膜厚30nmの酸化シリコンからな
るゲート酸化膜1を形成する。
【0030】その後、反応ガスにモノシラン(SiH
4 )を用いる化学気相成長法により、膜厚450nmの
多結晶シリコンのゲート電極3材料を半導体基板16上
の全面に形成する。
【0031】その後、感光性樹脂(図示せず)を回転塗
布法により全面に形成し、所定のフォトマスクを用いて
露光し、現像処理を行ない、感光性樹脂をゲート電極3
の形成領域上に残存するようにパターン形成する。
【0032】その後、このパターン形成した感光性樹脂
をエッチングマスクとして用いて、反応ガスとして六フ
ッ化イオウ(SF6 )と、塩素(Cl2 )と、二フッ化
メタン(CH22 )とを用いる反応性イオンエッチン
グ法により、多結晶シリコンからなるゲート電極3を形
成する。
【0033】その後、リンを加速エネルギー50ke
V、注入量3.5×1015atoms/cm2 の条件で
イオン注入し、ゲート電極3の整合する半導体基板16
に導入して高濃度拡散領域2を形成する。
【0034】つぎに図3に示すように、反応ガスにモノ
シラン(SiH4 )と、ホスフィン(PH3 )と、ボラ
ン(B26 )とを用いる化学気相成長法により、リン
とボロンとを含む酸化シリコン膜からなるBPSG膜の
層間絶縁膜4を、半導体基板16上の全面に550nm
の膜厚で形成する。
【0035】その後、窒素雰囲気中において温度900
℃、時間30分の熱処理を行って、層間絶縁膜4のBP
SG膜を粘性流動させる、いわゆるリフローを行い、層
間絶縁膜4表面の平坦化すると同時に、高濃度拡散領域
2を横方向に拡散させてゲート電極3の下部領域に高濃
度拡散領域2を形成する。
【0036】その後、感光性樹脂(図示せず)を回転塗
布法により全面に形成し、所定のフォトマスクを用いて
露光し、現像処理を行い、感光性樹脂を接続穴形成領域
以外の層間絶縁膜4上に残存するようにパターン形成す
る。
【0037】その後、この感光性樹脂をエッチングマス
クとして用い、反応ガスに二フッ化メタン(CH2
2 )と三フッ化メタン(CHF3 )とを用いる反応性イ
オンエッチング法によって、層間絶縁膜4に接続穴17
を開口するようにパターニングする。
【0038】その後、このエッチングマスクに用いた感
光性樹脂を、温度150℃に加熱した熱硫酸により除去
する。
【0039】つぎに、スパッタリング法を用いてアルミ
ニウからなる配線5を、膜厚1μmで全面に形成する。
【0040】その後、感光性樹脂(図示せず)を回転塗
布法によって配線5上の全面に形成し、所定のフォトマ
スクを用いて露光し、現像処理を行い、感光性樹脂を配
線5の形成領域に残存するようにパターン形成する。
【0041】その後、このパターン形成した感光性樹脂
をエッチングマスクとして用い、反応ガスに三塩化ホウ
素(BCl3 )と臭化水素(HBr)とを用いる反応性
イオンエッチング法により、配線5をエッチングする。
【0042】その後、このエッチングマスクに用いた感
光性樹脂を発煙硝酸を用いて除去する。この結果、配線
5とゲート電極3とを接続し、さらに配線5と高濃度拡
散領域2を接続する。
【0043】つぎに、図4にすように、反応ガスとして
モノシラン(SiH4 )とアンモニア(NH3 )とを用
いる化学気相成長法により、膜厚800nmの窒化シリ
コンからなる第1の保護膜6aを全面に形成する。
【0044】その後、感光性樹脂(図示せず)を回転塗
布法により全面に形成し、所定のフォトマスクを用いて
露光し、現像処理を行い、感光性樹脂を引き出し電極9
形成領域以外の保護膜6a上に残存するようにパターン
形成する。
【0045】その後、この感光性樹脂をエッチングマス
クとして用いて、反応ガスに四フッ化炭(CF4 )と酸
素(O2 )を用いる反応性イオンエッチング法により、
第1の保護膜6aを引き出し電極9が露出するようにパ
ターン形成する。
【0046】その後、このこのエッチングマスクに用い
た感光性樹脂を、発煙硝酸を用いて除去する。この引き
出し電極9は、検査工程において、半導体装置の測定用
電極としての機能を有する。
【0047】その後、膜厚2.0μmの感光性ポリイミ
ドからなる第2の保護膜6bを回転塗布法により全面に
形成する。その後、所定のフォトマスクを用いて露光処
理を行う。
【0048】その後、キシレン(C64 (CH3
2 )を主成分とする現像液によって、第2の保護膜6b
を第1の保護膜6a上にパターン形成し、引き出し電極
9を露出させる。ここで、第1の保護膜6aと第2の保
護膜6bとの開口の大きさは同一寸法である。
【0049】つぎに図5に示すように、膜厚0.7μm
のアルミニウムと膜厚0.01μmのクロムと膜厚0.
7μmの銅の順番でスパッタリング法により、積層電極
7を全面に形成する。
【0050】ここで、積層電極7の最下部に形成するア
ルミニウムは、引き出し電極9を形成する配線5とほぼ
同一な金属材料であり、積層電極7と引き出し電極9の
密着性に優れている。
【0051】積層電極7の最上部の銅は、突起電極を形
成する金属と同一材料であり、積層電極7と突起電極と
の密着性を強める働きをもつ。
【0052】さらに、積層電極7の中間部に形成するク
ロムは、アルミニウムと銅の相互拡散を防ぐバリアメタ
ルとして機能する働きを有する。
【0053】その後、反応ガスにモノシラン(SiH
4 )を用いる化学気相成長法により、シリコン酸化膜1
0を全面に形成する。
【0054】その後、感光性樹脂(図示せず)を回転塗
布法により全面に形成し、所定のフォトマスクを用いて
露光し、現像処理を行い、感光性樹脂を引き出し電極9
の上部に残存するようにパターン形成する。
【0055】その後、この感光性樹脂をエッチングマス
クとして、フッ酸(HF)を用いるウェットエッチング
法により、シリコン酸化膜10を引き出し電極9の上部
に形成するようにパターニングする。
【0056】このパターニングしたシリコン酸化膜10
は、後工程で説明する積層電極7をエッチングするとき
のエッチングマスクとなる役割をもつ。
【0057】つぎに図6に示すように、図5を用いて説
明した工程で形成したたシリコン酸化膜10をエッチン
グマスクとして用い、積層電極7の最上部に形成する銅
を所定のエッチャントを用いるウェットエッチング法に
よりエッチングする。
【0058】引き続き、クロムとアルミニウムを反応ガ
スに三塩化ホウ素(BCl3 )と臭化水素(HBr)を
用いる反応性イオンエッチング法により、引き出し電極
9の上部にパターン形成する。
【0059】その後、シリコン酸化膜10をフッ酸(H
F)により除去して、引き出し電極9を開口する。
【0060】その後、所定の特性検査を行う。すなわ
ち、測定針12を引き出し電極9に接触させ、半導体装
置の特性検査を行う。
【0061】この検査工程において、引き出し電極9の
上部に設ける積層電極7は、アルミニウムより硬度が高
い銅で表面を形成しているので、従来から問題になって
いる測定針12の接触による引き出し電極9の変形を防
ぐことができる。
【0062】つぎに図7に示すように、スッパタリング
法によって、膜厚0.7μmの銅電極8を全面に形成す
る。この銅電極8は、後工程である突起電極形成工程に
おいて、メッキ電極としての機能を有する。
【0063】その後、膜厚5.0μmの感光性樹脂14
を回転塗布法により全面に形成し、所定のフォトマスク
を用いて露光し、現像処理を行い、感光性樹脂を積層電
極7の上部以外の銅電極8上に残存するようにパターン
形成する。
【0064】その後、このパターニングした感光性樹脂
をメッキマスクとして用いて、電解メッキ法により銅か
らなる突起電極11を形成する。さらに、この突起電極
11の表面に、電解メッキ法により、金メッキをおこな
い金(Au)を形成する。
【0065】つぎに図8に示すように、突起電極11を
エッチングマスクとして用い、反応ガスに酸素(O2
を用いる反応性イオンエッチングにより、突起電極11
の張り出しているひさし状の下部以外の感光性樹脂を除
去する。すなわち、突起電極11の張り出しているひさ
し状の下部に感光性樹脂を残存させる。
【0066】その後、突起電極11をエッチングマスク
として、突起電極11のひさしの下部以外の銅電極8を
所定のエッチャントを用いるウェットエッチング法によ
り除去する。
【0067】その後、突起電極11の張り出しているひ
さし状の下部に残っている感光性樹脂を、発煙硝酸によ
り除去する。
【0068】以上の本発明の実施例における半導体装置
の製造方法は、検査工程において測定針12を接触させ
る引き出し電極9は、アルミニウムより硬度が高い銅で
覆われているので、測定針12の接触による引き出し電
極9の変形を防止することができる。
【0069】さらに、突起電極11の形成工程におい
て、従来の突起電極の下地金属膜の構成を変えることな
く、突起電極11の変形を防ぎ、突起電極11を引き出
し電極9の上部に従来技術よりも確実に形成することが
できる。
【0070】
【発明の効果】以上の説明で明らかなように、本発明に
よる半導体装置の製造方法は、検査工程での引き出し電
極の変形を防止でき、突起電極を従来技術より確実に引
き出し電極上部に形成することができる。
【0071】したがって、突起電極が形成した半導体装
置を位置合わせずれなく回路基板に実装することがで
き、生産性が向上する。
【図面の簡単な説明】
【図1】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図2】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図3】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図4】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図5】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図6】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図7】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図8】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図9】従来例における半導体装置の製造方法を示す断
面図である。
【図10】従来例における半導体装置の製造方法を示す
断面図である。
【図11】従来例における半導体装置の製造方法を示す
断面図である。
【図12】従来例における半導体装置の製造方法におけ
る課題点を説明するための断面図である。
【符号の説明】
4 層間絶縁膜 5 配線 6a 第1の保護膜 6b 第2の保護膜 7 積層電極 8 銅電極 9 引き出し電極 11 突起電極 12 測定針 16 半導体基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 9169−4M H01L 21/92 604 B 9169−4M 604 N

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に素子分離領域を形成する
    工程と、ゲート酸化膜とゲート電極とを形成し、ゲート
    電極と素子分離領域との整合する領域に高濃度拡散領域
    を形成する工程と、層間絶縁膜を形成し、層間絶縁膜に
    接続穴を形成する工程と、配線を形成し、引き出し電極
    上部に積層電極を形成する工程と、積層電極上部に突起
    電極を形成することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 半導体基板上に素子分離領域を形成する
    工程と、ゲート酸化膜とゲート電極とを形成し、ゲート
    電極と素子分離領域との整合する領域に高濃度拡散領域
    を形成する工程と、層間絶縁膜を形成し、層間絶縁膜に
    接続穴を形成する工程と、配線を形成し、引き出し電極
    上部にアルミニウムとクロムと銅との多層膜で構成する
    積層電極を形成する工程と、積層電極上部に突起電極を
    形成することを特徴とする半導体装置の製造方法。
JP6278848A 1994-11-14 1994-11-14 半導体装置の製造方法 Pending JPH08139094A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6278848A JPH08139094A (ja) 1994-11-14 1994-11-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6278848A JPH08139094A (ja) 1994-11-14 1994-11-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08139094A true JPH08139094A (ja) 1996-05-31

Family

ID=17602993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6278848A Pending JPH08139094A (ja) 1994-11-14 1994-11-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08139094A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349165A (ja) * 1999-03-25 2000-12-15 Seiko Instruments Inc 半導体集積回路装置と半導体集積回路装置の製造方法
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2010034595A (ja) * 2009-11-12 2010-02-12 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2018085413A (ja) * 2016-11-22 2018-05-31 株式会社村田製作所 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349165A (ja) * 1999-03-25 2000-12-15 Seiko Instruments Inc 半導体集積回路装置と半導体集積回路装置の製造方法
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2010034595A (ja) * 2009-11-12 2010-02-12 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2018085413A (ja) * 2016-11-22 2018-05-31 株式会社村田製作所 半導体装置

Similar Documents

Publication Publication Date Title
US8158509B2 (en) Method of manufacturing semiconductor device
EP0383610A2 (en) Manufacturing method of semiconductor device
US5940731A (en) Method for forming tapered polysilicon plug and plug formed
JPH08139094A (ja) 半導体装置の製造方法
JP3143134B2 (ja) 半導体装置の製造方法
JPS6040701B2 (ja) 多結晶シリコン層を有する半導体装置の製法
JPH0822983A (ja) 半導体装置の製造方法
JPH11135624A (ja) 半導体装置の製造方法
KR100564415B1 (ko) 반도체소자의 콘택홀형성방법
JPS5912020B2 (ja) 半導体装置の製造方法
JPH11214325A (ja) 半導体装置の製造方法
KR100236096B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH09205091A (ja) 半導体装置の製造方法
JPS6320383B2 (ja)
JP2790514B2 (ja) 半導体装置の製造方法
KR100405933B1 (ko) 반도체 소자의 캐패시터 형성 방법
JPH09306913A (ja) 半導体装置およびその製造方法
JPH09252060A (ja) 半導体不揮発性記憶装置の製造方法
KR100224778B1 (ko) 반도체 소자의 제조방법
JPH06236931A (ja) 配線構造及びその製造方法
JPH07169710A (ja) 半導体装置のコンタクト構造およびその製造方法
JPH08181088A (ja) 微細コンタクトホ−ルの形成方法
JPH06338620A (ja) 半導体不揮発性記憶装置およびその製造方法
JPS63284861A (ja) 半導体装置の製造方法
JPH0922861A (ja) 半導体装置およびその製造方法