JP3143134B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3143134B2 JP3143134B2 JP03059738A JP5973891A JP3143134B2 JP 3143134 B2 JP3143134 B2 JP 3143134B2 JP 03059738 A JP03059738 A JP 03059738A JP 5973891 A JP5973891 A JP 5973891A JP 3143134 B2 JP3143134 B2 JP 3143134B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- interlayer insulating
- insulating film
- film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体基板に形成するこの半導体基板と同導
電型あるいは逆導電型の高濃度領域と配線との接続、あ
るいは下層の配線と上層の配線との配線を行うコンタク
トホールの形成方法に関する。
関し、特に半導体基板に形成するこの半導体基板と同導
電型あるいは逆導電型の高濃度領域と配線との接続、あ
るいは下層の配線と上層の配線との配線を行うコンタク
トホールの形成方法に関する。
【０００２】
【従来の技術】コンタクトホールは半導体基板に形成し
た素子を電気的にアルミニウムなどの金属で配線するた
めに、層間絶縁膜に形成した開口である。金属配線のア
ルミニウムなどは、通常スパッタリング法を用いて半導
体基板上に形成するため、この半導体基板上に凹凸があ
ると、その段差部分での被覆性は悪くなる。このため、
コンタクトホールの断面形状が開口下部より開口上部の
方が開口径の大きい順テーパーでないと金属配線の被覆
性が悪くなり、特に開口下部より開口上部の方が開口径
の小さい逆テーパーになるとコンタクトホールの段差部
分で断線する。順テーパーにするには、ウェットエッチ
ングなどの等方性エッチングを用いれば良いが、ウェッ
トエッチングのみでコンタクトホールをエッチングする
と、コンタクトホールの開口径が大きくなり、開口径の
大きさが３μｍ以下のコンタクトホールでは、コンタク
トホール間で電気的にショートする。このため、微細化
したコンタクトホールでは、等方性エッチングのウェッ
トエッチングと異方性エッチングのドライエッチングを
組み合せたエッチング方法を用いてコンタクトホールを
形成している。
た素子を電気的にアルミニウムなどの金属で配線するた
めに、層間絶縁膜に形成した開口である。金属配線のア
ルミニウムなどは、通常スパッタリング法を用いて半導
体基板上に形成するため、この半導体基板上に凹凸があ
ると、その段差部分での被覆性は悪くなる。このため、
コンタクトホールの断面形状が開口下部より開口上部の
方が開口径の大きい順テーパーでないと金属配線の被覆
性が悪くなり、特に開口下部より開口上部の方が開口径
の小さい逆テーパーになるとコンタクトホールの段差部
分で断線する。順テーパーにするには、ウェットエッチ
ングなどの等方性エッチングを用いれば良いが、ウェッ
トエッチングのみでコンタクトホールをエッチングする
と、コンタクトホールの開口径が大きくなり、開口径の
大きさが３μｍ以下のコンタクトホールでは、コンタク
トホール間で電気的にショートする。このため、微細化
したコンタクトホールでは、等方性エッチングのウェッ
トエッチングと異方性エッチングのドライエッチングを
組み合せたエッチング方法を用いてコンタクトホールを
形成している。
【０００３】従来のコンタクトホール形成方法を図８〜
図１１を用いて説明する。図８〜図１１は従来例のコン
タクトホールの形成方法を工程順に示す断面図である。
図１１を用いて説明する。図８〜図１１は従来例のコン
タクトホールの形成方法を工程順に示す断面図である。
【０００４】まず図８に示すように、半導体基板６上に
選択酸化法により素子分離領域に膜厚７１０ｎｍの酸化
シリコンからなるフィールド酸化膜９を形成する。その
後、熱酸化法により膜厚３０ｎｍの酸化シリコンからな
るゲート酸化膜８と、化学気相成長法（以下ＣＶＤ法と
記す）により膜厚４５０ｎｍの多結晶シリコン７とを形
成する。この多結晶シリコン７をパターニングし、さら
に、多結晶シリコン７に覆われていない領域に、イオン
注入法により不純物を導入して高濃度領域５を形成す
る。その後、リンを含んだ酸化シリコン膜（以下ＰＳＧ
膜と記す）、あるいは、リンとボロンとを含んだ酸化シ
リコン膜（以下ＢＰＳＧ膜と記す）からなる厚さ５５０
ｎｍの層間絶縁膜２をＣＶＤ法により全面に形成する。
その後、窒素雰囲気中で温度９００℃の熱処理を３０分
間行い、層間絶縁膜２を流動化させる、いわゆる、リフ
ローを行い、層間絶縁膜２の表面を平坦化する。その
後、感光材料である膜厚１．１μｍのホトレジスト１０
を全面に形成し、所定のマスクを用いて露光し現像し、
ホトレジスト１０をパターニングする。
選択酸化法により素子分離領域に膜厚７１０ｎｍの酸化
シリコンからなるフィールド酸化膜９を形成する。その
後、熱酸化法により膜厚３０ｎｍの酸化シリコンからな
るゲート酸化膜８と、化学気相成長法（以下ＣＶＤ法と
記す）により膜厚４５０ｎｍの多結晶シリコン７とを形
成する。この多結晶シリコン７をパターニングし、さら
に、多結晶シリコン７に覆われていない領域に、イオン
注入法により不純物を導入して高濃度領域５を形成す
る。その後、リンを含んだ酸化シリコン膜（以下ＰＳＧ
膜と記す）、あるいは、リンとボロンとを含んだ酸化シ
リコン膜（以下ＢＰＳＧ膜と記す）からなる厚さ５５０
ｎｍの層間絶縁膜２をＣＶＤ法により全面に形成する。
その後、窒素雰囲気中で温度９００℃の熱処理を３０分
間行い、層間絶縁膜２を流動化させる、いわゆる、リフ
ローを行い、層間絶縁膜２の表面を平坦化する。その
後、感光材料である膜厚１．１μｍのホトレジスト１０
を全面に形成し、所定のマスクを用いて露光し現像し、
ホトレジスト１０をパターニングする。
【０００５】次に図９に示すように、パターニングした
ホトレジスト１０をエッチングマスクとして、層間絶縁
膜２の膜厚のおよそ半分をフッ酸を用いたウェットエッ
チングにより等方性エッチングをする。このエッチング
により、ホトレジスト１０の下面領域にもエッチング液
が回り込み、ホトレジスト１０のパターン開口径より大
きく層間絶縁膜２はエッチングされる。
ホトレジスト１０をエッチングマスクとして、層間絶縁
膜２の膜厚のおよそ半分をフッ酸を用いたウェットエッ
チングにより等方性エッチングをする。このエッチング
により、ホトレジスト１０の下面領域にもエッチング液
が回り込み、ホトレジスト１０のパターン開口径より大
きく層間絶縁膜２はエッチングされる。
【０００６】次に図１０に示すように、半導体基板６表
面に対して垂直に加速したイオンにより異方性エッチン
グを行う反応性イオンエッチング法によって、ホトレジ
スト１０の開口径と同じ大きさに層間絶縁膜２をエッチ
ングする。この結果、開口下部より開口上部が大きい順
テーパーを有するコンタクトホール１を形成する。
面に対して垂直に加速したイオンにより異方性エッチン
グを行う反応性イオンエッチング法によって、ホトレジ
スト１０の開口径と同じ大きさに層間絶縁膜２をエッチ
ングする。この結果、開口下部より開口上部が大きい順
テーパーを有するコンタクトホール１を形成する。
【０００７】次に図１１に示すように、エッチングのマ
スクとして用いたホトレジスト１０を除去する。その
後、スパッタリング法により、アルミニウムからなる配
線１２を形成し、この配線１２と高濃度領域５、および
配線１２と多結晶シリコン７とをコンタクトホール１を
介して接続する。
スクとして用いたホトレジスト１０を除去する。その
後、スパッタリング法により、アルミニウムからなる配
線１２を形成し、この配線１２と高濃度領域５、および
配線１２と多結晶シリコン７とをコンタクトホール１を
介して接続する。
【０００８】
【発明が解決しようとする課題】図８〜図１１を用いて
説明した従来の方法は、等方性のウェットエッチングで
層間絶縁膜２の膜厚のおよそ半分をエッチング後、残り
の層間絶縁膜２を異方性のドライエッチングによりエッ
チングする。層間絶縁膜２は、半導体基板６内で膜厚に
ばらつきがあるため、半導体基板６内で、すべてのコン
タクトホール１を開口するためには、膜厚のばらつきを
吸収するためオーバーエッチングしなければならない。
しかし、層間絶縁膜２と半導体基板６、あるいは層間絶
縁膜２と多結晶シリコン７とのエッチング選択性の悪い
ドライエッチングでオーバーエッチングをすると、層間
絶縁膜２の薄い部分では、下層の材料の高濃度領域５や
多結晶シリコン７をエッチングしてしまう。このため、
下層の材料が薄い場合、その下部までエッチングし、素
子に損傷を与えるという課題を有する。
説明した従来の方法は、等方性のウェットエッチングで
層間絶縁膜２の膜厚のおよそ半分をエッチング後、残り
の層間絶縁膜２を異方性のドライエッチングによりエッ
チングする。層間絶縁膜２は、半導体基板６内で膜厚に
ばらつきがあるため、半導体基板６内で、すべてのコン
タクトホール１を開口するためには、膜厚のばらつきを
吸収するためオーバーエッチングしなければならない。
しかし、層間絶縁膜２と半導体基板６、あるいは層間絶
縁膜２と多結晶シリコン７とのエッチング選択性の悪い
ドライエッチングでオーバーエッチングをすると、層間
絶縁膜２の薄い部分では、下層の材料の高濃度領域５や
多結晶シリコン７をエッチングしてしまう。このため、
下層の材料が薄い場合、その下部までエッチングし、素
子に損傷を与えるという課題を有する。
【０００９】本発明の目的は、上記課題を解決して、コ
ンタクトホールの断面形状を順テーパーに形成し、か
つ、層間絶縁膜の下層の材料をエッチングしないコンタ
クトホールの形成方法を提供することにある。
ンタクトホールの断面形状を順テーパーに形成し、か
つ、層間絶縁膜の下層の材料をエッチングしないコンタ
クトホールの形成方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明のコンタクトホールの形成方法は下記記載の工
程を採用する。半導体基板上に形成した層間絶縁膜にコ
ンタクトホールを形成する半導体装置の製造方法におい
て、この層間絶縁膜としてリンを添加した酸化シリコン
膜とリンおよびボロンを添加した酸化シリコン膜とを形
成し、その後全面にホトレジストを形成し露光現像処理
を行い、このホトレジストをパターニングし、その後こ
のパターニングしたホトレジストをエッチングマスクと
して層間絶縁膜がわずかの膜厚が残るように層間絶縁膜
を異方性エッチングし、しかるのちフッ酸とフッ化アン
モニウムと水との混合溶液を用いて層間絶縁膜を等方性
エッチングしてコンタクトホールを形成する。
に本発明のコンタクトホールの形成方法は下記記載の工
程を採用する。半導体基板上に形成した層間絶縁膜にコ
ンタクトホールを形成する半導体装置の製造方法におい
て、この層間絶縁膜としてリンを添加した酸化シリコン
膜とリンおよびボロンを添加した酸化シリコン膜とを形
成し、その後全面にホトレジストを形成し露光現像処理
を行い、このホトレジストをパターニングし、その後こ
のパターニングしたホトレジストをエッチングマスクと
して層間絶縁膜がわずかの膜厚が残るように層間絶縁膜
を異方性エッチングし、しかるのちフッ酸とフッ化アン
モニウムと水との混合溶液を用いて層間絶縁膜を等方性
エッチングしてコンタクトホールを形成する。
【００１１】
【実施例】以下、図１〜図７を用いて本発明の実施例を
説明する。図１〜図６は本発明におけるコンタクトホー
ルの形成方法を工程順に示す断面図であり、図７は本発
明で用いるコンタクトホールのウェットエッチングを行
うエッチング液における、ＰＳＧ膜およびＢＰＳＧ膜の
エッチング速度と、液組成との関係を示すグラフであ
る。
説明する。図１〜図６は本発明におけるコンタクトホー
ルの形成方法を工程順に示す断面図であり、図７は本発
明で用いるコンタクトホールのウェットエッチングを行
うエッチング液における、ＰＳＧ膜およびＢＰＳＧ膜の
エッチング速度と、液組成との関係を示すグラフであ
る。
【００１２】まず図１に示すように、Ｐ型の半導体基板
６上に、ＣＶＤ法により膜厚１５０ｎｍの窒化シリコン
（図示せず）を全面に堆積し、膜厚１．１μｍの感光性
樹脂（図示せず）を回転塗布法により全面に形成し、所
定のマスクを用いて露光し、現像処理を行い、感光性樹
脂をパターニングし、この感光性樹脂をエッチングマス
クとして、窒化シリコンをエッチングして、窒化シリコ
ンをパターニングし、その後、感光性樹脂を除去する。
その後、水蒸気を添加した酸素雰囲気中で温度１０００
℃の熱処理を時間１６０分行い、素子分離領域に酸化シ
リコンを形成する、いわゆる選択酸化により、膜厚７１
０ｎｍの酸化シリコン化らなるフィールド酸化膜９を形
成する。その後、選択酸化に用いた窒化シリコンを温度
１８０℃に加熱したリン酸で除去する。その後、酸素雰
囲気中で温度１０００℃の熱処理を２５分間行い、膜厚
が３０ｎｍの酸化シリコンからなるゲート酸化膜８を形
成し、さらに、ＣＶＤ法により膜厚４５０ｎｍの多結晶
シリコン７を全面に形成する。その後、膜厚１．１μｍ
の感光性樹脂（図示せず）を回転塗布法により全面に形
成し、所定のマスクを用いて露光し現像し、感光性樹脂
をパターニングし、このパターニングした感光性樹脂を
マスクとして多結晶シリコン７エッチングする。その
後、エッチングのマスクとして用いた感光性樹脂を除去
する。さらに、多結晶シリコン７に覆われていない領域
で、かつフィールド酸化膜９が形成されていない領域に
イオン注入法により、Ｎ型の不純物として、たとえばリ
ンを加速エネルギー５０ｋｅＶで注入量３．５×１５at
oms ／ｃｍ2 の条件で注入し、高濃度領域５を形成す
る。
６上に、ＣＶＤ法により膜厚１５０ｎｍの窒化シリコン
（図示せず）を全面に堆積し、膜厚１．１μｍの感光性
樹脂（図示せず）を回転塗布法により全面に形成し、所
定のマスクを用いて露光し、現像処理を行い、感光性樹
脂をパターニングし、この感光性樹脂をエッチングマス
クとして、窒化シリコンをエッチングして、窒化シリコ
ンをパターニングし、その後、感光性樹脂を除去する。
その後、水蒸気を添加した酸素雰囲気中で温度１０００
℃の熱処理を時間１６０分行い、素子分離領域に酸化シ
リコンを形成する、いわゆる選択酸化により、膜厚７１
０ｎｍの酸化シリコン化らなるフィールド酸化膜９を形
成する。その後、選択酸化に用いた窒化シリコンを温度
１８０℃に加熱したリン酸で除去する。その後、酸素雰
囲気中で温度１０００℃の熱処理を２５分間行い、膜厚
が３０ｎｍの酸化シリコンからなるゲート酸化膜８を形
成し、さらに、ＣＶＤ法により膜厚４５０ｎｍの多結晶
シリコン７を全面に形成する。その後、膜厚１．１μｍ
の感光性樹脂（図示せず）を回転塗布法により全面に形
成し、所定のマスクを用いて露光し現像し、感光性樹脂
をパターニングし、このパターニングした感光性樹脂を
マスクとして多結晶シリコン７エッチングする。その
後、エッチングのマスクとして用いた感光性樹脂を除去
する。さらに、多結晶シリコン７に覆われていない領域
で、かつフィールド酸化膜９が形成されていない領域に
イオン注入法により、Ｎ型の不純物として、たとえばリ
ンを加速エネルギー５０ｋｅＶで注入量３．５×１５at
oms ／ｃｍ2 の条件で注入し、高濃度領域５を形成す
る。
【００１３】次に、図２に示すように、常圧ＣＶＤ法に
より、ＰＳＧ膜３を３００ｎｍの厚さで堆積し、その
後、ＢＰＳＧ膜４を同様に常圧ＣＶＤ法で２５０ｎｍの
厚さで堆積して、２層膜構造の層間絶縁膜２を形成す
る。ＰＳＧ膜３は、窒素と、酸素と、モノシラン（Ｓｉ
Ｈ4 ）と、ホスフィン（ＰＨ3 ）とを反応ガスとして形
成する。ＰＳＧ膜３中のＰ2 Ｏ5濃度は、１．５ｍｏｌ
％とする。このＰ2 Ｏ5 濃度はフーリエ変換赤外分光吸
収で測定した。ＢＰＳＧ膜４は、窒素と、酸素と、モノ
シランと、ホスフィンと、ジボラン（Ｂ2 Ｈ6 ）とを反
応ガスとして形成する。ＢＰＳＧ膜４中のＢ2 Ｏ3 濃度
とＰ2 Ｏ5 濃度は、それぞれ６．６ｍｏｌ％と、２．６
ｍｏｌ％とする。このＰ2 Ｏ5 濃度とＢ2 Ｏ5 濃度とは
フーリエ変換赤外分光吸収で測定した。
より、ＰＳＧ膜３を３００ｎｍの厚さで堆積し、その
後、ＢＰＳＧ膜４を同様に常圧ＣＶＤ法で２５０ｎｍの
厚さで堆積して、２層膜構造の層間絶縁膜２を形成す
る。ＰＳＧ膜３は、窒素と、酸素と、モノシラン（Ｓｉ
Ｈ4 ）と、ホスフィン（ＰＨ3 ）とを反応ガスとして形
成する。ＰＳＧ膜３中のＰ2 Ｏ5濃度は、１．５ｍｏｌ
％とする。このＰ2 Ｏ5 濃度はフーリエ変換赤外分光吸
収で測定した。ＢＰＳＧ膜４は、窒素と、酸素と、モノ
シランと、ホスフィンと、ジボラン（Ｂ2 Ｈ6 ）とを反
応ガスとして形成する。ＢＰＳＧ膜４中のＢ2 Ｏ3 濃度
とＰ2 Ｏ5 濃度は、それぞれ６．６ｍｏｌ％と、２．６
ｍｏｌ％とする。このＰ2 Ｏ5 濃度とＢ2 Ｏ5 濃度とは
フーリエ変換赤外分光吸収で測定した。
【００１４】次に図３に示すように、窒素雰囲気中で温
度９００℃の熱処理を３０分間行い層間絶縁膜２を流動
化させる、いわゆる、リフローを行い、層間絶縁膜２の
表面を平坦化させる。その後、膜厚１．１μｍの感光性
樹脂であるホトレジスト１０を回転塗布法により全面に
形成し、所定のマスクを用いて露光し、現像処理を行
い、ホトレジスト１０をパターニングする。
度９００℃の熱処理を３０分間行い層間絶縁膜２を流動
化させる、いわゆる、リフローを行い、層間絶縁膜２の
表面を平坦化させる。その後、膜厚１．１μｍの感光性
樹脂であるホトレジスト１０を回転塗布法により全面に
形成し、所定のマスクを用いて露光し、現像処理を行
い、ホトレジスト１０をパターニングする。
【００１５】次に図４に示すように、ホトレジスト１０
をエッチングマスクとして、異方性エッチングとして、
たとえば反応性スパッタエッチング法で、層間絶縁膜２
の全膜厚の１／１０程度残すように、この層間絶縁膜２
をエッチングしする。この反応性スパッタエッチング
は、圧力８０Ｐａとして、半導体基板６に高周波バイア
ス２．０ｋＷを印加し、反応ガスとしてＣＨＦ3 とＣ2
Ｆ6 との混合ガスを用いて行う。この反応性スパッタエ
ッチング法でエッチングした層間絶縁膜２の側壁はほぼ
垂直になる。
をエッチングマスクとして、異方性エッチングとして、
たとえば反応性スパッタエッチング法で、層間絶縁膜２
の全膜厚の１／１０程度残すように、この層間絶縁膜２
をエッチングしする。この反応性スパッタエッチング
は、圧力８０Ｐａとして、半導体基板６に高周波バイア
ス２．０ｋＷを印加し、反応ガスとしてＣＨＦ3 とＣ2
Ｆ6 との混合ガスを用いて行う。この反応性スパッタエ
ッチング法でエッチングした層間絶縁膜２の側壁はほぼ
垂直になる。
【００１６】次に図５に示すように、さらにホトレジス
ト１０をエッチングマスクとして、５０％のフッ酸（Ｈ
Ｆ）とフッ化アンモニウム（ＮＨ4 Ｆ）とを１：１０で
混合した溶液（以下バッファードフッ酸と記す）と、純
水とを２：８の割合で混合したエッチング液を用いて等
方性エッチングし、コンタクトホール１を形成する。上
述のエッチング液での層間絶縁膜２のエッチング速度
は、下層に形成したＰＳＧ膜３が約０．６３ｎｍ／ｓｅ
ｃであり、層間絶縁膜２の上層に形成したＢＰＳＧ膜４
が約０．９０ｎｍ／ｓｅｃとなる。ここでたとえば、６
分間エッチングするとＰＳＧ膜３に対して、ＢＰＳＧ膜
４が約９７．２ｎｍ後退する。またさらに、ＰＳＧ膜３
よりＢＰＳＧ膜４がエッチング速度が速いため、ＢＰＳ
Ｇ膜４との境界のＰＳＧ膜３は、ＢＰＳＧ膜４が後退す
るにつれてＰＳＧ膜３の上面からもエッチングされるた
め、ＰＳＧ膜３のエッチング断面の角部は丸みをおび
る。このため、コンタクトホール１の開口下部より開口
上部が大きい順テーパーの形状の断面形状を有するコン
タクトホール１が形成できる。
ト１０をエッチングマスクとして、５０％のフッ酸（Ｈ
Ｆ）とフッ化アンモニウム（ＮＨ4 Ｆ）とを１：１０で
混合した溶液（以下バッファードフッ酸と記す）と、純
水とを２：８の割合で混合したエッチング液を用いて等
方性エッチングし、コンタクトホール１を形成する。上
述のエッチング液での層間絶縁膜２のエッチング速度
は、下層に形成したＰＳＧ膜３が約０．６３ｎｍ／ｓｅ
ｃであり、層間絶縁膜２の上層に形成したＢＰＳＧ膜４
が約０．９０ｎｍ／ｓｅｃとなる。ここでたとえば、６
分間エッチングするとＰＳＧ膜３に対して、ＢＰＳＧ膜
４が約９７．２ｎｍ後退する。またさらに、ＰＳＧ膜３
よりＢＰＳＧ膜４がエッチング速度が速いため、ＢＰＳ
Ｇ膜４との境界のＰＳＧ膜３は、ＢＰＳＧ膜４が後退す
るにつれてＰＳＧ膜３の上面からもエッチングされるた
め、ＰＳＧ膜３のエッチング断面の角部は丸みをおび
る。このため、コンタクトホール１の開口下部より開口
上部が大きい順テーパーの形状の断面形状を有するコン
タクトホール１が形成できる。
【００１７】上述の層間絶縁膜２の下層のＰＳＧ膜３と
上層のＢＰＳＧ膜４は、バッファードフッ酸と純水との
混合割合により、それぞれエッチング速度が図７に示す
ように変化する。図７のグラフにおいては、実線１３は
ＰＳＧ膜３のエッチング速度を示し、破線１４はＢＰＳ
Ｇ膜４のエッチング速度を示す。とくに、バッファード
フッ酸と純水との割合が４：６付近より純水の割合の多
い溶液は、ＰＳＧ膜３よりＢＰＳＧ膜４のエッチング速
度が速くなり、バッファードフッ酸と純水との割合が
２：８付近からエッチング速度の差が約１５ｎｍ／ｍｉ
ｎと大きくなる。バッファードフッ酸と純水との割合が
４：６付近より純水の割合の多い溶液は、純水が多くな
るに従いエッチング速度がＰＳＧ膜３とＢＰＳＧ膜４の
両方で遅くなる。また、バッファードフッ酸と純水との
混合比が１：９より純水の多いエッチング液は、エッチ
ング速度が遅くなるため、制御性が悪くなる。これらの
結果から、バッファードフッ酸と純水との混合比が３：
７〜１：９のエッチング液を用いて、エッチングするこ
とにより、エッチング制御性が良好で、かつコンタクト
ホール１の断面形状を順テーパーの形状に形成すること
ができる。このエッチング液では、層間絶縁膜２の下地
の高濃度領域５と多結晶シリコン７のエッチング速度
は、ＰＳＧ膜３やＢＰＳＧ膜４のエッチング速度の１０
００分の１以下であるので、ほとんどエッチングされな
い。
上層のＢＰＳＧ膜４は、バッファードフッ酸と純水との
混合割合により、それぞれエッチング速度が図７に示す
ように変化する。図７のグラフにおいては、実線１３は
ＰＳＧ膜３のエッチング速度を示し、破線１４はＢＰＳ
Ｇ膜４のエッチング速度を示す。とくに、バッファード
フッ酸と純水との割合が４：６付近より純水の割合の多
い溶液は、ＰＳＧ膜３よりＢＰＳＧ膜４のエッチング速
度が速くなり、バッファードフッ酸と純水との割合が
２：８付近からエッチング速度の差が約１５ｎｍ／ｍｉ
ｎと大きくなる。バッファードフッ酸と純水との割合が
４：６付近より純水の割合の多い溶液は、純水が多くな
るに従いエッチング速度がＰＳＧ膜３とＢＰＳＧ膜４の
両方で遅くなる。また、バッファードフッ酸と純水との
混合比が１：９より純水の多いエッチング液は、エッチ
ング速度が遅くなるため、制御性が悪くなる。これらの
結果から、バッファードフッ酸と純水との混合比が３：
７〜１：９のエッチング液を用いて、エッチングするこ
とにより、エッチング制御性が良好で、かつコンタクト
ホール１の断面形状を順テーパーの形状に形成すること
ができる。このエッチング液では、層間絶縁膜２の下地
の高濃度領域５と多結晶シリコン７のエッチング速度
は、ＰＳＧ膜３やＢＰＳＧ膜４のエッチング速度の１０
００分の１以下であるので、ほとんどエッチングされな
い。
【００１８】次に図６に示すように、エッチングのマス
クとして用いたホトレジスト１０を除去する。その後、
スパッタリング法により、配線１２を形成し、この配線
１２と高濃度領域と、および、配線１２と多結晶シリコ
ン７とをコンタクトホール１を介して接続する。
クとして用いたホトレジスト１０を除去する。その後、
スパッタリング法により、配線１２を形成し、この配線
１２と高濃度領域と、および、配線１２と多結晶シリコ
ン７とをコンタクトホール１を介して接続する。
【００１９】
【発明の効果】以上の説明で明らかなように、本発明に
よるコンタクトホールの形成方法は、コンタクトホール
を形成する層間絶縁膜の下層の材料をエッチングしな
い。さらに、コンタクトホールの断面形状を順テーパー
の形状にすることができ、そのうえ、微細寸法を有する
コンタクトホールを形成することができる。このため、
従来のエッチング方法により作成された半導体装置より
も、素子間の電気的配線の信頼性を向上することができ
る。
よるコンタクトホールの形成方法は、コンタクトホール
を形成する層間絶縁膜の下層の材料をエッチングしな
い。さらに、コンタクトホールの断面形状を順テーパー
の形状にすることができ、そのうえ、微細寸法を有する
コンタクトホールを形成することができる。このため、
従来のエッチング方法により作成された半導体装置より
も、素子間の電気的配線の信頼性を向上することができ
る。
【図１】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図２】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図３】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図４】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図５】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図６】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図７】本発明の実施例のコンタクトホールのウェット
エッチングにおける、エッチング液組成とＰＳＧ膜およ
びＢＰＳＧ膜のエッチング速度との関係を示すグラフで
ある。
エッチングにおける、エッチング液組成とＰＳＧ膜およ
びＢＰＳＧ膜のエッチング速度との関係を示すグラフで
ある。
【図８】従来例における半導体装置の製造方法を示す断
面図である。
面図である。
【図９】従来例における半導体装置の製造方法を示す断
面図である。
面図である。
【図１０】従来例における半導体装置の製造方法を示す
断面図である。
断面図である。
【図１１】従来例における半導体装置の製造方法を示す
断面図である。
断面図である。
１ コンタクトホール ２ 層間絶縁膜 ３ ＰＳＧ膜 ４ ＢＰＳＧ膜 ５ 高濃度領域 ６ 半導体基板 ７ 多結晶シリコン ８ ゲート酸化膜 １０ ホトレジスト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/306 H01L 21/3065
Claims (1)
- 【請求項１】 半導体基板上に形成した層間絶縁膜にコ
ンタクトホールを形成する半導体装置の製造方法におい
て、 上記層間絶縁膜として、下層にリンを添加した酸化シリ
コン膜と、上層にリンおよびボロンを添加した酸化シリ
コン膜との２層膜構造の層間絶縁膜を形成する工程と、 その後、全面にホトレジストを形成し露光現像処理を行
ない、そのホトレジストをパターニングする工程と、 その後、上記ホトレジストをエッチングマスクとして使
用して、上記層間絶縁膜の全膜厚のほぼ１／１０が残る
ように上記層間絶縁膜を異方性エッチング処理する工程
と、 その後、５０％のフッ酸とフッ化アンモニウムとを１：
１０で混合した溶液と、水との混合比が３：７〜１：９
で混合したエッチング液で、上記層間絶縁膜を等方性エ
ッチング処理してコンタクトホールを形成する工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03059738A JP3143134B2 (ja) | 1991-03-01 | 1991-03-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03059738A JP3143134B2 (ja) | 1991-03-01 | 1991-03-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04274321A JPH04274321A (ja) | 1992-09-30 |
| JP3143134B2 true JP3143134B2 (ja) | 2001-03-07 |
Family
ID=13121861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03059738A Expired - Fee Related JP3143134B2 (ja) | 1991-03-01 | 1991-03-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143134B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9748268B1 (en) | 2016-09-07 | 2017-08-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1199926A (zh) | 1997-05-21 | 1998-11-25 | 日本电气株式会社 | 一种半导体器件的制造方法 |
| KR100282729B1 (ko) * | 1998-06-30 | 2001-03-02 | 김영환 | 플래쉬 메모리 셀 제조 방법 |
| KR100365642B1 (ko) | 2000-10-30 | 2002-12-26 | 삼성전자 주식회사 | 접촉창을 갖는 반도체 장치의 제조 방법 |
| CN102487040A (zh) * | 2010-12-06 | 2012-06-06 | 无锡华润上华半导体有限公司 | 通孔形成方法 |
| US11131919B2 (en) * | 2018-06-22 | 2021-09-28 | International Business Machines Corporation | Extreme ultraviolet (EUV) mask stack processing |
| CN113284910B (zh) * | 2021-04-29 | 2023-09-19 | 合肥鑫晟光电科技有限公司 | 显示背板、制作方法以及显示装置 |
-
1991
- 1991-03-01 JP JP03059738A patent/JP3143134B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9748268B1 (en) | 2016-09-07 | 2017-08-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04274321A (ja) | 1992-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641170A (en) | Self-aligned lateral bipolar transistors | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JP3143134B2 (ja) | 半導体装置の製造方法 | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| JPS60124967A (ja) | 集積回路構造体 | |
| JPH02257640A (ja) | 半導体素子の製造方法 | |
| JPS6040701B2 (ja) | 多結晶シリコン層を有する半導体装置の製法 | |
| JPH0562463B2 (ja) | ||
| US5905306A (en) | Metal contact to a novel polysilicon contact extension | |
| JPH0822983A (ja) | 半導体装置の製造方法 | |
| JP3515615B2 (ja) | 半導体装置のコンタクト構造の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JP2854019B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH08162634A (ja) | 半導体装置の製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPH08236717A (ja) | 半導体装置の製造方法 | |
| JPH08139094A (ja) | 半導体装置の製造方法 | |
| JPH11135624A (ja) | 半導体装置の製造方法 | |
| JP2500693B2 (ja) | 半導体装置の製造方法 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| JPS59149030A (ja) | 半導体装置の製造法 | |
| JPH0373137B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |