CN1199926A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN1199926A
CN1199926A CN98102154A CN98102154A CN1199926A CN 1199926 A CN1199926 A CN 1199926A CN 98102154 A CN98102154 A CN 98102154A CN 98102154 A CN98102154 A CN 98102154A CN 1199926 A CN1199926 A CN 1199926A
Authority
CN
China
Prior art keywords
ion
semiconductor chip
groove
implanted
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98102154A
Other languages
English (en)
Inventor
安彦仁
樋口实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1199926A publication Critical patent/CN1199926A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种通过使用半导体基片(1)制造半导体器件的方法,硼离子(4)被从沟槽(3)植入半导体基片,沟槽由多个侧面及在侧面间延伸的底面来限定,硼离子通过所有侧面及底面来植入。最好用隔离材料填充沟槽从而产生在P阱(7)及n阱(8)上延伸的沟槽隔离。

Description

一种半导体器件的制造方法
本发明涉及一种提供有沟槽隔离的半导体器件的制造方法，且尤其是涉及这样一种半导体器件的生产方法，其能降低反窄沟道效应，在该效应中金属氧化物半导体场效应晶体管(MOSFET)中的晶体管的沟道宽度减小时阈值电压会降低。
参考图1A，将对传统的生产半导体器件的方法进行描述，首先在单晶硅基片101上形成沟槽103，然后通过化学气相沉积(CVD)方法对沟槽103的整个内表面进行氧化，并如图1A所示来堆积氧化硅105。
然后，如图1B所示，通过化学机械抛光(CMP)方法来对表面上的氧化硅105进行抛光及磨平，从而沟槽103充满氧化硅105，此后氧化硅105的表面及单晶硅基片101的主表面被覆盖上栅绝缘膜111，该栅绝缘膜111形成在氧化硅105与栅电极110之间。
在此情况下，当如图1B中所示，填充沟槽103底部的氧化硅105低于单晶硅基片101的主表面时，就会产生一个问题，即正如图1C中的特性曲线所示的，如果MOSFET的沟道宽度减小0.2um到10um，则MOSFET的阈值电压下降大约0.15V。
这是因为，正如在1981年的IEDM(国际电子装置会议)的技术文摘(PP.380-383)中所描述的，来自栅电极110的单晶硅基片101的在向内方向上的电场V和在与表面平行方向上的电场H集中在沟槽肩112附近，由此沟槽肩112的阈值电压下降。
也即，当MOSFET的沟道宽度减小时，阈值电压下降部分与整个的沟道的比值上升，则整个MOSFET的阈值电压也会下降。
为解决上述问题，存在这样一种方法，即通过从沟槽侧面来植入杂质离子来升高半导体器件的边缘部分的阈值电压。
然而，由于杂质浓度变得比处于单晶硅基片101与填充沟槽103的氧化膜之间界面处附近的单晶硅基片101中的高，则结电容和结漏电流都升高。
为解决上述问题，正如在日本未审定的专利No.6-177239(177239/1998)公报中所描述的，有这样一种方法，即通过蚀刻半导体器件的分离区域来形成一锥形的沟槽，也即，通过防止在半导体器件的边缘部分形成的肩形或斜切肩形来控制电场的集中。
在上述传统的制造半导体器件的情况下，存在一个问题，即由于反窄沟道效应的发生所产生的现象，即使通过防止在半导体器件的边缘部分产生肩型或斜切肩形来控制电场的集中，那么当晶体管的沟道宽度非常小时，阈值电压也会降低。
这是因为由于热扩散，含在沟道中的硼被堆积到位于基片的硅与氧化硅间的界面处的填充沟槽的氧化硅侧面上，因此，硼向外扩散，并在沟槽与基片间的界面附近形成硼浓度降低的区域。甚至在大约800℃也会发生硼扩散，这是因为由于离子植入等原因所造成的埋葬-网格硅的存在所导致的。
因此，由于作为形成n阱杂质的磷或砷被堆积在基片的硅侧面上，其不会从沟槽向外扩散，因此不会产生上述现象。
本发明的一个目的是提供一种生产半导体器件的方法，其中即使晶体管的沟道宽度减小，阈值电压出不会降低。
随着进一步的描述本发明的其它目的也会变得清楚明了。
本发明所使用的一种方法是生产一种包括p阱、n阱及延伸到整个p阱和所述n阱的沟槽隔离的半导体器件。该方法包含如下步骤，制备一个半导体基片和形成一个用于与半导体基片沟槽隔离的沟槽。用多个侧面及一个在所述侧面间延伸的底面来限定出此沟槽。该方法还包含将硼离子通过侧面及底面植入半导体基片的步骤。
图1A及1B为传统实例的截面示意图；
图1C为描述沟道宽度与阈值电压间依赖关系的特性曲线实例；
图2A到2C为用于解释本发明实施例的截面示意图；
图3为图2中的沟道宽度与阈值电压的依赖关系的特性曲线图；
图4为本发明第二个实施例的截面示意图；
图5为本发明第三实施例中的沟道宽度与阈值电压的依赖关系的特性曲线图；
图6为描述本发明的中间步骤的一个方面的截面示意图；
图7A为本发明第四实施例的截面示意图；及
图7B为本发明第五实施例的截面示意图；
下面参考相应附图对本发明的实施例进行描述。
图2A到2C为本发明实施例的截面示意图。在图1A到2C中所示的半导体的生产方法中，如图2A中所示，在第一导电型单晶硅基片1的主表面形成氧化硅2的步骤后来形成沟槽3。沟槽3具有多个侧面和在侧面间延伸的一个底面。
在下一步骤，如图2B中所示，通过使用氧化硅2做掩膜将硼离子4植到沟槽3的全部表面上，包括沟槽3在斜线方向上的壁面。例如，硼离子4被以5E12cm-2的剂量植入沟槽3的侧壁。通过离子植入，来形成植入硼的层5。对于植入深度，必须在距离表面大约50nm的位置处存在一个杂质分布的峰值。例如，当将植入角从竖直方向倾斜30℃时，大约可以使用30KeV。
本发明并不限于以上条件，可以根据具体情况进行改变，其中可以使用不同的植入角或在沟槽表面上形成氧化硅掩膜。
然后，如图2C中所示，沟槽3被填充氧化硅6的隔离材料，来产生如前所述的沟槽隔离。通过表面抛光的步骤将基片1的除氧化硅6的范围内的主表面暴露出来，并植入用于分别形成p阱7及n阱8的杂质离子来通过热处理形成源极-漏极11。在离子植入步骤中，主要通过在上述步骤中产生的埋葬-网格硅来加速硼的扩散，且硼的浓度降低。然而，因为仅是与首先植入整个外表面的量对应的硼扩散进入填充沟槽3的氧化硅6中，所以p阱7的硼浓度不会降低到预定的浓度，或比单硅基片1与沟槽3间界面附近的低。因此，不会发生反窄沟道效应。
图2C为完成制作栅绝缘膜9和栅电极10的步骤的状态情况。
另外，图3为根据图2A到2C所述的步骤表示出的沟道宽度与MOSFET阈值电压间依赖关系的特性曲线图。如图3中所示，即使沟道宽度改变，阈值电压也几乎不变。
下面参考图4来描述与图2A到2C中所示实施例不同的第二个实施例。
在图2C中，最好是在沟槽内的氧化硅6的方向上在n阱8的区域内向外扩散硼。因此，如图4中所示，当将离子植入n阱8时，有必要通过使用光刻胶作为掩膜来增加埋葬-网格硅量，并由此另外植入硅13。在此情况下最好采用1E14cm-2或更多的剂量率。
接着，来描述具有图5中所示特性的第三实施例。
图5为一特性曲线图，其中当如图2B中所示当硼离子植入整个表面时，还另外的植入磷离子。用能实现几乎等于硼离子植入深度的能量来植入磷离子，并用大于或等于2倍硼离子剂量率来进行植入磷离子。在本方法的情况下，反窄沟道效应还存在。然而，即使沟道宽度从10um下降到0.2um，阈值电压仅下降大约0.08V，与图1C中所示的常规的特性相比可确信有很大的提高。
用砷代替磷也会获得该优点。因此，通过将磷与砷结合也同样如此。且其与这些元素的植入步骤在硼植入步骤之前或之后无关。都会获得同样的改善结果。
因此，如图6中所示，有选择的将硼离子仅植入P阱7也同样是有效的。在此情况下，如图6中所示，有必要仅用光刻胶14盖住n阱8，并在形成沟槽3的步骤后植入硼离子。然而，如果在此步骤中隔离宽度太小，由于硼被光刻胶14挡住，因此无法斜向植入。
图7A及7B为第四和第五实施例的示意图，其示出了用于避免图6中产生的问题的光刻胶15和16的形状。
在图7A中，其肩为圆形的光刻胶15通过形成图6的光刻胶14而制成的，此后在使其产生流动的温度下对其热处理，其结果，减少了离子植入的被遮挡面积。
因此，在图7B中，通过形成图6中的光刻胶14获得与上述相同的优点，然后对其进行各向异性的蚀刻从而在沟槽的侧壁面上形成由光刻胶16构成的侧壁。
其中的一个问题在于，半导体基片有一个边缘部分。为避免此问题，该方法包括在上述的步骤前来修切边缘部分的步骤。
上述步骤也可以与其它步骤结合进行，只要能满足上述的需求即可，前后的步骤可以彼此互换或者也可同时进行。因此，本发明并不仅限于上面的描述。
如上所述，本发明可以实现这样一个优点，即可以降低使用沟槽隔离的半导体器件的反窄沟道效应。
这是因为，在沟槽形成后，硼离子被植入沟槽的整个表面，因此，可以通过向用于填充沟槽的氧化硅热扩散来补偿其被降低的浓度值。
本发明尤其对于n-MOSFET的窄沟槽效应有效。根据各实施例，可将半导体集成电路的等待电流降低30％。

Claims (12)

1、一种制造半导体器件的方法，该半导体器件包括一P阱、一个n阱及一个延伸通过所述P阱及所述n阱的沟槽隔离，其特征在于所述方法包含如下步骤：
制备一半导体基片；
形成一用于所述半导体基片进行沟槽隔离的沟槽，所述沟槽由多个侧面及在所述侧面间延伸的底面所限定；及
通过所述侧面及所述底面将硼离子植入所述半导体基片。
2、根据权利要求1所述的方法，其特征在于在上面提到的植入步骤中还包含将硅植入所述n阱的一区域中的步骤。
3、根据权利要求1所述的方法，其特征在于植入步骤包含如下步骤：
将所述硼离子和磷离子中的一种植入所述半导体基片；然后
将所述硼离子和磷离子中的另一种植入所述半导体基片。
4、根据权利要求1所述的方法，其特征在于植入步骤包含如下步骤：
将所述硼离子及砷离子中的一种离子植入所述半导体基片；及
将所述的硼离子及砷离子中的另一种植入所述半导体基片中。
5、根据权利要求1所述的方法，其特征在于植入步骤如下：
将所述硼离子、磷离子、及砷离子中的任一种植入所述半导体基片中；然后
将所述硼离子、磷离子及砷离子中的另两种的其中一种离子植入所述半导体基片中；然后
将所述硼离子，磷离子及砷离子中的另一种离子植入。
6、根据权利要求1所述的方法，其特征在于在植入步骤前，还包括用光刻胶盖住n阱的区域的步骤。
7、根据权利要求6所述的方法，其特征在于还包括在植入步骤前软熔光刻胶来产生回流的光刻胶的步骤。
8、根据权利要求7所述的方法，其特征在于还包括如下步骤，即选择地蚀刻所述回流光刻胶的一部分，而将其另一部分留在沟槽的所述侧面上。
9、根据权利要求1所述的方法，其特征在于所述半导体基片具有一边缘部分，所述方法还包含在植入步骤前修切所述边缘部分的步骤。
10、根据权利要求1所述的方法，其特征在于所述半导体基片具有一个主表面，在其上所述沟槽是开口的，所述半导体基片包括一个沟槽肩部分，其由所述主表面及沟槽的每个所述侧面来限定，所述方法还包含在植入步骤前弄圆所述沟槽肩部分的步骤。
11、根据权利要求1所述的方法，其特征在于所述半导体基片具有一个主表面，在其上沟槽是开口的，所述方法还包含在植入步骤后在所述沟槽中填充隔离材料以凸出所述主表面的步骤，填充步骤的结果会产生所述沟槽隔离。
12、根据权利要求1所述的方法，其特征在于所述半导体基片是由第一导电型单晶硅晶片制成。
CN98102154A 1997-05-21 1998-05-19 一种半导体器件的制造方法 Pending CN1199926A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13129697 1997-05-21
JP131296/97 1997-05-21

Publications (1)

Publication Number Publication Date
CN1199926A true CN1199926A (zh) 1998-11-25

Family

ID=15054658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98102154A Pending CN1199926A (zh) 1997-05-21 1998-05-19 一种半导体器件的制造方法

Country Status (4)

Country Link
US (1) US6281094B1 (zh)
EP (1) EP0880174A1 (zh)
KR (1) KR100304082B1 (zh)
CN (1) CN1199926A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389370B2 (en) * 1999-08-02 2013-03-05 Schilmass Co. L.L.C. Radiation-tolerant integrated circuit device and method for fabricating
US6458656B1 (en) * 2000-03-16 2002-10-01 Advanced Micro Devices, Inc. Process for creating a flash memory cell using a photoresist flow operation
US6933237B2 (en) * 2002-06-21 2005-08-23 Hewlett-Packard Development Company, L.P. Substrate etch method and device
DE10345346B4 (de) * 2003-09-19 2010-09-16 Atmel Automotive Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
WO2005065140A2 (en) * 2003-12-19 2005-07-21 Third Dimension (3D) Semiconductor, Inc. Method of manufacturing a superjunction device with conventional terminations
KR20050070689A (ko) * 2003-12-30 2005-07-07 동부아남반도체 주식회사 반도체 소자의 이온 주입 방법
KR100870297B1 (ko) * 2007-04-27 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2009044000A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
WO2014050978A1 (ja) * 2012-09-27 2014-04-03 日本化薬株式会社 多価カルボン酸樹脂およびエポキシ樹脂組成物

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932125A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd イオン打込用マスク
US4534824A (en) * 1984-04-16 1985-08-13 Advanced Micro Devices, Inc. Process for forming isolation slots having immunity to surface inversion
US4656730A (en) * 1984-11-23 1987-04-14 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating CMOS devices
JPS61202426A (ja) * 1985-03-05 1986-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CA1216962A (en) * 1985-06-28 1987-01-20 Hussein M. Naguib Mos device processing
US4653177A (en) * 1985-07-25 1987-03-31 At&T Bell Laboratories Method of making and selectively doping isolation trenches utilized in CMOS devices
US4766090A (en) * 1986-04-21 1988-08-23 American Telephone And Telegraph Company, At&T Bell Laboratories Methods for fabricating latchup-preventing CMOS device
US4861729A (en) * 1987-08-24 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of doping impurities into sidewall of trench by use of plasma source
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
JP3143134B2 (ja) * 1991-03-01 2001-03-07 シチズン時計株式会社 半導体装置の製造方法
JPH06177239A (ja) 1992-07-30 1994-06-24 Nec Corp トレンチ素子分離構造の製造方法
US5395781A (en) * 1994-02-16 1995-03-07 Micron Technology, Inc. Method of making a semiconductor device using photoresist flow
JP3271453B2 (ja) * 1994-12-28 2002-04-02 三菱電機株式会社 半導体装置における素子分離領域の形成方法
US5593907A (en) * 1995-03-08 1997-01-14 Advanced Micro Devices Large tilt angle boron implant methodology for reducing subthreshold current in NMOS integrated circuit devices
US5674775A (en) * 1997-02-20 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation trench with a rounded top edge using an etch buffer layer

Also Published As

Publication number Publication date
KR19980087227A (ko) 1998-12-05
US6281094B1 (en) 2001-08-28
EP0880174A1 (en) 1998-11-25
KR100304082B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
JP3513212B2 (ja) 半導体装置の製法
EP0387999B1 (en) Process for forming high-voltage and low-voltage CMOS transistors on a single integrated circuit chip
US6855581B2 (en) Method for fabricating a high-voltage high-power integrated circuit device
US5185535A (en) Control of backgate bias for low power high speed CMOS/SOI devices
US5578508A (en) Vertical power MOSFET and process of fabricating the same
US7101764B2 (en) High-voltage transistor and fabrication process
US7064385B2 (en) DMOS-transistor with lateral dopant gradient in drift region and method of producing the same
US6022778A (en) Process for the manufacturing of integrated circuits comprising low-voltage and high-voltage DMOS-technology power devices and non-volatile memory cells
US6602768B2 (en) MOS-gated power device with doped polysilicon body and process for forming same
US5455190A (en) Method of making a vertical channel device using buried source techniques
US6921947B2 (en) Semiconductor device having recessed isolation insulation film
KR100420870B1 (ko) Eeprom-반도체구조물의제조방법
US8803231B2 (en) Trench MOS transistor and method of manufacturing the same
CN101292340A (zh) 使用自对准沟槽隔离的减小电场dmos
US5976937A (en) Transistor having ultrashallow source and drain junctions with reduced gate overlap and method
US5525532A (en) Method for fabricating a semiconductor device
US6303961B1 (en) Complementary semiconductor devices
US6835627B1 (en) Method for forming a DMOS device and a DMOS device
US6599782B1 (en) Semiconductor device and method of fabricating thereof
US20020072186A1 (en) High voltage MOS devices and methods of forming MOS devices
CN1199926A (zh) 一种半导体器件的制造方法
EP0130508A1 (en) Field effect transistor of the vertical MOS type
US20040053439A1 (en) Method for producing low-resistance ohmic contacts between substrates and wells in CMOS integrated circuits
US7736961B2 (en) High voltage depletion FET employing a channel stopping implant
KR100226794B1 (ko) 모스펫 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication