JPH1012725A - 半導体装置の配線接続構造およびその製造方法 - Google Patents
半導体装置の配線接続構造およびその製造方法Info
- Publication number
- JPH1012725A JPH1012725A JP8158196A JP15819696A JPH1012725A JP H1012725 A JPH1012725 A JP H1012725A JP 8158196 A JP8158196 A JP 8158196A JP 15819696 A JP15819696 A JP 15819696A JP H1012725 A JPH1012725 A JP H1012725A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- contact
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 従来よりも少ない製造工程で製造でき、製造
歩留りの高い半導体装置の配線接続構造およびその製造
方法を提供する。 【解決手段】 この発明の半導体装置の配線接続構造
は、シリコン基板１と、コンタクトホール４を有する絶
縁層３と、不純物領域２の表面で、コンタクトホール４
の底面の上に形成されたチタンシリサイド層６と、コン
タクトホール４を充填し、チタンシリサイド層６に接す
るように形成されたチタン層５およびプラグ７と、チタ
ン層５およびプラグ７に接し、絶縁層３の表面の上に形
成された配線層８とを備えている。
歩留りの高い半導体装置の配線接続構造およびその製造
方法を提供する。 【解決手段】 この発明の半導体装置の配線接続構造
は、シリコン基板１と、コンタクトホール４を有する絶
縁層３と、不純物領域２の表面で、コンタクトホール４
の底面の上に形成されたチタンシリサイド層６と、コン
タクトホール４を充填し、チタンシリサイド層６に接す
るように形成されたチタン層５およびプラグ７と、チタ
ン層５およびプラグ７に接し、絶縁層３の表面の上に形
成された配線層８とを備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の配
線接続構造およびその製造方法に関し、特に、コンタク
トホールを介して半導体装置内の２つの導電層を接続す
る配線接続構造およびその製造方法に関するものであ
る。
線接続構造およびその製造方法に関し、特に、コンタク
トホールを介して半導体装置内の２つの導電層を接続す
る配線接続構造およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、半
導体装置に用いられる配線の幅も０．５μｍ以下の微細
なものが要求されている。このような微細な配線層と半
導体基板の不純物領域を接続する技術が、特開平３−２
８６５２７号公報および特開平５−２４３１７９号公報
に記載されている。これらの公報に記載された技術につ
いて、図面を参照して説明する。
導体装置に用いられる配線の幅も０．５μｍ以下の微細
なものが要求されている。このような微細な配線層と半
導体基板の不純物領域を接続する技術が、特開平３−２
８６５２７号公報および特開平５−２４３１７９号公報
に記載されている。これらの公報に記載された技術につ
いて、図面を参照して説明する。
【０００３】図１０は、上述の公報（特開平５−２４３
１７９号公報）に記載された配線接続構造を示す断面図
である。図１０を参照して、シリコン基板２０１に不純
物領域２０２が形成されている。シリコン基板２０１を
覆うように絶縁層２０３が形成されている。絶縁層２０
３に、不純物領域２０２に達するコンタクトホール２０
４が形成されている。コンタクトホール２０４の側壁に
接しかつ不純物領域２０２に接するように、チタンシリ
サイド（ＴｉＳｉ2 ）層２０６が形成されている。チタ
ンシリサイド層２０６に接するように、窒化チタン層２
０５が形成されている。
１７９号公報）に記載された配線接続構造を示す断面図
である。図１０を参照して、シリコン基板２０１に不純
物領域２０２が形成されている。シリコン基板２０１を
覆うように絶縁層２０３が形成されている。絶縁層２０
３に、不純物領域２０２に達するコンタクトホール２０
４が形成されている。コンタクトホール２０４の側壁に
接しかつ不純物領域２０２に接するように、チタンシリ
サイド（ＴｉＳｉ2 ）層２０６が形成されている。チタ
ンシリサイド層２０６に接するように、窒化チタン層２
０５が形成されている。
【０００４】窒化チタン層２０５に接し、かつコンタク
トホール２０４を充填するように、タングステンからな
るプラグ２０７が形成されている。プラグ２０７を構成
するタングステンと、不純物領域２０２や絶縁層２０３
との密着性がよくないため、窒化チタン層２０５と、チ
タンシリサイド層２０６が設けられている。プラグ２０
７と、窒化チタン層２０５と、チタンシリサイド層２０
６に接し、かつ絶縁層２０３を覆うように、アルミニウ
ム合金からなる配線層２０８が形成されている。
トホール２０４を充填するように、タングステンからな
るプラグ２０７が形成されている。プラグ２０７を構成
するタングステンと、不純物領域２０２や絶縁層２０３
との密着性がよくないため、窒化チタン層２０５と、チ
タンシリサイド層２０６が設けられている。プラグ２０
７と、窒化チタン層２０５と、チタンシリサイド層２０
６に接し、かつ絶縁層２０３を覆うように、アルミニウ
ム合金からなる配線層２０８が形成されている。
【０００５】次に、図１０で示す配線接続構造の製造方
法について、図面を参照して説明する。
法について、図面を参照して説明する。
【０００６】図１１〜図１４は、図１０で示す従来の配
線接続構造の製造工程を示す断面図である。図１１を参
照して、シリコン基板２０１に不純物イオンを注入する
ことにより、不純物領域２０２を形成する。シリコン基
板２０１を覆うように絶縁層２０３を形成する。絶縁層
２０３の一部を選択的にエッチングすることにより、絶
縁層２０３に、不純物領域２０２に達するコンタクトホ
ール２０４を形成する。
線接続構造の製造工程を示す断面図である。図１１を参
照して、シリコン基板２０１に不純物イオンを注入する
ことにより、不純物領域２０２を形成する。シリコン基
板２０１を覆うように絶縁層２０３を形成する。絶縁層
２０３の一部を選択的にエッチングすることにより、絶
縁層２０３に、不純物領域２０２に達するコンタクトホ
ール２０４を形成する。
【０００７】図１２を参照して、ＣＶＤ法により、絶縁
層２０３の表面と、コンタクトホール２０４の側壁と、
コンタクトホール２０４の底壁を覆うようにＴｉＳｉx
からなる第１層を形成し、第１層の上にＴｉからなる第
２層を形成し、この第１層と第２層が複合層２０９を形
成する。
層２０３の表面と、コンタクトホール２０４の側壁と、
コンタクトホール２０４の底壁を覆うようにＴｉＳｉx
からなる第１層を形成し、第１層の上にＴｉからなる第
２層を形成し、この第１層と第２層が複合層２０９を形
成する。
【０００８】図１３を参照して、複合層２０９の表面を
覆うように、ＣＶＤ法により、窒化チタン層２１０を形
成する。シリコン基板２０１を温度６００℃に保つこと
により、複合層２０９中のＴｉとＴｉＳｉx をＴｉＳｉ
2 に変化させる。
覆うように、ＣＶＤ法により、窒化チタン層２１０を形
成する。シリコン基板２０１を温度６００℃に保つこと
により、複合層２０９中のＴｉとＴｉＳｉx をＴｉＳｉ
2 に変化させる。
【０００９】図１４を参照して、窒化チタン層２１０の
表面を覆うように、かつコンタクトホール２０４を充填
するように、ＣＶＤ法により、タングステン層２１１を
形成する。
表面を覆うように、かつコンタクトホール２０４を充填
するように、ＣＶＤ法により、タングステン層２１１を
形成する。
【００１０】図１０を参照して、タングステン層２１１
（図１４）と、窒化チタン層２１０（図１４）と、複合
層２０９（図１４）とを全面エッチバックすることによ
り、プラグ２０７と、窒化チタン層２０５と、チタンシ
リサイド層２０６とを形成する。絶縁層２０３を覆い、
プラグ２０７と、窒化チタン層２０５と、チタンシリサ
イド層２０６とに接するように、スパッタリングによ
り、アルミニウム合金からなる配線層２０８を形成す
る。
（図１４）と、窒化チタン層２１０（図１４）と、複合
層２０９（図１４）とを全面エッチバックすることによ
り、プラグ２０７と、窒化チタン層２０５と、チタンシ
リサイド層２０６とを形成する。絶縁層２０３を覆い、
プラグ２０７と、窒化チタン層２０５と、チタンシリサ
イド層２０６とに接するように、スパッタリングによ
り、アルミニウム合金からなる配線層２０８を形成す
る。
【００１１】このように構成された従来の配線接続構造
の製造方法においては、チタンシリサイド層２０６と、
窒化チタン層２０５と、プラグ２０７とをＣＶＤ法によ
って連続的に成膜するため、アスペクト比が高く微細な
コンタクトホールにも確実にプラグ２０７を形成するこ
とができる。
の製造方法においては、チタンシリサイド層２０６と、
窒化チタン層２０５と、プラグ２０７とをＣＶＤ法によ
って連続的に成膜するため、アスペクト比が高く微細な
コンタクトホールにも確実にプラグ２０７を形成するこ
とができる。
【００１２】
【発明が解決しようとする課題】しかしながら、以上に
示した従来の配線接続構造の製造方法においては、プラ
グ２０７と不純物領域２０２の間にチタンシリサイド層
２０６と、窒化チタン層２０７の２層を形成する。その
ため、自ずから製造工程が増加し、どこか１つの工程で
欠陥が発生するとプラグ２０７と不純物領域２０２とを
十分に接続できず製造歩留りが低いという問題があっ
た。さらに、製造工程数が多いため、生産性が低いとい
う問題があった。
示した従来の配線接続構造の製造方法においては、プラ
グ２０７と不純物領域２０２の間にチタンシリサイド層
２０６と、窒化チタン層２０７の２層を形成する。その
ため、自ずから製造工程が増加し、どこか１つの工程で
欠陥が発生するとプラグ２０７と不純物領域２０２とを
十分に接続できず製造歩留りが低いという問題があっ
た。さらに、製造工程数が多いため、生産性が低いとい
う問題があった。
【００１３】そこで、この発明は、従来に比べて少ない
製造工程で製造することが可能な配線接続構造およびそ
の製造方法を提供することを目的とするものである。
製造工程で製造することが可能な配線接続構造およびそ
の製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】この発明の１つの局面に
従った半導体装置の配線接続構造は、半導体基板と、絶
縁層と、チタンシリサイド層と、接続層と、配線層とを
備えている。
従った半導体装置の配線接続構造は、半導体基板と、絶
縁層と、チタンシリサイド層と、接続層と、配線層とを
備えている。
【００１５】半導体基板は、不純物領域を有している。
絶縁層は、不純物領域の表面に達する穴を有し、半導体
基板の上に形成されている。チタンシリサイド層は、不
純物領域の表面でかつ穴の底面の上に形成されている。
接続層は、チタンからなり、穴を充填し、かつチタンシ
リサイド層に接するように形成されている。配線層は、
接続層に接し、絶縁層の表面の上に形成されている。
絶縁層は、不純物領域の表面に達する穴を有し、半導体
基板の上に形成されている。チタンシリサイド層は、不
純物領域の表面でかつ穴の底面の上に形成されている。
接続層は、チタンからなり、穴を充填し、かつチタンシ
リサイド層に接するように形成されている。配線層は、
接続層に接し、絶縁層の表面の上に形成されている。
【００１６】また、配線層は、接続層に接するように形
成されたチタン層と、そのチタン層の上に形成された窒
化チタン層と、その窒化チタン層の上に形成されたアル
ミニウム層とを含むことが好ましい。
成されたチタン層と、そのチタン層の上に形成された窒
化チタン層と、その窒化チタン層の上に形成されたアル
ミニウム層とを含むことが好ましい。
【００１７】また、この発明の別の局面に従った半導体
装置の配線接続構造は、下層配線層と、絶縁層と、接続
層と、上層配線層とを備えている。
装置の配線接続構造は、下層配線層と、絶縁層と、接続
層と、上層配線層とを備えている。
【００１８】下層配線層は、半導体基板の上に形成され
ている。絶縁層は、下層配線層の上に形成され、下層配
線層の表面に達する穴を有している。接続層は、チタン
からなり、穴を充填し、かつ下層配線層に接するように
形成されている。上層配線層は、接続層に接し、絶縁層
の上に形成されている。
ている。絶縁層は、下層配線層の上に形成され、下層配
線層の表面に達する穴を有している。接続層は、チタン
からなり、穴を充填し、かつ下層配線層に接するように
形成されている。上層配線層は、接続層に接し、絶縁層
の上に形成されている。
【００１９】また、上層配線層は、接続層に接するよう
に形成されたチタン層と、そのチタン層の上に形成され
た窒化チタン層と、その窒化チタン層の上に形成された
アルミニウム層とを含むことが好ましい。
に形成されたチタン層と、そのチタン層の上に形成され
た窒化チタン層と、その窒化チタン層の上に形成された
アルミニウム層とを含むことが好ましい。
【００２０】この発明の１つの局面に従った半導体装置
の配線接続構造の製造方法は、以下の〜で示す工程
を備えている。
の配線接続構造の製造方法は、以下の〜で示す工程
を備えている。
【００２１】 不純物領域を有する半導体基板の表面
の上に絶縁層を形成する工程。 不純物領域に達する穴を絶縁層に形成する工程。
の上に絶縁層を形成する工程。 不純物領域に達する穴を絶縁層に形成する工程。
【００２２】 穴の側壁と、不純物領域の表面でかつ
穴の底面とにＣＶＤ法によりチタン層を形成する工程。
穴の底面とにＣＶＤ法によりチタン層を形成する工程。
【００２３】 半導体基板を加熱することにより、チ
タン層の部分であって不純物領域の表面に接するチタン
層を熱処理により、シリサイド化してチタンシリサイド
層を形成する工程。
タン層の部分であって不純物領域の表面に接するチタン
層を熱処理により、シリサイド化してチタンシリサイド
層を形成する工程。
【００２４】 穴を充填し、かつチタンシリサイド層
に接するように、チタンからなる接続層をＣＶＤ法によ
り形成する工程。
に接するように、チタンからなる接続層をＣＶＤ法によ
り形成する工程。
【００２５】 接続層に接する配線層を絶縁層の上に
形成する工程。 また、チタン層を形成する工程は、不純物領域の表面で
かつ穴の底面に形成された自然酸化膜を除去した後に、
ＣＶＤ法によりチタン層を形成することを含むことが好
ましい。
形成する工程。 また、チタン層を形成する工程は、不純物領域の表面で
かつ穴の底面に形成された自然酸化膜を除去した後に、
ＣＶＤ法によりチタン層を形成することを含むことが好
ましい。
【００２６】さらに、チタンシリサイド層を形成する工
程は、ランプを用いて半導体基板を加熱することを含む
ことが好ましい。
程は、ランプを用いて半導体基板を加熱することを含む
ことが好ましい。
【００２７】このように構成された半導体装置の配線接
続構造の製造方法においては、チタンシリサイドおよび
二酸化ケイ素と、チタンとの密着性がよいため、チタン
シリサイド層および絶縁層の双方に接するようにチタン
からなる接続層をＣＶＤ法で形成できる。
続構造の製造方法においては、チタンシリサイドおよび
二酸化ケイ素と、チタンとの密着性がよいため、チタン
シリサイド層および絶縁層の双方に接するようにチタン
からなる接続層をＣＶＤ法で形成できる。
【００２８】したがって、不純物領域に接するチタンシ
リサイド層と、チタンシリサイド層および絶縁層の双方
に接する接続層の２層から構成される配線接続構造を製
造することができる。
リサイド層と、チタンシリサイド層および絶縁層の双方
に接する接続層の２層から構成される配線接続構造を製
造することができる。
【００２９】その結果、チタンシリサイド層と、チタン
シリサイド層および絶縁層に接する窒化チタン層と、窒
化チタン層に接するプラグの３層から構成される従来の
半導体装置の配線接続構造の製造方法に比べて、製造工
程を削減することができる。
シリサイド層および絶縁層に接する窒化チタン層と、窒
化チタン層に接するプラグの３層から構成される従来の
半導体装置の配線接続構造の製造方法に比べて、製造工
程を削減することができる。
【００３０】また、不純物領域の表面でかつ穴の底面に
形成された自然酸化膜を除去した後にＣＶＤ法によりチ
タン層を形成することにより、不純物領域とチタン層と
の接続を確実なものにすることができる。
形成された自然酸化膜を除去した後にＣＶＤ法によりチ
タン層を形成することにより、不純物領域とチタン層と
の接続を確実なものにすることができる。
【００３１】さらに、ランプを用いて半導体基板を加熱
することにより、チタン層を確実にシリサイド化してチ
タンシリサイド層を形成することができる。
することにより、チタン層を確実にシリサイド化してチ
タンシリサイド層を形成することができる。
【００３２】この発明の別の局面に従った半導体装置の
配線接続構造の形成方法は、以下の〜で示す工程を
備えている。
配線接続構造の形成方法は、以下の〜で示す工程を
備えている。
【００３３】 半導体基板上に形成された下層配線層
の上に、絶縁層を形成する工程。 下層配線層に達する穴を絶縁層に形成する工程。
の上に、絶縁層を形成する工程。 下層配線層に達する穴を絶縁層に形成する工程。
【００３４】 穴を充填し、かつ下層配線層に接する
ようにチタンからなる接続層をＣＶＤ法により形成する
工程。
ようにチタンからなる接続層をＣＶＤ法により形成する
工程。
【００３５】 接続層に接する上層配線層を絶縁層の
上に形成する工程。 このように構成された半導体装置の配線接続構造の製造
方法においては、絶縁層上の二酸化ケイ素と、チタンと
の密着性がよいため、絶縁層に接するようにチタンから
なる接続層をＣＶＤ法で形成できる。
上に形成する工程。 このように構成された半導体装置の配線接続構造の製造
方法においては、絶縁層上の二酸化ケイ素と、チタンと
の密着性がよいため、絶縁層に接するようにチタンから
なる接続層をＣＶＤ法で形成できる。
【００３６】したがって、絶縁層に接する接続層の１層
から構成される配線接続構造を製造することができる。
から構成される配線接続構造を製造することができる。
【００３７】その結果、絶縁層に接する窒化チタン層
と、窒化チタン層に接するプラグの２層から構成される
従来の半導体装置の配線接続構造の製造方法に比べて、
製造工程を削減することができる。
と、窒化チタン層に接するプラグの２層から構成される
従来の半導体装置の配線接続構造の製造方法に比べて、
製造工程を削減することができる。
【００３８】
（実施の形態１）図１は、この発明の実施の形態１に従
った配線接続構造を示す断面図である。図１を参照し
て、シリコン基板１にｎ型またはｐ型の不純物領域２が
形成されている。シリコン基板１を覆うように、絶縁層
３が形成されている。絶縁層３は、ＢＰＳＧ（Boro Pho
spho Silicate Glass ）またはＳＯＧ（Spin On Glass
）により構成される。絶縁層３に、不純物領域２に達
するコンタクトホール４が形成されている。コンタクト
ホール４の内径は約０．３μｍである。
った配線接続構造を示す断面図である。図１を参照し
て、シリコン基板１にｎ型またはｐ型の不純物領域２が
形成されている。シリコン基板１を覆うように、絶縁層
３が形成されている。絶縁層３は、ＢＰＳＧ（Boro Pho
spho Silicate Glass ）またはＳＯＧ（Spin On Glass
）により構成される。絶縁層３に、不純物領域２に達
するコンタクトホール４が形成されている。コンタクト
ホール４の内径は約０．３μｍである。
【００３９】コンタクトホール４の側壁にチタン層５が
形成されている。チタン層５の厚さは約２０ｎｍであ
る。コンタクトホール４の底面にチタンシリサイド（Ｔ
ｉＳｉ2 ）層６が形成されている。チタンシリサイド層
６の厚さは約２０ｎｍである。チタンシリサイド層６は
不純物領域２に接している。チタン層５とチタンシリサ
イド層６に接するように、チタンからなるプラグ７が形
成されている。
形成されている。チタン層５の厚さは約２０ｎｍであ
る。コンタクトホール４の底面にチタンシリサイド（Ｔ
ｉＳｉ2 ）層６が形成されている。チタンシリサイド層
６の厚さは約２０ｎｍである。チタンシリサイド層６は
不純物領域２に接している。チタン層５とチタンシリサ
イド層６に接するように、チタンからなるプラグ７が形
成されている。
【００４０】絶縁層３を覆い、かつチタン層５とプラグ
７に接するように配線層８が形成されている。配線層８
は、チタン層５とプラグ７に接するチタン層８ａと、チ
タン層８ａの上に形成された窒化チタン層８ｂと、窒化
チタン層８ｂの上に形成されたアルミニウム層８ｃによ
り形成される。また、図示していないが、不純物領域２
の両側には、ゲート電極やゲート絶縁膜が形成されてい
る。
７に接するように配線層８が形成されている。配線層８
は、チタン層５とプラグ７に接するチタン層８ａと、チ
タン層８ａの上に形成された窒化チタン層８ｂと、窒化
チタン層８ｂの上に形成されたアルミニウム層８ｃによ
り形成される。また、図示していないが、不純物領域２
の両側には、ゲート電極やゲート絶縁膜が形成されてい
る。
【００４１】次に、図１で示すこの発明の配線接続構造
の製造方法について、説明する。図２〜図５は、図１で
示す配線接続構造の製造工程を示す断面図である。図６
は、この発明の配線接続構造の製造に用いる装置を示す
模式図である。
の製造方法について、説明する。図２〜図５は、図１で
示す配線接続構造の製造工程を示す断面図である。図６
は、この発明の配線接続構造の製造に用いる装置を示す
模式図である。
【００４２】図２を参照して、シリコン基板１に不純物
イオンを注入することにより、不純物領域２を形成す
る。不純物イオンは、ｎ型またはｐ型のいずれのもので
もよい。シリコン基板１を覆うように、ＣＶＤ法により
ＢＰＳＧからなる絶縁層３を形成する。絶縁層３上にレ
ジストを塗布し、そのレジストにレジストパターンを形
成し、そのレジストパターンに従って絶縁層３の一部を
エッチングすることにより、不純物領域の表面を露出す
るコンタクトホール４を形成する。コンタクトホール４
の内径は約０．３μｍである。
イオンを注入することにより、不純物領域２を形成す
る。不純物イオンは、ｎ型またはｐ型のいずれのもので
もよい。シリコン基板１を覆うように、ＣＶＤ法により
ＢＰＳＧからなる絶縁層３を形成する。絶縁層３上にレ
ジストを塗布し、そのレジストにレジストパターンを形
成し、そのレジストパターンに従って絶縁層３の一部を
エッチングすることにより、不純物領域の表面を露出す
るコンタクトホール４を形成する。コンタクトホール４
の内径は約０．３μｍである。
【００４３】図６を参照して、枚葉式ＣＶＤ装置１００
は、搬送ロボット１１０と、ロードロック室１２０ａ、
１２０ｂと、前処理室１３０と、ＣＶＤ室１４０と、エ
ッチング室１５０と、冷却室１６０とを備えている。搬
送ロボット１１０は、伸縮自在なアームを有し、枚葉式
ＣＶＤ装置１００の中心に位置し、回転可能である。
は、搬送ロボット１１０と、ロードロック室１２０ａ、
１２０ｂと、前処理室１３０と、ＣＶＤ室１４０と、エ
ッチング室１５０と、冷却室１６０とを備えている。搬
送ロボット１１０は、伸縮自在なアームを有し、枚葉式
ＣＶＤ装置１００の中心に位置し、回転可能である。
【００４４】図２で示す工程において、コンタクトホー
ル４が形成されたシリコン基板１を、ロードロック室１
２０ａに入れる。ロードロック室１２０ａに入ったシリ
コン基板１は、搬送ロボット１１０により、前処理室１
３０へ移される。前処理室１３０で、シリコン基板１
は、２周波を利用した低損傷のＡｒスパッタ法により処
理される。これにより、不純物領域２の表面に形成され
た自然酸化膜が除去される。
ル４が形成されたシリコン基板１を、ロードロック室１
２０ａに入れる。ロードロック室１２０ａに入ったシリ
コン基板１は、搬送ロボット１１０により、前処理室１
３０へ移される。前処理室１３０で、シリコン基板１
は、２周波を利用した低損傷のＡｒスパッタ法により処
理される。これにより、不純物領域２の表面に形成され
た自然酸化膜が除去される。
【００４５】前処理室１３０で、自然酸化膜が除去され
たシリコン基板１は、搬送ロボット１１０により、ＣＶ
Ｄ室１４０に移される。
たシリコン基板１は、搬送ロボット１１０により、ＣＶ
Ｄ室１４０に移される。
【００４６】図３を参照して、以下に示す条件で、絶縁
層３と、コンタクトホール４と、不純物領域２とを覆
い、厚さが２０ｎｍのチタン層９をプラズマＣＶＤ法に
より形成する。
層３と、コンタクトホール４と、不純物領域２とを覆
い、厚さが２０ｎｍのチタン層９をプラズマＣＶＤ法に
より形成する。
【００４７】ガス流量：ＴｉＣｌ4 ／Ｈ2 ／Ａｒ＝５／
１５００／３００ｓｃｃｍ プラズマ電力（ＲＦ電力）：２５０Ｗ 温度：６３０℃ 圧力：５Ｔｏｒｒ 時間：６０秒 図４を参照して、ランプを用いて加熱し、シリコン基板
１を温度８００℃、窒素雰囲気中に３０秒保つことによ
り、チタン層９のうち、不純物領域２と接する部分をシ
リサイド化してチタンシリサイド（ＴｉＳｉ2 ）からな
るチタンシリサイド層６とする。このとき、絶縁層３に
接するチタン層９もわずかながら反応し、ＴｉＳｉ2 ，
ＴｉＯになる。
１５００／３００ｓｃｃｍ プラズマ電力（ＲＦ電力）：２５０Ｗ 温度：６３０℃ 圧力：５Ｔｏｒｒ 時間：６０秒 図４を参照して、ランプを用いて加熱し、シリコン基板
１を温度８００℃、窒素雰囲気中に３０秒保つことによ
り、チタン層９のうち、不純物領域２と接する部分をシ
リサイド化してチタンシリサイド（ＴｉＳｉ2 ）からな
るチタンシリサイド層６とする。このとき、絶縁層３に
接するチタン層９もわずかながら反応し、ＴｉＳｉ2 ，
ＴｉＯになる。
【００４８】図５を参照して、以下に示す条件で、チタ
ンシリサイド層６と、チタン層９とに接するチタン層１
０をプラズマＣＶＤ法により形成する。
ンシリサイド層６と、チタン層９とに接するチタン層１
０をプラズマＣＶＤ法により形成する。
【００４９】ガス流量：ＴｉＣｌ4 ／Ｈ2 ／Ａｒ＝５／
１５００／３００ｓｃｃｍ プラズマ電力（ＲＦ電力）：２５０Ｗ 温度：６３０℃ 圧力：５Ｔｏｒｒ 図６を参照して、ＣＶＤ室１４０内のシリコン基板１を
搬送ロボット１１０により、エッチング室１５０に移
す。
１５００／３００ｓｃｃｍ プラズマ電力（ＲＦ電力）：２５０Ｗ 温度：６３０℃ 圧力：５Ｔｏｒｒ 図６を参照して、ＣＶＤ室１４０内のシリコン基板１を
搬送ロボット１１０により、エッチング室１５０に移
す。
【００５０】図１を参照して、チタン層９、１０を塩素
ガスにより全面エッチバックすることにより、チタン層
５と、プラグ７を形成する。
ガスにより全面エッチバックすることにより、チタン層
５と、プラグ７を形成する。
【００５１】図６を参照して、シリコン基板１を、エッ
チング室１５０から冷却室１６０へ移し、シリコン基板
１を冷却する。シリコン基板１を冷却室１６０からロー
ドロック室１２０ｂへ移す。ロードロック室１２０ｂか
らシリコン基板１をスパッタリング室（図示せず）に移
す。
チング室１５０から冷却室１６０へ移し、シリコン基板
１を冷却する。シリコン基板１を冷却室１６０からロー
ドロック室１２０ｂへ移す。ロードロック室１２０ｂか
らシリコン基板１をスパッタリング室（図示せず）に移
す。
【００５２】図１を参照して、絶縁層３の表面に、スパ
ッタリングにより、プラグ７と、チタン層５に接するチ
タン層８ａを形成する。スパッタリングにより、チタン
層８ａの上に窒化チタン層８ｂを形成する。スパッタリ
ングにより、窒化チタン層８ｂ上に、アルミニウム合金
からなるアルミニウム層８ｃを形成する。このようにし
て、配線層８を形成する。
ッタリングにより、プラグ７と、チタン層５に接するチ
タン層８ａを形成する。スパッタリングにより、チタン
層８ａの上に窒化チタン層８ｂを形成する。スパッタリ
ングにより、窒化チタン層８ｂ上に、アルミニウム合金
からなるアルミニウム層８ｃを形成する。このようにし
て、配線層８を形成する。
【００５３】このように構成された半導体装置の配線接
続構造の製造方法においては、チタンシリサイドとチタ
ンとの密着性がよいため、チタンシリサイド層６に接す
るようにチタンからなるプラグ７を形成することができ
る。また、このような配線接続構造とすることにより、
チタンシリサイド層６に接するプラグ７をＣＶＤ法によ
り形成することができる。そのため、シリサイド層に接
するように窒化チタン層を形成し、その窒化チタン層に
接するようにプラグを形成する従来の製造工程に比べ
て、工程数を減らすことができる。そのため、製造歩留
りを向上させ、生産性を向上させることができる。
続構造の製造方法においては、チタンシリサイドとチタ
ンとの密着性がよいため、チタンシリサイド層６に接す
るようにチタンからなるプラグ７を形成することができ
る。また、このような配線接続構造とすることにより、
チタンシリサイド層６に接するプラグ７をＣＶＤ法によ
り形成することができる。そのため、シリサイド層に接
するように窒化チタン層を形成し、その窒化チタン層に
接するようにプラグを形成する従来の製造工程に比べ
て、工程数を減らすことができる。そのため、製造歩留
りを向上させ、生産性を向上させることができる。
【００５４】また、配線層８を、チタン層８ａ、窒化チ
タン層８ｂ、アルミニウム層８ｃの３層から構成するこ
とにより、エレクトロマイグレーションを防止すること
ができる。
タン層８ｂ、アルミニウム層８ｃの３層から構成するこ
とにより、エレクトロマイグレーションを防止すること
ができる。
【００５５】さらに、チタン層９を形成する際に、不純
物領域２の表面の自然酸化膜を除去するため、チタン層
９と不純物領域２との接続を確実なものとすることがで
きる。
物領域２の表面の自然酸化膜を除去するため、チタン層
９と不純物領域２との接続を確実なものとすることがで
きる。
【００５６】またさらに、図６で示す装置を用いること
により、一連の工程を１つの装置で行なうことができ
る。
により、一連の工程を１つの装置で行なうことができ
る。
【００５７】（実施の形態２）図７は、この発明の実施
の形態２に従った配線接続構造を示す断面図である。図
７を参照して、シリコン基板２１上に絶縁層２２が形成
されている。絶縁層２２上に配線層２５が形成されてい
る。配線層２５は、アルミニウム合金からなるものであ
る。
の形態２に従った配線接続構造を示す断面図である。図
７を参照して、シリコン基板２１上に絶縁層２２が形成
されている。絶縁層２２上に配線層２５が形成されてい
る。配線層２５は、アルミニウム合金からなるものであ
る。
【００５８】配線層２５上に絶縁層２３が形成されてい
る。絶縁層２３に、配線層２５に達するスルーホール２
４が形成されている。スルーホール２４の内径は約０．
３μｍである。スルーホール２４を充填し、かつ配線層
２５に接するようにチタンからなるプラグ２７が形成さ
れている。絶縁層２３は、ＳＯＧまたはＢＰＳＧにより
構成される。
る。絶縁層２３に、配線層２５に達するスルーホール２
４が形成されている。スルーホール２４の内径は約０．
３μｍである。スルーホール２４を充填し、かつ配線層
２５に接するようにチタンからなるプラグ２７が形成さ
れている。絶縁層２３は、ＳＯＧまたはＢＰＳＧにより
構成される。
【００５９】絶縁層２３上に、プラグ２７に接するよう
に、配線層２８が形成されている。配線層２８は、プラ
グ２７と絶縁層２３に接するチタン層２８ａと、チタン
層２８ａの上に形成された窒化チタン層２８ｂと、窒化
チタン層２８ｂの上に形成されたアルミニウム層２８ｃ
により構成される。
に、配線層２８が形成されている。配線層２８は、プラ
グ２７と絶縁層２３に接するチタン層２８ａと、チタン
層２８ａの上に形成された窒化チタン層２８ｂと、窒化
チタン層２８ｂの上に形成されたアルミニウム層２８ｃ
により構成される。
【００６０】次に、図７で示すこの発明の実施の形態２
の配線接続構造の製造方法について説明する。図８およ
び図９は、図７で示すこの発明の配線接続構造の製造工
程を示す断面図である。
の配線接続構造の製造方法について説明する。図８およ
び図９は、図７で示すこの発明の配線接続構造の製造工
程を示す断面図である。
【００６１】図８を参照して、シリコン基板２１上に絶
縁層２２を形成する。絶縁層２２上に、スパッタリング
によりアルミニウム合金からなる配線層２５を形成す
る。配線層２５全体を覆うように、ＢＰＳＧからなる絶
縁層２３をＣＶＤ法により形成する。絶縁層２３の表面
にレジストを塗布し、レジストにレジストパターンを形
成し、そのレジストパターンに従って絶縁層２３の一部
を除去することにより、配線層２５に達するスルーホー
ル２４を形成する。スルーホール２４の内径は約０．３
μｍである。
縁層２２を形成する。絶縁層２２上に、スパッタリング
によりアルミニウム合金からなる配線層２５を形成す
る。配線層２５全体を覆うように、ＢＰＳＧからなる絶
縁層２３をＣＶＤ法により形成する。絶縁層２３の表面
にレジストを塗布し、レジストにレジストパターンを形
成し、そのレジストパターンに従って絶縁層２３の一部
を除去することにより、配線層２５に達するスルーホー
ル２４を形成する。スルーホール２４の内径は約０．３
μｍである。
【００６２】図９を参照して、以下で示す条件で、スル
ーホール２４を充填し、配線層２５に接し、絶縁層２３
を覆うチタン層３０をプラズマＣＶＤ法により形成す
る。
ーホール２４を充填し、配線層２５に接し、絶縁層２３
を覆うチタン層３０をプラズマＣＶＤ法により形成す
る。
【００６３】ガス流量：ＴｉＣｌ4 ／Ｈ2 ／Ａｒ＝５／
１５００／３００ｓｃｃｍ プラズマ電力（ＲＦ電力）：２５０Ｗ 温度：４００℃ 圧力：５Ｔｏｒｒ 図７を参照して、チタン層３０（図９）を塩素ガスによ
り全面エッチバックすることにより、チタンからなるプ
ラグ２７を形成する。絶縁層２３とプラグ２７に接する
チタン層２８ａをスパッタリングにより形成する。チタ
ン層２８ａ上に、窒化チタン層２８ｂをスパッタリング
により形成する。窒化チタン層２８ｂ上に、アルミニウ
ム合金からなるアルミニウム層２８ｃを、スパッタリン
グにより形成する。このようにして、配線層２８を形成
する。
１５００／３００ｓｃｃｍ プラズマ電力（ＲＦ電力）：２５０Ｗ 温度：４００℃ 圧力：５Ｔｏｒｒ 図７を参照して、チタン層３０（図９）を塩素ガスによ
り全面エッチバックすることにより、チタンからなるプ
ラグ２７を形成する。絶縁層２３とプラグ２７に接する
チタン層２８ａをスパッタリングにより形成する。チタ
ン層２８ａ上に、窒化チタン層２８ｂをスパッタリング
により形成する。窒化チタン層２８ｂ上に、アルミニウ
ム合金からなるアルミニウム層２８ｃを、スパッタリン
グにより形成する。このようにして、配線層２８を形成
する。
【００６４】このように構成された半導体装置の配線接
続構造の製造方法においては、二酸化ケイ素とチタンと
の密着性がよいため、スルーホール２４にチタンからな
るプラグ２７を形成することができる。また、このよう
な配線接続構造とするため、スルーホールに、ＣＶＤ法
によりプラグ２７を形成することができる。そのため、
スルーホールに、窒化チタン層を形成し、その窒化チタ
ン層に接するようにタングステンからなるプラグを形成
する従来の配線接続構造の製造方法に比べて、工程数を
減らすことができる。そのため、製造歩留りを向上させ
ることができ、生産性を向上させることができる。
続構造の製造方法においては、二酸化ケイ素とチタンと
の密着性がよいため、スルーホール２４にチタンからな
るプラグ２７を形成することができる。また、このよう
な配線接続構造とするため、スルーホールに、ＣＶＤ法
によりプラグ２７を形成することができる。そのため、
スルーホールに、窒化チタン層を形成し、その窒化チタ
ン層に接するようにタングステンからなるプラグを形成
する従来の配線接続構造の製造方法に比べて、工程数を
減らすことができる。そのため、製造歩留りを向上させ
ることができ、生産性を向上させることができる。
【００６５】以上、この発明の配線接続構造およびその
製造方法について説明したが、この発明はここで説明し
た実施の形態に限定されるものではない。実施の形態に
おける各種の条件や使用する装置は、必要に応じて適宜
変更することができる。たとえば、図６で示す装置で、
図７で示す配線接続構造を製造することも可能である。
また、使用する材料も、必要に応じて適宜変更すること
ができる。たとえば、絶縁層としては、ＢＰＳＧの代わ
りに、ＰＳＧ、ＢＳＧ、シリコン窒化膜、ＳＯＧなどを
用いることができる。さらに、配線層として用いる導電
体に、ドープトポリシリコンを用いることもできる。
製造方法について説明したが、この発明はここで説明し
た実施の形態に限定されるものではない。実施の形態に
おける各種の条件や使用する装置は、必要に応じて適宜
変更することができる。たとえば、図６で示す装置で、
図７で示す配線接続構造を製造することも可能である。
また、使用する材料も、必要に応じて適宜変更すること
ができる。たとえば、絶縁層としては、ＢＰＳＧの代わ
りに、ＰＳＧ、ＢＳＧ、シリコン窒化膜、ＳＯＧなどを
用いることができる。さらに、配線層として用いる導電
体に、ドープトポリシリコンを用いることもできる。
【００６６】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなく特許請求の
範囲によって示され、特許請求の範囲と均等の意味およ
び範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなく特許請求の
範囲によって示され、特許請求の範囲と均等の意味およ
び範囲内でのすべての変更が含まれることが意図され
る。
【００６７】
【発明の効果】この発明に従った製造方法においては、
従来の製造方法と比べて、製造工程を削減することがで
きる。また、この発明の半導体装置の配線接続構造は、
従来より少ない工程で製造できるため、製造歩留りを向
上させることができ、生産性を向上させることができ
る。
従来の製造方法と比べて、製造工程を削減することがで
きる。また、この発明の半導体装置の配線接続構造は、
従来より少ない工程で製造できるため、製造歩留りを向
上させることができ、生産性を向上させることができ
る。
【００６８】また、配線層のエレクトロマイグレーショ
ンを防止することができる。また、チタン層を確実に不
純物領域に接続することができる。
ンを防止することができる。また、チタン層を確実に不
純物領域に接続することができる。
【図１】 この発明の実施の形態１に従った半導体装置
の配線接続構造を示す断面図である。
の配線接続構造を示す断面図である。
【図２】 図１で示す半導体装置の配線接続構造の製造
方法の第１工程を示す断面図である。
方法の第１工程を示す断面図である。
【図３】 図１で示す半導体装置の配線接続構造の製造
方法の第２工程を示す断面図である。
方法の第２工程を示す断面図である。
【図４】 図１で示す半導体装置の配線接続構造の製造
方法の第３工程を示す断面図である。
方法の第３工程を示す断面図である。
【図５】 図１で示す半導体装置の配線接続構造の製造
方法の第４工程を示す断面図である。
方法の第４工程を示す断面図である。
【図６】 図１で示す半導体装置の配線接続構造の製造
に用いる装置を示す模式図である。
に用いる装置を示す模式図である。
【図７】 この発明の実施の形態２に従った半導体装置
の配線接続構造を示す断面図である。
の配線接続構造を示す断面図である。
【図８】 図７で示す半導体装置の配線接続構造の製造
方法の第１工程を示す断面図である。
方法の第１工程を示す断面図である。
【図９】 図７で示す半導体装置の配線接続構造の製造
方法の第２工程を示す断面図である。
方法の第２工程を示す断面図である。
【図１０】 従来の半導体装置の配線接続構造を示す断
面図である。
面図である。
【図１１】 図１０で示す半導体装置の配線接続構造の
製造方法の第１工程を示す断面図である。
製造方法の第１工程を示す断面図である。
【図１２】 図１０で示す半導体装置の配線接続構造の
製造方法の第２工程を示す断面図である。
製造方法の第２工程を示す断面図である。
【図１３】 図１０で示す半導体装置の配線接続構造の
製造方法の第３工程を示す断面図である。
製造方法の第３工程を示す断面図である。
【図１４】 図１０で示す半導体装置の配線接続構造の
製造方法の第４工程を示す断面図である。
製造方法の第４工程を示す断面図である。
１，２１ シリコン基板、２ 不純物領域、３，２３
絶縁層、４ コンタクトホール、５ チタン層、６ チ
タンシリサイド層、７，２７ プラグ、８，２５，２８
配線層、８ａ，２８ａ チタン層、８ｂ，２８ｂ 窒
化チタン層、８ｃ，２８ｃ アルミニウム層、２４ ス
ルーホール。
絶縁層、４ コンタクトホール、５ チタン層、６ チ
タンシリサイド層、７，２７ プラグ、８，２５，２８
配線層、８ａ，２８ａ チタン層、８ｂ，２８ｂ 窒
化チタン層、８ｃ，２８ｃ アルミニウム層、２４ ス
ルーホール。
フロントページの続き (72)発明者 大八木 敦 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 (72)発明者 大津 良孝 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内
Claims (8)
- 【請求項１】 不純物領域を有する半導体基板と、 その半導体基板の上に形成され、前記不純物領域の表面
に達する穴を有する絶縁層と、 前記不純物領域の表面でかつ前記穴の底面の上に形成さ
れたチタンシリサイド層と、 前記穴を充填し、かつ前記チタンシリサイド層に接する
ように形成されたチタンからなる接続層と、 その接続層に接し、前記絶縁層の上に形成された配線層
とを備えた、半導体装置の配線接続構造。 - 【請求項２】 前記配線層は、前記接続層に接するよう
に形成されたチタン層と、そのチタン層の上に形成され
た窒化チタン層と、その窒化チタン層の上に形成された
アルミニウム層とを含む、請求項１に記載の半導体装置
の配線接続構造。 - 【請求項３】 半導体基板の上に形成された下層配線層
と、 その下層配線層の上に形成され、前記下層配線層の表面
に達する穴を有する絶縁層と、 前記穴を充填し、かつ前記下層配線層に接するように形
成されたチタンからなる接続層と、 その接続層に接し、前記絶縁層の上に形成された上層配
線層とを備えた、半導体装置の配線接続構造。 - 【請求項４】 前記上層配線層は、前記接続層に接する
ように形成されたチタン層と、そのチタン層の上に形成
された窒化チタン層と、その窒化チタン層の上に形成さ
れたアルミニウム層とを含む、請求項３に記載の半導体
装置の配線接続構造。 - 【請求項５】 不純物領域を有する半導体基板の上に絶
縁層を形成する工程と、 前記不純物領域に達する穴を前記絶縁層に形成する工程
と、 前記穴の側壁と、前記不純物領域の表面でかつ前記穴の
底面とにＣＶＤ法によりチタン層を形成する工程と、 前記半導体基板を加熱することにより、前記チタン層の
部分であって前記不純物領域の表面に接する前記チタン
層を熱処理により、シリサイド化してチタンシリサイド
層を形成する工程と、 前記穴を充填し、かつ前記チタンシリサイド層に接する
ように、チタンからなる接続層をＣＶＤ法により形成す
る工程と、 前記接続層に接する配線層を前記絶縁層の上に形成する
工程とを備えた、半導体装置の配線接続構造の製造方
法。 - 【請求項６】 前記チタン層を形成する工程は、前記不
純物領域の表面でかつ前記穴の底面に形成された自然酸
化膜を除去した後に、ＣＶＤ法によりチタン層を形成す
ることを含む、請求項５に記載の半導体装置の配線接続
構造の製造方法。 - 【請求項７】 前記チタンシリサイド層を形成する工程
は、ランプを用いて前記半導体基板を加熱することを含
む、請求項５に記載の半導体装置の配線接続構造の製造
方法。 - 【請求項８】 半導体基板上に形成された下層配線層の
上に、絶縁層を形成する工程と、 前記下層配線層に達する穴を前記絶縁層に形成する工程
と、 前記穴を充填し、かつ前記下層配線層に接するようにチ
タンからなる接続層をＣＶＤ法により形成する工程と、 前記接続層に接する上層配線層を前記絶縁層の上に形成
する工程とを備えた、半導体装置の配線接続構造の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158196A JPH1012725A (ja) | 1996-06-19 | 1996-06-19 | 半導体装置の配線接続構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158196A JPH1012725A (ja) | 1996-06-19 | 1996-06-19 | 半導体装置の配線接続構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012725A true JPH1012725A (ja) | 1998-01-16 |
Family
ID=15666379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8158196A Pending JPH1012725A (ja) | 1996-06-19 | 1996-06-19 | 半導体装置の配線接続構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012725A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225213B1 (en) | 1997-01-23 | 2001-05-01 | Nec Corporation | Manufacturing method for contact hole |
| US6903009B2 (en) | 2002-02-28 | 2005-06-07 | Infineon Technologies Ag | Methods for fabricating a contact for an integrated circuit |
-
1996
- 1996-06-19 JP JP8158196A patent/JPH1012725A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225213B1 (en) | 1997-01-23 | 2001-05-01 | Nec Corporation | Manufacturing method for contact hole |
| US6903009B2 (en) | 2002-02-28 | 2005-06-07 | Infineon Technologies Ag | Methods for fabricating a contact for an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614098B1 (en) | Semiconductor devices and fabrication thereof | |
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| US6404058B1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| US7274049B2 (en) | Semiconductor assemblies | |
| JPH10308360A (ja) | 半導体装置の製造方法 | |
| US6054385A (en) | Elevated local interconnect and contact structure | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07193024A (ja) | 半導体装置およびその製造方法 | |
| JPH11121621A (ja) | 自己整列コンタクトホール形成方法 | |
| JP2000150517A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1012725A (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| US20030045091A1 (en) | Method of forming a contact for a semiconductor device | |
| JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JP2001156169A (ja) | 半導体集積回路装置の製造方法 | |
| KR19980046071A (ko) | 반도체장치의 배선형성방법 | |
| JPH06252272A (ja) | 半導体装置及びその製造方法 | |
| JPH06232051A (ja) | オーミックコンタクトの形成方法 | |
| JPH05218030A (ja) | 半導体装置の製造方法 | |
| JPH09199586A (ja) | 半導体装置の製造方法 | |
| JPH0574734A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |