JPS63240067A - Mis型半導体装置のゲ−ト絶縁膜形成方法 - Google Patents

Mis型半導体装置のゲ−ト絶縁膜形成方法

Info

Publication number
JPS63240067A
JPS63240067A JP7551887A JP7551887A JPS63240067A JP S63240067 A JPS63240067 A JP S63240067A JP 7551887 A JP7551887 A JP 7551887A JP 7551887 A JP7551887 A JP 7551887A JP S63240067 A JPS63240067 A JP S63240067A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
silicon nitride
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7551887A
Other languages
English (en)
Inventor
Takashi Hosaka
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP7551887A priority Critical patent/JPS63240067A/ja
Publication of JPS63240067A publication Critical patent/JPS63240067A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、MIS(金属・絶縁膜・半導体)型半導体
装置のゲート絶縁膜形成方法に関する。
〔発明の概要〕
タングステン(W)またはモリブデン(Mo)等の高融
点金属膜をゲート電極とするMIS型半導体装置におい
て、ゲート絶縁膜の構造を、第1Jl!y百をジクロル
シランガス(Sill□018) と1lIiFII化
窒素ガス(StO)との2種類の化学気相反応によって
形成したシリコン酸化膜(stoillりとし、第2W
J目をSit(IC1mガスとアンモニアガス(Nll
s) との2種類の化学気相反応によって形成したシリ
コン窒化膜(S13N4)とした2層構造とする。
(従来の技術〕 ゲート電極がタングステン(W)やモリブデン(Mo)
等の高融点金属膜であるMIS型半導体装置において、
ゲート絶縁膜は半導体基板上に形成した熱酸化膜とその
上にCVD法により形成したシリコン窒化膜との2W1
m造をなしている.上層のシリコン窒化膜は高融点金属
との密着性向上と高融点金属からの応力の耐性向上とナ
トリウム(Na)イオン等の可動イオンのゲー) 絶&
iHへの侵入防止等の目的にHIMする。
〔発明が解決しようとする問題点〕
従来のゲート絶縁膜は、下層の熱酸化膜の形成装置と上
層のシリコン窒化膜の形成装置とは別個のものであるた
め、装置から装置への移行の際に、下層の熱酸化膜と上
層のシリコン窒化膜との間に異物や不純物が入り込む可
能性があり、余り高い歩留りが期待できない、また、全
く異質の2層がff115するため、界面に電荷トラッ
プ層ができ、素子の安定性・信幀性に問題かあ、うた。
〔問題点を解決するための手段〕
上記問題点を解決するためにこの発明は、第1層目のシ
リコン酸化膜も化学気相成長(CV D)法を用いて形
成し、第1N目のシリコン酸化膜と第2PJ目のシリコ
ン窒化膜とを同一の装置を用いて連続的に形成する。
〔作用〕
第1層目のシリコン酸化膜と第2層目のシリコン酸化膜
を連続的に形成できるので、シリコン酸化膜とシリコン
窒化膜との間に異物や不純物が入り込まず、清浄なゲー
ト絶縁膜が形成できる。
〔実施例〕
図面は、本発明による方法を用いて作成したMIs型半
導体装置の断面模式図である。まず、シリコン(Si)
等の半導体基板lの表面に化学気相成長装置を用いてシ
リコン酸化膜(SiOx膜)2を形成する。この化学式
で示すXの値は化学気相反応の条件により変化するが、
1〜3の値をとる。このシリコン酸化膜2は、750℃
〜950℃の範囲の温度で、ジクロルシランガス(Si
ll□C1g)および亜酸化窒素ガス(N!O)との化
学反応で形成される。
成長装置として常圧CVD!、3iiでも良いが、一般
にはウェハ内およびウェハ間の膜厚および膜質均一性の
良好な減圧CVD装置の方がより良い。
次に上記のシリコン酸化膜2を成長した同一の成長装置
を用いてシリコン窒化膜3を積層する。
このシリコン窒化膜3は、700℃〜950℃の範囲の
温度で、 SllhClg とアンモニアガス(Nil
s)との化学反応で形成される。シリコン窒化膜の組成
は5iNyと示されるが、yの値は概ね1〜2の値をと
る。このシリコン酸化M42とシリコン窒化膜3の成長
温度は同一であっても良いし、同一でなくても良い、同
一でない場合は、シリコン酸化膜2を積層した後に、温
度が安定してからシリコン窒化Il!23を積層した方
が膜厚および改質均一性がより良好である。成長温度が
同一であるか非常に似通っている時は、N、0とN11
.とのガスを切り換えるだけで連続的に形成できる。こ
の時シリコン酸化膜2とシリコン窒化膜3との界面は滑
らかに組成が変わるため、界面への電荷トラップは非常
に少なくなる。もちろん完全にシリコン酸化膜2の形成
用のガスを止めた後にシリコン窒化rIA3の形成用の
ガスを流して形成する事も可能である。さらに減圧CV
D装置を用いて上記の271膜を形成する時、最適条件
となるように生成圧力も変化させる事ができる。生成圧
力は改質・膜厚均一性から0.1〜2.Ombarの圧
力か選定される事が多い。
SillgCbとNeoによって生成されるシリコン酸
化膜および5L112C1zとN112によって生成さ
れるシリコン窒化膜を減圧CVD装置を用いて生成する
と、100〜500人という非常に薄い膜も膜厚・膜質
均一性がよく形成できる。
次に、タングステンやモリブデン等の高融点金属膜を積
層し、所望の形状にパターニングして、ゲート電極およ
び配線4が形成される。高融点金属膜は一般にはスパッ
ター法で形成する。このゲート電極4は可動イオンの阻
止能力が小さいが、本発明はゲート絶縁膜の上層が可動
イオン阻止能力の大きいシリコン窒化膜であるため、可
動イオン等による素子の不安定性も非常に小さい。
この後、通常のIC作成プロセスを行い、ソース・ドレ
インや眉間#J!1縁膜や配線金属や保ii!膜等が形
成され素子形成が行われる。
またこのゲート構造は、基板がシリコン以外の半導体基
板にも応用できる事は言うまでもない。
〔発明の効果) この発明は以上説明したように、同一の成長装置を用い
て2M構造のゲート絶縁膜を形成できるから、ゲート絶
縁膜中に異物や不純物の少ない清浄な膜ができ、従来に
ない高い信卸性と特性を持つ高融点金属ゲートの素子を
実現できる。
【図面の簡単な説明】
図面は、本発明による方法を用いて作成したMIs型半
導体装置の断面模式図である。 1・・・半導体基板 2・・・CVD・シリコン酸化膜 3・・・CVD・シリコン窒化膜 4・・・高融点金属膜 以上

Claims (2)

    【特許請求の範囲】
  1. (1)半導体表面に化学気相成長法によりシリコン酸化
    膜を形成する工程と、前記シリコン酸化膜の上に化学気
    相成長法によりシリコン窒化膜を形成する工程とから成
    る事を特徴とするMIS型半導体装置のゲート絶縁膜形
    成方法。
  2. (2)シリコン酸化膜はジクロルシランガスとアサンカ
    チッ素ガスとの化学気相反応により形成され、シリコン
    窒化膜はジクロルシランガスとアンモニアガスとの化学
    気相反応により形成される事を特徴とする特許請求の範
    囲第1項記載のMIS型半導体装置のゲート絶縁膜形成
    方法。
JP7551887A 1987-03-27 1987-03-27 Mis型半導体装置のゲ−ト絶縁膜形成方法 Pending JPS63240067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7551887A JPS63240067A (ja) 1987-03-27 1987-03-27 Mis型半導体装置のゲ−ト絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7551887A JPS63240067A (ja) 1987-03-27 1987-03-27 Mis型半導体装置のゲ−ト絶縁膜形成方法

Publications (1)

Publication Number Publication Date
JPS63240067A true JPS63240067A (ja) 1988-10-05

Family

ID=13578535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7551887A Pending JPS63240067A (ja) 1987-03-27 1987-03-27 Mis型半導体装置のゲ−ト絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JPS63240067A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139311A (ja) * 1994-11-04 1996-05-31 Nec Corp 半導体装置およびその製造方法
JP2014516475A (ja) * 2011-04-22 2014-07-10 アプライド マテリアルズ インコーポレイテッド 基板上に材料を堆積するための装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139311A (ja) * 1994-11-04 1996-05-31 Nec Corp 半導体装置およびその製造方法
JP2014516475A (ja) * 2011-04-22 2014-07-10 アプライド マテリアルズ インコーポレイテッド 基板上に材料を堆積するための装置

Similar Documents

Publication Publication Date Title
JP2981102B2 (ja) 薄膜トランジスタの製造方法
JPH03133176A (ja) 炭化珪素半導体装置およびその製造方法
JP4018625B2 (ja) 薄膜トランジスタのための多段階cvd法
JPS6317544A (ja) 不揮発性メモリおよびその製造方法
JPH0311635A (ja) 化合物半導体装置の製造方法
JPS62123716A (ja) 半導体装置の製造方法
JPS63240067A (ja) Mis型半導体装置のゲ−ト絶縁膜形成方法
JP2900284B2 (ja) 薄膜形成方法
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
JPH0654807B2 (ja) 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法
JPH025521A (ja) 半導体装置の製造方法
KR950007671B1 (ko) 텅스텐 박막의 증착방법
JPS62124736A (ja) シリコン薄膜およびその作成方法
JP2773937B2 (ja) 半導体装置の製造方法
JPS63316477A (ja) 半導体装置およびその製造方法
JPH0344968A (ja) 半導体装置およびその製造方法
KR100272249B1 (ko) 더블레이어타입게이트전극형성방법
JPH021124A (ja) 誘電体膜の製造方法
JP2538664B2 (ja) 半導体装置の製造方法
KR100447979B1 (ko) 반도체 소자의 게이트 형성방법
JPS61135156A (ja) 半導体装置およびその製造方法
JPS63293982A (ja) 半導体装置の製造方法
JPH0195562A (ja) 不揮発性記憶装置の製造方法
JPH01238126A (ja) 半導体装置の製造方法
JPH02114641A (ja) 半導体装置の製造方法