JPH08139311A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08139311A JPH08139311A JP6293650A JP29365094A JPH08139311A JP H08139311 A JPH08139311 A JP H08139311A JP 6293650 A JP6293650 A JP 6293650A JP 29365094 A JP29365094 A JP 29365094A JP H08139311 A JPH08139311 A JP H08139311A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitrogen
- containing silicon
- silicon film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 27
- 239000003870 refractory metal Substances 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052783 alkali metal Inorganic materials 0.000 abstract description 5
- 150000001340 alkali metals Chemical class 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 91
- 239000010410 layer Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ゲート電極の低抵抗化。高融点メタルの含む
アルカリ金属のゲート酸化膜への拡散の防止。必要なゲ
ート電極形成材料層数の削減。 【構成】 シリコン基板１０１上にロコス酸化膜１０
２、ゲート酸化膜１０３を形成する〔（ａ）図〕。窒素
含有シリコン膜１０４を形成する〔（ｂ）図〕。窒素含
有シリコン膜１０４に燐（Ｐ）を拡散する（ｎチャネル
ＭＯＳの場合）〔（ｃ）図〕。高融点メタル膜１０５を
形成する〔（ｄ）図〕。高融点メタル膜１０５／窒素含
有シリコン膜１０４をパターニングしてゲート電極を形
成し、ソース・ドレイン領域を形成する〔（ｅ）図〕。
アルカリ金属のゲート酸化膜への拡散の防止。必要なゲ
ート電極形成材料層数の削減。 【構成】 シリコン基板１０１上にロコス酸化膜１０
２、ゲート酸化膜１０３を形成する〔（ａ）図〕。窒素
含有シリコン膜１０４を形成する〔（ｂ）図〕。窒素含
有シリコン膜１０４に燐（Ｐ）を拡散する（ｎチャネル
ＭＯＳの場合）〔（ｃ）図〕。高融点メタル膜１０５を
形成する〔（ｄ）図〕。高融点メタル膜１０５／窒素含
有シリコン膜１０４をパターニングしてゲート電極を形
成し、ソース・ドレイン領域を形成する〔（ｅ）図〕。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にゲート電極を高融点メタルを用いて
形成した絶縁ゲート型電界効果トランジスタを有する半
導体装置およびその製造方法に関するものである。
造方法に関し、特にゲート電極を高融点メタルを用いて
形成した絶縁ゲート型電界効果トランジスタを有する半
導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】絶縁ゲート型電界効果トランジスタ（以
下、ＭＯＳトランジスタと記す）は、ＤＲＡＭ等のメモ
リやゲートアレイ等の論理集積回路に広く用いられてお
り、半導体産業の最重要素子の一つとなっている。この
ＭＯＳトランジスタの構成要素の一つにゲート電極があ
り、そのゲート電極膜材料には、セルフアライン技術を
採用できるものとしてポリシリコンが広く採用されてき
た。しかし、０．５μｍルールクラスの超ＬＳＩ（ＵＬ
ＳＩ）では、ポリシリコンゲートではその高抵抗のため
動作速度の低下が顕著となるため、代わってポリシリコ
ンとシリサイドとを積層したポリサイド（或はサリサイ
ド）構造のゲートが実用化された。
下、ＭＯＳトランジスタと記す）は、ＤＲＡＭ等のメモ
リやゲートアレイ等の論理集積回路に広く用いられてお
り、半導体産業の最重要素子の一つとなっている。この
ＭＯＳトランジスタの構成要素の一つにゲート電極があ
り、そのゲート電極膜材料には、セルフアライン技術を
採用できるものとしてポリシリコンが広く採用されてき
た。しかし、０．５μｍルールクラスの超ＬＳＩ（ＵＬ
ＳＩ）では、ポリシリコンゲートではその高抵抗のため
動作速度の低下が顕著となるため、代わってポリシリコ
ンとシリサイドとを積層したポリサイド（或はサリサイ
ド）構造のゲートが実用化された。
【０００３】しかし、この構造のゲート電極でもさらに
微細化が進み例えばＩＧＤＲＡＭクラス（ゲート長０．
１５μｍ）の超ＬＳＩに至ると、抵抗値が高くなりすぎ
て所望の特性が得られなくなる。そこで有望視されてい
るのがタングステン（Ｗ）、モリブデン（Ｍｏ）等の高
融点メタルである。しかし、現状では高融点メタルの単
層膜をゲート電極として用いることはできない。それ
は、高融点メタル中に微量に含まれているアルカリ金属
等の不純物がゲート絶縁膜に拡散して素子特性を変動さ
せてしまうからである。また、ポリシリコンを用いた場
合のように不純物ドープによってＭＯＳトランジスタの
しきい値を制御することができないという不都合も生じ
る。
微細化が進み例えばＩＧＤＲＡＭクラス（ゲート長０．
１５μｍ）の超ＬＳＩに至ると、抵抗値が高くなりすぎ
て所望の特性が得られなくなる。そこで有望視されてい
るのがタングステン（Ｗ）、モリブデン（Ｍｏ）等の高
融点メタルである。しかし、現状では高融点メタルの単
層膜をゲート電極として用いることはできない。それ
は、高融点メタル中に微量に含まれているアルカリ金属
等の不純物がゲート絶縁膜に拡散して素子特性を変動さ
せてしまうからである。また、ポリシリコンを用いた場
合のように不純物ドープによってＭＯＳトランジスタの
しきい値を制御することができないという不都合も生じ
る。
【０００４】図４は、高融点メタルを用いた従来のゲー
ト電極の膜構造を示す断面図である。同図に示されるよ
うに、シリコン基板１０１上には、ロコス酸化膜１０２
およびゲート酸化膜１０３が形成され、その上にポリシ
リコン膜１０７、バリアメタル膜１０８および高融点メ
タル膜１０５からなるゲート電極が形成される。この構
造のゲート電極として、バリアメタルに窒化タングステ
ン（ＷＮX ）を、高融点メタルにタングステン（Ｗ）を
用いた例は、例えば１９９４年春季応用物理学会予稿集
・第２分冊第６８４ページに記載されている。
ト電極の膜構造を示す断面図である。同図に示されるよ
うに、シリコン基板１０１上には、ロコス酸化膜１０２
およびゲート酸化膜１０３が形成され、その上にポリシ
リコン膜１０７、バリアメタル膜１０８および高融点メ
タル膜１０５からなるゲート電極が形成される。この構
造のゲート電極として、バリアメタルに窒化タングステ
ン（ＷＮX ）を、高融点メタルにタングステン（Ｗ）を
用いた例は、例えば１９９４年春季応用物理学会予稿集
・第２分冊第６８４ページに記載されている。
【０００５】このような積層構造にすることにより、高
融点メタル単層ゲート電極あるいは高融点メタル／ポリ
シリコン２層構造電極における最も大きな問題、すなわ
ち、高融点メタル含まれるアルカリ金属がゲート絶縁膜
中に拡散してＭＯＳ特性を変動させる問題が解決され
る。また、高融点メタル単層ゲート電極あるいは高融点
メタル／バリアメタル２層構造電極における問題、すな
わち、ＭＯＳトランジスタのしきい電圧を制御できない
という問題も解決される。
融点メタル単層ゲート電極あるいは高融点メタル／ポリ
シリコン２層構造電極における最も大きな問題、すなわ
ち、高融点メタル含まれるアルカリ金属がゲート絶縁膜
中に拡散してＭＯＳ特性を変動させる問題が解決され
る。また、高融点メタル単層ゲート電極あるいは高融点
メタル／バリアメタル２層構造電極における問題、すな
わち、ＭＯＳトランジスタのしきい電圧を制御できない
という問題も解決される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術の高融点メタルゲート電極構造では、３層積
層体という複雑な構造を用いているために新たな問題が
発生している。第１の問題点は、３種類の膜を成膜する
ことによってコストアップを招くことである。これらの
膜はそれぞれ別の成膜装置により形成されるため、設
備、工数の点でコストダウンを図りにくい構造となって
いる。
た従来技術の高融点メタルゲート電極構造では、３層積
層体という複雑な構造を用いているために新たな問題が
発生している。第１の問題点は、３種類の膜を成膜する
ことによってコストアップを招くことである。これらの
膜はそれぞれ別の成膜装置により形成されるため、設
備、工数の点でコストダウンを図りにくい構造となって
いる。
【０００７】第２の問題点は、３層膜のエッチング加工
が非常に困難なことである。高融点メタルゲート電極が
超ＬＳＩ設計に必須となるのは、ＩＧＤＲＡＭクラスで
あり、従って０．１５μｍという超微細パターンの加工
が必要となる。しかし、膜質の全く異なる３層膜をこの
ような微細なパターンに再現性良く加工することは至難
なことであり、工程の信頼性が悪く超ＬＳＩの歩留りを
悪くする原因になる。また、仮令、上記の超微細の加工
が精度よく実現できたとしても厳格な工程管理と多くの
工数が必要となり極めて高価なものとなってしまう。
が非常に困難なことである。高融点メタルゲート電極が
超ＬＳＩ設計に必須となるのは、ＩＧＤＲＡＭクラスで
あり、従って０．１５μｍという超微細パターンの加工
が必要となる。しかし、膜質の全く異なる３層膜をこの
ような微細なパターンに再現性良く加工することは至難
なことであり、工程の信頼性が悪く超ＬＳＩの歩留りを
悪くする原因になる。また、仮令、上記の超微細の加工
が精度よく実現できたとしても厳格な工程管理と多くの
工数が必要となり極めて高価なものとなってしまう。
【０００８】本発明は上記の点に鑑みてなされたもので
あって、その目的は、高融点メタル膜を用いるゲート電
極を、高融点メタルに含まれるアルカリ金属のゲート絶
縁膜への拡散を阻止し、かつ、トランジスタのしきい値
の制御を可能としつつ、２層膜によって形成しうるよう
にすることである。
あって、その目的は、高融点メタル膜を用いるゲート電
極を、高融点メタルに含まれるアルカリ金属のゲート絶
縁膜への拡散を阻止し、かつ、トランジスタのしきい値
の制御を可能としつつ、２層膜によって形成しうるよう
にすることである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、絶縁ゲート型電界効果トランジス
タのゲート電極が、ゲート絶縁膜に接する窒素含有シリ
コン膜と、該窒素含有シリコン膜に接して形成された高
融点メタル膜との２層膜で構成されている半導体装置、
が提供される。
め、本発明によれば、絶縁ゲート型電界効果トランジス
タのゲート電極が、ゲート絶縁膜に接する窒素含有シリ
コン膜と、該窒素含有シリコン膜に接して形成された高
融点メタル膜との２層膜で構成されている半導体装置、
が提供される。
【００１０】また、本発明によれば、半導体基板上また
は半導体層上ににゲート絶縁膜を形成する工程と、前記
ゲート絶縁膜上にｎ型またはｐ型不純物のドープされた
窒素含有シリコン膜を形成する工程と、該窒素含有シリ
コン膜上に高融点メタル膜を形成する工程と、高融点メ
タル膜／窒素含有シリコン膜をパターニングしてゲート
電極を形成する工程と、該ゲート電極をマスクとして前
記半導体基板または前記半導体層内に不純物を導入して
ソース・ドレイン領域を形成する工程と、を含む半導体
装置の製造方法、が提供される。
は半導体層上ににゲート絶縁膜を形成する工程と、前記
ゲート絶縁膜上にｎ型またはｐ型不純物のドープされた
窒素含有シリコン膜を形成する工程と、該窒素含有シリ
コン膜上に高融点メタル膜を形成する工程と、高融点メ
タル膜／窒素含有シリコン膜をパターニングしてゲート
電極を形成する工程と、該ゲート電極をマスクとして前
記半導体基板または前記半導体層内に不純物を導入して
ソース・ドレイン領域を形成する工程と、を含む半導体
装置の製造方法、が提供される。
【００１１】
【作用】本発明においては、従来のポリシリコン／バリ
ア層／高融点メタルの３層構造に代え、窒素含有シリコ
ン／高融点メタルの２層膜のゲート電極を用いている。
この構造を採ることにより、バリア層を用いることなく
高融点メタルを用いることによる問題点およびポリシリ
コンを用いないことによる問題点を同時に解決すること
ができる。すなわち、窒素含有シリコン膜を用いること
により、ポリシリコンゲートを採用することの利点を享
受しつつ、その窒素含有率を適正化して高融点メタルに
微量に含まれるアルカリ金属に対するバリア機能を持た
せることができる。
ア層／高融点メタルの３層構造に代え、窒素含有シリコ
ン／高融点メタルの２層膜のゲート電極を用いている。
この構造を採ることにより、バリア層を用いることなく
高融点メタルを用いることによる問題点およびポリシリ
コンを用いないことによる問題点を同時に解決すること
ができる。すなわち、窒素含有シリコン膜を用いること
により、ポリシリコンゲートを採用することの利点を享
受しつつ、その窒素含有率を適正化して高融点メタルに
微量に含まれるアルカリ金属に対するバリア機能を持た
せることができる。
【００１２】そして、ゲート電極を２層膜で実現するこ
とができたことにより、成膜コストおよびエッチング工
程のコストを削減することができる。さらに、エッチン
グ加工の精度が高くなり、工程の再現性・信頼性を向上
させて歩留りを向上させることができる。
とができたことにより、成膜コストおよびエッチング工
程のコストを削減することができる。さらに、エッチン
グ加工の精度が高くなり、工程の再現性・信頼性を向上
させて歩留りを向上させることができる。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例を説明
するための工程順断面図である。まず、図１（ａ）に示
すように、比抵抗１０〜１５Ω・ｃｍのｐ型のシリコン
基板１０１を用い、常法により素子間分離のために膜厚
３００〜５００ｎｍのロコス酸化膜を形成し、続いてロ
コス酸化膜１０２により囲まれた素子領域に熱酸化法に
より膜厚８〜１２ｎｍのゲート酸化膜１０３を形成す
る。
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例を説明
するための工程順断面図である。まず、図１（ａ）に示
すように、比抵抗１０〜１５Ω・ｃｍのｐ型のシリコン
基板１０１を用い、常法により素子間分離のために膜厚
３００〜５００ｎｍのロコス酸化膜を形成し、続いてロ
コス酸化膜１０２により囲まれた素子領域に熱酸化法に
より膜厚８〜１２ｎｍのゲート酸化膜１０３を形成す
る。
【００１４】次に、図１（ｂ）に示すように、全面に化
学気相成長法により窒素含有シリコン膜１０４を成長さ
せる。成長装置としては通常の縦型減圧気相成長装置を
用いた。膜成長においては窒素（Ｎ2 ）ガスをキャリア
ガスとしたシラン（ＳｉＨ4 ）ガスをベースに用い、こ
れにアンモニア（ＮＨ3 ）ガスを添加することにより窒
素含有シリコン膜を成長させた。窒素含有シリコン膜を
成長するにあたっては、７００〜８００℃の成長温度を
用いるのが適切である。また窒素含有シリコン膜の成長
においては不純物ドーピング後の比抵抗が１０12Ω・ｃ
ｍ以下になるようにアンモニア（ＮＨ3）ガスの添加量
を制御しておく必要がある。ここで必要とされる窒素含
有シリコン膜の膜厚はアンモニア（ＮＨ3 ）ガスの添加
量によって変わるが、その比抵抗が１０10Ω・ｃｍ程度
の場合、対Ｎａバリア性等の観点から２０ｎｍ以上あれ
ばよい。
学気相成長法により窒素含有シリコン膜１０４を成長さ
せる。成長装置としては通常の縦型減圧気相成長装置を
用いた。膜成長においては窒素（Ｎ2 ）ガスをキャリア
ガスとしたシラン（ＳｉＨ4 ）ガスをベースに用い、こ
れにアンモニア（ＮＨ3 ）ガスを添加することにより窒
素含有シリコン膜を成長させた。窒素含有シリコン膜を
成長するにあたっては、７００〜８００℃の成長温度を
用いるのが適切である。また窒素含有シリコン膜の成長
においては不純物ドーピング後の比抵抗が１０12Ω・ｃ
ｍ以下になるようにアンモニア（ＮＨ3）ガスの添加量
を制御しておく必要がある。ここで必要とされる窒素含
有シリコン膜の膜厚はアンモニア（ＮＨ3 ）ガスの添加
量によって変わるが、その比抵抗が１０10Ω・ｃｍ程度
の場合、対Ｎａバリア性等の観点から２０ｎｍ以上あれ
ばよい。
【００１５】本実施例により形成されるトランジスタは
ｎチャネルＭＯＳトランジスタであるので、窒素含有シ
リコン膜１０４の成膜後、図１（ｃ）に示すように、燐
（Ｐ）を低温熱拡散法で窒素含有シリコン膜１０４中に
ドープした。ここで、熱拡散法に代えイオン注入法を用
いて燐ドープを行ってもよい。さらに、全面にｎチャネ
ルＭＯＳを形成する場合には、窒素含有シリコン膜の成
膜時に燐をドーピングするようにしてもよい。この場
合、上記の雰囲気ガスにドーピングガスとしてフォスフ
ィン（ＰＨ3 ）を添加すればよい。
ｎチャネルＭＯＳトランジスタであるので、窒素含有シ
リコン膜１０４の成膜後、図１（ｃ）に示すように、燐
（Ｐ）を低温熱拡散法で窒素含有シリコン膜１０４中に
ドープした。ここで、熱拡散法に代えイオン注入法を用
いて燐ドープを行ってもよい。さらに、全面にｎチャネ
ルＭＯＳを形成する場合には、窒素含有シリコン膜の成
膜時に燐をドーピングするようにしてもよい。この場
合、上記の雰囲気ガスにドーピングガスとしてフォスフ
ィン（ＰＨ3 ）を添加すればよい。
【００１６】次に、図１（ｄ）に示すように、タングス
テンをスパッタ法により２００ｎｍの膜厚に堆積して高
融点メタル膜１０５を成膜した。ここで、スパッタ法に
代え化学気相成長法を用いることができる。この場合、
ＷＣｌ6 をソースガスとしてその水素還元によってタン
グステン膜を成膜することができる。
テンをスパッタ法により２００ｎｍの膜厚に堆積して高
融点メタル膜１０５を成膜した。ここで、スパッタ法に
代え化学気相成長法を用いることができる。この場合、
ＷＣｌ6 をソースガスとしてその水素還元によってタン
グステン膜を成膜することができる。
【００１７】次に、図１（ｅ）に示すように、リソグラ
フィ法および反応性イオンエッチング（ＲＩＥ）法を用
いて高融点メタル膜１０５／窒素含有シリコン膜１０４
をパターニングしてゲート電極を形成した。続いて、化
学的気相成長法によりシリコン酸化膜を膜厚約５０ｎｍ
に堆積しエッチバックすることによりサイドウォール膜
１０６をを形成する。次に、ソース・ドレイン領域を形
成するために、砒素（Ａｓ）をイオン注入し、通常のア
ニール処理により活性化して本実施例によるｎチャネル
ＭＯＳトランジスタの基本構造が形成される。なお、本
実施例においてはシングルドレイン構造のトランジスタ
を形成したが、ＬＤＤ構造のトランジスタを形成するよ
うにしてもよい。本実施例のｎチャネルＭＯＳトランジ
スタでは窒素含有シリコン膜にドープする燐（Ｐ）の量
を変えることによりしきい値電圧を制御することができ
る。
フィ法および反応性イオンエッチング（ＲＩＥ）法を用
いて高融点メタル膜１０５／窒素含有シリコン膜１０４
をパターニングしてゲート電極を形成した。続いて、化
学的気相成長法によりシリコン酸化膜を膜厚約５０ｎｍ
に堆積しエッチバックすることによりサイドウォール膜
１０６をを形成する。次に、ソース・ドレイン領域を形
成するために、砒素（Ａｓ）をイオン注入し、通常のア
ニール処理により活性化して本実施例によるｎチャネル
ＭＯＳトランジスタの基本構造が形成される。なお、本
実施例においてはシングルドレイン構造のトランジスタ
を形成したが、ＬＤＤ構造のトランジスタを形成するよ
うにしてもよい。本実施例のｎチャネルＭＯＳトランジ
スタでは窒素含有シリコン膜にドープする燐（Ｐ）の量
を変えることによりしきい値電圧を制御することができ
る。
【００１８】［第２の実施例］次に、図２を参照して本
発明の第２の実施例について説明する。図２（ａ）〜
（ｅ）は本発明の第２の実施例を説明するための工程順
断面図である。本実施例では、ｐチャネルＭＯＳトラン
ジスタが形成される。まず、図２（ａ）に示すように、
比抵抗が１０〜１５Ω・ｃｍでｎ型のシリコン基板１０
１上に、素子間分離用のロコス酸化膜１０２およびゲー
ト酸化膜１０３を形成する。
発明の第２の実施例について説明する。図２（ａ）〜
（ｅ）は本発明の第２の実施例を説明するための工程順
断面図である。本実施例では、ｐチャネルＭＯＳトラン
ジスタが形成される。まず、図２（ａ）に示すように、
比抵抗が１０〜１５Ω・ｃｍでｎ型のシリコン基板１０
１上に、素子間分離用のロコス酸化膜１０２およびゲー
ト酸化膜１０３を形成する。
【００１９】続いて、図２（ｂ）に示すように、化学的
気相成長法により全面に窒素含有シリコン膜１０４を成
長させる。本実施例はｐチャネルＭＯＳトランジスタを
形成する実施例であるので、窒素含有シリコン膜１０４
を成長させた後、図２（ｃ）に示すように、ボロン
（Ｂ）を低温熱拡散法で窒化シリコン膜１０４中にドー
プした。この場合にも、低温熱拡散法に代えイオン注入
法を用いることができ、さらに成膜時にボロンをドーピ
ングすることもできる。後者の場合、成膜時の反応ガス
にドーピングガスとしてジボラン（Ｂ2 Ｈ6 ）を添加す
ればよい。
気相成長法により全面に窒素含有シリコン膜１０４を成
長させる。本実施例はｐチャネルＭＯＳトランジスタを
形成する実施例であるので、窒素含有シリコン膜１０４
を成長させた後、図２（ｃ）に示すように、ボロン
（Ｂ）を低温熱拡散法で窒化シリコン膜１０４中にドー
プした。この場合にも、低温熱拡散法に代えイオン注入
法を用いることができ、さらに成膜時にボロンをドーピ
ングすることもできる。後者の場合、成膜時の反応ガス
にドーピングガスとしてジボラン（Ｂ2 Ｈ6 ）を添加す
ればよい。
【００２０】次に、図２（ｄ）に示すように、化学的気
相成長法によりモリブデンを膜厚２００ｎｍに堆積して
高融点メタル膜１０５を形成した。成膜は、Ｍｏ（Ｃ
Ｏ）6をソースガス、Ａｒをキャリアガスとする熱分解
法によって行った。モリブデン膜はスパッタ法により成
膜することもでき、また他の化学的気相成長法により形
成してもよい。
相成長法によりモリブデンを膜厚２００ｎｍに堆積して
高融点メタル膜１０５を形成した。成膜は、Ｍｏ（Ｃ
Ｏ）6をソースガス、Ａｒをキャリアガスとする熱分解
法によって行った。モリブデン膜はスパッタ法により成
膜することもでき、また他の化学的気相成長法により形
成してもよい。
【００２１】次に、図２（ｅ）に示すように、フォトリ
ソグラフィ法およびドライエッチング法を適用してゲー
ト電極を形成し、常法によりサイドウォール膜１０６を
形成した後、ボロンをイオン注入しアニール処理を行っ
てソース・ドレイン領域を形成する。本実施例のｐチャ
ネルＭＯＳトランジスタでは、窒素含有シリコン膜１０
４にドープするボロン（Ｂ）の量を変えることによりト
ランジスタのしきい電圧を制御することができる。
ソグラフィ法およびドライエッチング法を適用してゲー
ト電極を形成し、常法によりサイドウォール膜１０６を
形成した後、ボロンをイオン注入しアニール処理を行っ
てソース・ドレイン領域を形成する。本実施例のｐチャ
ネルＭＯＳトランジスタでは、窒素含有シリコン膜１０
４にドープするボロン（Ｂ）の量を変えることによりト
ランジスタのしきい電圧を制御することができる。
【００２２】［実施例の変更例］以上本発明の好ましい
実施例について説明したが、本発明はこれら実施例に限
定されるものではなく、特許請求の範囲に記載された範
囲内において適宜の変更が可能なものである。例えば、
高融点メタル膜の材料としては、タングステン、モリブ
デンの外に、チタン、タンタルのような他の金属を用い
ることができ、さらにＭｏ−Ｗ等の合金膜を用いてもよ
い。また、窒素含有シリコン膜としては、アモルファス
シリコン、多結晶シリコンあるいは単結晶シリコンの何
れであってもよい。また、本発明は、バルク型のＭＯＳ
トランジスタばかりでなくＳＯＳ基板上等における薄膜
トランジスタにも適用しうるものである。
実施例について説明したが、本発明はこれら実施例に限
定されるものではなく、特許請求の範囲に記載された範
囲内において適宜の変更が可能なものである。例えば、
高融点メタル膜の材料としては、タングステン、モリブ
デンの外に、チタン、タンタルのような他の金属を用い
ることができ、さらにＭｏ−Ｗ等の合金膜を用いてもよ
い。また、窒素含有シリコン膜としては、アモルファス
シリコン、多結晶シリコンあるいは単結晶シリコンの何
れであってもよい。また、本発明は、バルク型のＭＯＳ
トランジスタばかりでなくＳＯＳ基板上等における薄膜
トランジスタにも適用しうるものである。
【００２３】［第１、第２の実施例に対する評価］本発
明によるＭＯＳトランジスタでは、高融点メタルからの
微量アルカリ原子の拡散を窒素含有シリコン膜で抑止し
てデバイス信頼性を確保している。その効果を実証する
ための試験を行った。通常、デバイス信頼性を評価する
方法としてはバイアス電圧を印加しつつＭＯＳトランジ
スタを高温下に置きしきい値電圧の変動を調べる方法が
採られる。
明によるＭＯＳトランジスタでは、高融点メタルからの
微量アルカリ原子の拡散を窒素含有シリコン膜で抑止し
てデバイス信頼性を確保している。その効果を実証する
ための試験を行った。通常、デバイス信頼性を評価する
方法としてはバイアス電圧を印加しつつＭＯＳトランジ
スタを高温下に置きしきい値電圧の変動を調べる方法が
採られる。
【００２４】試験は、第１、第２の実施例で作成された
ＭＯＳトランジスタの試料を１００℃の温度環境下に置
き、ゲート電極−基板間にバイアス電圧５Ｖを印加して
行った。その結果を図３に示す。高融点メタル／ポリシ
リコンゲート電極を用いた場合は１００時間程度でしき
い電圧が変動するのに対し、図３から分かるように本発
明のゲート電極を用いた場合は２０００時間の長時間の
試験でもしきい値電圧が変化しない。
ＭＯＳトランジスタの試料を１００℃の温度環境下に置
き、ゲート電極−基板間にバイアス電圧５Ｖを印加して
行った。その結果を図３に示す。高融点メタル／ポリシ
リコンゲート電極を用いた場合は１００時間程度でしき
い電圧が変動するのに対し、図３から分かるように本発
明のゲート電極を用いた場合は２０００時間の長時間の
試験でもしきい値電圧が変化しない。
【００２５】
【発明の効果】以上説明したように、本発明による半導
体装置は、ＭＯＳトランジスタのゲート電極として、高
融点メタル膜／窒素含有シリコン膜の２層膜を用いるも
のであるので、２層膜であるにもかかわらず、ＭＯＳ
トランジスタのしきい値電圧を制御することができ、か
つ高融点メタルにわずかに含まれるアルカリ不純物の
ゲート絶縁膜中への拡散を抑止してトランジスタの特性
変動を抑制することができる。そして、この低抵抗のゲ
ート電極が２層膜であることにより、成膜およびエッチ
ング加工のコストを削減することができ、さらにエッチ
ング加工の精度を向上させ、再現性を高めることができ
る。
体装置は、ＭＯＳトランジスタのゲート電極として、高
融点メタル膜／窒素含有シリコン膜の２層膜を用いるも
のであるので、２層膜であるにもかかわらず、ＭＯＳ
トランジスタのしきい値電圧を制御することができ、か
つ高融点メタルにわずかに含まれるアルカリ不純物の
ゲート絶縁膜中への拡散を抑止してトランジスタの特性
変動を抑制することができる。そして、この低抵抗のゲ
ート電極が２層膜であることにより、成膜およびエッチ
ング加工のコストを削減することができ、さらにエッチ
ング加工の精度を向上させ、再現性を高めることができ
る。
【図１】本発明の第１の実施例を説明するための工程順
断面図。
断面図。
【図２】本発明の第２の実施例を説明するための工程順
断面図。
断面図。
【図３】本発明の実施例によるトランジスタに対する試
験結果を示すグラフ。
験結果を示すグラフ。
【図４】従来例を説明するための断面図。
１０１ シリコン基板 １０２ ロコス酸化膜 １０３ ゲート酸化膜 １０４ 窒素含有シリコン膜 １０５ 高融点メタル膜 １０６ サイドウォール膜 １０７ ポリシリコン膜 １０８ バリアメタル膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】［実施例の変更例］以上本発明の好ましい
実施例について説明したが、本発明はこれら実施例に限
定されるものではなく、特許請求の範囲に記載された範
囲内において適宜の変更が可能なものである。例えば、
高融点メタル膜の材料としては、タングステン、モリブ
デンの外に、チタン、タンタルのような他の金属を用い
ることができ、さらにＭｏ−Ｗ等の合金膜を用いてもよ
い。また、窒素含有シリコン膜としては、アモルファス
シリコン、多結晶シリコンあるいは単結晶シリコンを窒
化処理したものであってもよい。また、本発明は、バル
ク型のＭＯＳトランジスタばかりでなくＳＯＳ基板上等
における薄膜トランジスタにも適用しうるものである。
実施例について説明したが、本発明はこれら実施例に限
定されるものではなく、特許請求の範囲に記載された範
囲内において適宜の変更が可能なものである。例えば、
高融点メタル膜の材料としては、タングステン、モリブ
デンの外に、チタン、タンタルのような他の金属を用い
ることができ、さらにＭｏ−Ｗ等の合金膜を用いてもよ
い。また、窒素含有シリコン膜としては、アモルファス
シリコン、多結晶シリコンあるいは単結晶シリコンを窒
化処理したものであってもよい。また、本発明は、バル
ク型のＭＯＳトランジスタばかりでなくＳＯＳ基板上等
における薄膜トランジスタにも適用しうるものである。
Claims (5)
- 【請求項１】 絶縁ゲート型電界効果トランジスタを有
する半導体装置において、前記絶縁ゲート型電界効果ト
ランジスタのゲート電極が、ゲート絶縁膜に接する窒素
含有シリコン膜と、該窒素含有シリコン膜に接して形成
された高融点メタル膜との２層膜で構成されていること
を特徴とする半導体装置。 - 【請求項２】 前記窒素含有シリコン膜がｎチャネル形
成部上ではｎ型不純物を含み、ｐチャネル形成部上では
ｐ型不純物を含んでいることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 ｎ型またはｐ型不純物を含む窒素含有シ
リコン膜の比抵抗が１０12Ω・ｃｍよりも小さいことを
特徴とする請求項２記載の半導体装置。 - 【請求項４】 半導体基板上または半導体層上にゲート
絶縁膜を形成する工程と、前記ゲート絶縁膜上にｎ型ま
たはｐ型不純物のドープされた窒素含有シリコン膜を形
成する工程と、該窒素含有シリコン膜上に高融点メタル
膜を形成する工程と、高融点メタル膜／窒素含有シリコ
ン膜をパターニングしてゲート電極を形成する工程と、
該ゲート電極をマスクとして前記半導体基板または前記
半導体層内に不純物を導入してソース・ドレイン領域を
形成する工程と、を含むことを特徴とする半導体装置の
製造方法。 - 【請求項５】 ｎ型またはｐ型不純物のドープされた窒
素含有シリコン膜を形成する工程が、ノンドープの窒素
含有シリコン膜を成膜する工程と、該窒素含有シリコン
膜に熱拡散法またはイオン注入法により不純物をドープ
する工程とを含むものであることを特徴とする請求項４
記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6293650A JP2701763B2 (ja) | 1994-11-04 | 1994-11-04 | 半導体装置およびその製造方法 |
| KR1019950039573A KR100190146B1 (ko) | 1994-11-04 | 1995-11-03 | 질소 함유 실리콘층 및 고융점 금속층으로 형성된 게이트 구조를 갖고 있는 전계 효과 트랜지스터의 제조 프로세스 |
| US08/840,550 US6048795A (en) | 1994-11-04 | 1997-04-03 | Process of fabricating a semiconductor device having nitrogen-containing silicon layer and refractory metal layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6293650A JP2701763B2 (ja) | 1994-11-04 | 1994-11-04 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139311A true JPH08139311A (ja) | 1996-05-31 |
| JP2701763B2 JP2701763B2 (ja) | 1998-01-21 |
Family
ID=17797464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6293650A Expired - Lifetime JP2701763B2 (ja) | 1994-11-04 | 1994-11-04 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6048795A (ja) |
| JP (1) | JP2701763B2 (ja) |
| KR (1) | KR100190146B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218661A (ja) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 電界効果型半導体装置及びその製造方法 |
| KR101407289B1 (ko) * | 2007-04-30 | 2014-06-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297084B1 (en) * | 1998-09-03 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating semiconductor memory |
| US6559007B1 (en) * | 2000-04-06 | 2003-05-06 | Micron Technology, Inc. | Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide |
| US6544908B1 (en) * | 2000-08-30 | 2003-04-08 | Micron Technology, Inc. | Ammonia gas passivation on nitride encapsulated devices |
| JP3991883B2 (ja) * | 2003-02-20 | 2007-10-17 | 日本電気株式会社 | 薄膜トランジスタ基板の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140177A (ja) * | 1984-12-13 | 1986-06-27 | Nippon Precision Saakitsutsu Kk | 半導体装置 |
| JPS61225870A (ja) * | 1985-03-29 | 1986-10-07 | Fujitsu Ltd | Ｍｉｓトランジスタの製造方法 |
| JPS63240067A (ja) * | 1987-03-27 | 1988-10-05 | Seiko Instr & Electronics Ltd | Ｍｉｓ型半導体装置のゲ−ト絶縁膜形成方法 |
| JPH022678A (ja) * | 1988-06-15 | 1990-01-08 | Fujitsu Ltd | Ｍｉｓ電界効果トランジスタ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4080718A (en) * | 1976-12-14 | 1978-03-28 | Smc Standard Microsystems Corporation | Method of modifying electrical characteristics of MOS devices using ion implantation |
| JPS6292470A (ja) * | 1985-10-18 | 1987-04-27 | Nec Corp | 半導体装置 |
| JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| KR100281600B1 (ko) * | 1993-01-07 | 2001-03-02 | 가나이 쓰도무 | 전력저감 기구를 가지는 반도체 집적회로 |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| US5804846A (en) * | 1996-05-28 | 1998-09-08 | Harris Corporation | Process for forming a self-aligned raised source/drain MOS device and device therefrom |
-
1994
- 1994-11-04 JP JP6293650A patent/JP2701763B2/ja not_active Expired - Lifetime
-
1995
- 1995-11-03 KR KR1019950039573A patent/KR100190146B1/ko not_active IP Right Cessation
-
1997
- 1997-04-03 US US08/840,550 patent/US6048795A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140177A (ja) * | 1984-12-13 | 1986-06-27 | Nippon Precision Saakitsutsu Kk | 半導体装置 |
| JPS61225870A (ja) * | 1985-03-29 | 1986-10-07 | Fujitsu Ltd | Ｍｉｓトランジスタの製造方法 |
| JPS63240067A (ja) * | 1987-03-27 | 1988-10-05 | Seiko Instr & Electronics Ltd | Ｍｉｓ型半導体装置のゲ−ト絶縁膜形成方法 |
| JPH022678A (ja) * | 1988-06-15 | 1990-01-08 | Fujitsu Ltd | Ｍｉｓ電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218661A (ja) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 電界効果型半導体装置及びその製造方法 |
| KR101407289B1 (ko) * | 2007-04-30 | 2014-06-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100190146B1 (ko) | 1999-06-01 |
| US6048795A (en) | 2000-04-11 |
| KR960019767A (ko) | 1996-06-17 |
| JP2701763B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130123A (en) | Method for making a complementary metal gate electrode technology | |
| US7666775B2 (en) | Split poly-SiGe/poly-Si alloy gate stack | |
| US7112483B2 (en) | Method for forming a device having multiple silicide types | |
| US6952040B2 (en) | Transistor structure and method of fabrication | |
| US8217423B2 (en) | Structure and method for mobility enhanced MOSFETs with unalloyed silicide | |
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| US6136699A (en) | Method of manufacturing semiconductor device using phase transition | |
| US7960237B2 (en) | Structure and method for mosfet with reduced extension resistance | |
| US5432129A (en) | Method of forming low resistance contacts at the junction between regions having different conductivity types | |
| US7807537B2 (en) | Method for forming silicon oxide film and for manufacturing capacitor and semiconductor device | |
| US6281101B1 (en) | Process of forming metal silicide interconnects | |
| JP3199015B2 (ja) | 半導体装置及びその製造方法 | |
| KR0175419B1 (ko) | 자기-정렬 금속 실리사이드 막 형성 단계를 포함한 반도체 집적회로 소자 제조방법 | |
| JPH0951040A (ja) | 半導体装置の製造方法 | |
| JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP2701763B2 (ja) | 半導体装置およびその製造方法 | |
| KR20020071959A (ko) | 텅스텐 게이트 전극 및 그 제조 방법 | |
| US6828206B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH1093077A (ja) | 半導体装置とその製造方法 | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1117182A (ja) | 半導体装置およびその製造方法 | |
| US7825013B2 (en) | Integrated circuit comprising an amorphous region and method of manufacturing an integrated circuit | |
| US20080303026A1 (en) | Semiconductor device and method for manufacturing the device | |
| JPH11317521A (ja) | 半導体装置及びその製造方法 | |
| JPH04283964A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |