JP2900284B2 - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JP2900284B2 JP2900284B2 JP2239940A JP23994090A JP2900284B2 JP 2900284 B2 JP2900284 B2 JP 2900284B2 JP 2239940 A JP2239940 A JP 2239940A JP 23994090 A JP23994090 A JP 23994090A JP 2900284 B2 JP2900284 B2 JP 2900284B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- nitride film
- temperature
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン窒化膜とアモルフアスシリコン膜
との積層膜の成膜方法に関するものである。
との積層膜の成膜方法に関するものである。
シリコン窒化膜は、薄膜トランジスタやMOS型集積回
路素子のゲート絶縁膜等として用いられている。
路素子のゲート絶縁膜等として用いられている。
このシリコン窒化膜は、一般にプラズマCVD装置によ
って成膜されており、従来は、絶縁破壊耐圧特性に優れ
たシリコン窒化膜を得るため、約350℃の成膜温度で、R
F放電のパワー密度を120〜130mW/cm2に制御してシリコ
ン窒化膜を成膜している。
って成膜されており、従来は、絶縁破壊耐圧特性に優れ
たシリコン窒化膜を得るため、約350℃の成膜温度で、R
F放電のパワー密度を120〜130mW/cm2に制御してシリコ
ン窒化膜を成膜している。
しかしながら、上記従来のシリコン窒化膜の成膜方法
では、膜質が緻密でかつ絶縁破壊耐圧の高いシリコン窒
化膜が得られるが、その半面、成膜温度を約350℃の高
温にする必要しがあるため、シリコン窒化膜の成膜を能
率よく行なうことができないという問題をもっていた。
では、膜質が緻密でかつ絶縁破壊耐圧の高いシリコン窒
化膜が得られるが、その半面、成膜温度を約350℃の高
温にする必要しがあるため、シリコン窒化膜の成膜を能
率よく行なうことができないという問題をもっていた。
すなわち、プラズマCVD装置による成膜は、真空チャ
ンバ内にシリコン窒化膜を形成する基板（通常はガラス
基板）を搬入した後、この基板を所定の成膜温度に加熱
するとともに、チャンバ内の温度も基板温度に影響を与
えない程度に加熱してから開始されるが、この場合、基
板を急速に加熱すると基板に割れを発生させるおそれが
あるため、基板の加熱はある程度時間をかけて行なう必
要がある。また、シリコン窒化膜を成膜した基板は、そ
の温度を次に基板がさらされる雰囲気の温度（基板を大
気中に取出す場合は大気温度）に近くなるまで下げてか
らチャンバ外に出されるが、この場合、基板を急速に冷
却すると、基板とシリコン窒化膜とにその熱膨張係数に
違いによる熱歪みが生じて、基板およびシリコン窒化膜
に割れが発生するため、シリコン窒化膜を成膜した後の
基板の冷却は、基板の加熱時よりもさらにゆっくりと行
なう必要がある。
ンバ内にシリコン窒化膜を形成する基板（通常はガラス
基板）を搬入した後、この基板を所定の成膜温度に加熱
するとともに、チャンバ内の温度も基板温度に影響を与
えない程度に加熱してから開始されるが、この場合、基
板を急速に加熱すると基板に割れを発生させるおそれが
あるため、基板の加熱はある程度時間をかけて行なう必
要がある。また、シリコン窒化膜を成膜した基板は、そ
の温度を次に基板がさらされる雰囲気の温度（基板を大
気中に取出す場合は大気温度）に近くなるまで下げてか
らチャンバ外に出されるが、この場合、基板を急速に冷
却すると、基板とシリコン窒化膜とにその熱膨張係数に
違いによる熱歪みが生じて、基板およびシリコン窒化膜
に割れが発生するため、シリコン窒化膜を成膜した後の
基板の冷却は、基板の加熱時よりもさらにゆっくりと行
なう必要がある。
このため、約350℃の高い成膜温度でシリコン窒化膜
を成膜する上記従来の成膜方法では、基板の加熱に時間
を要するだけでなく、シリコン窒化膜を成膜した後の基
板の冷却にもさらに長い時間を要し、したがって、シリ
コン窒化膜の成膜を能率よく行なうことができなかっ
た。
を成膜する上記従来の成膜方法では、基板の加熱に時間
を要するだけでなく、シリコン窒化膜を成膜した後の基
板の冷却にもさらに長い時間を要し、したがって、シリ
コン窒化膜の成膜を能率よく行なうことができなかっ
た。
本発明は上記のような事情にかんがみてなされたもの
であって、その目的とするところは、従来の成膜方法に
比べてはるかに低い成膜温度で、絶縁破壊耐圧の十分高
いシリコン窒化膜を能率よく成膜し、かつこのシリコン
窒化膜の成膜温度と実質的に等しい成膜温度で水素化ア
モルフアスシリコン膜を前記シリコン窒化膜の上に積層
形成する薄膜の成膜方法を提供することにある。
であって、その目的とするところは、従来の成膜方法に
比べてはるかに低い成膜温度で、絶縁破壊耐圧の十分高
いシリコン窒化膜を能率よく成膜し、かつこのシリコン
窒化膜の成膜温度と実質的に等しい成膜温度で水素化ア
モルフアスシリコン膜を前記シリコン窒化膜の上に積層
形成する薄膜の成膜方法を提供することにある。
本発明は、プラズマCVD装置によるシリコン窒化膜の
成膜において、成膜温度を約250℃、RF放電のパワー密
度を60〜100mW/cm2、プロセスガスの流量比をSiH4:NH4:
N2＝1:1:14〜1:2.7:12.3に制御することを特徴とするも
のである。
成膜において、成膜温度を約250℃、RF放電のパワー密
度を60〜100mW/cm2、プロセスガスの流量比をSiH4:NH4:
N2＝1:1:14〜1:2.7:12.3に制御することを特徴とするも
のである。
このように、RF放電のパワー密度を60〜100mW/cm2に
制御して成膜したシリコン窒化膜は、その成膜温度が約
250℃と低くても十分な絶縁破壊耐圧をもち、特に、プ
ロセスガスの流量比をSiH4:NH4:N2＝1:1:14〜1:2.7:12.
3に制御して成膜したシリコン窒化膜は、高い絶縁破壊
耐圧をもつ。そして、本発明では、約250℃の低い成膜
温度で十分な絶縁破壊耐圧をもつシリコン窒化膜を成膜
できるため、シリコン窒化膜の成膜に際しての基板の加
熱時間が短くてすむし、またシリコン窒化膜を成膜した
後、その上に形成される水素化アモルフアスシリコン膜
は、シリコン窒化膜の成膜温度と実質的に等しい約250
℃の成膜温度で形成されるので、各成膜毎に基板を冷却
あるいは加熱する必要がなく、連続して成膜できるので
シリコン窒化膜と水素化アモルファスシリコン膜との積
層膜の形成を能率良く行うことができる。
制御して成膜したシリコン窒化膜は、その成膜温度が約
250℃と低くても十分な絶縁破壊耐圧をもち、特に、プ
ロセスガスの流量比をSiH4:NH4:N2＝1:1:14〜1:2.7:12.
3に制御して成膜したシリコン窒化膜は、高い絶縁破壊
耐圧をもつ。そして、本発明では、約250℃の低い成膜
温度で十分な絶縁破壊耐圧をもつシリコン窒化膜を成膜
できるため、シリコン窒化膜の成膜に際しての基板の加
熱時間が短くてすむし、またシリコン窒化膜を成膜した
後、その上に形成される水素化アモルフアスシリコン膜
は、シリコン窒化膜の成膜温度と実質的に等しい約250
℃の成膜温度で形成されるので、各成膜毎に基板を冷却
あるいは加熱する必要がなく、連続して成膜できるので
シリコン窒化膜と水素化アモルファスシリコン膜との積
層膜の形成を能率良く行うことができる。
以下、本発明の一実施例を説明する。
このシリコン窒化膜の成膜方法は、プラズマCVD装置
によるガラス基板面へのシリコン窒化膜の成膜に際し
て、成膜温度（基板温度）を約250℃、RF放電のパワー
密度を60〜100mW/cm2に制御し、かつプロセスガス（SiH
4,NH4,N2）の流量比を、SiH4:NH4:N2＝1:1:14〜1:2.7:1
2.3に制御してシリコン窒化膜を成膜するもので、この
ような成膜条件で成膜したシリコン窒化膜のシリコン原
子Siと窒素原子Ｎとの組成比（Si/N）は、Si/N＝0.75〜
0.85である。
によるガラス基板面へのシリコン窒化膜の成膜に際し
て、成膜温度（基板温度）を約250℃、RF放電のパワー
密度を60〜100mW/cm2に制御し、かつプロセスガス（SiH
4,NH4,N2）の流量比を、SiH4:NH4:N2＝1:1:14〜1:2.7:1
2.3に制御してシリコン窒化膜を成膜するもので、この
ような成膜条件で成膜したシリコン窒化膜のシリコン原
子Siと窒素原子Ｎとの組成比（Si/N）は、Si/N＝0.75〜
0.85である。
そして、このような成膜条件で成膜したシリコン窒化
膜は、この成膜温度が約250℃と低くいために、膜質の
緻密度はある程度低下するが、従来の成膜方法で成膜し
たシリコン窒化膜とほとんど変わらない十分な絶縁破壊
耐圧をもっている。
膜は、この成膜温度が約250℃と低くいために、膜質の
緻密度はある程度低下するが、従来の成膜方法で成膜し
たシリコン窒化膜とほとんど変わらない十分な絶縁破壊
耐圧をもっている。
これは、RF放電のパワー密度を60〜100mW//cm2にして
いるためであり、成膜温度を250℃と低くした場合、放
電パワー密度を従来の成膜方法のように120〜130mW/cm2
にすると、成膜されたシリコン窒化膜の絶縁破壊耐圧が
悪くなるが、放電パワー密度を60〜100mW//cm2と低くす
れば、成膜温度が250℃と低くても、十分な絶縁破壊耐
圧をもつシリコン窒化膜を得ることができる。
いるためであり、成膜温度を250℃と低くした場合、放
電パワー密度を従来の成膜方法のように120〜130mW/cm2
にすると、成膜されたシリコン窒化膜の絶縁破壊耐圧が
悪くなるが、放電パワー密度を60〜100mW//cm2と低くす
れば、成膜温度が250℃と低くても、十分な絶縁破壊耐
圧をもつシリコン窒化膜を得ることができる。
ここで、成膜温度を約250℃とし、RF放電のパワー密
度を60〜100mW//cm2に制御して成膜されたシリコン窒化
膜の絶縁破壊耐圧について説明すると、第１図は、 成膜温度;250℃ ガス流量；SiH4 30SCCM NG3 60SCCM N2 390SCCM 圧 力;0.5Torr RF放電周波数;13.56MHz 放電パワー密度;84mW/cm2 の成膜条件で1000Åの膜厚したシリコン窒化膜の絶縁
破壊耐圧ヒストグラムを示している。なお、この成膜条
件で成膜したシリコン窒化膜の組成比は、Si/N＝0.83で
ある。
度を60〜100mW//cm2に制御して成膜されたシリコン窒化
膜の絶縁破壊耐圧について説明すると、第１図は、 成膜温度;250℃ ガス流量；SiH4 30SCCM NG3 60SCCM N2 390SCCM 圧 力;0.5Torr RF放電周波数;13.56MHz 放電パワー密度;84mW/cm2 の成膜条件で1000Åの膜厚したシリコン窒化膜の絶縁
破壊耐圧ヒストグラムを示している。なお、この成膜条
件で成膜したシリコン窒化膜の組成比は、Si/N＝0.83で
ある。
また、第２図は、上記成膜条件のうち、RF放電のパワ
ー密度だけを高くした成膜条件、例えば、 成膜温度;250℃ ガス流量；SiH4 30SCCM NH3 60SCCM N2 390SCCM 圧 力;0.5Torr RF放電周波数;13.56MHz 放電パワー密度;127mW/cm2 で1000Åの膜厚に成膜したシリコン窒化膜の絶縁破壊
耐圧ヒストグラムを示している。なお、この成膜条件で
成膜したシリコン窒化膜の組成比は、Si/N＝0.69であ
る。
ー密度だけを高くした成膜条件、例えば、 成膜温度;250℃ ガス流量；SiH4 30SCCM NH3 60SCCM N2 390SCCM 圧 力;0.5Torr RF放電周波数;13.56MHz 放電パワー密度;127mW/cm2 で1000Åの膜厚に成膜したシリコン窒化膜の絶縁破壊
耐圧ヒストグラムを示している。なお、この成膜条件で
成膜したシリコン窒化膜の組成比は、Si/N＝0.69であ
る。
この第１図および第２図の絶縁破壊耐圧ヒストグラム
は、第４図および第５図は示した被検体について、その
シリコン窒化膜の絶縁破壊耐圧を測定して求めたもので
ある。
は、第４図および第５図は示した被検体について、その
シリコン窒化膜の絶縁破壊耐圧を測定して求めたもので
ある。
この被検体は、ガラス基板１面にストライプ状の下部
電極２を多数本互いに平行に形成し、その上にシリコン
窒化膜３を成膜して、このシリコン窒化膜３の上に前記
下部電極２と直交するストライプ状の上部電極４を多数
本互いに平行に形成したもので、シリコン窒化膜３の絶
縁破壊耐圧は、各下部電極２に順次電圧を印加し、１本
の下部電極２に電圧を印加するごとに各上部電極４に流
れる電流の有無を順次チェックする方法により、下部電
極２と上部電極４とが交差している電極対向部の全てに
ついて測定した。なお、この被検体としては、電極対向
部の総数が691,200、全ての電極対向部の総面積が2.07c
m2で、かつシリコン窒化膜３を、平行平板型プラズマCV
D装置により1000Åの膜厚に成膜したものを使用した。
電極２を多数本互いに平行に形成し、その上にシリコン
窒化膜３を成膜して、このシリコン窒化膜３の上に前記
下部電極２と直交するストライプ状の上部電極４を多数
本互いに平行に形成したもので、シリコン窒化膜３の絶
縁破壊耐圧は、各下部電極２に順次電圧を印加し、１本
の下部電極２に電圧を印加するごとに各上部電極４に流
れる電流の有無を順次チェックする方法により、下部電
極２と上部電極４とが交差している電極対向部の全てに
ついて測定した。なお、この被検体としては、電極対向
部の総数が691,200、全ての電極対向部の総面積が2.07c
m2で、かつシリコン窒化膜３を、平行平板型プラズマCV
D装置により1000Åの膜厚に成膜したものを使用した。
そして、250℃の成膜温度で、放電パワー密度を127mW
/cm2に制御してシリコン窒化膜３を成膜した被検体につ
いて、電極2,4間に印加する電界強度を連続的に変化さ
せながら、シリコン窒化膜３の絶縁破壊耐圧を測定した
ところ、このシリコン窒化膜の各印加電界強度での絶縁
破壊発生率（電極対向部の総数に対する絶縁破壊が発生
した電極対向部の数の比率）は、第２図の通りであっ
た。なお、ここでは、１×10-6Ａ以上の電流が流れた電
極対向部を絶縁破壊を生じた不良部と判定した。
/cm2に制御してシリコン窒化膜３を成膜した被検体につ
いて、電極2,4間に印加する電界強度を連続的に変化さ
せながら、シリコン窒化膜３の絶縁破壊耐圧を測定した
ところ、このシリコン窒化膜の各印加電界強度での絶縁
破壊発生率（電極対向部の総数に対する絶縁破壊が発生
した電極対向部の数の比率）は、第２図の通りであっ
た。なお、ここでは、１×10-6Ａ以上の電流が流れた電
極対向部を絶縁破壊を生じた不良部と判定した。
この第２図の絶縁破壊耐圧ヒストグラムのように、成
膜温度を250℃とした場合、放電パワー密度を127mW/cm2
に制御して成膜されたシリコン窒化膜は、3MV/cm2以下
の弱い印加電界強度で発生するＡモード不良（ピンホー
ルによる初期不良）が、1MV/cm2で約５％、2MV/cm2で約
2.5％と大きな比率で発生し、また3MV/cm2より大きな印
加電界強度で発生するＢモード不良（ウィークスポット
による不良）が、5MV/cm2で約5.2％、6MV/cm2で約14.3
％とかなり大きな比率で発生した。
膜温度を250℃とした場合、放電パワー密度を127mW/cm2
に制御して成膜されたシリコン窒化膜は、3MV/cm2以下
の弱い印加電界強度で発生するＡモード不良（ピンホー
ルによる初期不良）が、1MV/cm2で約５％、2MV/cm2で約
2.5％と大きな比率で発生し、また3MV/cm2より大きな印
加電界強度で発生するＢモード不良（ウィークスポット
による不良）が、5MV/cm2で約5.2％、6MV/cm2で約14.3
％とかなり大きな比率で発生した。
このようの成膜されたシリコン窒化膜の絶縁破壊耐圧
が悪くなるのは、120〜130mW/cm2の高い放電パワー密度
でシリコン窒化膜を成膜すると、特に成膜初期に、シリ
コン窒化物が散在状態（板面にスプレイで水を吹き付け
たときの水滴の付着状態に似た状態）で不均一に基板面
に堆積し、そのためにシリコン窒化膜の成長の度合が不
均一になって、ピンボールやウィークスポット等の欠陥
が多くなるからではないかと考えられる。そして、従来
の成膜方法のように成膜温度が約350℃と高ければ、成
膜されるシリコン窒化膜は、ピンボールやウィークスポ
ット等の欠陥のない緻密な膜となるため、その絶縁破壊
耐圧は十分であるが、成膜温度が250℃程度では、シリ
コン窒化膜の膜質を緻密にすることはできないため、上
記欠陥が発生して絶縁破壊耐圧が低下してしまう。
が悪くなるのは、120〜130mW/cm2の高い放電パワー密度
でシリコン窒化膜を成膜すると、特に成膜初期に、シリ
コン窒化物が散在状態（板面にスプレイで水を吹き付け
たときの水滴の付着状態に似た状態）で不均一に基板面
に堆積し、そのためにシリコン窒化膜の成長の度合が不
均一になって、ピンボールやウィークスポット等の欠陥
が多くなるからではないかと考えられる。そして、従来
の成膜方法のように成膜温度が約350℃と高ければ、成
膜されるシリコン窒化膜は、ピンボールやウィークスポ
ット等の欠陥のない緻密な膜となるため、その絶縁破壊
耐圧は十分であるが、成膜温度が250℃程度では、シリ
コン窒化膜の膜質を緻密にすることはできないため、上
記欠陥が発生して絶縁破壊耐圧が低下してしまう。
なお、第２図には放電パワー密度を127mW/cm2に制御
したシリコン窒化膜の絶縁破壊耐圧ヒストグラムを示し
たが、成膜温度を25℃とした場合は、放電パワー密度を
120〜130mW/cm2の範囲で変えても、成膜されたシリコン
窒化膜は、第２図とほぼ同様な絶縁破壊耐圧を示した。
したシリコン窒化膜の絶縁破壊耐圧ヒストグラムを示し
たが、成膜温度を25℃とした場合は、放電パワー密度を
120〜130mW/cm2の範囲で変えても、成膜されたシリコン
窒化膜は、第２図とほぼ同様な絶縁破壊耐圧を示した。
これに対して、250℃の成膜温度で、放電パワー密度
を84mW/cm2に制御してシリコン窒化膜３を成膜した被検
体について、上記と同様にしてシリコン窒化膜３の絶縁
破壊耐圧を測定したところ、このシリコン窒化膜の各印
加電界強度での絶縁破壊発生率は第１図の通りであっ
た。なお、ここでも、１×10-6Ａ以上の電流が流れた電
極対向部を絶縁破壊を生じた不良部と判定した。
を84mW/cm2に制御してシリコン窒化膜３を成膜した被検
体について、上記と同様にしてシリコン窒化膜３の絶縁
破壊耐圧を測定したところ、このシリコン窒化膜の各印
加電界強度での絶縁破壊発生率は第１図の通りであっ
た。なお、ここでも、１×10-6Ａ以上の電流が流れた電
極対向部を絶縁破壊を生じた不良部と判定した。
この第１図の絶縁破壊耐圧ヒストグラムのように、成
膜温度を250℃とした場合でも、放電パワー密度を84mW/
cm2に制御して成膜されたシリコン窒化膜は、3MV/cm2以
下の弱い印加電界強度で発生するＡモード不良はほぼ完
全に無くなっており、また3MV/cm2より大きな印加電界
強度で発生するＢモード不良も、5MV/cm2で約0.4％、6M
V/cm2約0.6％と極めて小さい比率でしか発生しなかっ
た。
膜温度を250℃とした場合でも、放電パワー密度を84mW/
cm2に制御して成膜されたシリコン窒化膜は、3MV/cm2以
下の弱い印加電界強度で発生するＡモード不良はほぼ完
全に無くなっており、また3MV/cm2より大きな印加電界
強度で発生するＢモード不良も、5MV/cm2で約0.4％、6M
V/cm2約0.6％と極めて小さい比率でしか発生しなかっ
た。
これは、RF放電のパワー密度が84mW/cm2程度に低くす
ると、シリコン窒化物の基板面への堆積状態が平均化さ
れて、シリコン窒化膜が均一に成長するからではないか
と考えられる。そして、このようにシリコン窒化膜が均
一に成長すれば、ピンホールやウィークスポット等の欠
陥はほとんど発生しなくなるから、その成膜温度が250
℃と低く、したがってシリコン窒化膜の膜質を緻密にす
ることができなくても、このシリコン窒化膜の絶縁破壊
耐圧を十分高くすることができる。
ると、シリコン窒化物の基板面への堆積状態が平均化さ
れて、シリコン窒化膜が均一に成長するからではないか
と考えられる。そして、このようにシリコン窒化膜が均
一に成長すれば、ピンホールやウィークスポット等の欠
陥はほとんど発生しなくなるから、その成膜温度が250
℃と低く、したがってシリコン窒化膜の膜質を緻密にす
ることができなくても、このシリコン窒化膜の絶縁破壊
耐圧を十分高くすることができる。
なお、第１図には放電パワー密度を84mW/cm2に制御し
て成膜したシリコン窒化膜の絶縁破壊耐圧ヒストグラム
を示したが、放電パワー密度が60〜100mW/cm2の範囲で
あれば、成膜温度が約250℃と低くても、成膜されたシ
リコン窒化膜は第１図の絶縁破壊耐圧ヒストグラムとほ
ぼ同様な絶縁破壊耐圧を示す。
て成膜したシリコン窒化膜の絶縁破壊耐圧ヒストグラム
を示したが、放電パワー密度が60〜100mW/cm2の範囲で
あれば、成膜温度が約250℃と低くても、成膜されたシ
リコン窒化膜は第１図の絶縁破壊耐圧ヒストグラムとほ
ぼ同様な絶縁破壊耐圧を示す。
また、上記成膜方法においては、プロセスガスの流量
比をSiH4:NH4:N2＝1:1:14〜1:2.7:12.3に制御している
ため、成膜したシリコン窒化膜は、その欠陥密度が非常
に少なく、より高い絶縁破壊耐圧をもつ。
比をSiH4:NH4:N2＝1:1:14〜1:2.7:12.3に制御している
ため、成膜したシリコン窒化膜は、その欠陥密度が非常
に少なく、より高い絶縁破壊耐圧をもつ。
すなわち、第３図は、前記被検体のシリコン窒化膜３
を、 成 膜 温 度;250℃ 圧 力;0.5Torr RF 放電周波数;13.56MHCz 放電パワー密度;84mW/cm2 の成膜条件で、プロセスガスの流量比を変化させて種
々の組成比のシリコン窒化膜をそれぞれ750Åの膜厚に
成膜し、この各組成比のシリコン窒化膜について、電極
2,4間に3MV/cm2の高電界を印加したときに発生する欠陥
の密度を調べた結果を示している。
を、 成 膜 温 度;250℃ 圧 力;0.5Torr RF 放電周波数;13.56MHCz 放電パワー密度;84mW/cm2 の成膜条件で、プロセスガスの流量比を変化させて種
々の組成比のシリコン窒化膜をそれぞれ750Åの膜厚に
成膜し、この各組成比のシリコン窒化膜について、電極
2,4間に3MV/cm2の高電界を印加したときに発生する欠陥
の密度を調べた結果を示している。
この第３図のように、シリコン窒化膜に高電界を印加
したときに発生する欠陥の密度は、シリコン窒化膜の組
成比（Si/N）によって異なるが、ガス流量比をSiH4:N
H4:N2＝1:1:14（ガス流量；SiH430SCCM,NH330SCCM,N242
0SCCM）に制御して成膜された組成比Si/N＝0.85のシリ
コン窒化膜も、ガス流量比をＳSiH4:NH4:N2＝1:2.7:12.
3（ガス流量；SiH430SCCM,NH380SCCM,N2370SCCM）に制
御して成膜された組成比Si/N＝0.75のシリコン窒化膜
も、その欠陥密度は50個／cm2以下とかなり小さく、ま
た組成比Si/Nが0.75〜0.85の範囲のシリコン窒化膜は、
例えばガス流量比をSiH4:NH4:N2＝1:2:13（ガス流量；S
iH430SCCM,NH360SCCM,N2390SCCM）に制御して成膜され
た組成比Si/N＝0.83のシリコン窒化膜で30個／cm2以下
というように、さらに欠陥密度が小さくなっている。
したときに発生する欠陥の密度は、シリコン窒化膜の組
成比（Si/N）によって異なるが、ガス流量比をSiH4:N
H4:N2＝1:1:14（ガス流量；SiH430SCCM,NH330SCCM,N242
0SCCM）に制御して成膜された組成比Si/N＝0.85のシリ
コン窒化膜も、ガス流量比をＳSiH4:NH4:N2＝1:2.7:12.
3（ガス流量；SiH430SCCM,NH380SCCM,N2370SCCM）に制
御して成膜された組成比Si/N＝0.75のシリコン窒化膜
も、その欠陥密度は50個／cm2以下とかなり小さく、ま
た組成比Si/Nが0.75〜0.85の範囲のシリコン窒化膜は、
例えばガス流量比をSiH4:NH4:N2＝1:2:13（ガス流量；S
iH430SCCM,NH360SCCM,N2390SCCM）に制御して成膜され
た組成比Si/N＝0.83のシリコン窒化膜で30個／cm2以下
というように、さらに欠陥密度が小さくなっている。
このように、上記成膜方法で成膜したシリコン窒化膜
は、その絶縁破壊耐圧が極めて高く、したがって、この
シリコン窒化膜を薄膜トランジスタやMOS型集積回路素
子のゲート絶縁膜とすれば、この薄膜トランジスタやMO
S型集積回路素子の絶縁不良の発生率を大幅に少なくし
て、その製造歩留および信頼性を向上させることができ
るし、またゲート絶縁膜（シリコン窒化膜）の絶縁破壊
耐圧が高いためにその膜厚を薄くできるから、ゲート電
極に印加するゲート電圧が同じでも、半導体層により強
い電界をかけてオン電流を大きくとることができる。
は、その絶縁破壊耐圧が極めて高く、したがって、この
シリコン窒化膜を薄膜トランジスタやMOS型集積回路素
子のゲート絶縁膜とすれば、この薄膜トランジスタやMO
S型集積回路素子の絶縁不良の発生率を大幅に少なくし
て、その製造歩留および信頼性を向上させることができ
るし、またゲート絶縁膜（シリコン窒化膜）の絶縁破壊
耐圧が高いためにその膜厚を薄くできるから、ゲート電
極に印加するゲート電圧が同じでも、半導体層により強
い電界をかけてオン電流を大きくとることができる。
そして、この成膜方法によれば、従来の成膜方法に比
べて約100℃も低い成膜温度（約250℃）で、絶縁破壊耐
圧の十分高いシリコン窒化膜を得ることができるため、
シリコン窒化膜の成膜に際しての基板の加熱時間が短く
てすむし、またシリコン窒化膜を成膜した後の基板の冷
却も短縮することができるから、シリコン窒化膜の成膜
を能率よく行なうことができる。なお、上記成膜方法で
は、RF放電のパワー密度を60〜100mW/cm2としているた
め、シリコン窒化膜の堆積速度は、RF放電のパワー密度
を120〜130mW/cm2としている従来の成膜方法より低下す
るが、この堆積速度の低下に比べれば、基板の加熱およ
び冷却時間の短縮分の方がはるかに大きいから、堆積速
度の低下は問題にならない。
べて約100℃も低い成膜温度（約250℃）で、絶縁破壊耐
圧の十分高いシリコン窒化膜を得ることができるため、
シリコン窒化膜の成膜に際しての基板の加熱時間が短く
てすむし、またシリコン窒化膜を成膜した後の基板の冷
却も短縮することができるから、シリコン窒化膜の成膜
を能率よく行なうことができる。なお、上記成膜方法で
は、RF放電のパワー密度を60〜100mW/cm2としているた
め、シリコン窒化膜の堆積速度は、RF放電のパワー密度
を120〜130mW/cm2としている従来の成膜方法より低下す
るが、この堆積速度の低下に比べれば、基板の加熱およ
び冷却時間の短縮分の方がはるかに大きいから、堆積速
度の低下は問題にならない。
また、上記成膜方法は、約250℃の成膜温度で絶縁破
壊耐圧の十分高いシリコン窒化膜を成膜するものである
ため、例えば薄膜トランジスタの製造において、ゲート
絶縁膜となるシリコン窒化膜の成膜に上記成膜方法を適
用すれば、シリコン窒化膜と半導体層との堆積に要する
時間を短縮して、薄膜トランジスタの製造能率を向上さ
せることができる。
壊耐圧の十分高いシリコン窒化膜を成膜するものである
ため、例えば薄膜トランジスタの製造において、ゲート
絶縁膜となるシリコン窒化膜の成膜に上記成膜方法を適
用すれば、シリコン窒化膜と半導体層との堆積に要する
時間を短縮して、薄膜トランジスタの製造能率を向上さ
せることができる。
すなわち、例えば逆スタガー型の薄膜トランジスタ
は、ガラス基板面にゲート電極を形成した後、その上に
シリコン窒化膜（ゲート絶縁膜）とｉ型半導体層とを連
続して堆積させ、さらにその上にｎ型半導体層とソー
ス，ドレイン電極となる金属膜を順次堆積させて、この
後前記金属膜とその下のｎ型半導体層とをソース，ドレ
イン電極の形状にパターニングするとともに、前記ｉ型
半導体層をトランジスタ素子形状にパターニングする製
法で製造されている。
は、ガラス基板面にゲート電極を形成した後、その上に
シリコン窒化膜（ゲート絶縁膜）とｉ型半導体層とを連
続して堆積させ、さらにその上にｎ型半導体層とソー
ス，ドレイン電極となる金属膜を順次堆積させて、この
後前記金属膜とその下のｎ型半導体層とをソース，ドレ
イン電極の形状にパターニングするとともに、前記ｉ型
半導体層をトランジスタ素子形状にパターニングする製
法で製造されている。
この薄膜トランジスタの製造においては、前記シリコ
ン窒化膜とｉ型半導体層とを、シリコン窒化膜成膜用チ
ャンバと、半導体層成膜用チャンバとを連続させて配置
したプラズマCVD装置によって成膜しており、前記シリ
コン窒化膜とｉ型半導体層は、基板を前記各チャンバに
順次移送することによって、この基板上に連続して成膜
されている。また、前記ｉ型半導体層には、一般に水素
化アモルファス・シリコン（a-SiH）が使用されてお
り、この水素化アモルファス・シリコンからなる半導体
層は、約250℃の成膜温度で、RF放電のパワー密度を40
〜50mW/cm2に制御して成膜されている。このように約25
0℃の成膜温度でｉ型半導体層を成膜しているのは、そ
の成膜温度を高くすると、水素化アモルファス・シリコ
ン中の水素量が少なくなって半導体特性が悪くなるため
である。
ン窒化膜とｉ型半導体層とを、シリコン窒化膜成膜用チ
ャンバと、半導体層成膜用チャンバとを連続させて配置
したプラズマCVD装置によって成膜しており、前記シリ
コン窒化膜とｉ型半導体層は、基板を前記各チャンバに
順次移送することによって、この基板上に連続して成膜
されている。また、前記ｉ型半導体層には、一般に水素
化アモルファス・シリコン（a-SiH）が使用されてお
り、この水素化アモルファス・シリコンからなる半導体
層は、約250℃の成膜温度で、RF放電のパワー密度を40
〜50mW/cm2に制御して成膜されている。このように約25
0℃の成膜温度でｉ型半導体層を成膜しているのは、そ
の成膜温度を高くすると、水素化アモルファス・シリコ
ン中の水素量が少なくなって半導体特性が悪くなるため
である。
そして、上記プラズマCVD装置によってシリコン窒化
膜とｉ型半導体層とを、連続して成膜する場合、従来
は、シリコン窒化膜を約350℃の成膜温度で成膜してい
るため、シリコン窒化膜成膜用チャンバにおいてシリコ
ン窒化膜を成膜した基板を、その温度がｉ型半導体層の
成膜温度（約250℃）になるまで温度調整してから次の
半導体層成膜用チャンバに移送しなければならない。こ
のため、従来は、シリコン窒化膜成膜用チャンバと次の
半導体層成膜用チャンバとの間に基板冷却室を設けて、
シリコン窒化膜を成膜した基板をｉ型半導体層の成膜温
度まで冷却しているが、この基板の冷却は〔発明が解決
しようとする課題〕の項で説明したようにゆっくりと行
なわなければならないため、シリコン窒化膜の成膜時に
約350℃に加熱した基板を約250℃に下げるのに、かなり
の時間を要してしまう。
膜とｉ型半導体層とを、連続して成膜する場合、従来
は、シリコン窒化膜を約350℃の成膜温度で成膜してい
るため、シリコン窒化膜成膜用チャンバにおいてシリコ
ン窒化膜を成膜した基板を、その温度がｉ型半導体層の
成膜温度（約250℃）になるまで温度調整してから次の
半導体層成膜用チャンバに移送しなければならない。こ
のため、従来は、シリコン窒化膜成膜用チャンバと次の
半導体層成膜用チャンバとの間に基板冷却室を設けて、
シリコン窒化膜を成膜した基板をｉ型半導体層の成膜温
度まで冷却しているが、この基板の冷却は〔発明が解決
しようとする課題〕の項で説明したようにゆっくりと行
なわなければならないため、シリコン窒化膜の成膜時に
約350℃に加熱した基板を約250℃に下げるのに、かなり
の時間を要してしまう。
これに対して、上記ゲート絶縁膜となるシリコン窒化
膜を本発明の成膜方法で成膜すれば、シリコン窒化膜の
成膜温度が、ｉ型半導体層の成膜温度とほぼ同じ約250
℃でよいため、シリコン窒化膜成膜用チャンバにおいて
シリコン窒化膜を成膜した基板を、温度調整を行なうこ
となくそのまま次の半導体層成膜用チャンバに移送する
ことができる。したがって、シリコン窒化膜とｉ型半導
体層との堆積に要する時間を短縮して、薄膜トランジス
タの製造能率を向上させることができるし、また、プラ
ズマCVD装置のシリコン窒化膜成膜用チャンバと次の半
導体層置成膜用チャンバとの間に基板冷却室を設ける必
要もないから、プラズマCVD装置の構成も簡単にするこ
とができる。
膜を本発明の成膜方法で成膜すれば、シリコン窒化膜の
成膜温度が、ｉ型半導体層の成膜温度とほぼ同じ約250
℃でよいため、シリコン窒化膜成膜用チャンバにおいて
シリコン窒化膜を成膜した基板を、温度調整を行なうこ
となくそのまま次の半導体層成膜用チャンバに移送する
ことができる。したがって、シリコン窒化膜とｉ型半導
体層との堆積に要する時間を短縮して、薄膜トランジス
タの製造能率を向上させることができるし、また、プラ
ズマCVD装置のシリコン窒化膜成膜用チャンバと次の半
導体層置成膜用チャンバとの間に基板冷却室を設ける必
要もないから、プラズマCVD装置の構成も簡単にするこ
とができる。
本発明は、基板上に、プラズマCVD装置により、成膜
温度を約250℃、RF放電パワー密度を60〜100mW/cm2、プ
ロセスガスの流量比をSiH4:NH2:/N2＝1:1:14〜1:2.7:1
2.3に制御してシリコン窒化膜を形成し、そのシリコン
窒化膜上に成膜温度を前記シリコン窒化膜の成膜温度と
実質的に同じく制御して水素化アモルフアスシリコン膜
を形成したので、従来のシリコン窒化膜に較べてはるか
に低い成膜温度で絶縁破壊耐圧が十分高い窒化膜を得る
ことができ、また各成膜毎に基板を冷却あるいは加熱す
る必要がなく、連続して成膜できるのでシリコン窒化膜
と水素化アモルフアスシリコン膜との積層膜の形成を能
率良く行うことができる。
温度を約250℃、RF放電パワー密度を60〜100mW/cm2、プ
ロセスガスの流量比をSiH4:NH2:/N2＝1:1:14〜1:2.7:1
2.3に制御してシリコン窒化膜を形成し、そのシリコン
窒化膜上に成膜温度を前記シリコン窒化膜の成膜温度と
実質的に同じく制御して水素化アモルフアスシリコン膜
を形成したので、従来のシリコン窒化膜に較べてはるか
に低い成膜温度で絶縁破壊耐圧が十分高い窒化膜を得る
ことができ、また各成膜毎に基板を冷却あるいは加熱す
る必要がなく、連続して成膜できるのでシリコン窒化膜
と水素化アモルフアスシリコン膜との積層膜の形成を能
率良く行うことができる。
第１図は本発明の一実施例で成膜したシリコン窒化膜の
絶縁破壊耐圧ヒストグラムを示す図、第２図は250℃の
成膜温度でRF放電のパワー密度を高くして成膜したシリ
コン窒化膜の絶縁破壊耐圧ヒストグラムを示す図、第３
図はシリコン窒化膜の組成比と高電界の印加により発生
する欠陥の密度との関係を示す図、第４図および第５図
はシリコン窒化膜の絶縁破壊耐圧の測定に用いた被検体
の平面図およびその一部分の拡大断面図である。
絶縁破壊耐圧ヒストグラムを示す図、第２図は250℃の
成膜温度でRF放電のパワー密度を高くして成膜したシリ
コン窒化膜の絶縁破壊耐圧ヒストグラムを示す図、第３
図はシリコン窒化膜の組成比と高電界の印加により発生
する欠陥の密度との関係を示す図、第４図および第５図
はシリコン窒化膜の絶縁破壊耐圧の測定に用いた被検体
の平面図およびその一部分の拡大断面図である。
Claims (1)
- 【請求項１】基板上に、プラズマCVD装置により、成膜
温度を約250℃、RF放電のパワー密度を60〜100mW/cm2、
プロセスガスの流量比をSiH4:NH4:N2＝1:1:14〜1:2.7:1
2.3に制御してシリコン窒化膜を形成し、そのシリコン
窒化膜上に成膜温度を前記シリコン窒化膜の成膜温度と
実質的に同じく制御して水素化アモルフアススリコン膜
を形成することを特徴とする薄膜の成膜方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239940A JP2900284B2 (ja) | 1990-09-12 | 1990-09-12 | 薄膜形成方法 |
| US07/690,816 US5284789A (en) | 1990-04-25 | 1991-04-23 | Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film |
| EP91106621A EP0454100B1 (en) | 1990-04-25 | 1991-04-24 | Method of forming silicon nitride thin film and method of manufacturing thin film transistor using silicon nitride thin film |
| DE69128210T DE69128210T2 (de) | 1990-04-25 | 1991-04-24 | Verfahren zum Herstellen Siliciumnitrid dünner Filme und Verfahren zum Herstellen eines Dünnfilmtransistors unter Verwendung Siliciumnitrid dünner Filme |
| KR1019910006715A KR940008356B1 (ko) | 1990-04-25 | 1991-04-25 | 실리콘계 박막의 성막 방법 및 이 박막을 이용한 박막 트랜지스터의 제조방법 |
| US07/975,282 US5367179A (en) | 1990-04-25 | 1992-11-12 | Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same |
| US08/004,641 US5243202A (en) | 1990-04-25 | 1993-01-12 | Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239940A JP2900284B2 (ja) | 1990-09-12 | 1990-09-12 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04120733A JPH04120733A (ja) | 1992-04-21 |
| JP2900284B2 true JP2900284B2 (ja) | 1999-06-02 |
Family
ID=17052085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2239940A Expired - Lifetime JP2900284B2 (ja) | 1990-04-25 | 1990-09-12 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900284B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4693759B2 (ja) * | 1998-10-07 | 2011-06-01 | エルジー ディスプレイ カンパニー リミテッド | 薄膜成膜装置 |
| US8211074B2 (en) | 2002-02-22 | 2012-07-03 | The Procter And Gamble Company | Absorbent article including undergarment fastener adhesive having improved adhesive pattern |
| US9443987B2 (en) * | 2013-08-23 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5762487B2 (ja) | 2013-09-03 | 2015-08-12 | ユニ・チャーム株式会社 | 吸収性物品の個包装体 |
| JP7174614B2 (ja) * | 2018-12-12 | 2022-11-17 | 株式会社日立製作所 | ナノポア形成方法及び分析方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189128A (ja) * | 1988-01-22 | 1989-07-28 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ方法 |
-
1990
- 1990-09-12 JP JP2239940A patent/JP2900284B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 「アモルファス半導体の基礎」オーム社（昭和５８年５月１０日）ｐ．１４９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04120733A (ja) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008356B1 (ko) | 실리콘계 박막의 성막 방법 및 이 박막을 이용한 박막 트랜지스터의 제조방법 | |
| JP2981102B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08111531A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JP2900284B2 (ja) | 薄膜形成方法 | |
| US6777354B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JP2712796B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0476701A2 (en) | A thin-film transistor and a thin film transistor panel using thin-film transistors of this type | |
| JPH04116826A (ja) | シリコン窒化膜の成膜方法 | |
| JPH0745610A (ja) | 半導体装置の製造方法 | |
| JP3211301B2 (ja) | 窒化シリコン膜 | |
| JPH0629222A (ja) | 半導体装置の製造方法 | |
| JP3033376B2 (ja) | 半導体装置の製造方法 | |
| JP2737540B2 (ja) | 薄膜トランジスタ構成膜の成膜方法及び成膜装置 | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JPH0620993A (ja) | 半導体装置およびその製造方法 | |
| JPS63240067A (ja) | Ｍｉｓ型半導体装置のゲ−ト絶縁膜形成方法 | |
| TW202227199A (zh) | 腔體內的清潔方法 | |
| JPH01137638A (ja) | 薄膜形成装置 | |
| JPH07211711A (ja) | 絶縁基板及びその製造方法 | |
| JPH0447970B2 (ja) | ||
| KR0179021B1 (ko) | 이중 층간절연막 증착방법 | |
| JPH046820A (ja) | 薄膜トランジスタ | |
| JPS61183968A (ja) | ゲ−ト電極の形成方法 | |
| JPS63248137A (ja) | 半導体装置の製造方法 |