JP2737540B2 - 薄膜トランジスタ構成膜の成膜方法及び成膜装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ構成
膜の成膜方法及び成膜装置に関するものである。

【０００２】

【従来の技術】ガラス等からなる絶縁性基板の上に形成
される薄膜トランジスタは、ｉ型半導体膜と、このｉ型
半導体膜にゲート絶縁膜を介して対向するゲート電極
と、前記ｉ型半導体膜にｎ型半導体膜を介して電気的に
接続されたソース電極およびドレイン電極とで構成され
ており、前記ｎ型半導体膜は、ソース電極とドレイン電
極との間の部分（チャンネル領域）において分離されて
いる。

【０００３】この薄膜トランジスタには、スタガー型、
逆スタガー型、コプラナー型、逆コプラナー型のもの等
があり、例えば逆スタガー型の薄膜トランジスタは次の
ような構成となっている。

【０００４】図９は逆スタガー型薄膜トランジスタの一
つの構成例を示す断面図であり、この薄膜トランジスタ
は、ガラス等からなる絶縁性基板１の上にゲート電極２
を形成し、その上にゲート絶縁膜３を形成するととも
に、このゲート絶縁膜３の上にｉ型半導体膜４を形成
し、このｉ型半導体膜４の上に、チャンネル領域におい
て分離されたｎ型半導体膜５を介して、ソース電極６と
ドレイン電極７とを形成した構成となっている。なお、
前記ゲート絶縁膜３はＳi Ｎ（窒化シリコン）で形成さ
れており、その膜厚は約４００ｎｍとされている。ま
た、ｉ型半導体膜４はｉ型ａ−Ｓi （アモルファスシリ
コン）で形成され、ｎ型半導体膜５はｎ型不純物をドー
プしたｎ型ａ−Ｓi で形成されており、ｉ型半導体膜４
の膜厚は約２００ｎｍとされ、ｎ型半導体膜５の膜厚は
約５０ｎｍとされている。

【０００５】この薄膜トランジスタは次のような製法で
製造されている。まず、基板１上にＣr （クロム）、Ｔ
a （タンタル）、Ｔa −Ｍo （モリブデン）合金等から
なるゲート用金属膜をスパッタ法により成膜し、この金
属膜をパターニングしてゲート電極２を形成する。次
に、基板１上に、ゲート絶縁膜（Ｓi Ｎ膜）３とｉ型半
導体膜（ｉ型ａ−Ｓi 膜）４とｎ型半導体膜（ｎ型ａ−
Ｓi 膜）７とをプラズマＣＶＤ法により連続して成膜
し、前記ｎ型半導体膜５とｉ型半導体膜４とをトランジ
スタの素子形状にパターニングする。次に、Ｃr 、Ｔa
、Ｔa −Ｍo 合金等からなるソース，ドレイン用金属
膜をスパッタ法により成膜し、この金属膜をパターニン
グしてソース電極６とドレイン電極７とを形成するとと
もに、前記ｎ型半導体膜５のソース，ドレイン電極６，
７間の部分を除去してこのｎ型半導体膜５をチャンネル
領域において分離し、薄膜トランジスタを完成する。

【０００６】また、図１０は逆スタガー型薄膜トランジ
スタの他の構成例を示す断面図である。この薄膜トラン
ジスタは、ｉ型半導体膜４の上にそのチャンネル領域を
保護するブロッキング絶縁膜８を設け、このブロッキン
グ絶縁膜８の上においてｎ型半導体膜５を分離したもの
で、前記ブロッキング絶縁膜８はＳi Ｎで形成されてお
り、その膜厚は約２００ｎｍとされている。なお、この
薄膜トランジスタは、ｉ型半導体膜４の上にブロッキン
グ絶縁膜８を設けている点を除けば、その他の構成は図
９に示した薄膜トランジスタとほぼ同じであるから、重
複する説明は図に同符号を付して省略する。なお、この
ブロッキング絶縁膜８を有する薄膜トランジスタでは、
ｎ型半導体膜５をチャンネル領域において分離するエッ
チング時にｉ型半導体膜４がダメージを受けることがな
いため、ｉ型半導体膜４の膜厚を５０ｎｍ程度に薄くす
ることができる。

【０００７】この薄膜トランジスタは次のような製法で
製造されている。まず、基板１上に上述した方法でゲー
ト電極２を形成した後、この基板１上に、ゲート絶縁膜
（Ｓi Ｎ膜）３とｉ型半導体膜（ｉ型ａ−Ｓi 膜）４と
ブロッキング絶縁膜（Ｓi Ｎ膜）８とをプラズマＣＶＤ
法により連続して成膜し、前記ブロッキング絶縁膜８を
ｉ型半導体膜４のチャンネル領域を覆う形状にパターニ
ングするとともに、ｉ型半導体膜４をトランジスタの素
子形状にパターニングする。次に、ｎ型半導体膜（ｎ型
ａ−Ｓi 膜）７をプラズマＣＶＤ法により成膜するとと
もに、その上にソース，ドレイン用金属膜をスパッタ法
により成膜して、この金属膜とｎ型半導体膜５とを順次
ソース，ドレイン電極６，７の形状にパターニングし、
薄膜トランジスタを完成する。

【０００８】ところで、上記薄膜トランジスタを構成す
る各膜のうち、プラズマＣＶＤ法によって成膜される膜
（ゲート絶縁膜３とｉ型半導体膜４とｎ型半導体膜５お
よび図１０に示した薄膜トランジスタにおけるブロッキ
ング絶縁膜８）は、従来、次のような基板温度で成膜さ
れている。

【０００９】 ゲート絶縁膜（Ｓi Ｎ膜）；基板温度３００〜３５０℃ ｉ型半導体膜（ｉ型ａ−Ｓi 膜）；基板温度２５０℃ ｎ型半導体膜（ｎ型ａ−Ｓi 膜）；基板温度２５０℃ ブロッキング絶縁膜（Ｓi Ｎ膜）；基板温度２５０℃ そして、図９に示した薄膜トランジスタにおけるゲート
絶縁膜３とｉ型半導体膜４とｎ型半導体膜５との３つの
膜、または図１０に示した薄膜トランジスタにおけるゲ
ート絶縁膜３とｉ型半導体膜４とブロッキング絶縁膜８
との３つの膜は、上述したように連続して成膜されてい
る。

【００１０】

【発明が解決しようとする課題】しかしながら、従来
は、上記３つの膜のうちの第１層の膜であるゲート絶縁
膜を３００〜３５０℃の基板温度で成膜し、第２層の膜
であるｉ型半導体膜と、第３層の膜であるｎ型半導体膜
またはブロッキング絶縁膜とをそれぞれ２５０℃の基板
温度で成膜しているため、第１層〜第３層の３つの膜を
連続して成膜するには、室数の多い成膜装置を用いる必
要がある。

【００１１】図１１は上記第１〜第３の３つの膜をプラ
ズマＣＶＤ法によって連続成膜するのに用いられている
従来の成膜装置の概略図であり、この成膜装置は、基板
が搬入される仕込室１１と、前記基板を上記３つの膜の
うちの第１層膜の成膜温度に加熱するための第１加熱室
１２ａおよび第２加熱室１２ｂと、加熱された基板の上
に前記第１層膜を堆積させるための第１成膜室１３と、
前記第１層膜を成膜した基板を冷却する冷却室１４と、
冷却した基板を第２層膜の成膜温度に再加熱するための
再加熱室１５と、再加熱された基板上に前記第２層膜を
堆積させるための第２成膜室１６と、前記第２層膜の上
に第３層膜を堆積させるための第３成膜室１７と、前記
第１〜第３層の膜が成膜された基板を取出すための取出
室１８とを順次連続させて配置した構成となっている。
なお、各室１１〜１８はいずれも耐圧容器からなる気密
室であり、各室間の隔壁は開閉可能なドアバルブで構成
されている。

【００１２】この成膜装置は、仕込室１１に搬入された
基板を基板搬送機構により順次次室に送りながら基板温
度の調整および成膜を行なうもので、仕込室１１に搬入
された基板は、仕込室１１と第１加熱室１２ａと第２加
熱室１２ｂとを通る過程で第１層膜であるゲート絶縁膜
の成膜温度（３００〜３５０℃の範囲の所定の温度）に
加熱され、第１成膜室１３において前記ゲート絶縁膜を
成膜される。そして、第１層膜を成膜された基板は、冷
却室１４において第２層膜であるｉ型半導体膜の成膜温
度より若干低い温度まで徐冷され、次いで再加熱室１５
において前記ｉ型半導体膜の成膜温度（２５０℃）に再
加熱された後、第２成膜室１６においてｉ型半導体膜を
成膜され、さらに第３成膜室１７において第３層膜であ
るｎ型半導体膜またはブロッキング絶縁膜を成膜され
る。この後、基板は取出室１８に送られ、基板温度が室
温近くになるまで徐冷された後に取出される。図１２は
上記成膜装置の各室１１〜１８における基板温度を示し
ている。

【００１３】すなわち、上記成膜装置は、第１層膜の成
膜室１３と第２層膜の成膜室１６との間に基板温度を第
１層膜の成膜温度から第２層膜の成膜温度に変えるため
の冷却室１４と再加熱室１５とを配置したものであり、
この成膜装置の室数は９室である。

【００１４】そして、上記成膜装置によって第１層〜第
３層の３つの膜を成膜する従来の成膜方法では、基板が
仕込室１１から取出室１８までの９つの室に一定時間
（３つの膜のうち最も膜厚の厚いゲート絶縁膜を成膜す
る第１成膜室１３での基板搬入から成膜終了基板の搬出
までの所要時間に基づいて設定される）ずつ滞留するた
め、基板１枚当りの成膜処理時間（成膜装置における基
板搬入から取出しまで所要時間）が長く、したがって成
膜能率が悪い。

【００１５】しかも、上記従来の成膜方法では、第１層
膜を成膜した基板が、第２層膜の成膜温度より若干低い
温度まで冷却され、次いで前記ｉ型半導体膜の成膜温度
に再加熱されるが、第１層膜であるゲート絶縁膜の成膜
温度（３００〜３５０℃）と、第１層膜であるｉ型半導
体膜の成膜温度（２５０℃）には５０〜１００℃もの差
があるため、基板の冷却および再加熱時に、基板上に成
膜されている第１層膜にクラック等の欠陥が発生するこ
とがある。これは、第１層膜と基板との熱膨張率の差に
よるもので、このように第１層膜に欠陥が発生すると、
この第１層膜の上に成膜される第２層および第３層の膜
にも同様な欠陥が発生してしまう。

【００１６】本発明の目的は、薄膜トランジスタを構成
する各膜のうち、プラズマＣＶＤ法により連続して成膜
される３つの膜を、能率よくしかもクラック等の欠陥を
発生させることなく成膜することができる薄膜トランジ
スタ構成膜の成膜方法を提供するとともに、あわせてそ
の成膜装置を提供することにある。

【００１７】

【課題を解決するための手段】本発明の成膜方法は、絶
縁性基板の上に形成される薄膜トランジスタを構成する
各膜のうち、プラズマＣＶＤ法により成膜される３つの
膜を形成する方法において、前記基板を取付けた基板ホ
ルダを基板ホルダ搬送機構に装着する仕込室に搬入して
不活性ガス雰囲気中でヒータにより基板加熱温度の中間
の温度まで余熱し、さらに、加熱室に搬送して不活性ガ
ス雰囲気中でヒータにより基板加熱温度まで加熱した
上、第１〜第３の層を成膜するための第１〜第３の成膜
室に順次搬入し、各成膜室に配置されたヒータにより基
板加熱温度とほぼ同じ温度に制御しながら連続的に成膜
することを特徴とするものである。

【００１８】なお、プラズマＣＶＤ法により連続して成
膜される３つの膜は、薄膜トランジスタの製法によって
異なるが、例えば図９に示した薄膜トランジスタにおい
てはゲート絶縁膜とｉ型半導体膜とｎ型半導体膜であ
り、図１０に示した薄膜トランジスタにおいてはゲート
絶縁膜とｉ型半導体膜とこのｉ型半導体膜のチャンネル
領域を保護するブロッキング絶縁膜である。

【００１９】また、本発明の成膜装置は、絶縁性基板の
上に形成される薄膜トランジスタを構成する各膜のう
ち、プラズマＣＶＤ法により連続して成膜されるゲート
絶縁膜とｉ型半導体膜とｎ型半導体膜の３つの膜、もし
くはゲート絶縁膜とｉ型半導体膜とこのｉ型半導体膜の
チャネル領域を保護するブロッキング絶縁膜との３つの
膜を成膜する装置において、前記基板が取付けられた基
板ホルダを装着する基板ホルダ搬送機構および前記基板
を不活性ガス雰囲気中で基板加熱温度の中間の温度まで
余熱するためのヒータを備えた仕込室と、前記仕込室で
余熱された前記基板を不活性ガス雰囲気中で基板加熱温
度まで加熱するためのヒータを備えた加熱室と、加熱さ
れた前記基板の上に前記３つの膜のうちの第１層を成膜
させるための第１の成膜室と、前記第１層の膜の上に第
２層の膜を成膜させるための第２の成膜室と、前記第２
層の膜の上に第３層の膜を成膜させるための第３の成膜
室と、前記第１〜第３層の膜が成膜された前記基板を取
出すための取出室とを順次連続させて配置するととも
に、前記加熱室における前記基板の温度を２５０〜３０
０℃の範囲の所定の温度に制御し、前記第１、第２、第
３の成膜室における前記基板の温度をそれぞれ前記所定
の温度とほぼ同じ温度に制御する基板温度制御手段を設
けたことを特徴とするものである。

【００２０】すなわち、本発明の成膜方法は、プラズマ
ＣＶＤ法により連続して成膜する３つの膜を成膜する方
法において、基板を取付けた基板ホルダを基板ホルダ搬
送機構に装着する仕込室に搬入して不活性ガス雰囲気中
でヒータにより基板加熱温度の中間の温度まで余熱し、
さらに、加熱室に搬送して不活性ガス雰囲気中でヒータ
により基板加熱温度まで加熱した上、第１〜第３の層を
成膜するための第１〜第３の成膜室に順次搬入し、各成
膜室に配置されたヒータにより基板加熱温度とほぼ同じ
温度に制御しながら連続的に成膜するので、能率よくし
かも良好な膜質に成膜することができる。

【００２１】そして、この成膜方法では、プラズマＣＶ
Ｄ法により連続して成膜される３つの膜の全てをほぼ同
一の温度で成膜しているため、この３つの膜を成膜する
ための成膜装置は、これらの膜を成膜するための３つの
成膜室を順次連続させて配置した室数の少ないものでよ
く、したがって、基板１枚当りの成膜処理時間（成膜装
置における基板搬入から取出しまで所要時間）を短縮し
て成膜能率を向上させることができるし、また前記３つ
の膜の成膜中は基板温度がほとんど変化しないため、こ
れらの膜にクラック等の欠陥を発生させてしまうことも
ない。

【００２２】また、本発明の成膜装置は、基板が取付け
られた基板ホルダを装着する基板ホルダ搬送機構および
前記基板を不活性ガス雰囲気中で基板加熱温度の中間の
温度まで余熱するためのヒータを備えた仕込室と、前記
仕込室で余熱された前記基板を不活性ガス雰囲気中で基
板加熱温度まで加熱するためのヒータを備えた加熱室
と、加熱された前記基板の上に前記３つの膜のうちの第
１層を成膜させるための第１の成膜室と、前記第１層の
膜の上に第２層の膜を成膜させるための第２の成膜室
と、前記第２層の膜の上に第３層の膜を成膜させるため
の第３の成膜室と、前記第１〜第３層の膜が成膜された
前記基板を取出すための取出室とを順次連続させて配置
したものであるため、第１の成膜室と第２の成膜室との
間に冷却室と再加熱室とを配置している従来の成膜装置
に比べて室数が少なく、したがってその設備費を軽減す
ることができる。

【００２３】

【実施例】以下、本発明の一実施例を図１〜図８を参照
して説明する。

【００２４】まず、薄膜トランジスタを構成する各膜の
うちプラズマＣＶＤ法により連続して成膜される３つの
膜を成膜するための成膜装置について説明する。図１は
前記の成膜装置の構成図である。

【００２５】この成膜装置は、図１に示すように、上記
３つの膜を成膜する基板（ガラス等からなる絶縁性基
板）１が搬入される仕込室２１と、前記基板１を加熱す
るための加熱室２２と、加熱された基板１の上に上記３
つの膜のうちの第１層の膜を堆積させるための第１成膜
室２３と、前記第１層の膜の上に第２層の膜を堆積させ
るための第２成膜室２４と、前記第２層の膜の上に第３
層の膜を堆積させるための第３成膜室２５と、前記第１
〜第３層の膜が成膜された基板１を取出すための取出室
２６とを順次連続させて配置したものである。

【００２６】この各室２１〜２６は、いずれも耐圧容器
からなる気密室であり、仕込室２１の基板搬入口と取出
室２６の基板取出口および各室間の隔壁は、開閉可能な
ドアバルブ２７で構成されている。

【００２７】そして、各室２１〜２６の内部には、それ
ぞれ、基板ホルダ搬送機構２８が設けられている。この
基板ホルダ搬送機構２８は、上記基板１を保持する基板
ホルダ５０を支持してこの基板ホルダ５０を搬送するも
ので、基板ホルダ５０は、仕込室２１の搬送機構２８に
装着され、順次次室の搬送機構２８に受け渡されなが
ら、仕込室２１から取出室２６へと一定時間ごとに間欠
搬送される。

【００２８】上記各室２１〜２６にはそれぞれ、これら
の室内をほぼ真空状態にするための排気ポンプ２９がバ
ルブ３０を介して接続されており、また仕込室２１と取
出室２６および加熱室２２のそれぞれには、窒素ガス等
の不活性ガスを供給するガス供給装置３１がバルブ３２
を介して接続され、第１〜第３の成膜室２３，２４，２
５のそれぞれには、上記第１〜第３層の膜を成膜するた
めのプロセスガスを供給するガス供給装置３３がバルブ
３４を介して接続されている。

【００２９】さらに、上記第１〜第３の成膜室２３，２
４，２５のそれぞれの内部には、プラズマＣＶＤ法によ
る成膜を行なうためのＲＦ放電電極（以下ＲＦ電極とい
う）３５が設けられており、これらＲＦ電極３５は、各
成膜室２３，２４，２５ごとに設けた高周波電源３６に
それぞれ接続されている。

【００３０】図２は上記成膜室２３，２４，２５の具体
的構成を示す断面図である。なお、この実施例では、各
成膜室２３，２４，２５を、縦型両面放電方式の成膜を
行なうものとしている。

【００３１】この成膜室２３，２４，２５は、その天井
部の幅方向中央部に基板ホルダ搬送機構２８を設け、基
板ホルダ５０の搬送位置をはさんでその両側にＲＦ電極
３５を配置したもので、基板ホルダ搬送機構２８は、成
膜室の天井部のその長さ方向に沿わせて設けたレール２
８ａと、このレール２８ａに沿って走行する移動体２８
ｂとからなっており、この移動体２８ｂの下端には、基
板ホルダ５０の上端部を着脱可能に保持して基板ホルダ
５０を垂直に吊下げ支持するホルダ保持部２８ｃが設け
られている。

【００３２】上記基板ホルダ５０は、両面に基板支持プ
レート５１を有し、その間に前記プレート５１の外面に
取付けられた基板１の温度を調整するヒータ５２を設け
たもので、この基板ホルダ５０は、これに取付けた基板
１の成膜面が基板ホルダ搬送方向と平行になるようにし
て基板ホルダ搬送機構２８に支持され、この搬送機構２
８によって搬送されてくる。

【００３３】また、ＲＦ電極３５は、上記基板１よりも
十分大きな面積の金属板からなっており、このＲＦ電極
３５にはそのほぼ全面にわたって多数の通気孔３５ａが
穿設されている。このＲＦ電極３５は、基板ホルダ５０
に取付けられた基板１の成膜面に対して正対するように
垂直に設けられ、その外周部において、成膜室の側壁に
固定した電極支持部材３６に絶縁枠３６ａを介して支持
されている。

【００３４】上記電極支持部材３６とＲＦ電極３５との
間の上記絶縁枠３６ａで囲まれた空間には、図１に示し
たガス供給装置３３から供給されるプロセスガスＰG が
ガス導入管３８を介して導入されるようになっており、
この空間に全体に導入されたプロセスガスＰG は、ＲＦ
電極３５に設けた通気孔３５ａを通って成膜室内に供給
される。なお、図２において、３８は図１に示した排気
ポンプ２９に接続される排気口、３９は基板１上に堆積
させる物質が成膜室の内壁に付着するのを防止する防着
板である。

【００３５】一方、図１において、４０は成膜動作を制
御する制御装置であり、この制御装置４０は、高周波電
力供給制御部４１と、排気制御部４２と、ガス供給制御
部４３と、基板搬送制御部４４と、ドアバルブ制御部４
５と、ヒータ制御部４６とからなっている。

【００３６】高周波電力供給制御部４１は、各成膜室２
３，２４，２５ごとに設けた高周波電源３６に接続され
ており、各成膜室のＲＦ電極３５に対する高周波電力の
供給をそれぞれ制御する。

【００３７】排気制御部４２は、仕込室２１から取出室
２６までの全ての室２１〜２６にそれぞれ設けた排気ポ
ンプ２９およびバルブ３０に接続されており、各室２１
〜２６の排気を制御する。また、ガス供給制御部４３
は、仕込室２１と取出室２６および加熱室２２にそれぞ
れ設けた不活性ガス供給装置３１およびバルブ３２と、
各成膜室２３，２４，２５にそれぞれ設けたプロセスガ
ス供給装置３３およびバルブ３４とに接続されており、
これら各室２１〜２６への不活性ガスまたはプロセスガ
スの供給を制御する。

【００３８】基板搬送制御部４４は、各室２１〜２６に
それぞれ設けた基板ホルダ搬送機構２８に接続されてお
り、これら搬送機構２８による基板ホルダ５０の搬送を
制御する。また、ドアバルブ制御部４５は、仕込室２１
の基板搬入口と取出室２６の基板取出口および各室間の
各ドアバルブ２７にそれぞれ接続されており、これらド
アバルブ２７の開閉を制御する。

【００３９】また、ヒータ制御部４６は、上記基板ホル
ダ５０に設けたヒータ５２に接続されてこのヒータ５２
を制御し、基板ホルダ５０に取付けられて搬送される基
板１の温度を、加熱室２２における基板温度が２５０〜
３００℃の範囲の所定の温度になり、第１〜第３の成膜
室２３，２４，２５における基板温度がをそれぞれ前記
所定の温度とほぼ同じ温度になるように制御する。

【００４０】なお、上記ヒータ５２の制御は、仕込室２
１〜第３成膜室２５の各室において行なわれ、ヒータ制
御部４６とヒータ５２とは、これらの室２１〜２５にそ
れぞれ設けたコネクタ（図示せず）を介して接続され
る。すなわち、ヒータ制御部４６は、前記各室２１〜２
５のコネクタに接続されており、ヒータ５２は、基板ホ
ルダ５０の搬送中はヒータ制御部４６から切離され、基
板ホルダ５０が仕込室２１〜第３成膜室２５の各室の所
定位置にきたときに、前記ターミナルを介してヒータ制
御部４６に接続される。

【００４１】次に、上記成膜装置による３つの膜の成膜
を、図１０に示した薄膜トランジスタの製造におけるゲ
ート絶縁膜（Ｓi Ｎ膜）３とｉ型半導体膜（ｉ型ａ−Ｓ
i 膜）４とブロッキング絶縁膜（Ｓi Ｎ膜）８の成膜を
例にとって説明する。この成膜装置による成膜は、全て
の室２１〜２６内を排気し、各室内をほぼ真空状態に減
圧した状態で開始する。

【００４２】まず、仕込室２１に窒素ガス等の不活性ガ
スを導入して仕込室２１内のガス圧を大気圧程度にし、
この後、仕込室２１の基板搬入口のドアバルブ２７を開
いて上記３つの膜を成膜する基板１を取付けた基板ホル
ダ５０を仕込室２１に搬入し、この基板ホルダ５０を仕
込室２１の基板ホルダ搬送機構２８に装着した後、前記
ドアバルブ２７を閉じる。

【００４３】なお、前記基板１は、上記薄膜トランジス
タのゲート電極２を形成した基板であり、この基板１
は、例えば両面粘着テープ等によって基板ホルダ５０に
取付けられている。

【００４４】次に、仕込室２１の基板ホルダ搬送機構２
８を駆動して基板ホルダ５０を仕込室２１内の所定の位
置まで搬送し、基板ホルダ５０に設けたヒータ５２によ
り、基板１を、加熱室２２における基板加熱温度の中間
値付近の温度まで加熱する。この仕込室２１における基
板１の加熱は、次の加熱室２２での基板加熱に先立って
行なう予熱であり、基板１の加熱は、ガラス等からなる
基板１に熱歪みによる割れを発生させないようにゆっく
りと時間をかけて行なう。

【００４５】次に、仕込室２１内を減圧し、仕込室２１
と加熱室２２との間のドアバルブ２７を開いて仕込室２
１内の基板ホルダ５０を加熱室２２に搬送した後、前記
ドアバルブ２７を閉じる。

【００４６】この基板ホルダ５０の搬送は、仕込室２１
と加熱室２２の基板ホルダ搬送機構２８を駆動して行な
われ、基板ホルダ５０は、仕込室２１の搬送機構２８か
ら加熱室２２の搬送機構２８に受け渡されて、加熱室２
２内の所定の位置まで搬送される。これは、加熱室２２
から第１成膜室２３、第１成膜室２３から第２成膜室２
４、第２成膜室２４から第３成膜室２５、第３成膜室２
５から取出室２６への基板ホルダ５０の搬送においても
同様である。

【００４７】次に、加熱室２２内に不活性ガスを導入
し、上記ヒータ５２により、基板１を、２５０〜３００
℃の範囲の所定の温度になるまで加熱する。この加熱室
２２での基板１の加熱も、基板１に熱歪みによる割れを
発生させないようにゆっくりと行なう。

【００４８】次に、加熱室２２内を減圧し、加熱室２２
と第１成膜室２３との間のドアバルブ２７を開いて加熱
室２２内の基板ホルダ５０を第１成膜室２３内の所定の
位置に搬送した後、前記ドアバルブ２７を閉じる。

【００４９】次に、第１成膜室２３内を一旦１０^-7Torr
程度まで減圧した後、この成膜室２３内に、連続して成
膜する３つの膜のうちの第１層の膜であるゲート絶縁膜
（Ｓi Ｎ膜）を成膜するためのプロセスガス（主反応ガ
スとキャリヤガスとの混合ガス）を導入し、成膜室２３
内の圧力を約０．５Torr程度にする。

【００５０】次に、第１成膜室２３内の圧力が上記の値
（約０．５Torr程度）で安定させた状態で、基板１の温
度を上記加熱室２２において加熱した温度（２５０〜３
００℃の範囲の所定の温度）とほぼ同じ温度に制御しな
がら、第１成膜室２３のＲＦ電極３５に高周波電源３６
から高周波電力を供給してＲＦ放電を開始させる。な
お、成膜室２３内の圧力の調整は、プロセスガスの導入
量と成膜室２３からの排気量とを制御して行ない、基板
温度の制御は、放熱による基板１の温度低下を補なうよ
うにヒータ５２を制御して行なう。

【００５１】上記ＲＦ放電を開始すると、ＲＦ電極３５
と基板ホルダ５０との間に発生するプラズマによってプ
ロセスガスが分解し、化学反応により生成したＳi Ｎが
基板１上に堆積して、上記ゲート絶縁膜となるＳi Ｎ膜
が成膜される。

【００５２】この第１成膜室２３でのＳi Ｎ膜の成膜条
件について説明すると、このＳi Ｎ膜は、基板温度が２
５０〜３００℃の範囲で、ＲＦ放電のパワー密度を６０
〜１００ｍＷ／ｃｍ² の範囲にして成膜する。また、プ
ロセスガスの主反応ガスとしては、モノシランガスまた
はジシランガスとアンモニアガスを用い、キャリヤガス
としては、窒素、水素、ヘリウム、あるいはこれらの混
合ガスを用いる。例えば、主反応ガスとしてＳi Ｈ₄ と
ＮＨ₄ を用い、キャリヤガスとしてＮ₂ を用いる場合
は、これらを、Ｓi Ｈ₄ ：ＮＨ₄ ：Ｎ₂ ＝１：１：１４
〜１：２．７：１２．３の割合で混合して用いるのが望
ましい。

【００５３】このような条件で成膜したＳi Ｎ膜は、シ
リコン原子Ｓi と窒素原子Ｎの数の比で表される組成比
［Ｓi ／Ｎ］の値が０．７５〜０．８５であり、従来の
ＳiＮ膜の成膜温度（基板温度３００〜３５０℃）より
低い基板温度で成膜したものであるが、その膜質は良好
である。

【００５４】すなわち、上記成膜条件の範囲内、例え
ば、 基板温度 ； ２５０℃ 主反応ガス ； Ｓi Ｈ₄ ３０ cc/M ＮＨ₄ ６０ cc/M キャリヤガス ； Ｎ₂ ３９０ cc/M 圧力 ； ０．５ Torr ＲＦ放電周波数 ； １３．５６ Torr 放電パワー密度 ； ８４ｍＷ／ｃｍ² （ここで、放電パワー密度は、供給した高周波電力をＲ
Ｆ電極の面積で割算した値、cc/Mは１分間に０℃１気圧
のガスが流れる量［cc］を表す）の成膜条件で成膜した
Ｓi Ｎ膜は、その成膜温度（基板温度）が２５０℃と低
いが、ＲＦ放電のパワー密度を８４ｍＷ／ｃｍ² と低く
しているため、ピンホール等の欠陥が極めて少なく、絶
縁耐圧が十分高い。このＳi Ｎ膜の組成比［Ｓi ／Ｎ］
の値は約０．８５である。

【００５５】図４は、上記成膜条件で成膜したＳi Ｎ膜
の絶縁耐圧試験を行なった結果のヒストグラムを示し、
図５は、上記成膜条件のうちＲＦ放電のパワー密度だけ
を、従来のＳi Ｎ膜成膜におけるパワー密度（１２０〜
１３０ｍＷ／ｃｍ² ）の範囲内の値（ここでは１２７ｍ
Ｗ／ｃｍ² ）にして成膜したＳi Ｎ膜の絶縁耐圧試験を
行なった結果のヒストグラムを示している。

【００５６】なお、図４および図５のヒストグラムは、
ガラス基板上に直線状の下部電極を多数本互いに平行に
形成し、その上にＳi Ｎ膜を成膜するとともに、このＳ
i Ｎ膜の上に前記下部電極と直交する直線状の上部電極
を多数本互いに平行に形成した被検体を製作して、その
Ｓi Ｎ膜の絶縁耐圧を測定して求めたものでもので、Ｓ
i Ｎ膜の絶縁耐圧は、各下部電極に順次電圧を印加し、
１本の下部電極に電圧を印加するごとに各上部電極に流
れる電流の有無を順次チェックする方法により、下部電
極と上部電極とが交差している電極対向部の全てについ
て測定した。なお、上記被検体のＳi Ｎ膜の膜厚は１０
０ｎｍとした。

【００５７】そして、２５０℃の成膜温度で、放電パワ
ー密度を１２７ｍＷ／ｃｍ² に制御してＳi Ｎ膜を成膜
した被検体について、その電極間に印加する電界強度を
連続的に変化させながら、Ｓi Ｎ膜の絶縁耐圧を測定し
たところ、このＳi Ｎ膜の各印加電界強度での絶縁破壊
発生率（電極対向部の総数に対する絶縁破壊が発生した
電極対向部の数の比率）は図５の通りであった。なお、
ここでは、１×１０^-6Ａ以上の電流が流れた電極対向部
を絶縁破壊を生じた不良部と判定した。

【００５８】この図５の絶縁耐圧ヒストグラムのよう
に、成膜温度を２５０℃とした場合、放電パワー密度を
１２７ｍＷ／ｃｍ^２ に制御して成膜されたＳｉＮ膜
は、３ＭＶ／ｃｍ以下の弱い印加電界強度で発生するＡ
モード不良（ピンホールによる初期不良）が、１ＭＶ／
ｃｍで約５％、２ＭＶ／ｃｍで約２．５％と大きな比率
で発生し、また３ＭＶ／ｃｍより大きな印加電界強度で
発生するＢモード不良（ウィークスポットによる不良）
が、５ＭＶ／ｃｍで約５．２％、６ＭＶ／ｃｍで約１
４．３％とかなり大きな比率で発生した。なお、図５に
は放電パワー密度を１２７ｍＷ／ｃｍ^２ に制御して成
膜したＳｉＮ膜の絶縁耐圧ヒストグラムを示したが、成
膜温度を２５０℃とした場合は、放電パワー密度を１２
０〜１３０ｍＷ／ｃｍ^２ の範囲で変えても、成膜され
たＳｉＮ膜は、図５とほぼ同様な絶縁耐圧を示した。

【００５９】このようにＳi Ｎ膜の絶縁耐圧が悪くなる
のは、１２７ｍＷ／ｃｍ² の高い放電パワー密度でＳi
Ｎ膜を成膜すると、特に成膜初期に、シリコン窒化物が
散在状態で不均一に基板面に堆積し、そのためにＳi Ｎ
膜の成長の度合が不均一になって、ピンホールやウィー
クスポット等の欠陥が多くなるものと推測される。つま
り、１２７ｍＷ／ｃｍ² の高い放電パワー密度でＳi Ｎ
膜を成膜する場合、その成膜温度を従来のように約３５
０℃と高くすれば、ピンホールやウィークスポット等の
欠陥のない緻密な膜質の絶縁耐圧の高いＳi Ｎ膜が得ら
れるが、成膜温度が２５０℃程度では、Ｓi Ｎ膜の膜質
を緻密にすることはできないため、上記欠陥が発生して
絶縁耐圧が低下してしまう。

【００６０】一方、２５０℃の成膜温度で、放電パワー
密度を８４ｍＷ／ｃｍ² に制御してＳi Ｎ膜を成膜した
被検体について、上記と同様にしてＳi Ｎ膜の絶縁耐圧
を測定したところ、このＳi Ｎ膜の各印加電界強度での
絶縁破壊発生率は図４の通りであった。なお、ここで
も、１×１０^-6Ａ以上の電流が流れた電極対向部を絶縁
破壊を生じた不良部と判定した。

【００６１】この図４の絶縁耐圧ヒストグラムのよう
に、成膜温度を２５０℃とした場合でも、放電パワー密
度を８４ｍＷ／ｃｍ^２ に制御して成膜されたＳｉＮ膜
は、３ＭＶ／ｃｍ以下の弱い印加電界強度で発生するＡ
モード不良はほぼ完全に無くなっており、また３ＭＶ／
ｃｍより大きな印加電界強度で発生するＢモード不良
も、５ＭＶ／ｃｍで約０．４％、６ＭＶ／ｃｍで約０．
６％と極めて小さい比率でしか発生しなかった。

【００６２】これは、ＲＦ放電のパワー密度が８４ｍＷ
／ｃｍ² 程度に低くすると、シリコン窒化物の基板面へ
の堆積状態が平均化されて、Ｓi Ｎ膜が均一に成長する
ためであると推測される。そして、このようにＳi Ｎ膜
が均一に成長すれば、ピンホールやウィークスポット等
の欠陥はほとんど発生しなくなるから、その成膜温度が
２５０℃と低く、したがってＳi Ｎ膜の膜質を緻密にす
ることができなくても、このＳi Ｎ膜の絶縁耐圧を十分
高くすることができる。

【００６３】なお、ここでは、ＲＦ放電のパワー密度を
８４ｍＷ／ｃｍ² としたが、この放電パワー密度は、６
０〜１００ｍＷ／ｃｍ² の範囲であればよく、この範囲
の放電パワー密度で成膜されたＳi Ｎ膜は、その成膜温
度を約２５０℃と低くしても、図４の絶縁耐圧ヒストグ
ラムとほぼ同様な絶縁耐圧を示す。

【００６４】図６は、上述した被検体として、基板温
度、圧力、ＲＦ放電周波数および放電パワー密度を上記
成膜条件と同じにし、プロセスガスの流量比だけを変化
させて種々の組成比のＳｉＮ膜を成膜したものを製作
し、これら被検体についてその電極間に高電界を印加し
たときにＳｉＮ膜に発生する欠陥の密度（１ｃｍ^２ 当
りの発生欠陥数）を調べた結果を示しており、ここで
は、ＳｉＮ膜の膜厚を７５ｎｍ、印加電界を３ＭＶ／ｃ
ｍとした場合の欠陥発生率を示している。

【００６５】この図６のように、Ｓi Ｎ膜に高電界を印
加したときに発生する欠陥の密度は、Ｓi Ｎ膜の組成比
［Ｓi ／Ｎ］によって異なるが、プロセスガスの流量比
をＳi Ｈ₄ ：ＮＨ₄ ：Ｎ₂ ＝１：１：１４（ガス流量；
Ｓi Ｈ₄ ３０ cc/M 、ＮＨ₄３０ cc/M 、Ｎ₂ ４２０ cc
/M ）に制御して成膜した組成比がＳi ／Ｎ＝０．８５
のＳi Ｎ膜も、ガス流量比をＳi Ｈ₄ ：ＮＨ₄ ：Ｎ₂ ＝
１：２．７：１２．３（ガス流量；Ｓi Ｈ₄ ３０ cc/M
、ＮＨ₄ ８０ cc/M 、Ｎ₂ ３７０ cc/M ）に制御して
成膜した組成比がＳi ／Ｎ＞０．７５のＳi Ｎ膜も、そ
の欠陥密度は５０個／１ｃｍ² とかなり小さい。また、
組成比が０．７５より大きく０．８５以下の範囲のＳi
Ｎ膜は、例えばガス流量比をＳi Ｈ₄ ：ＮＨ₄ ：Ｎ₂ ＝
１：２：１３（ガス流量；Ｓi Ｈ₄ ３０ cc/M 、ＮＨ₄
６０ cc/M 、Ｎ₂ ３９０ cc/M ）に制御して成膜した組
成比がＳi ／Ｎ＝０．８３のＳi Ｎ膜の場合で欠陥密度
が３０個／１ｃｍ² 以下というように、さらに欠陥密度
が小さくなっている。

【００６６】このように、絶縁耐圧の高いＳi Ｎ膜を得
るには、その組成比［Ｓi ／Ｎ］が窒化シリコンの化学
式Ｓi ₃ Ｎ₄ から化学量論的に算出されるシリコン原子
Ｓiと窒素原子Ｎとの数の比（３：４）より大きいこ
と、すなわち、シリコン原子Ｓi の数と窒素原子Ｎの数
との比が化学的に最も安定な状態の比率である０．７５
より大きい値であることが望ましい。好ましくはその組
成比が０．７５より大きく０．８５以下である。

【００６７】上記第１成膜室２３における成膜時間（Ｒ
Ｆ放電時間）は、この第１成膜室２３で成膜するゲート
絶縁膜（Ｓi Ｎ膜）の成膜厚さに応じて設定しておき、
基板１上に所定の膜厚（例えば４００ｎｍ）のゲート絶
縁膜が成膜されたときに、ＲＦ電極３５への電力供給を
断ってゲート絶縁膜の成膜を終了する。

【００６８】そして、ゲート絶縁膜の成膜を終了した後
は、第１成膜室２３内を減圧し、第１成膜室２３と第２
成膜室２４との間のドアバルブ２７を開いて第１成膜室
２３内の基板ホルダ５０を第２成膜室２４内の所定の位
置に搬送した後、前記ドアバルブ２７を閉じる。

【００６９】次に、第２成膜室２４内を一旦減圧した
後、この成膜室２４内に、上記ゲート絶縁膜の上に成膜
する第２層の膜であるｉ型半導体膜（ｉ型ａ−Ｓi 膜）
を成膜するためのプロセスガスを導入する。

【００７０】次に、第２成膜室２４内の圧力が所定の値
（例えば約０．５Torr程度）で安定させた状態で、基板
１の温度を、第１成膜室２３におけるゲート絶縁膜の成
膜温度とほぼ同じ温度（加熱室２２において加熱した温
度とほぼ同じ温度）に制御しながら、第２成膜室２４の
ＲＦ電極３５に高周波電源３６から高周波電力を供給し
てＲＦ電極３５と基板ホルダ５０との間にプラズマを発
生させ、上記ゲート絶縁膜の上に、ｉ型半導体膜となる
ｉ型ａ−Ｓi 膜を堆積させる。このｉ型ａ−Ｓi 膜は、
基板温度が２５０〜３００℃の範囲で、ＲＦ放電のパワ
ー密度を４０〜５０ｍＷ／ｃｍ² の範囲にして成膜す
る。また、プロセスガスは、主反応ガスとしてモノシラ
ンガスを用い、キャリヤガスとして水素ガスを用いる。

【００７１】この第２成膜室２４における成膜時間も、
ｉ型半導体膜（ｉ型ａ−Ｓi 膜）の成膜厚さに応じて設
定しておき、所定の膜厚（例えば５０ｎｍ）のｉ型半導
体膜が成膜されたときに、ＲＦ電極３５への高周波電力
の供給を断ってｉ型半導体膜の成膜を終了する。

【００７２】また、ｉ型半導体膜の成膜を終了した後
は、第２成膜室２４内を減圧し、第２成膜室２４と第３
成膜室２５との間のドアバルブ２７を開いて第２成膜室
２４内の基板ホルダ５０を第３成膜室２５内の所定の位
置に搬送した後、前記ドアバルブ２７を閉じる。

【００７３】次に、第３成膜室２５内を一旦減圧した
後、この成膜室２５内に、上記ｉ型半導体膜の上に成膜
する第３層の膜であるブロッキング絶縁膜（Ｓi Ｎ膜）
を成膜するためのプロセスガスを導入する。

【００７４】次に、第３成膜室２５内の圧力が所定の値
（例えば約０．５Torr程度）で安定させた状態で、基板
１の温度を、第１成膜室２３および第２成膜室２４にお
けるゲート絶縁膜およびｉ型半導体膜の成膜温度とほぼ
同じ温度（加熱室２２において加熱した温度とほぼ同じ
温度）に制御しながら、第３成膜室２５のＲＦ電極３５
に高周波電源３６から高周波電力を供給してＲＦ電極３
５と基板ホルダ５０との間にプラズマを発生させ、上記
ｉ型半導体膜の上に、ブロッキング絶縁膜となるＳi Ｎ
膜を堆積させる。

【００７５】このＳi Ｎ膜は、上述した第１成膜室２３
でのゲート絶縁膜（Ｓi Ｎ膜）の成膜に用いたプロセス
ガスと同じ成分のプロセスガスを用い、前記ゲート絶縁
膜の成膜と同様に、基板温度が２５０〜３００℃の範囲
で、ＲＦ放電のパワー密度を６０〜１００ｍＷ／ｃｍ²
の範囲にして成膜する。

【００７６】この第３成膜室２５における成膜時間も、
ブロッキング絶縁膜（Ｓi Ｎ膜）の成膜厚さに応じて設
定しておき、所定の膜厚（例えば２００ｎｍ）のｉ型半
導体膜が成膜されたときに、ＲＦ電極３５への高周波電
力の供給を断ってｉ型半導体膜の成膜を終了する。

【００７７】また、ブロッキング絶縁膜の成膜を終了し
た後は、第３成膜室２５内を減圧し、第３成膜室２５と
取出室２６との間のドアバルブ２７を開いて第３成膜室
２５内の基板ホルダ５０を取出室２６内に搬送し、前記
ドアバルブ２７を閉じる。

【００７８】この後は、取出室２６の内に窒素ガス等の
不活性ガスを導入しながら基板１を室温近くまで徐冷
し、取出室２６の基板取出口のドアバルブ２７を開いて
基板ホルダ５０ごと基板１を取出す。この取出室２６に
おける基板１の冷却は、上述した仕込室２１および加熱
室２２での基板１の加熱と同様に、基板１に熱歪みによ
る割れを発生させないようにゆっくりと時間をかけて行
なう。

【００７９】なお、上記成膜装置による成膜は、基板ホ
ルダ６０を各室２１〜２６に一定時間ごとに間欠搬送し
ながら、仕込室２１から加熱室２２に基板ホルダ６０を
搬送する度に次の基板ホルダ６０を仕込室２１に搬入し
て、これら基板ホルダ６０に取付けた基板１に順次成膜
して行く方法で行なう。また、基板ホルダ６０の各室２
１〜２６における滞留時間は、３つの膜のうち最も膜厚
の厚いゲート絶縁膜を成膜する第１成膜室２３での基板
搬入から成膜終了基板の搬出までの所要時間に基づいて
設定する。

【００８０】また、上記のようにしてゲート絶縁膜とｉ
型半導体膜とブロッキング絶縁膜とを成膜した基板１
は、取出室２６から基板ホルダ５０を取出した後にこの
基板ホルダ５０から取外される。そして図１０に示した
薄膜トランジスタは、上記ブロッキング絶縁膜８とｉ型
半導体膜４とを順次パターニングした後、ｎ型半導体膜
５をプラズマＣＶＤ法により成膜するとともに、その上
にソース，ドレイン電極用金属膜をスパッタ法により成
膜し、この金属膜とｎ型半導体膜とをソース６とドレイ
ン電極７の形状にパターニングして製造する。

【００８１】上述したように、本発明の成膜方法は、プ
ラズマＣＶＤ法により連続して成膜する３つの膜を、い
ずれも２５０〜３００℃の範囲のほぼ同一の温度で成膜
するものであり、前記３つの膜、つまりゲート絶縁膜
（Ｓi Ｎ膜）と、ｉ型半導体膜（ｉ型ａ−Ｓi 膜）と、
ブロッキング絶縁膜（Ｓi Ｎ膜）は、２５０〜３００℃
の基板温度でも良好な膜質に成膜することができる。

【００８２】すなわち、例えば上記３つの膜をいずれも
２５０℃の基板温度で成膜する場合は、ゲート絶縁膜と
なるＳi Ｎ膜と、ブロッキング絶縁膜となるＳi Ｎ膜と
を、上述したようにＲＦ放電のパワー密度を６０〜１０
０ｍＷ／ｃｍ² にして成膜すればよく、このような成膜
条件でＳi Ｎ膜を成膜すれば、その成膜温度（基板温
度）が２５０℃と低くても、絶縁耐圧が高くかつ高電界
を印加したときに発生する欠陥の密度も小さい良好な膜
質のＳi Ｎ膜が得られる。ｉ型半導体膜となるｉ型ａ−
Ｓi 膜は、上述したようにＲＦ放電のパワー密度を４０
〜５０ｍＷ／ｃｍ² にして成膜すればよく、このような
成膜条件でｉ型ａ−Ｓi 膜を成膜すれば、良好な半導体
特性をもつｉ型ａ−Ｓi 膜が得られる。

【００８３】これは、基板温度を２５０〜３００℃の範
囲のいずれの温度にした場合も同様であり、したがっ
て、上記成膜方法でゲート絶縁膜とｉ型半導体膜とブロ
ッキング絶縁膜とを成膜して薄膜トランジスタを製造す
れば、絶縁不良の発生率が極めて小さく、かつＶ−Ｉ
（電圧−電流）特性も良好な薄膜トランジスタを得るこ
とができるし、またゲート絶縁膜の絶縁耐圧が高いため
にこのゲート絶縁膜の膜厚を薄くできるから、薄膜トラ
ンジスタのオン電流（ＩON）も大きくとることができ
る。

【００８４】図７は上記成膜方法でゲート絶縁膜とｉ型
半導体膜とブロッキング絶縁膜とを成膜して製造した薄
膜トランジスタのＶ−Ｉ特性図であり、ここでは、前記
３つの膜を２５０℃の基板温度で成膜した場合のＶ−Ｉ
特性と、前記３つの膜を３００℃の基板温度で成膜した
場合のＶ−Ｉ特性とを示している。この図７のように、
上記成膜方法でゲート絶縁膜とｉ型半導体膜とブロッキ
ング絶縁膜とを成膜して製造した薄膜トランジスタのＶ
−Ｉ特性は、前記３つの膜の成膜温度を２５０℃とした
場合も、また３００℃とした場合も、ほとんど変わらな
い特性を示す。

【００８５】また、図８はｉ型半導体膜の成膜温度（基
板温度）に対する薄膜トランジスタのオン電流（ＩON）
の依存性を示しており、この図８のように、ｉ型半導体
膜を２５０〜３００℃の範囲の成膜温度で成膜した薄膜
トランジスタは、十分大きなオン電流（ＩON）をもつ。

【００８６】そして、上記成膜方法では、プラズマＣＶ
Ｄ法により連続して成膜される３つの膜の全てをほぼ同
一の温度で成膜しているため、この３つの膜を成膜する
ための成膜装置は、図１に示したように、これら３つの
膜を成膜するための３つの成膜室２３，２４，２５を順
次連続させて配置した室数の少ないものでよく、したが
って、基板１枚当りの成膜処理時間（成膜装置における
基板搬入から取出しまで所要時間）を短縮して成膜能率
を向上させることができる。

【００８７】なお、上記成膜方法では、ゲート絶縁膜と
なるＳi Ｎ膜と、ブロッキング絶縁膜となるＳi Ｎ膜と
を、ＲＦ放電のパワー密度を６０〜１００ｍＷ／ｃｍ²
と低くして成膜しているため、ＲＦ放電のパワー密度を
１２０〜１３０ｍＷ／ｃｍ²にしている従来のＳi Ｎ膜
成膜に比べてある程度Ｓi Ｎ膜の成膜に時間がかかる
が、この成膜時間の増加分は、例えば４００ｎｍの膜厚
のＳi Ｎ膜を成膜する場合で数分程度である。そして、
Ｓi Ｎ膜の成膜室２３，２６おける基板１の滞留時間、
つまり基板搬入から成膜終了基板の搬出までに要する時
間の大部分は、成膜室内の減圧およびガス導入に費やさ
れる時間であり、これに比べれば前記成膜時間の増加分
はほとんど問題とならない時間である。

【００８８】また、上記成膜方法によれば、前記３つの
膜の成膜中は基板温度がほとんど変化しないため、これ
らの膜にクラック等の欠陥を発生させてしまうこともな
いから、前記３つの膜を全て良好な膜質に成膜すること
ができる。

【００８９】すなわち、図３は上記成膜装置の各室２１
〜２６における基板温度を示しており、上記成膜方法で
は、第１成膜室２３〜第３成膜室２５の３つの成膜室を
通る間は基板温度がほとんど変化しないため、基板とそ
の上に成膜した各膜との熱膨張率に差があっても、これ
らの膜にクラック等の欠陥が発生してしまうことはな
い。

【００９０】また、上記成膜装置は、プラズマＣＶＤ法
により連続して成膜される３つの膜のうちの第１層の膜
を堆積させるための第１成膜室２３と、前記第１層の膜
の上に第２層の膜を堆積させるための第２成膜室２４
と、前記第２層の膜の上に第３層の膜を堆積させるため
の第３成膜室２５とを順次連続させて配置したものであ
るため、第１の成膜室と第２の成膜室との間に冷却室と
再加熱室とを配置している従来の成膜装置に比べて室数
が少なく、したがってその設備費を軽減することができ
る。

【００９１】なお、上記実施例の成膜装置では、仕込室
２１と第１成膜室２３との間に配置する加熱室２２の数
を１つとしているが、仕込室２１と第１成膜室２３との
間に複数の加熱室２２を設けて、仕込室２１と複数の加
熱室とにおいて基板１を順次加熱するようにしてもよ
い。

【００９２】また、上記実施例では、図１０に示した薄
膜トランジスタの製造におけるゲート絶縁膜３とｉ型半
導体膜４とブロッキング絶縁膜８の成膜について説明し
たが、上記成膜方法及び成膜装置は、図９に示した薄膜
トランジスタの製造におけるゲート絶縁膜３とｉ型半導
体膜４とｎ型半導体膜５の成膜にも適用できるもので、
その場合は、第３成膜室２５においてｎ型半導体膜５と
なるｎ型ａ−Ｓi 膜を成膜するとともに、ゲート絶縁膜
３とｉ型半導体膜４とｎ型半導体膜５とを２５０〜３０
０℃の範囲のほぼ同一の温度で成膜すればよい。

【００９３】

【発明の効果】本発明の成膜方法によれば、プラズマＣ
ＶＤ法により連続して成膜する３つの膜を成膜する方法
において、基板を取付けた基板ホルダを基板ホルダ搬送
機構に装着する仕込室に搬入して不活性ガス雰囲気中で
ヒータにより基板加熱温度の中間の温度まで余熱し、さ
らに、加熱室に搬送して不活性ガス雰囲気中でヒータに
より基板加熱温度まで加熱した上、第１〜第３の層を成
膜するための第１〜第３の成膜室に順次搬入し、各成膜
室に配置されたヒータにより基板加熱温度とほぼ同じ温
度に制御しながら連続的に成膜するので、能率よくしか
もクラック等の欠陥を発生させることなく良好な膜質に
成膜することができる。

【００９４】また、本発明の成膜装置は、基板が取付け
られた基板ホルダを装着する基板ホルダ搬送機構および
前記基板を不活性ガス雰囲気中で基板加熱温度の中間の
温度まで余熱するためのヒータを備えた仕込室と、前記
仕込室で余熱された前記基板を不活性ガス雰囲気中で基
板加熱温度まで加熱するためのヒータを備えた加熱室
と、加熱された前記基板の上に前記３つの膜のうちの第
１層を成膜させるための第１の成膜室と、前記第１層の
膜の上に第２層の膜を成膜させるための第２の成膜室
と、前記第２層の膜の上に第３層の膜を成膜させるため
の第３の成膜室と、前記第１〜第３層の膜が成膜された
前記基板を取出すための取出室とを順次連続させて配置
したものであるため、第１の成膜室と第２の成膜室との
間に冷却室と再加熱室とを配置している従来の成膜装置
に比べて室数が少なく、したがってその設備費を軽減す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す成膜装置の構成図。

【図２】上記成膜装置における成膜室の具体的構成を示
す断面図。

【図３】上記成膜装置の各室における基板温度を示す
図。

【図４】本発明の一実施例の成膜条件で成膜したＳi Ｎ
膜の絶縁耐圧ヒストグラムを示す図。

【図５】上記成膜条件のうちＲＦ放電のパワー密度を変
えて成膜したＳi Ｎ膜の絶縁耐圧ヒストグラムを示す
図。

【図６】Ｓi Ｎ膜の組成比と高電界印加時に発生する欠
陥の密度との関係を示す図。

【図７】本発明の成膜方法でゲート絶縁膜とｉ型半導体
膜とブロッキング絶縁膜とを成膜して製造した薄膜トラ
ンジスタのＶ−Ｉ特性図。

【図８】ｉ型半導体膜の成膜温度に対する薄膜トランジ
スタのオン電流（ＩON）の依存性を示す図。

【図９】薄膜トランジスタの一つの構成例を示す断面
図。

【図１０】薄膜トランジスタの他の構成例を示す断面
図。

【図１１】従来の成膜装置の概略図。

【図１２】従来の成膜装置の各室における基板温度を示
す図。

【符号の説明】

１…基板、２１…仕込室、２２…加熱室、２３…第１成
膜室、２４…第２成膜室、２５…第３成膜室、２６…取
出室、５０…基板ホルダ、５２…ヒータ、４６…ヒータ
制御部。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−120737（ＪＰ，Ａ) 実開 平４−18658（ＪＰ，Ｕ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】絶縁性基板の上に形成される薄膜トランジ
   スタを構成する各膜のうち、プラズマＣＶＤ法により成
   膜される３つの膜を形成する方法において、前記基板を取付けた基板ホルダを基板ホルダ搬送機構に
   装着する仕込室に搬入して不活性ガス雰囲気中でヒータ
   により基板加熱温度の中間の温度まで余熱し、さらに、
   加熱室に搬送して不活性ガス雰囲気中でヒータにより基
   板加熱温度まで加熱した上、第１〜第３の層を成膜する
   ための第１〜第３の成膜室に順次搬入し、各成膜室に配
   置されたヒータにより基板加熱温度とほぼ同じ温度に制
   御しながら連続的に成膜する ことを特徴とする薄膜トラ
   ンジスタ構成膜の成膜方法。
2. 【請求項２】前記基板加熱温度は２５０〜３００℃の範
   囲であり、前記３つの膜はゲート絶縁膜とｉ型半導体膜
   とｎ型半導体膜であることを特徴とする請求項１に記載
   の薄膜トランジスタ構成膜の成膜方法。
3. 【請求項３】前記基板加熱温度は２５０〜３００℃の範
   囲であり、前記３つの膜はゲート絶縁膜とｉ型半導体膜
   とこのｉ型半導体膜のチャンネル領域を保護するブロッ
   キング絶縁膜であることを特徴とする請求項１に記載の
   薄膜トランジスタ構成膜の成膜方法。
4. 【請求項４】絶縁性基板の上に形成される薄膜トランジ
   スタを構成する各膜のうち、プラズマＣＶＤ法により連
   続して成膜されるゲート絶縁膜とｉ型半導体膜とｎ型半
   導体膜の３つの膜、もしくはゲート絶縁膜とｉ型半導体
   膜とこのｉ型半導体膜のチャネル領域を保護するブロッ
   キング絶縁膜との３つの膜を成膜する装置において、前記基板が取付けられた基板ホルダを装着する基板ホル
   ダ搬送機構および前記基板を不活性ガス雰囲気中で基板
   加熱温度の中間の温度まで余熱するためのヒータを備え
   た 仕込室と、前記仕込室で余熱された前記基板を不活性
   ガス雰囲気中で基板加熱温度まで加熱するためのヒータ
   を備えた加熱室と、加熱された前記基板の上に前記３つ
   の膜のうちの第１層を成膜させるための第１の成膜室
   と、前記第１層の膜の上に第２層の膜を成膜させるため
   の第２の成膜室と、前記第２層の膜の上に第３層の膜を
   成膜させるための第３の成膜室と、前記第１〜第３層の
   膜が成膜された前記基板を取出すための取出室とを順次
   連続させて配置するとともに、前記加熱室における前記
   基板の温度を２５０〜３００℃の範囲の所定の温度に制
   御し、前記第１、第２、第３の成膜室における前記基板
   の温度をそれぞれ前記所定の温度とほぼ同じ温度に制御
   する基板温度制御手段を設けたことを特徴とする薄膜ト
   ランジスタ構成膜の成膜装置。