JPH046820A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH046820A JPH046820A JP2107377A JP10737790A JPH046820A JP H046820 A JPH046820 A JP H046820A JP 2107377 A JP2107377 A JP 2107377A JP 10737790 A JP10737790 A JP 10737790A JP H046820 A JPH046820 A JP H046820A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- thin film
- semiconductor layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 239000010408 film Substances 0.000 claims abstract description 163
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 77
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 77
- 238000009413 insulation Methods 0.000 abstract description 17
- 238000005121 nitriding Methods 0.000 abstract 6
- 239000000843 powder Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 29
- 125000004433 nitrogen atom Chemical group N* 0.000 description 13
- 230000007547 defect Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタに関するものである。
薄膜トランジスタは、ゲート電極とゲート絶縁膜と半導
体層とソース電極およびドレイン電極とを積層したもの
であり、この薄膜トランジスタには、スタガー型、逆ス
タガー型、コプラナー型、逆スタガ−型のものがある。
体層とソース電極およびドレイン電極とを積層したもの
であり、この薄膜トランジスタには、スタガー型、逆ス
タガー型、コプラナー型、逆スタガ−型のものがある。
第４図は従来の薄膜トランジスタを示している。
なお、この薄膜トランジスタは逆スタガー型のものであ
る。
る。
この薄膜トランジスタは、ガラスからなる絶縁性基板１
の上にゲート電極２を形成し、その上にゲート絶縁膜３
を形成するとともに、このゲート絶縁膜３の上に前記ゲ
ート電極２に対向させてアモルファス・シリコンまたは
ポリ・シリコンからなる半導体層４を積層し、この半導
体層４の両側部の上に、ｎ型不純物をドープしたアモル
ファス・シリコンまたはポリ・シリコンからなるオーミ
ツクコンタクト層５を介してソース電極６およびドレイ
ン電極７を形成した構造となっている。
の上にゲート電極２を形成し、その上にゲート絶縁膜３
を形成するとともに、このゲート絶縁膜３の上に前記ゲ
ート電極２に対向させてアモルファス・シリコンまたは
ポリ・シリコンからなる半導体層４を積層し、この半導
体層４の両側部の上に、ｎ型不純物をドープしたアモル
ファス・シリコンまたはポリ・シリコンからなるオーミ
ツクコンタクト層５を介してソース電極６およびドレイ
ン電極７を形成した構造となっている。
ところで、主にスイッチング素子として使用される薄膜
トランジスタは、そのｖｃ−ｒｏ特性にヒステリシス性
のないものが望まれており、そのため、従来の薄膜トラ
ンジスタでは、そのゲート絶縁膜を、シリコン原子Ｓ１
と窒素原子Ｎとの組成比Ｓｆ／Ｎが化学量論比（Ｓ１／
Ｎ−０，７５）より僅かに窒素原子Ｎの量が多いシリコ
ン窒化膜で形成している。なお、このシリコン窒化膜は
、一般にプラズマＣＶＤ装置によって成膜されており、
前記組成比のシリコン窒化膜は、ＲＦ放電のパワー密度
を１２０〜１３０ｍＷ／ｃｍ２程度に制御することで形
成することができる。
トランジスタは、そのｖｃ−ｒｏ特性にヒステリシス性
のないものが望まれており、そのため、従来の薄膜トラ
ンジスタでは、そのゲート絶縁膜を、シリコン原子Ｓ１
と窒素原子Ｎとの組成比Ｓｆ／Ｎが化学量論比（Ｓ１／
Ｎ−０，７５）より僅かに窒素原子Ｎの量が多いシリコ
ン窒化膜で形成している。なお、このシリコン窒化膜は
、一般にプラズマＣＶＤ装置によって成膜されており、
前記組成比のシリコン窒化膜は、ＲＦ放電のパワー密度
を１２０〜１３０ｍＷ／ｃｍ２程度に制御することで形
成することができる。
しかしながら、前記従来の薄膜トランジスタは、そのゲ
ート電極２とソース、ドレイン電極６．７との間に絶縁
不良を発生するという問題をもっており、したがってこ
の絶縁不良をなくすには、ゲート絶縁膜３を厚く形成す
る必要があった。
ート電極２とソース、ドレイン電極６．７との間に絶縁
不良を発生するという問題をもっており、したがってこ
の絶縁不良をなくすには、ゲート絶縁膜３を厚く形成す
る必要があった。
これは、組成比Ｓｉ／Ｎが化学量論比のシリコン窒化膜
は絶縁破壊耐圧が十分でなく、さらに化学量論比より窒
素原子量が多くなると、絶縁破壊耐圧が悪くなって行く
ためである。
は絶縁破壊耐圧が十分でなく、さらに化学量論比より窒
素原子量が多くなると、絶縁破壊耐圧が悪くなって行く
ためである。
すなわち、第５図は化学量論比より窒素原子量の多いシ
リコン窒化膜の絶縁破壊耐圧ヒストグラムを示している
。
リコン窒化膜の絶縁破壊耐圧ヒストグラムを示している
。
この絶縁破壊耐圧ヒストグラムは、第６図および第７図
に示すような、ガラス基板８面にストライブ状の下部電
極すを多数本互いに平行に形成し、その上にシリコン窒
化膜Ｃを成膜して、このシリコン窒化膜Ｃの上に前記下
部電極すと直交するストライブ状の上部電極ｄを多数本
互いに平行に形成した被検体を用いてシリコン窒化膜の
絶縁破壊耐圧を測定して求めたもので、シリコン窒化膜
Ｃの絶縁破壊耐圧は、各下部電極すに順次電圧を印加し
、１本の下部電極すに電圧を印加するごとに各上部電極
ｄに流れる電流の有無を順次チエツクする方法により、
下部電極すと上部電極ｄとが交差している電極対向部の
全てについて測定した。
に示すような、ガラス基板８面にストライブ状の下部電
極すを多数本互いに平行に形成し、その上にシリコン窒
化膜Ｃを成膜して、このシリコン窒化膜Ｃの上に前記下
部電極すと直交するストライブ状の上部電極ｄを多数本
互いに平行に形成した被検体を用いてシリコン窒化膜の
絶縁破壊耐圧を測定して求めたもので、シリコン窒化膜
Ｃの絶縁破壊耐圧は、各下部電極すに順次電圧を印加し
、１本の下部電極すに電圧を印加するごとに各上部電極
ｄに流れる電流の有無を順次チエツクする方法により、
下部電極すと上部電極ｄとが交差している電極対向部の
全てについて測定した。
なお、前記被検体としては、電極対向部の総数が６９１
，２００．全ての電極対向部の総面積が２．０７ｃｍ２
で、かつシリコン窒化膜Ｃを、基 板 温 度
； ２５０℃プロセスガス； ＳｉＨ４：３０ＣＣ
ＭＮＨ３６０ＣＣＭ Ｎ ２ Ｂ ９０ ＣＣＭ 圧 力 ； ０． ５ＴｏｒｒＲＦ
放電周波数； １３．５６ＭＨｚ放電パワー密度；
１２７ｍＷ／ｃｍ２の成膜条件でプラズマＣＶＤ装置
により１０００人の膜厚に成膜したものを使用した。こ
のシリコン窒化膜Ｃの組成比は、Ｓｌ ／Ｎ−０，６９
である。
，２００．全ての電極対向部の総面積が２．０７ｃｍ２
で、かつシリコン窒化膜Ｃを、基 板 温 度
； ２５０℃プロセスガス； ＳｉＨ４：３０ＣＣ
ＭＮＨ３６０ＣＣＭ Ｎ ２ Ｂ ９０ ＣＣＭ 圧 力 ； ０． ５ＴｏｒｒＲＦ
放電周波数； １３．５６ＭＨｚ放電パワー密度；
１２７ｍＷ／ｃｍ２の成膜条件でプラズマＣＶＤ装置
により１０００人の膜厚に成膜したものを使用した。こ
のシリコン窒化膜Ｃの組成比は、Ｓｌ ／Ｎ−０，６９
である。
そして、前記被検体について、電極す、ｄ間に印加する
電界強度を連続的に変化させながら、前記シリコン窒化
膜Ｃの絶縁破壊耐圧を測定したところ、このシリコン窒
化膜Ｃの各印加電界強度での絶縁破壊発生率（電極対向
部の総数に対する絶縁破壊が発生した電極対向部の数の
比率）は、第５図の通りであった。なお、ここでは、Ｉ
Ｘ １０−６Ａ以上の電流が流れた電極対向部を絶縁
破壊を生じた不良部と判定した。
電界強度を連続的に変化させながら、前記シリコン窒化
膜Ｃの絶縁破壊耐圧を測定したところ、このシリコン窒
化膜Ｃの各印加電界強度での絶縁破壊発生率（電極対向
部の総数に対する絶縁破壊が発生した電極対向部の数の
比率）は、第５図の通りであった。なお、ここでは、Ｉ
Ｘ １０−６Ａ以上の電流が流れた電極対向部を絶縁
破壊を生じた不良部と判定した。
この第５図の絶縁破壊耐圧ヒストグラムのように、化学
量論比より窒素原子量の多いシリコン窒化膜は、３ Ｍ
Ｖ ／ ｃ ｍ ２以下の弱い印加電界強度で発生す
るＡモード不良（ピンホールによる初期不良）が、Ｉ
Ｍ Ｖ ／ ｃ ｍ ２で約５％、２ＭＶ／ｃｍ２で約
２，５％と大きな比率で発生し、また３ Ｍ Ｖ ／
ｃ ｍ ２より大きな印加電界強度で発生するＢモード
不良（ウィークスポットによる不良）が、５ＭＶ／ｃ
ｍ２て約５．２％、６ＭＶ／ｃｍ２で約１４．３％、７
Ｍ Ｖ ／ ｃ ｍ ２で約２．６％とかなり大きな
比率で発生した。なお、第５図にはＲＦ放電のパワー密
度を１２７ｍＷ／ｃｍ２に制御して成膜したシリコン窒
化膜の絶縁破壊耐圧ヒストグラムを示したが、放電パワ
ー密度を１２０〜１３０ｍＷ／ｃｍ２程度に制御する従
来の成膜方法で成膜されたシリコン窒化膜は、いずれも
第５図とほぼ同様な絶縁破壊耐圧を示す。
量論比より窒素原子量の多いシリコン窒化膜は、３ Ｍ
Ｖ ／ ｃ ｍ ２以下の弱い印加電界強度で発生す
るＡモード不良（ピンホールによる初期不良）が、Ｉ
Ｍ Ｖ ／ ｃ ｍ ２で約５％、２ＭＶ／ｃｍ２で約
２，５％と大きな比率で発生し、また３ Ｍ Ｖ ／
ｃ ｍ ２より大きな印加電界強度で発生するＢモード
不良（ウィークスポットによる不良）が、５ＭＶ／ｃ
ｍ２て約５．２％、６ＭＶ／ｃｍ２で約１４．３％、７
Ｍ Ｖ ／ ｃ ｍ ２で約２．６％とかなり大きな
比率で発生した。なお、第５図にはＲＦ放電のパワー密
度を１２７ｍＷ／ｃｍ２に制御して成膜したシリコン窒
化膜の絶縁破壊耐圧ヒストグラムを示したが、放電パワ
ー密度を１２０〜１３０ｍＷ／ｃｍ２程度に制御する従
来の成膜方法で成膜されたシリコン窒化膜は、いずれも
第５図とほぼ同様な絶縁破壊耐圧を示す。
このように、化学量論比より窒素原子量の多いシリコン
窒化膜は、絶縁破壊耐圧が悪い。
窒化膜は、絶縁破壊耐圧が悪い。
このため、このシリコン窒化膜をゲート絶縁膜とする従
来の薄膜トランジスタでは、ゲート絶縁膜（シリコン窒
化膜）を３０００〜４０００人に厚く形成してゲート電
極とソース、ドレイン電極との間の絶縁不良の発生を防
いでいるが、このようにゲート絶縁膜の膜厚を厚くした
のでは、ゲート電極に印加した電圧がゲート絶縁膜で大
きく電圧降下してしまうため、半導体層に十分な電界を
かけることができなくなって、オン電流が小さくなる。
来の薄膜トランジスタでは、ゲート絶縁膜（シリコン窒
化膜）を３０００〜４０００人に厚く形成してゲート電
極とソース、ドレイン電極との間の絶縁不良の発生を防
いでいるが、このようにゲート絶縁膜の膜厚を厚くした
のでは、ゲート電極に印加した電圧がゲート絶縁膜で大
きく電圧降下してしまうため、半導体層に十分な電界を
かけることができなくなって、オン電流が小さくなる。
本発明はこのような実情にかんがみてなされたものであ
って、その目的とするところは、ゲート電極とソース、
ドレイン電極との間の絶縁不良の発生を確実に防ぐこと
ができ、しかもオン電流を大きくとれるとともに、ＶＣ
−ＩＤ特性もヒステリシス性のない良好な特性とするこ
とができる薄膜トランジスタを提供することにある。
って、その目的とするところは、ゲート電極とソース、
ドレイン電極との間の絶縁不良の発生を確実に防ぐこと
ができ、しかもオン電流を大きくとれるとともに、ＶＣ
−ＩＤ特性もヒステリシス性のない良好な特性とするこ
とができる薄膜トランジスタを提供することにある。
本発明の薄膜トランジスタは、そのゲート絶縁膜を、化
学量論比よりシリコン原子量の多いシリコン窒化膜で形
成するとともに、このケート絶縁膜の前記半導体層との
界面に、化学量論比より窒素原子量の多いシリコン窒化
膜からなる絶縁薄膜を形成したものである。
学量論比よりシリコン原子量の多いシリコン窒化膜で形
成するとともに、このケート絶縁膜の前記半導体層との
界面に、化学量論比より窒素原子量の多いシリコン窒化
膜からなる絶縁薄膜を形成したものである。
また本発明では、前記ゲート絶縁膜を、プラズマＣＶＤ
装置によりＲＦ放電のパワー密度を６０〜１００ ｍＷ
／ ｃ ｍ２に制御して成膜されたシリコン窒化膜とし
、半導体層との界面の絶縁薄膜を、プラズマＣＶＤ装置
によりＲＦ放電のパワー密度を１１０ｍＷ／ｃｍ２以上
に制御して成膜されたシリコン窒化膜とした。
装置によりＲＦ放電のパワー密度を６０〜１００ ｍＷ
／ ｃ ｍ２に制御して成膜されたシリコン窒化膜とし
、半導体層との界面の絶縁薄膜を、プラズマＣＶＤ装置
によりＲＦ放電のパワー密度を１１０ｍＷ／ｃｍ２以上
に制御して成膜されたシリコン窒化膜とした。
すなわち、本発明の薄膜トランジスタは、そのゲート絶
縁膜を化学量論比よりシリコン原子量の多いシリコン窒
化膜で形成することによって、ゲート絶縁膜の絶縁破壊
耐圧を高くしたものであり、化学量論比よりシリコン原
子量の多いシリコン窒化膜は、その絶縁破壊耐圧が高い
から、ゲート電極とソース、ドレイン電極との間の絶縁
不良の発生を確実に防ぐことができるし、しかもゲート
絶縁膜の膜厚を薄くして、オン電流を大きくとることが
できる。また、前記ゲート絶縁膜を、化学量論比よりシ
リコン原子量の多いシリコン窒化膜だけとすると、薄膜
トランジスタのｖ６−ｒ、特性にヒステリシス性が現わ
れるが、本発明では、前記ゲート絶縁膜の半導体層との
界面に、化学量論比より窒素原子量の多いシリコン窒化
膜からなる絶縁薄膜を形成しており、前記ＶＧ−Ｉ。特
性のヒステリシス性は、ゲート絶縁膜の半導体層との界
面の膜組成によって決定されるため、本発明の薄膜トラ
ンジスタは、ｖＧ ＩＤ特性もヒステリシス性のない良
好な特性である。
縁膜を化学量論比よりシリコン原子量の多いシリコン窒
化膜で形成することによって、ゲート絶縁膜の絶縁破壊
耐圧を高くしたものであり、化学量論比よりシリコン原
子量の多いシリコン窒化膜は、その絶縁破壊耐圧が高い
から、ゲート電極とソース、ドレイン電極との間の絶縁
不良の発生を確実に防ぐことができるし、しかもゲート
絶縁膜の膜厚を薄くして、オン電流を大きくとることが
できる。また、前記ゲート絶縁膜を、化学量論比よりシ
リコン原子量の多いシリコン窒化膜だけとすると、薄膜
トランジスタのｖ６−ｒ、特性にヒステリシス性が現わ
れるが、本発明では、前記ゲート絶縁膜の半導体層との
界面に、化学量論比より窒素原子量の多いシリコン窒化
膜からなる絶縁薄膜を形成しており、前記ＶＧ−Ｉ。特
性のヒステリシス性は、ゲート絶縁膜の半導体層との界
面の膜組成によって決定されるため、本発明の薄膜トラ
ンジスタは、ｖＧ ＩＤ特性もヒステリシス性のない良
好な特性である。
また本発明では、前記ゲート絶縁膜を、プラズマＣＶＤ
装置によりＲＦ放電のパワー密度を６０〜１００ｍＷ／
ｃｍ２に制御して成膜されたシリコン窒化膜とし、半導
体層との界面の絶縁薄膜を、プラズマＣＶＤ装置により
ＲＦ放電のパワー密度を１１０ｍＷ／ｃｍ２以上に制御
して成膜されたシリコン窒化膜としているため、前記ゲ
ート絶縁膜となるシリコン窒化膜と、半導体層との界面
の絶縁薄膜となるシリコン窒化膜とを、プラズマＣＶＤ
装置により連続して成膜することができ、したかって、
ゲート絶縁膜の半導体層との界面に絶縁薄膜を形成した
ものでありながら、このゲート絶縁膜と絶縁薄膜とを一
工程で容易に形成することができる。
装置によりＲＦ放電のパワー密度を６０〜１００ｍＷ／
ｃｍ２に制御して成膜されたシリコン窒化膜とし、半導
体層との界面の絶縁薄膜を、プラズマＣＶＤ装置により
ＲＦ放電のパワー密度を１１０ｍＷ／ｃｍ２以上に制御
して成膜されたシリコン窒化膜としているため、前記ゲ
ート絶縁膜となるシリコン窒化膜と、半導体層との界面
の絶縁薄膜となるシリコン窒化膜とを、プラズマＣＶＤ
装置により連続して成膜することができ、したかって、
ゲート絶縁膜の半導体層との界面に絶縁薄膜を形成した
ものでありながら、このゲート絶縁膜と絶縁薄膜とを一
工程で容易に形成することができる。
以下、本発明の一実施例を、逆スタガー型の薄膜トラン
ジスタについて図面を参照し説明する。
ジスタについて図面を参照し説明する。
この実施例の薄膜トランジスタは、第１図に示すように
、ガラスからなる絶縁性基板１１の上にゲート電極１２
を形成し、その上にゲート絶縁膜１３を形成するととも
に、このゲート絶縁膜１３の上に前記ゲート電極１２に
対向させてアモルファス・シリコンまたはポリ・シリコ
ンからなる半導体層１４を積層し、この半導体層１４の
両側部の上に、ｎ型不純物をドープしたアモルファス・
シリコンまたはポリ・シリコンからなるオーミックコン
タクト層１５を介してソース電極１６およびドレイン電
極１７を形成したものであり、前記ゲート絶縁膜１３は
、化学量論比（Ｓ ｉ ／ Ｎ ”０．７５）よりシリ
コン原子Ｓｔの量が多いシリコン窒化膜で形成されてい
る。またこのゲート絶縁膜１３の表面、つまり半導体層
１４との界面には、化学量論比より窒素原子量の多いシ
リコン窒化膜からなる絶縁薄膜１３ｇが形成されている
。
、ガラスからなる絶縁性基板１１の上にゲート電極１２
を形成し、その上にゲート絶縁膜１３を形成するととも
に、このゲート絶縁膜１３の上に前記ゲート電極１２に
対向させてアモルファス・シリコンまたはポリ・シリコ
ンからなる半導体層１４を積層し、この半導体層１４の
両側部の上に、ｎ型不純物をドープしたアモルファス・
シリコンまたはポリ・シリコンからなるオーミックコン
タクト層１５を介してソース電極１６およびドレイン電
極１７を形成したものであり、前記ゲート絶縁膜１３は
、化学量論比（Ｓ ｉ ／ Ｎ ”０．７５）よりシリ
コン原子Ｓｔの量が多いシリコン窒化膜で形成されてい
る。またこのゲート絶縁膜１３の表面、つまり半導体層
１４との界面には、化学量論比より窒素原子量の多いシ
リコン窒化膜からなる絶縁薄膜１３ｇが形成されている
。
なお、前記ゲート絶縁膜１３の膜厚は１０００人程度１
半導体層１４との界面の絶縁薄膜１３ａの膜厚は１００
人程１である。
半導体層１４との界面の絶縁薄膜１３ａの膜厚は１００
人程１である。
前記ゲート絶縁膜１３となるシリコン原子量の多いシリ
コン窒化膜は、 基 板 温 度 ； ２５０℃プロセスガス、
ＳｉＨ４３０ＣＣＭＮ Ｈ、６０ＣＣＭ Ｎ２ ３９０ＣＣＭ 圧 力 ； ０． ５ＴｏｒｒＲＦ
放電周波数； １３．５６ＭＨ２放電パワー密度；
８４ｍＷ／ｃｍ２の成膜条件でプラズマＣＶＤ装置に
より成膜されたもので、このようにＲＦ放電のパワー密
度を８４ ｍ Ｗ ／ ｃ ｍ ２に制御して成膜した
シリコン窒化膜の組成比は、Ｓｉ／Ｎ−０，８３である
。
コン窒化膜は、 基 板 温 度 ； ２５０℃プロセスガス、
ＳｉＨ４３０ＣＣＭＮ Ｈ、６０ＣＣＭ Ｎ２ ３９０ＣＣＭ 圧 力 ； ０． ５ＴｏｒｒＲＦ
放電周波数； １３．５６ＭＨ２放電パワー密度；
８４ｍＷ／ｃｍ２の成膜条件でプラズマＣＶＤ装置に
より成膜されたもので、このようにＲＦ放電のパワー密
度を８４ ｍ Ｗ ／ ｃ ｍ ２に制御して成膜した
シリコン窒化膜の組成比は、Ｓｉ／Ｎ−０，８３である
。
また、前記半導体層１４との界面の絶縁薄膜１３ａは、
ＲＦ放電のパワー密度を１２７ｍＷ／ｃｍ２に制御し、
他の成膜条件は前記シリコン原子量の多いシリコン窒化
膜の成膜と同じ条件としてプラズマＣＶＤ装置により成
膜されたもので、このようにＲＦ放電のパワー密度を１
２７ｍＷ／ｃｍ２に制御して成膜したシリコン窒化膜の
組成比は、Ｓｉ／Ｎ−０，６９である。
ＲＦ放電のパワー密度を１２７ｍＷ／ｃｍ２に制御し、
他の成膜条件は前記シリコン原子量の多いシリコン窒化
膜の成膜と同じ条件としてプラズマＣＶＤ装置により成
膜されたもので、このようにＲＦ放電のパワー密度を１
２７ｍＷ／ｃｍ２に制御して成膜したシリコン窒化膜の
組成比は、Ｓｉ／Ｎ−０，６９である。
そして、この実施例の薄膜トランジスタにおいては、そ
のゲート絶縁膜１３を、化学量論比よりシリコン原子量
の多いシリコン窒化膜で形成しているため、このゲート
絶縁膜１３の絶縁破壊耐圧を十分高くすることができる
。
のゲート絶縁膜１３を、化学量論比よりシリコン原子量
の多いシリコン窒化膜で形成しているため、このゲート
絶縁膜１３の絶縁破壊耐圧を十分高くすることができる
。
すなわち、第２図は、第６図および第７図に示した被検
体のシリコン窒化膜Ｃを、ＲＦ放電のパワー密度を８４
ｍ Ｗ ／ ｃ ｍ ２に制御して成膜し、二のＳｔ
／Ｎ＝０．８３のシリコン窒化膜を形成した被検体に
ついて、電極す、ｄ間に印加する電界強度を連続的に変
化させながらシリコン窒化膜Ｃの絶縁破壊耐圧を測定し
た結果を示した絶縁破壊耐圧ヒストグラムである。なお
、この絶縁破壊耐圧の測定は、従来の薄膜トランジスタ
のゲート絶縁膜（窒素原子量の多いシリコン窒化膜）の
絶縁破壊耐圧測定と同じ条件で行ない、Ｉ Ｘ １０−
６Ａ以上の電流が流れた電極対向部を絶縁破壊を生じた
不良部と判定した。
体のシリコン窒化膜Ｃを、ＲＦ放電のパワー密度を８４
ｍ Ｗ ／ ｃ ｍ ２に制御して成膜し、二のＳｔ
／Ｎ＝０．８３のシリコン窒化膜を形成した被検体に
ついて、電極す、ｄ間に印加する電界強度を連続的に変
化させながらシリコン窒化膜Ｃの絶縁破壊耐圧を測定し
た結果を示した絶縁破壊耐圧ヒストグラムである。なお
、この絶縁破壊耐圧の測定は、従来の薄膜トランジスタ
のゲート絶縁膜（窒素原子量の多いシリコン窒化膜）の
絶縁破壊耐圧測定と同じ条件で行ない、Ｉ Ｘ １０−
６Ａ以上の電流が流れた電極対向部を絶縁破壊を生じた
不良部と判定した。
この第２図の絶縁破壊耐圧ヒストグラムのように、化学
量論比よりシリコン原子量の多いシリコン窒化膜は、３
Ｍ Ｖ ／ ｃ ｍ ２以下の弱い印加電界強度で発
生するＡモード不良はほぼ完全に無（なっており、また
３ＭＶ／ｃｍ２より大きな印加電界強度で発生するＢモ
ード不良も、５ＭＶ／ｃｍ２で約０，４％、６ Ｍ Ｖ
／ ｃ ｍ ２で約０． ６％、７ Ｍ Ｖ ／ ｃ
ｍ ２で約０，４％、９ＭＶ／ｃｍ２で約０．３％と
極めて小さい比率でしか発生しなかった。
量論比よりシリコン原子量の多いシリコン窒化膜は、３
Ｍ Ｖ ／ ｃ ｍ ２以下の弱い印加電界強度で発
生するＡモード不良はほぼ完全に無（なっており、また
３ＭＶ／ｃｍ２より大きな印加電界強度で発生するＢモ
ード不良も、５ＭＶ／ｃｍ２で約０，４％、６ Ｍ Ｖ
／ ｃ ｍ ２で約０． ６％、７ Ｍ Ｖ ／ ｃ
ｍ ２で約０，４％、９ＭＶ／ｃｍ２で約０．３％と
極めて小さい比率でしか発生しなかった。
このように、化学量論比よりシリコン原子量の多いシリ
コン窒化膜は、Ａモード不良がほとんど無く、またＢモ
ード不良も非常に僅かな、極めて高い絶縁破壊耐圧をも
っており、このシリコン窒化膜は、従来の薄膜トランジ
スタのゲート絶縁膜である化学量論比より窒素原子量の
多いシリコン窒化膜に比べて、その絶縁破壊耐圧がはる
かに高い。
コン窒化膜は、Ａモード不良がほとんど無く、またＢモ
ード不良も非常に僅かな、極めて高い絶縁破壊耐圧をも
っており、このシリコン窒化膜は、従来の薄膜トランジ
スタのゲート絶縁膜である化学量論比より窒素原子量の
多いシリコン窒化膜に比べて、その絶縁破壊耐圧がはる
かに高い。
したがって、化学量論比よりシリコン原子量の多いシリ
コン窒化膜をゲート絶縁膜１３として用いた前記実施例
の薄膜トランジスタによれば、ゲート電極１２とソース
、ドレイン電極１６．１７との間の絶縁不良の発生を確
実に防ぐことができるし、しかもゲート絶縁膜１３の膜
厚を１０００人程度１半くできるから、ゲート電極１２
に印加するゲート電圧が同じでも、半導体層１４により
強い電界をかけてオン電流を大きくとることができる。
コン窒化膜をゲート絶縁膜１３として用いた前記実施例
の薄膜トランジスタによれば、ゲート電極１２とソース
、ドレイン電極１６．１７との間の絶縁不良の発生を確
実に防ぐことができるし、しかもゲート絶縁膜１３の膜
厚を１０００人程度１半くできるから、ゲート電極１２
に印加するゲート電圧が同じでも、半導体層１４により
強い電界をかけてオン電流を大きくとることができる。
また、前記ゲート絶縁膜１３を、化学量論比よりシリコ
ン原子量の多いシリコン窒化膜だけとすると、薄膜トラ
ンジスタの■Ｇ−ＩＤ特性にヒステリシス性が現われる
が、前記薄膜トランジスタでは、ゲート絶縁膜１３の半
導体層１４との界面に、化学量論比より窒素原子量の多
いシリコン窒化膜からなる絶縁薄膜１３ａを形成してお
り、前記Ｖ、−ＩＤ特性のヒステリシス性は、ゲート絶
縁膜１３の半導体層１４との界面の膜組成によって決定
されるため、前記薄膜トランジスタは、ＶＧ−１，特性
もヒステリシス性のない良好な特性である。
ン原子量の多いシリコン窒化膜だけとすると、薄膜トラ
ンジスタの■Ｇ−ＩＤ特性にヒステリシス性が現われる
が、前記薄膜トランジスタでは、ゲート絶縁膜１３の半
導体層１４との界面に、化学量論比より窒素原子量の多
いシリコン窒化膜からなる絶縁薄膜１３ａを形成してお
り、前記Ｖ、−ＩＤ特性のヒステリシス性は、ゲート絶
縁膜１３の半導体層１４との界面の膜組成によって決定
されるため、前記薄膜トランジスタは、ＶＧ−１，特性
もヒステリシス性のない良好な特性である。
すなわち、第３図は、ゲート絶縁膜１３を化学量論比よ
りシリコン原子量の多いシリコン窒化膜だけとした場合
と、ゲート絶縁膜１３の半導体層１４との界面に化学量
論比より窒素原子量の多いシリコン窒化膜からなる絶縁
薄膜１３ａを形成した場合との、薄膜トランジスタの■
。−ＩＤ特性を示したもので、ゲート絶縁膜１３をシリ
コン原子量の多いシリコン窒化膜だけとした場合は、第
３図（ａ）のようにＶＧ−ＩＤ特性にヒステリシス性が
現われるが、ゲート絶縁膜１３の半導体層１４との界面
に窒素原子量の多いシリコン窒化膜からなる絶縁薄膜１
３ａを形成すると、ｖ。
りシリコン原子量の多いシリコン窒化膜だけとした場合
と、ゲート絶縁膜１３の半導体層１４との界面に化学量
論比より窒素原子量の多いシリコン窒化膜からなる絶縁
薄膜１３ａを形成した場合との、薄膜トランジスタの■
。−ＩＤ特性を示したもので、ゲート絶縁膜１３をシリ
コン原子量の多いシリコン窒化膜だけとした場合は、第
３図（ａ）のようにＶＧ−ＩＤ特性にヒステリシス性が
現われるが、ゲート絶縁膜１３の半導体層１４との界面
に窒素原子量の多いシリコン窒化膜からなる絶縁薄膜１
３ａを形成すると、ｖ。
ＩＤ特性は第３図（ｂ）のようにヒステリシス性のない
特性となる。
特性となる。
なお、前記絶縁薄膜（窒素原子量の多いシリコン窒化膜
）１３ａの膜厚は１００人程１で十分であり、この絶縁
薄膜１３ａをゲート絶縁膜（膜厚約１０００人）１３の
表面に形成しても、この絶縁層の総厚は１１００人程度
１あるから、前記実施例の薄膜トランジスタのオン電流
は、第３図に鎖線で示したＶ、−ＩＤ特性をもつ従来の
薄膜トランジスタ（ゲート絶縁膜の膜厚は３０００〜４
０００人）より十分大きくなる。
）１３ａの膜厚は１００人程１で十分であり、この絶縁
薄膜１３ａをゲート絶縁膜（膜厚約１０００人）１３の
表面に形成しても、この絶縁層の総厚は１１００人程度
１あるから、前記実施例の薄膜トランジスタのオン電流
は、第３図に鎖線で示したＶ、−ＩＤ特性をもつ従来の
薄膜トランジスタ（ゲート絶縁膜の膜厚は３０００〜４
０００人）より十分大きくなる。
また前記実施例では、前記ゲート絶縁膜１３を、プラズ
マＣＶＤ装置によりＲＦ放電のパワー密度を８４ｍＷ／
ｃｍ２に制御して成膜されたシリコン窒化膜とし、半導
体層１４との界面の絶縁薄膜１３ａを、プラズマＣＶＤ
装置によりＲＦ放電のパワー密度を１２７ ｍ Ｗ ／
ｃ ｍ ２に制御して成膜されたシリコン窒化膜とし
ているため、前記ゲート絶縁膜１３となるシリコン窒化
膜と、半導体層１４との界面の絶縁薄膜１３ａとなるシ
リコン窒化膜とを、プラズマＣＶＤ装置により連続して
成膜することができ、したがって、ゲート絶縁膜１３の
半導体層１４との界面に絶縁薄膜１３ａを形成したもの
でありながら、このゲート絶縁膜１３と絶縁薄膜１３ａ
とを一工程で容易に形成することができる。
マＣＶＤ装置によりＲＦ放電のパワー密度を８４ｍＷ／
ｃｍ２に制御して成膜されたシリコン窒化膜とし、半導
体層１４との界面の絶縁薄膜１３ａを、プラズマＣＶＤ
装置によりＲＦ放電のパワー密度を１２７ ｍ Ｗ ／
ｃ ｍ ２に制御して成膜されたシリコン窒化膜とし
ているため、前記ゲート絶縁膜１３となるシリコン窒化
膜と、半導体層１４との界面の絶縁薄膜１３ａとなるシ
リコン窒化膜とを、プラズマＣＶＤ装置により連続して
成膜することができ、したがって、ゲート絶縁膜１３の
半導体層１４との界面に絶縁薄膜１３ａを形成したもの
でありながら、このゲート絶縁膜１３と絶縁薄膜１３ａ
とを一工程で容易に形成することができる。
なお、前記実施例では、ゲート絶縁膜１３となるシリコ
ン原子量の多いシリコン窒化膜を、ＲＦ放電のパワー密
度を８４ ｍ Ｗ ／ ｃ ｍ ２として成膜したもの
としたが、このシリコン窒化膜は、放電パワー密度を６
０〜１００ ｍ Ｗ ／ ｃ ｍ ２の範囲して成膜し
たものであればよく、この範囲の放電パワー密度で成膜
されたシリコン窒化膜は、いずれも第２図とほぼ同様な
絶縁破壊耐圧を示す。
ン原子量の多いシリコン窒化膜を、ＲＦ放電のパワー密
度を８４ ｍ Ｗ ／ ｃ ｍ ２として成膜したもの
としたが、このシリコン窒化膜は、放電パワー密度を６
０〜１００ ｍ Ｗ ／ ｃ ｍ ２の範囲して成膜し
たものであればよく、この範囲の放電パワー密度で成膜
されたシリコン窒化膜は、いずれも第２図とほぼ同様な
絶縁破壊耐圧を示す。
さらに、半導体層１４との界面の絶縁薄膜１３ａとなる
窒素原子量の多いシリコン窒化膜も、ＲＦ放電のパワー
密度を１１０ｍＷ／ｃｍ２以上に制御して成膜されたも
のであればよい。ただしこのシリコン窒化膜を成膜する
放電パワー密度は、最大でも２５０ｍＷ／ｃｍ２程度ま
でが望ましい。
窒素原子量の多いシリコン窒化膜も、ＲＦ放電のパワー
密度を１１０ｍＷ／ｃｍ２以上に制御して成膜されたも
のであればよい。ただしこのシリコン窒化膜を成膜する
放電パワー密度は、最大でも２５０ｍＷ／ｃｍ２程度ま
でが望ましい。
また、前記実施例の薄膜トランジスタは逆スタガー型の
ものであるが、本発明は、逆スタガー型に限らず、スタ
ガー型、コブラナー型、逆スタガ−型の薄膜トランジス
タにも適用できることは勿論である。
ものであるが、本発明は、逆スタガー型に限らず、スタ
ガー型、コブラナー型、逆スタガ−型の薄膜トランジス
タにも適用できることは勿論である。
本発明の薄膜トランジスタは、そのゲート絶縁膜を化学
量論比よりシリコン原子量の多いシリコン窒化膜で形成
することによって、ゲート絶縁膜の絶縁破壊耐圧を高く
したものであるから、ゲート電極とソース、ドレイン電
極との間の絶縁不良の発生を確実に防ぐことができるし
、しかもゲート絶縁膜の膜厚を薄くして、オン電流を大
きくとることができる。また本発明では、前記ゲート絶
縁膜の半導体層との界面に、化学量論比より窒素原子量
の多いシリコン窒化膜からなる絶縁薄膜を形成している
ため、この薄膜トランジスタの■Ｇ−ＩＤ特性はヒステ
リシス性のない良好な特性である。
量論比よりシリコン原子量の多いシリコン窒化膜で形成
することによって、ゲート絶縁膜の絶縁破壊耐圧を高く
したものであるから、ゲート電極とソース、ドレイン電
極との間の絶縁不良の発生を確実に防ぐことができるし
、しかもゲート絶縁膜の膜厚を薄くして、オン電流を大
きくとることができる。また本発明では、前記ゲート絶
縁膜の半導体層との界面に、化学量論比より窒素原子量
の多いシリコン窒化膜からなる絶縁薄膜を形成している
ため、この薄膜トランジスタの■Ｇ−ＩＤ特性はヒステ
リシス性のない良好な特性である。
また本発明では、前記ゲート絶縁膜を、プラズマＣＶＤ
装置によりＲＦ放電のパワー密度を６０〜１００ｍＷ／
ｃｍ２に制御して成膜されたシリコン窒化膜とし、半導
体層との界面の絶縁薄膜を、プラズマＣＶＤ装置により
ＲＦ放電のパワー密度を１１０ｍＷ／ｃｍ２以上に制御
して成膜されたシリコン窒化膜としているため、前記ゲ
ート絶縁膜となるシリコン窒化膜と、半導体層との界面
の絶縁薄膜となるシリコン窒化膜とを、プラズマＣＶＤ
装置により連続して成膜することができ、したがって、
ゲート絶縁膜の半導体層との界面に絶縁薄膜を形成した
ものでありながら、このゲート絶縁膜と絶縁薄膜とを一
工程で容易に形成することができる。
装置によりＲＦ放電のパワー密度を６０〜１００ｍＷ／
ｃｍ２に制御して成膜されたシリコン窒化膜とし、半導
体層との界面の絶縁薄膜を、プラズマＣＶＤ装置により
ＲＦ放電のパワー密度を１１０ｍＷ／ｃｍ２以上に制御
して成膜されたシリコン窒化膜としているため、前記ゲ
ート絶縁膜となるシリコン窒化膜と、半導体層との界面
の絶縁薄膜となるシリコン窒化膜とを、プラズマＣＶＤ
装置により連続して成膜することができ、したがって、
ゲート絶縁膜の半導体層との界面に絶縁薄膜を形成した
ものでありながら、このゲート絶縁膜と絶縁薄膜とを一
工程で容易に形成することができる。
第１図〜第３図は本発明の一実施例を示したもので、第
１図は薄膜トランジスタの断面図、第２図はゲート絶縁
膜となるシリコン原子量の多いシリコン窒化膜の絶縁破
壊耐圧ヒストグラムを示す図、第３図はゲート絶縁膜を
シリコン原子量の多いシリコン窒化膜たけとした場合と
、このゲート絶縁膜の半導体層との界面に窒素原子量の
多いシリコン窒化膜からなる絶縁薄膜を形成した場合の
薄膜トランジスタの■Ｇ−ＩＤ特性図である。第４図は
従来の薄膜トランジスタの断面図、第５図は従来の薄膜
トランジスタのゲート絶縁膜である窒素原子量の多いシ
リコン窒化膜の絶縁破壊耐圧ヒストグラムを示す図、第
６図および第７図はシリコン窒化膜の絶縁破壊耐圧の測
定に用いた被検体の平面図およびその一部分の拡大断面
図である。 １・・・基板、２・・・ゲート電極、３・・・ゲート絶
縁膜（シリコン原子量の多いシリコン窒化膜）３ａ・・
・絶縁薄膜（窒素原子量の多いシリコン窒化膜）、４・
・・半導体層、５・・・オーミックコンタクト層、６・
・・ソース電極、７・・・ドレイン電極。 出願人 カシオ計算機株式会社 配２餐隻３８←ｌ 第４ 図 第５図 第 図 手続補正帯
１図は薄膜トランジスタの断面図、第２図はゲート絶縁
膜となるシリコン原子量の多いシリコン窒化膜の絶縁破
壊耐圧ヒストグラムを示す図、第３図はゲート絶縁膜を
シリコン原子量の多いシリコン窒化膜たけとした場合と
、このゲート絶縁膜の半導体層との界面に窒素原子量の
多いシリコン窒化膜からなる絶縁薄膜を形成した場合の
薄膜トランジスタの■Ｇ−ＩＤ特性図である。第４図は
従来の薄膜トランジスタの断面図、第５図は従来の薄膜
トランジスタのゲート絶縁膜である窒素原子量の多いシ
リコン窒化膜の絶縁破壊耐圧ヒストグラムを示す図、第
６図および第７図はシリコン窒化膜の絶縁破壊耐圧の測
定に用いた被検体の平面図およびその一部分の拡大断面
図である。 １・・・基板、２・・・ゲート電極、３・・・ゲート絶
縁膜（シリコン原子量の多いシリコン窒化膜）３ａ・・
・絶縁薄膜（窒素原子量の多いシリコン窒化膜）、４・
・・半導体層、５・・・オーミックコンタクト層、６・
・・ソース電極、７・・・ドレイン電極。 出願人 カシオ計算機株式会社 配２餐隻３８←ｌ 第４ 図 第５図 第 図 手続補正帯
Claims (2)
- （１）ゲート電極とゲート絶縁膜と半導体層とソース電
極およびドレイン電極とを積層した薄膜トランジスタに
おいて、前記ゲート絶縁膜を、化学量論比よりシリコン
原子量の多いシリコン窒化膜で形成するとともに、この
ゲート絶縁膜の前記半導体層との界面に、化学量論比よ
り窒素原子量の多いシリコン窒化膜からなる絶縁薄膜を
形成したことを特徴とする薄膜トランジスタ。 - （２）ゲート絶縁膜は、プラズマＣＶＤ装置によりＲＦ
放電のパワー密度を６０〜１００ｍＷ／ｃｍ＾２に制御
して成膜されたシリコン窒化膜であり、半導体層との界
面の絶縁薄膜は、プラズマＣＶＤ装置によりＲＦ放電の
パワー密度を１１０ｍＷ／ｃｍ＾２以上に制御して成膜
されたシリコン窒化膜であることを特徴とする請求項１
に記載の薄膜トランジスタ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107377A JPH046820A (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタ |
| US07/690,816 US5284789A (en) | 1990-04-25 | 1991-04-23 | Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film |
| EP91106621A EP0454100B1 (en) | 1990-04-25 | 1991-04-24 | Method of forming silicon nitride thin film and method of manufacturing thin film transistor using silicon nitride thin film |
| DE69128210T DE69128210T2 (de) | 1990-04-25 | 1991-04-24 | Verfahren zum Herstellen Siliciumnitrid dünner Filme und Verfahren zum Herstellen eines Dünnfilmtransistors unter Verwendung Siliciumnitrid dünner Filme |
| KR1019910006715A KR940008356B1 (ko) | 1990-04-25 | 1991-04-25 | 실리콘계 박막의 성막 방법 및 이 박막을 이용한 박막 트랜지스터의 제조방법 |
| US07/975,282 US5367179A (en) | 1990-04-25 | 1992-11-12 | Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same |
| US08/004,641 US5243202A (en) | 1990-04-25 | 1993-01-12 | Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107377A JPH046820A (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH046820A true JPH046820A (ja) | 1992-01-10 |
Family
ID=14457567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107377A Pending JPH046820A (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH046820A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291044A (ja) * | 1993-01-28 | 1994-10-18 | Applied Materials Inc | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 |
| JP2007138301A (ja) * | 1998-10-07 | 2007-06-07 | Lg Philips Lcd Co Ltd | 薄膜成膜装置 |
| JP2009152293A (ja) * | 2007-12-19 | 2009-07-09 | Mitsubishi Electric Corp | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
-
1990
- 1990-04-25 JP JP2107377A patent/JPH046820A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291044A (ja) * | 1993-01-28 | 1994-10-18 | Applied Materials Inc | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 |
| JP2007138301A (ja) * | 1998-10-07 | 2007-06-07 | Lg Philips Lcd Co Ltd | 薄膜成膜装置 |
| JP2009152293A (ja) * | 2007-12-19 | 2009-07-09 | Mitsubishi Electric Corp | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884035B2 (en) | Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface | |
| US20110095402A1 (en) | Gate dielectric film with controlled structural and physical properties over a large surface area substrate | |
| US20010012650A1 (en) | Method of manufacturing thin film transistor | |
| US5130264A (en) | Method of making a thin film transistor | |
| JPH0566747B2 (ja) | ||
| US6777354B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH046820A (ja) | 薄膜トランジスタ | |
| Kuo | Thin Film Transistors with Graded SiN x Gate Dielectrics | |
| JPH01268060A (ja) | 薄膜トランジスタ | |
| JP3292240B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| JPH05335335A (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JP3211301B2 (ja) | 窒化シリコン膜 | |
| JPH04122072A (ja) | 薄膜トランジスタの製造方法 | |
| JP2712796B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04120733A (ja) | シリコン窒化膜の成膜方法 | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPH0227771A (ja) | 薄膜半導体素子 | |
| JP2003068755A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JPH046834A (ja) | シリコン窒化膜の成膜方法 | |
| JPH01106470A (ja) | 薄膜トランジタ | |
| JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2773937B2 (ja) | 半導体装置の製造方法 | |
| JPH04268734A (ja) | 薄膜トランジスタの製造方法 | |
| JP3444815B2 (ja) | 高耐圧半導体装置およびその製造方法 |