JPH04122072A

JPH04122072A - 薄膜トランジスタの製造方法

Info

Publication number: JPH04122072A
Application number: JP2243554A
Authority: JP
Inventors: Kazuhiro Kobayashi; 和弘小林; Masahiro Hayama; 羽山　昌宏; Hiroyuki Murai; 博之村井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-09-12
Filing date: 1990-09-12
Publication date: 1992-04-22
Anticipated expiration: 2012-06-18
Also published as: JP2621619B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、例えばアクティブマトリックス液晶表示装
置のスイチング素子として用いる薄膜トランジスタの特
性改善、特にオフ電流の低減に関するものである。

［従来の技術］第５図（ａ）〜（ｅ）は、従来の薄膜トランジスタの製
造方法を工程順に示す断面図である。図において、（１
）はガラス等の絶縁性物質を用いた絶縁性基板、（２）
はＣｒ等の金属を用い基板（１）上に形成されたゲート
電極、（３）はゲート電極（２）を覆うように形成され
た窒化５１などからなるゲート絶縁膜、（４）はゲート
絶縁膜（３）の上部に接するように形成されたノンドー
プＳ１膜等の半導体を用いた半導体膜、（５）は半導体
膜（４）上、薄膜トランジスタのチャネル部上を覆う窒
化Ｓｉ膜等で形成された保護膜、（６）は保護膜（５）
上に保護膜（５）をパターニングすることによって形成
したコンタクトホールを介して半導体膜（４）に接続し
て形成され、かつその膜の一部である能動態領域の上部
をエツチング等で取り除いた、Ｐ等の不純物をＳｌ等の
半導体膜にドープし形成したコンタクト膜、（７〉はコ
ンタクト膜（６）上部に形成された金属よりなるソース
・トレイン電極、（８）は薄膜トランジスタ全体を保護
するための窒化８１等で形成された第２保護膜である。

まず、Ｃｒ等の金属膜を絶縁性基板（１）上に形成し、
写真製版法でゲート電極（２）パターンを形成する（第
５図ｇ）。次いて、ゲート絶縁膜（３）、半導体膜（４
）、保護膜（５）を連続で成膜し写真製版法でバターニ
ングを行いＳｌをアイランド化する（第５図ｂ）。次い
で、写真製版法でバターニングを行い、コンタクト膜（
６）と半導体膜（４）を接続するためのコンタクトホー
ルを開ける（第５図Ｃ）。その後、コンタクト膜（６）
及びソースドレイン電極（７）を成膜し、さらに写真製
版法でパターン形成をする（第５図ｇ）。最後に第２保
護膜（８）を形成する（第５図ｅ）。

次に薄膜トランジスタの動作について説明する。

ソース・ドしイン電極（７〉閏に例えばｌＯ〜２０Ｖ程
度の電圧を印加し、ゲート電極（２）に印加する電圧を
、例えば−５Ｖ〜２０Ｖの間で変化させることでソース
・トレイン電極量に流れる電流を制御しスイッチング動
作を行なう。例えば、ｎチャンネルの薄膜トランジスト
の場合、ゲート電極を負にした時に、トランジスタのス
イッチング状態は、オフとなり、ゲート電圧を正にした
ときにスイッチ状態はオンとなる。

［発明が解決しようとする課Ｎ］良好なスイッチング動作を得るためには、例えば、ｎチ
ャンネルの薄膜トランジスタの場合、ゲート電極を正に
印加した場合にソース・トレイン電極量に流れるドしイ
ン電流（以下オン電流と記す）が大きく、ゲート電極を
負に印加した場合にソース・トレイン閏に流れるドレイ
ン電ｆｆ１（以下オフ電流と記す）が小さい事が大切で
ある。ところが、従来の薄膜トランジスタは、マトリッ
クスアトしス指定方式の液晶デイスプレィ等のスイッチ
ング素子として用いる場合には、オフ電流が十分に低く
なく、その使用マージンは必ずしも大きくなかった。

この発明は、上記のような問題点を解決するためになさ
れたもので、薄膜トランジスタのバックチャネルを不活
性化し、その結果として、例えば液晶デイスプレィ等の
スイッチング素子として充分に適用し得るオフ電流が十
分低い薄膜トランジスタを作製することを目的としてい
る。

［課題を解決するための手段］この発明の薄膜トランジスタの製造方法は、薄膜トラン
ジスタの保護膜形成前に半導体・保護膜界面側の半導体
膜の膜表面をＨ２，Ｈｅ、　　Ｎｅ、　　Ａｒ。

Ｋｒ、　　Ｎ２１　　Ｘｅのいずれか、あるいはこれら
のうち２種類以上の混合ガスを導入し形成したプラズマ
中に曝すようにしたものである。

〔作用］この発明においては、半導体膜を上記プラズマ中に曝す
ようにしたので、薄膜トランジスタのバックチャネルを
不活性化し、薄膜トランジスタのオフ動作時にバックチ
ャネルに流れる漏れ電流を減少させ、その結果として薄
膜トランジスタのオフ電流を低減させることができる。

［実施例コ以下この発明の実施例を図について説明する。

第１図（ａ）〜（ｇ）の工程順に示す断面図に基づき、
この発明の一実施例の薄膜トランジスタの製造方法を説
明する。

まず、Ｃｒ等の金属膜を絶縁性基板（１）上に形成し、
写真製版法でゲート電極パターン（２）を形成する（第
１図ｇ）。次いで、ゲート絶縁膜（３）、半導体膜（４
）を成膜後（第１図ｂ）、半導体膜（４）の表面をＨ２
，Ｈｅ、　　Ｎｅ、　　Ａｒ、　　Ｋｒ、　　Ｎ２．　
　Ｘｅのいずれか、あるいはこれらのうち２種類以上の
混合ガスを導入し形成したプラズマ中に曝す（第１図Ｃ
）。次いで、保護膜（５）を成膜し、写真製版法でバタ
ーニングを行いＳｉ　をアイランド化する（第１図ｇ）
、その後、写真製版法でバターニングを行い、コンタク
ト膜（６）と半導体膜（４）を接続するためのコンタク
トホールを開ける（第１図ｅ）。

次いで、コンタクト膜（６）、及びソーストレイン電極
（７）を成膜し、その後写真製版法でパターン形成をす
る（第１図ｆ）、最後に第２保護膜（８）を形成する（
第１図ｇ）。

次に薄膜トランジスタの動作について説明する。

ソース・ドレイン電極（７）　Ｉ’：ｊに例えば１０〜
２０Ｖ程度の電圧を印加し、ゲート電極（２）に印加す
る電圧を、例えば−５Ｖ〜２０Ｖの閏で変化させること
てソース・ドレイン電極間に流れる電流を制御しスイッ
チング動作を行なう。例えば、ｎチャンネルの薄膜トラ
ンジストの場合、ゲート電極を負にしたときにトランジ
スタのスイッチング状態は、オフとなり、ゲート電圧を
正にしたときにスイッチ状態はオンとなる。

この発明においては、薄膜トランジスタの保護膜形成前
に半導体・保護膜界面側の半導体層の膜表面をＮ２．　
　Ｈｅ、　　’Ｎｅ、　　Ａｒ、　　Ｋｒ、　　Ｎ２．
　　Ｘｅのいずれか、あるいはこれらのうち２種類以上
の混合ガスを導入し形成したプラズマ中に曝すことで、
薄膜トランジスタのバックチャネルを不活性化し、薄膜
トランジスタのオフ動作時にバックチャネルに流れる漏
れ電流を減少させ−　その結果として薄膜トランジスタ
のオフ電流を低減させている。

ゲート絶縁膜（３）として窒化Ｓ１膜、半導体膜（４）
として非晶質Ｓｉ、保護膜（５）として窒化Ｓ１膜、コ
ンタクト膜（６）として燐を不純物としてドープした非
晶質Ｓ１を用い、表に示す条件のＮ２プラズマに曝し、
この発明の一実施例【こよる薄膜トランジスタ作製した
。この実施例のオフ電流の温度依存性をトレイン電圧２
０Ｖ、ゲート電圧−５Ｖ、トランジスタのチャンネル幅
とチャンネル長の比：　Ｗ／Ｌ＝４０１５の測定条件で
測定した。その結果を第２図の特性図に従来法によるＮ
２プラズマ中に曝していない比較例とともに示す。縦軸
はオフ電流、横軸は絶対温度の逆数で、特性曲線Ａがこ
の実施例の水素プラズマ照射有りの、Ｂが比較例の水素
プラズマ照射無しのオフ電流の温度依存性を表わす。図
かられかるように薄膜トランジスタの半導体・保護膜界
面側の半導体膜（４）の膜表面をＮ２プラズマに曝すこ
とによりオフ電流が低下するとともに、水素プラズマ照
射無しの時０．４６ｅＶであった、オフ電流の活性化エ
ネルギーがプラズマ照射することにより（Ｌ６５ｅＶと
増加している。

また、保護膜（５）上にバックゲート電極を形成してバ
ックゲート電極とソース電極（７）閏の容量−電圧特性
を測定した。その結果を第３図の特性面に示す。縦軸が
容ｊｌ（ｐＦ）、横軸が電圧（Ｖ）で、特性曲線Ｃがこ
の実施例の水素プラズマ照射有りの、Ｄが比較例の水素
プラズマ照射無しの容量−電圧特性を表わす。薄膜トラ
ンジスタの半導体・保護膜界面側の半導体膜（４）の膜
表面をＮ２プラズマに曝していない比較例の場合は、容
量−電圧特性がバックゲート電圧を正に印加することで
増加するが、薄膜トランジスタの半導体・保護膜界面側
の半導体膜（４）の膜表面を、Ｎ２プラズマに曝したこ
の実施例の場合は、バックゲート電圧を正に印加しても
、容量−電圧特性の変化は見られない。これより、Ｎ２
プラズマに曝すことにより半導体・保護膜界面の界面準
位が増加し不活性化していると考えられる。

表以上の結果から、保護膜形成前に半導体膜・保護膜界面
側の半導体膜（４）の膜表面をＮ２ガスを導入し形成し
たプラズマ中に曝すことにより、薄膜トランジスタの半
導体・保護膜界面に界面準位が導入され不活性化し、そ
の結果として、半導体・保護膜界面のエネルギーバンド
が第４図（ａ）の説明図の様になり、オフ時に薄膜トラ
ンジスタの半導体・保護膜界面を通じてリーク電流とし
て流れるバックチャネル電流が低下味　その結果として
オフ電流が減少したと考えられる。第４図（ｂ）は従来
例による薄膜トランジスタの半導体・保護膜界面のエネ
ルギーバンドを示す説明図である。

なお、上記実施例では、Ｎ２プラズマに曝した場合につ
いて述べたが、Ｈｅ、　　Ｎｅ、　　Ａｒ、　　Ｋｒ。

Ｎ２、Ｘｅにいずれかあるいはこれらの内２種類以上の
混合ガス及びそれらを主成分とするガス中に曝しても同
様な効果を有する。

なお、上記実施例では、半導体膜（４〉として非晶質Ｓ
（膜を用いた場合について説明したが、半導体膜（４）
として多結晶Ｓ１膜を用いても同様な効果を有する。

なお、上記実施例では、薄膜トランジスタは、ｎチャン
ネルのものについて説明したが、ｐチうンネルのものを
用いても同様な効果を有する。

［発明の効果］以１のようにこの発明によれば、薄膜トランジスタを製
造する際、保護膜形成前に半導体膜・情護膜界面側の半
導体膜の膜表面をＨ２＋　　Ｈｅ＋　　Ｎ　ｅ＋Ａｒ、
　　Ｋｒ、　　Ｎ２．　　Ｘｅのいずれか、あるいはこ
れらの内２種類以上の混合ガスを導入し形成したプラズ
マ中に曝すようにすることにより、半導体膜・保護膜界
面の界面準位をプラズマ照射前と比へ増加させ、その結
果として半導体膜・保護膜界面の半導体膜の導電率・移
動度を減少させ不活性化し薄膜トランジスタのオフ電流
を低減できる効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）はこの発明の一実施例の薄膜トラ
ンジスタの製造方法を工程順に示す断面図、第２区はこ
の発明の一実施例による薄膜トランジスタのオフ電流の
温度依存性を比較例とともに示す特性図、第３図は同、
ソース電極とバックゲート電極閏で測定した容量−電圧
特性を比較例とともに示す特性図、第４図（ａ）はこの
一実施例のバックチャネル側の半導体膜・保護膜界面の
定性的なエネルギーバンド図を示す説明図、同図（ｂ）
は同比較例の説明図、第５図（ａ）〜（ｅ）は従来の薄
膜トランジスタの製造方法を工程順に示す断面図である
。（１）は！ｉ！紗性基板、（２）はゲート電極、（３）
はゲート絶縁膜、（５）は保護膜、（４）は半導体膜、
（６）はコンタクト膜、（７）はソース・トレイン電極
である。なお、図中、同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】

　絶縁性基板上に、ゲート電極、ゲート絶縁膜、半導体
膜、保護膜、この保護膜に形成したコンタクトホールを
介して上記半導体膜と接続する、不純物を半導体層中に
ドープしたコンタクト膜、並びにこのコンタクト膜と接
続するソース及びドレイン電極を順に積層してなる薄膜
トランジスタを製造する方法において、上記保護膜形成
前に上記半導体膜・保護膜界面の半導体膜の膜表面をＨ
＿２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｎ＿２、Ｘｅのいずれ
か、あるいはこれらの内２種類以上の混合ガスを導入し
形成したプラズマ中に曝すようにしたことを特徴とする
薄膜トランジスタの製造方法。