JP2671898B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2671898B2 JP2671898B2 JP30210596A JP30210596A JP2671898B2 JP 2671898 B2 JP2671898 B2 JP 2671898B2 JP 30210596 A JP30210596 A JP 30210596A JP 30210596 A JP30210596 A JP 30210596A JP 2671898 B2 JP2671898 B2 JP 2671898B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- film transistor
- semiconductor film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、例えばアクティ
ブマトリックス液晶表示装置のスイッチング素子として
用いる薄膜トランジスタの特性改善、特にオフ電流の低
減に関するものである。
ブマトリックス液晶表示装置のスイッチング素子として
用いる薄膜トランジスタの特性改善、特にオフ電流の低
減に関するものである。
【０００２】
【従来の技術】図５（ａ）（ｂ）（ｃ）および図６
（ｄ）（ｅ）は、従来の薄膜トランジスタの製造方法を
工程順に示す断面図である。図において、１はガラス等
の絶縁性物質を用いた絶縁性基板、２はＣr 等の金属を
用い基板１上に形成されたゲート電極、３はゲート電極
２を覆うように形成された窒化Ｓi などからなるゲート
絶縁膜、４はゲート絶縁膜３の上部に接するように形成
されたノンドープＳi 膜等の半導体を用いた半導体膜、
５は半導体膜４上、薄膜トランジスタのチャネル部上を
覆う窒化Ｓi 膜等で形成された保護膜、６は保護膜５上
に保護膜５をパターニングすることによって形成したコ
ンタクトホールを介して半導体膜４に接続して形成さ
れ、かつその膜の一部である能動態領域の上部をエッチ
ング等で取り除いた、Ｐ等の不純物をＳi 等の半導体膜
にドープし形成したコンタクト膜、７はコンタクト膜６
上部に形成された金属よりなるソース・ドレイン電極、
８は薄膜トランジスタ全体を保護するための窒化Ｓi 等
で形成された第２保護膜である。
（ｄ）（ｅ）は、従来の薄膜トランジスタの製造方法を
工程順に示す断面図である。図において、１はガラス等
の絶縁性物質を用いた絶縁性基板、２はＣr 等の金属を
用い基板１上に形成されたゲート電極、３はゲート電極
２を覆うように形成された窒化Ｓi などからなるゲート
絶縁膜、４はゲート絶縁膜３の上部に接するように形成
されたノンドープＳi 膜等の半導体を用いた半導体膜、
５は半導体膜４上、薄膜トランジスタのチャネル部上を
覆う窒化Ｓi 膜等で形成された保護膜、６は保護膜５上
に保護膜５をパターニングすることによって形成したコ
ンタクトホールを介して半導体膜４に接続して形成さ
れ、かつその膜の一部である能動態領域の上部をエッチ
ング等で取り除いた、Ｐ等の不純物をＳi 等の半導体膜
にドープし形成したコンタクト膜、７はコンタクト膜６
上部に形成された金属よりなるソース・ドレイン電極、
８は薄膜トランジスタ全体を保護するための窒化Ｓi 等
で形成された第２保護膜である。
【０００３】まず、Ｃr 等の金属膜を絶縁性基板１上に
形成し、写真製版法でゲート電極２パターンを形成する
（図５（ａ））。次いで、ゲート絶縁膜３、半導体膜
４、保護膜５を連続で成膜し写真製版法でパターニング
を行いＳi をアイランド化する（図５（ｂ））。次い
で、写真製版法でパターニングを行い、コンタクト膜６
と半導体膜４を接続するためのコンタクトホールを開け
る（図５（ｃ））。その後、コンタクト膜６及びソース
ドレイン電極７を成膜し、さらに写真製版法でパターン
形成をする（図６（ｄ））。最後に第２保護膜８を形成
する（図６（ｅ））。
形成し、写真製版法でゲート電極２パターンを形成する
（図５（ａ））。次いで、ゲート絶縁膜３、半導体膜
４、保護膜５を連続で成膜し写真製版法でパターニング
を行いＳi をアイランド化する（図５（ｂ））。次い
で、写真製版法でパターニングを行い、コンタクト膜６
と半導体膜４を接続するためのコンタクトホールを開け
る（図５（ｃ））。その後、コンタクト膜６及びソース
ドレイン電極７を成膜し、さらに写真製版法でパターン
形成をする（図６（ｄ））。最後に第２保護膜８を形成
する（図６（ｅ））。
【０００４】次に薄膜トランジスタの動作について説明
する。ソースドレイン電極７間に例えば１０〜２０Ｖ程
度の電圧を印加し、ゲート電極２に印加する電圧を、例
えば−５Ｖ〜２０Ｖの間で変化させることでソースドレ
イン電極間に流れる電流を制御しスイッチング動作を行
う。例えば、ｎチャンネルの薄膜トランジスタの場合、
ゲート電極を負にした時に、トランジスタのスイッチン
グ状態は、オフとなり、ゲート電圧を正にしたときにス
イッチ状態はオンとなる。
する。ソースドレイン電極７間に例えば１０〜２０Ｖ程
度の電圧を印加し、ゲート電極２に印加する電圧を、例
えば−５Ｖ〜２０Ｖの間で変化させることでソースドレ
イン電極間に流れる電流を制御しスイッチング動作を行
う。例えば、ｎチャンネルの薄膜トランジスタの場合、
ゲート電極を負にした時に、トランジスタのスイッチン
グ状態は、オフとなり、ゲート電圧を正にしたときにス
イッチ状態はオンとなる。
【０００５】
【発明が解決しようとする課題】良好なスイッチング動
作を得るためには、例えば、ｎチャンネルの薄膜トラン
ジスタの場合、ゲート電極を正に印加した場合にソース
・ドレイン電極間に流れるドレイン電流（以下オン電流
と記す）が大きく、ゲート電極を負に印加した場合にソ
ース・ドレイン間に流れるドレイン電流（以下オフ電流
と記す）が小さい事が大切である。ところが、従来の薄
膜トランジスタは、マトリックスアドレス指定方式の液
晶ディスプレイ等のスイッチング素子として用いる場合
には、オフ電流が十分に低くなく、その使用マージンは
必ずしも大きくなかった。
作を得るためには、例えば、ｎチャンネルの薄膜トラン
ジスタの場合、ゲート電極を正に印加した場合にソース
・ドレイン電極間に流れるドレイン電流（以下オン電流
と記す）が大きく、ゲート電極を負に印加した場合にソ
ース・ドレイン間に流れるドレイン電流（以下オフ電流
と記す）が小さい事が大切である。ところが、従来の薄
膜トランジスタは、マトリックスアドレス指定方式の液
晶ディスプレイ等のスイッチング素子として用いる場合
には、オフ電流が十分に低くなく、その使用マージンは
必ずしも大きくなかった。
【０００６】この発明は、上記のような問題点を解決す
るためになされたもので、薄膜トランジスタのバックチ
ャンネルを不活性化し、その結果として、例えば液晶デ
ィスプレイ等のスイッチング素子として充分に適応しう
るオフ電流が十分低い薄膜トランジスタを作製すること
を目的としている。
るためになされたもので、薄膜トランジスタのバックチ
ャンネルを不活性化し、その結果として、例えば液晶デ
ィスプレイ等のスイッチング素子として充分に適応しう
るオフ電流が十分低い薄膜トランジスタを作製すること
を目的としている。
【０００７】
【課題を解決するための手段】この発明の薄膜トランジ
スタの製造方法は、保護膜形成前に、半導体膜・保護膜
の半導体膜の膜表面をＨe、Ｎe、Ａr、Ｋr、Ｎ2、Ｘeの
いずれかのガスを導入して形成したプラズマ中に曝す
か、あるいはＨ2、Ｈe、Ｎe、Ａr、Ｋr、Ｎ2、Ｘe の内
２種類以上の混合ガスを導入して形成したプラズマ中に
曝して、上記半導体膜・保護膜界面の界面準位を上げる
ようにしたものである。
スタの製造方法は、保護膜形成前に、半導体膜・保護膜
の半導体膜の膜表面をＨe、Ｎe、Ａr、Ｋr、Ｎ2、Ｘeの
いずれかのガスを導入して形成したプラズマ中に曝す
か、あるいはＨ2、Ｈe、Ｎe、Ａr、Ｋr、Ｎ2、Ｘe の内
２種類以上の混合ガスを導入して形成したプラズマ中に
曝して、上記半導体膜・保護膜界面の界面準位を上げる
ようにしたものである。
【０００８】この発明においては、半導体膜を上記プラ
ズマ中に曝し、半導体膜・保護膜界面の界面準位を上げ
るようにしたので、薄膜トランジスタのバックチャンネ
ルを不活性化し、薄膜トランジスタのオフ動作時にバッ
クチャンネルに流れる漏れ電流を減少させ、その結果と
して薄膜トランジスタのオフ電流を低減させることがで
きる。
ズマ中に曝し、半導体膜・保護膜界面の界面準位を上げ
るようにしたので、薄膜トランジスタのバックチャンネ
ルを不活性化し、薄膜トランジスタのオフ動作時にバッ
クチャンネルに流れる漏れ電流を減少させ、その結果と
して薄膜トランジスタのオフ電流を低減させることがで
きる。
【０００９】
【発明の実施の形態】以下この発明の実施の形態を図に
ついて説明する。図１（ａ）（ｂ）（ｃ）・図２（ｄ）
（ｅ）・図３（ｆ）（ｇ）の工程順に示す断面図に基づ
き、この発明の一実施形態の薄膜トランジスタの製造方
法を説明する。
ついて説明する。図１（ａ）（ｂ）（ｃ）・図２（ｄ）
（ｅ）・図３（ｆ）（ｇ）の工程順に示す断面図に基づ
き、この発明の一実施形態の薄膜トランジスタの製造方
法を説明する。
【００１０】まず、Ｃr 等の金属膜を絶縁性基板１上に
形成し、写真製版法でゲート電極パターン２を形成する
（図１（ａ））。次いで、ゲート絶縁膜３、半導体膜４
を成膜後（図１（ｂ））、半導体膜４の表面をＨe、Ｎ
e、Ａr、Ｋr、Ｎ2、Ｘeのいずれかのガスを導入して形
成したプラズマ中に曝すか、あるいはＨ2、Ｈe、Ｎe、
Ａr、Ｋr、Ｎ2、Ｘe の内２種類以上の混合ガスを導入
して形成したプラズマ中に曝す（図１（ｃ））。次い
で、保護膜５を成膜し、写真製版法でパターニングを行
いＳi をアイランド化する（図２（ｄ））。その後、写
真製版法でパターニングを行い、コンタクト膜６と半導
体膜４を接続するためのコンタクトホールを開ける（図
２（ｅ））。次いで、コンタクト膜６、及びソース・ド
レイン電極７を成膜し、その後写真製版法でパターン形
成をする（図３（ｆ））。最後に第２保護膜８を形成す
る（図３（ｇ））。
形成し、写真製版法でゲート電極パターン２を形成する
（図１（ａ））。次いで、ゲート絶縁膜３、半導体膜４
を成膜後（図１（ｂ））、半導体膜４の表面をＨe、Ｎ
e、Ａr、Ｋr、Ｎ2、Ｘeのいずれかのガスを導入して形
成したプラズマ中に曝すか、あるいはＨ2、Ｈe、Ｎe、
Ａr、Ｋr、Ｎ2、Ｘe の内２種類以上の混合ガスを導入
して形成したプラズマ中に曝す（図１（ｃ））。次い
で、保護膜５を成膜し、写真製版法でパターニングを行
いＳi をアイランド化する（図２（ｄ））。その後、写
真製版法でパターニングを行い、コンタクト膜６と半導
体膜４を接続するためのコンタクトホールを開ける（図
２（ｅ））。次いで、コンタクト膜６、及びソース・ド
レイン電極７を成膜し、その後写真製版法でパターン形
成をする（図３（ｆ））。最後に第２保護膜８を形成す
る（図３（ｇ））。
【００１１】次に薄膜トランジスタの動作について説明
する。ソース・ドレイン電極７間に例えば１０〜２０Ｖ
程度の電圧を印加し、ゲート電極２に印加する電圧を、
例えば−５Ｖ〜２０Ｖの間で変化させることでソース・
ドレイン電極間に流れる電流を制御しスイッチング動作
を行う。例えば、ｎチャンネルの薄膜トランジスタの場
合、ゲート電極を負にした時に、トランジスタのスイッ
チング状態は、オフとなり、ゲート電圧を正にしたとき
にスイッチ状態はオンとなる。
する。ソース・ドレイン電極７間に例えば１０〜２０Ｖ
程度の電圧を印加し、ゲート電極２に印加する電圧を、
例えば−５Ｖ〜２０Ｖの間で変化させることでソース・
ドレイン電極間に流れる電流を制御しスイッチング動作
を行う。例えば、ｎチャンネルの薄膜トランジスタの場
合、ゲート電極を負にした時に、トランジスタのスイッ
チング状態は、オフとなり、ゲート電圧を正にしたとき
にスイッチ状態はオンとなる。
【００１２】この発明の薄膜トランジスタの製造方法に
おいては、薄膜トランジスタの保護膜形成前に半導体膜
・保護膜界面側の半導体膜の膜表面をＨe、Ｎe、Ａr、
Ｋr、Ｎ2、Ｘeのいずれかのガスを導入して形成したプ
ラズマ中に曝すか、あるいはＨ2、Ｈe、Ｎe、Ａr、Ｋ
r、Ｎ2、Ｘe の内２種類以上の混合ガスを導入して形成
したプラズマ中に曝し、半導体膜・保護膜界面の界面準
位を増加させることで、薄膜トランジスタのバックチャ
ネルを不活性化し、薄膜トランジスタのオフ動作時にバ
ックチャネルに流れる漏れ電流を減少させ、その結果と
して薄膜トランジスタのオフ電流を低減させている。
おいては、薄膜トランジスタの保護膜形成前に半導体膜
・保護膜界面側の半導体膜の膜表面をＨe、Ｎe、Ａr、
Ｋr、Ｎ2、Ｘeのいずれかのガスを導入して形成したプ
ラズマ中に曝すか、あるいはＨ2、Ｈe、Ｎe、Ａr、Ｋ
r、Ｎ2、Ｘe の内２種類以上の混合ガスを導入して形成
したプラズマ中に曝し、半導体膜・保護膜界面の界面準
位を増加させることで、薄膜トランジスタのバックチャ
ネルを不活性化し、薄膜トランジスタのオフ動作時にバ
ックチャネルに流れる漏れ電流を減少させ、その結果と
して薄膜トランジスタのオフ電流を低減させている。
【００１３】これは、薄膜トランジスタの保護膜形成前
に半導体膜・保護膜界面側の半導体膜の膜表面をＨe、
Ｎe、Ａr、Ｋr、Ｎ2、Ｘeのいずれかのガスを導入して
形成したプラズマ中に曝すか、あるいはＨ2、Ｈe、Ｎ
e、Ａr、Ｋr、Ｎ2、Ｘe の内２種類以上の混合ガスを導
入して形成したプラズマ中に曝し、半導体膜・保護膜界
面の界面準位を増加し、半導体・保護膜界面のエネルギ
ーバンドが図４（ｂ）の説明図の様になり、オフ時に薄
膜トランジスタの半導体・保護膜界面を通じてリーク電
流として流れるバックチャネル電流が低下し、その結果
としてオフ電流が減少したと考えられる。図４（ａ）は
従来例による薄膜トランジスタの半導体・保護膜界面の
エネルギーバンドを示す説明図である。
に半導体膜・保護膜界面側の半導体膜の膜表面をＨe、
Ｎe、Ａr、Ｋr、Ｎ2、Ｘeのいずれかのガスを導入して
形成したプラズマ中に曝すか、あるいはＨ2、Ｈe、Ｎ
e、Ａr、Ｋr、Ｎ2、Ｘe の内２種類以上の混合ガスを導
入して形成したプラズマ中に曝し、半導体膜・保護膜界
面の界面準位を増加し、半導体・保護膜界面のエネルギ
ーバンドが図４（ｂ）の説明図の様になり、オフ時に薄
膜トランジスタの半導体・保護膜界面を通じてリーク電
流として流れるバックチャネル電流が低下し、その結果
としてオフ電流が減少したと考えられる。図４（ａ）は
従来例による薄膜トランジスタの半導体・保護膜界面の
エネルギーバンドを示す説明図である。
【００１４】なお、上記実施の形態では、半導体膜４と
して非晶質Ｓi 膜を用いた場合について説明したが、半
導体膜４として多結晶Ｓi 膜を用いても同様な効果を有
する。
して非晶質Ｓi 膜を用いた場合について説明したが、半
導体膜４として多結晶Ｓi 膜を用いても同様な効果を有
する。
【００１５】なお、上記実施の形態では、薄膜トランジ
スタは、ｎチャンネルのものについて説明したが、ｐチ
ャンネルのものを用いても同様な効果を有する。
スタは、ｎチャンネルのものについて説明したが、ｐチ
ャンネルのものを用いても同様な効果を有する。
【００１６】この発明の実施の形態によれば、次のよう
な効果を有する。半導体膜・保護膜の半導体膜の膜表面
をＨe、Ｎe、Ａr、Ｋr、Ｎ2、Ｘeのいずれか、あるいは
これらの内２種類以上の混合のガスを導入して形成した
プラズマ中に曝すものにおいては、これらのガスは不活
性ガスであるため、ガスの取り扱い上、安全性等の面で
問題がない利点がある。これに対し、Ｈ2 は燃焼ガスで
あるため、取り扱いが大変である。また、Ｈe、Ｎe、Ａ
r、Ｋr、Ｎ2、Ｘeを用いる場合は、Ｓi をエッチングす
る速度が小さいため、裏面処理の制御がし易い利点があ
る。Ｈ2 では、Ｓi 膜をエッチングする速度が大きいた
め、条件範囲が狭くなることになる。
な効果を有する。半導体膜・保護膜の半導体膜の膜表面
をＨe、Ｎe、Ａr、Ｋr、Ｎ2、Ｘeのいずれか、あるいは
これらの内２種類以上の混合のガスを導入して形成した
プラズマ中に曝すものにおいては、これらのガスは不活
性ガスであるため、ガスの取り扱い上、安全性等の面で
問題がない利点がある。これに対し、Ｈ2 は燃焼ガスで
あるため、取り扱いが大変である。また、Ｈe、Ｎe、Ａ
r、Ｋr、Ｎ2、Ｘeを用いる場合は、Ｓi をエッチングす
る速度が小さいため、裏面処理の制御がし易い利点があ
る。Ｈ2 では、Ｓi 膜をエッチングする速度が大きいた
め、条件範囲が狭くなることになる。
【００１７】
【発明の効果】以上のように、この発明によれば、薄膜
トランジスタを製造する際、保護膜形成前に半導体膜・
保護膜界面側の半導体膜の膜表面を Ｈe、Ｎe、Ａr、Ｋ
r、Ｎ2、Ｘeのいずれかのガスを導入して形成したプラ
ズマ中に曝すか、あるいはＨ2、Ｈe、Ｎe、Ａr、Ｋr、
Ｎ2、Ｘeの内２種類以上の混合ガスを導入して形成した
プラズマ中に曝し、半導体膜・保護膜界面の界面準位を
プラズマ照射前と比べ増加させることにより、半導体膜
・保護膜界面の半導体膜の導電率・移動度を減少させ不
活性化し、薄膜トランジスタのオフ電流を低減できる効
果がある。
トランジスタを製造する際、保護膜形成前に半導体膜・
保護膜界面側の半導体膜の膜表面を Ｈe、Ｎe、Ａr、Ｋ
r、Ｎ2、Ｘeのいずれかのガスを導入して形成したプラ
ズマ中に曝すか、あるいはＨ2、Ｈe、Ｎe、Ａr、Ｋr、
Ｎ2、Ｘeの内２種類以上の混合ガスを導入して形成した
プラズマ中に曝し、半導体膜・保護膜界面の界面準位を
プラズマ照射前と比べ増加させることにより、半導体膜
・保護膜界面の半導体膜の導電率・移動度を減少させ不
活性化し、薄膜トランジスタのオフ電流を低減できる効
果がある。
【図１】 この発明の一実施例の薄膜トランジスタの製
造方法を工程順に示す断面図（その１）。
造方法を工程順に示す断面図（その１）。
【図２】 この発明の一実施例の薄膜トランジスタの製
造方法を工程順に示す断面図（その２）。
造方法を工程順に示す断面図（その２）。
【図３】 この発明の一実施例の薄膜トランジスタの製
造方法を工程順に示す断面図（その３）。
造方法を工程順に示す断面図（その３）。
【図４】 この一実施例のバックチャネル側の半導体膜
・保護膜界面の定性的なエネルギーバンドを示す説明図
および同比較例の説明図。
・保護膜界面の定性的なエネルギーバンドを示す説明図
および同比較例の説明図。
【図５】 従来の薄膜トランジスタの製造方法を工程順
に示す断面図（その１）。
に示す断面図（その１）。
【図６】 従来の薄膜トランジスタの製造方法を工程順
に示す断面図（その２）。
に示す断面図（その２）。
１ 絶縁性基板、２はゲート電極、３ ゲート絶縁膜、
４ 半導体膜、５ 保護膜、６ コンタクト膜、７ ソ
ース・ドレイン電極。
４ 半導体膜、５ 保護膜、６ コンタクト膜、７ ソ
ース・ドレイン電極。
Claims (1)
- 【請求項１】 絶縁性基板と、ゲート電極と、ゲート絶
縁膜と、半導体膜と、この半導体膜に形成される保護膜
と、コンタクト膜と、ソース電極と、ドレイン電極とを
有する薄膜トランジスタを製造する方法において、上記
保護膜形成前に、上記半導体膜・保護膜の半導体膜の膜
表面をＨe、Ｎe、Ａr、Ｋr、Ｎ2、Ｘeのいずれかのガス
を導入して形成したプラズマ中に曝すか、あるいは
Ｈ2、Ｈe、Ｎe、Ａr、Ｋr、Ｎ2、Ｘe の内２種類以上の
混合ガスを導入して形成したプラズマ中に曝して、上記
半導体膜・保護膜界面の界面準位を上げるようにしたこ
とを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30210596A JP2671898B2 (ja) | 1996-11-13 | 1996-11-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30210596A JP2671898B2 (ja) | 1996-11-13 | 1996-11-13 | 薄膜トランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24355490A Division JP2621619B2 (ja) | 1990-09-12 | 1990-09-12 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09121060A JPH09121060A (ja) | 1997-05-06 |
| JP2671898B2 true JP2671898B2 (ja) | 1997-11-05 |
Family
ID=17905000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30210596A Expired - Lifetime JP2671898B2 (ja) | 1996-11-13 | 1996-11-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671898B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4435368B2 (ja) * | 2000-04-03 | 2010-03-17 | 三菱電機株式会社 | 液晶表示装置の製造方法 |
| KR101602834B1 (ko) * | 2010-01-15 | 2016-03-11 | 순천대학교 산학협력단 | 산화물 박막 트랜지스터 및 이의 제조방법 |
| US8431496B2 (en) * | 2010-03-05 | 2013-04-30 | Semiconductor Energy Labortory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1996
- 1996-11-13 JP JP30210596A patent/JP2671898B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09121060A (ja) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100253611B1 (ko) | 활성-매트릭스액정표시장치및그제조방법 | |
| JP2530990B2 (ja) | 薄膜トランジスタ・マトリクスの製造方法 | |
| US6759283B2 (en) | Thin film transistor and method of fabricating the same | |
| JPH05335573A (ja) | 薄膜半導体装置 | |
| JPH0864835A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2671898B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JPH04362616A (ja) | アクティブマトリクスパネル | |
| JP2000332254A (ja) | 薄膜トランジスタ装置 | |
| KR100271491B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5554547A (en) | Process for the production of thin film transistor using oxygen plasma | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2933121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02224254A (ja) | 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPH01300567A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
| KR100241809B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그 제조방법 | |
| KR100502481B1 (ko) | 액정표시장치용 박막트랜지스터 소자 및 그의 제조방법 | |
| JPH08181319A (ja) | 薄膜トランジスタとその製造方法 | |
| KR100304911B1 (ko) | 박막트랜지스터제조방법 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |