JPH07118482B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置の製造装置に関し、特にＴ型ゲー
ト電極を有した化合物半導体装置の製造方法に関するも
のである。

［従来の技術］ 化合物半導体素子として、たとえばｎチャンネルGaAsデ
バイスはアナログ分野ではその高周波領域における優れ
た低雑音特性が、またディジタル分野ではその高速性、
低消費電力性が注目され現在活発に研究が行なわれてい
る。

この優れた特性を十分に発揮させるためには、素子に寄
生する成分すなわちソース・ゲート容量（Cgs）やソー
ス抵抗（Rs）等の低減が必要とされ、そのために各種セ
ルフアライメントプロセスの開発およびゲート長（Lg）
の短縮が図られている。特にこのLgの短縮はCgsの低減
およびトランスコンダクタ（Gm）の向上に効果的である
が、ゲート電極の断面積が減少するためゲート抵抗（R
g）の増大をもたらし、特性の向上を妨げる。そこでゲ
ート電極の断面形状をＴ型にすることによってLg短縮に
よるCgsを低下させ、Gm増加を維持しつつRgの増大を抑
えている。

第２図はこのＴ型ゲート電極の従来の製造方法を示した
工程断面図である。

以下、図を参照して従来の製造方法について説明する。

エピタキシャル成長またはイオン注入法を用いて能動層
を形成したGaAsよりなる半導体基板１上にCVD法等によ
って絶縁膜２を形成する。次に絶縁膜２上に形成したレ
ジストを写真製版法等でパターニングし、それをマスク
として絶縁膜２をエッチングしゲート長Lgに相当する所
望の開口を形成する（第２図（ａ）参照）。

開口形成後、レジスト３を除去し新たなレジスト７を形
成するが、同じく写真製版法等でパターニングしてＴ型
ゲート電極の上層部分の幅に応じた開口を形成する（第
２図（ｂ）参照）。このとき必要があれば半導体基板１
にリセスエッチング等の処理を行なってもよい。

最後に、電子ビーム蒸着法等の方法によりゲート電極を
形成するゲート金属を蒸着して、リフトオフ法によりＴ
型形状の電極８を形成する（第２図（ｃ）参照）。

以上が従来の製造方法によるＴ型ゲート電極の形成方法
であるがその他の従来の方法として、 多層レジストを用いてその断面開口をＴ型に形成し
た後、ゲート金属を蒸着し同じくリフトオフ法によって
Ｔ型ゲート電極を形成する方法。

２層に金属を蒸着し、上層金属をマスクとして下層
金属をサイドエッチングすることによってＴ型形状に加
工してＴ型ゲート電極を形成する方法 等が挙げられる。

［発明が解決しようとする問題点］ 上記のような従来の製造方法では、以下のような問題点
を有する。

第２図にて示した製造方法および上記による方法はい
ずれもリフトオフ法を基本としているが、もともとリフ
トオフ法で形成できる金属の厚さは形成したレジストの
厚さに強く依存し、一般的には１μｍが限界である。こ
れ以上レジストが厚く形成されるとリフトオフしないの
である。ところが、Lg短縮への要請は極めて厳しく特に
12GHz帯以上の高周波デバイスにあっては、Lgは約0.25
μｍ以下であることが要求される。したがって、このと
きのRgは極めて大きくなるので１μｍ程度の上層金属で
はこの増大を十分に抑えることが困難となるという問題
点があった。

また上記の方法にあっては、上層の金属を厚く形成す
ることは可能であるが、下層金属をサイドエッチングす
る際エッチングがされる下層金属下部の半導体基板にエ
ッチングによるダメージが加えられ、その装置の特性を
劣化させる等の問題点があった。

この発明は以上のような問題点を解決するためになされ
たもので、リフトオフ法を用いることなくＴ型形状のゲ
ート電極の上層部を所望の厚さに形成でき、かつ形成時
における半導体基板へのダメージを与えない半導体装置
の製造方法を提供することを目的とする。

［問題点を解決するための手段］ この発明に係る半導体装置の製造方法は、Ｔ型断面形状
の電極を有した半導体装置の製造方法であって、半導体
基板上に絶縁膜を形成する工程と、絶縁膜にＴ型断面形
状の下部形状に応じた幅の第１の開口を形成する工程
と、第１の開口の内部を含み、絶縁膜上に第１の金属層
を形成する工程と、第１の金属層上にレジストを形成す
る工程と、絶縁膜の第１の開口に対応するレジストの部
分にＴ型断面形状の上部形状に応じた幅の第２の開口を
形成する工程と、第２の開口によって露出した第１の金
属層上に、第１の金属層を給電電極としたメッキ法によ
って第２の金属層を形成する工程と、レジストを除去す
る工程と、第２の金属層をマスクとして、第１の金属層
の露出した部分を除去する工程とを備えたものである。

［作用］ この発明においては、Ｔ型形状の上層金属をメッキ法で
形成するのでその厚さを所望の厚さで形成でき、しかも
エッチング法を使用しないので半導体基板にダメージを
与えることもない。

［実施例］ 第１図はこの発明の一実施例における概略製造工程図で
ある。

以下、図を参照してこの発明の製造方法を説明する。

従来例の第２図（ａ）と同じく、エピタキシャル成長ま
たはイオン注入法を用いて能動層を形成した、たとえば
GaAsよりなる半導体基板１上にCVD法等によって絶縁膜
２を形成した後、その上に形成したレジストを写真製版
法でパターニングしてマスクとしたエッチングによって
ゲート長Lgに相当する所望の開口を形成する（第１図
（ａ）参照）。

ここで絶縁膜２としてはSiNx、SiO₂のような無機物の他
にポリイミド（PIQ）のような有機絶縁膜を用いてもよ
い。また絶縁膜を形成せずに直接レジストの塗布による
パターニングを行なうことも可能である。

このとき必要であればリセスエッチング等の処理を行な
ってもよい。

絶縁膜２に開口を形成した後、レジスト３を除去し開口
内部も含め第１の金属層４を全面に、たとえば電子ビー
ム法、スパッタ法、CVD法等によって蒸着する。但し、
絶縁膜の形成の代わりにレジストの直接塗布を行なった
場合は高温雰囲気となる蒸着法は避けるべきである。こ
こでこの第１の金属層４は後工程のメッキ法による給電
電極ともなるのである程度厚く蒸着する（第１図（ｂ）
参照）。

次に第１の金属層４上にレジスト５を形成し、これを写
真製版法でパターニングしてＴ型ゲート電極の上層部に
相当する開口を形成する。レジスト５の開口部に露出し
た第１の金属層４を給電電極として第２の金属層をメッ
キ法によってその上に形成するが、このときレジスト５
の厚さ以上の所望の厚さに第１の金属層を形成すること
ができる（第１図（ｃ）参照）。

最後にレジスト５を除去した後、第２の金属層６をマス
クとして不要な金属層４をエッチング除去して所望のＴ
型形状のゲート電極が形成される（第１図（ｄ）参
照）。

なお、第２の金属層は低抵抗でメッキしやすいAuを用い
るのが最も適しているが、他の金属でも可能である。第
１の金属層については特に制限がないが、第２の金属層
と反応して高抵抗化するようなたとえばAlとAu等の組合
わせを用いるときは、さらにこの間にたとえばTiのよう
なバリアメタルを蒸着して反応を妨げることが必要であ
る。

また、上記実施例では、半導体基板としてGaAsの化合物
半導体を例にしているが、他の化合物半導体でもよく、
さらにシリコン基板等の単一の元素よりなる半導体基板
であってもよい。

［発明の効果］ この発明は以上説明したとおり、Ｔ型形状のゲート電極
の上層金属を十分に厚く形成できるので、ゲート長Lgの
微小にかかわらず低抵抗のゲート電極となるのでその高
性能化が保証でき、さらにＴ型形状を形成する際エッチ
ング法によらないので半導体基板に無用のダメージを与
えないという効果がある。また、リフトオフ法によらず
ゲート電極を形成することができるので、ゲート電極の
膜厚を比較的自由に設定することができ、製品の歩留り
も向上する。

【図面の簡単な説明】

第１図はこの発明の一実施例における概略製造工程図、
第２図は従来の製造方法を示した工程図である。 図において、１は半導体基板、２は絶縁膜、４は第１の
金属層、５はレジスト、６は第２の金属層である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】Ｔ型断面形状の電極を有した半導体装置の
   製造方法であって、 半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜に前記Ｔ型断面形状の下部形状に応じた幅の
   第１の開口を形成する工程と、 前記第１の開口の内部を含み、前記絶縁膜上に第１の金
   属層を形成する工程と、 前記第１の金属層上にレジストを形成する工程と、 前記絶縁膜の前記第１の開口に対応する前記レジストの
   部分に前記Ｔ型断面形状の上部形状に応じた幅の第２の
   開口を形成する工程と、 前記第２の開口によって露出した前記第１の金属層上
   に、前記第１の金属層を給電電極としたメッキ法によっ
   て第２の金属層を形成する工程と、 前記レジストを除去する工程と、 前記第２の金属層をマスクとして、前記第１の金属層の
   露出した部分を除去する工程とを備えた、半導体装置の
   製造方法。