JPH0992650A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 多結晶シリコン層と金属シリサイド層との積
層構造からなる配線層と下層の導電層とのコンタクト部
における多結晶シリコン層の抵抗増大を抑制する。 【解決手段】 ｐ型半導体基板１の主表面を覆うように
層間絶縁層８が形成される。層間絶縁層８にはコンタク
トホール９ａ，９ｂが形成される。このコンタクトホー
ル９ａ，９ｂ内から層間絶縁層８上に延在するように多
結晶シリコン層１０ａが形成される。多結晶シリコン層
１０ａ内には抵抗低減のための不純物が導入される。そ
して、コンタクトホール９ａ，９ｂ上に位置する多結晶
シリコン層１０ａの表面には段差部１３が存在し、この
段差部１３内に埋込まれるように、不純物拡散防止機能
を有する絶縁層１１が形成される。この絶縁層１１と多
結晶シリコン層１０ａとを覆うように高融点金属シリサ
イド層１０ｂが形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、多結晶シリコン層と金属
シリサイド層との２層構造を有する配線層と導電層との
コンタクト部における配線層構造とその製造方法に関す
るものである。

【０００２】

【従来の技術】近年の半導体装置の高集積化、高性能化
の要求に伴い、チップ面積がますます縮小化される傾向
にある。そのため、多層配線構造を用いて三次元的にデ
バイスを構築しなければならなくなってきている。

【０００３】図３８は、従来の多層配線構造を有する半
導体装置の一例を示す断面図である。図３８を参照し
て、ｐ型半導体基板１の主表面には、活性領域を規定す
るように選択的にフィールド酸化膜３が形成されてい
る。活性領域内に位置するｐ型半導体基板１の主表面に
はｎ型ウェル領域２が形成される。このｎ型ウェル領域
２の表面には、約０．５μｍ程度の拡散深さを有する１
対のｐ型不純物拡散層４，４が間隔を空けて形成されて
いる。

【０００４】上記の１対のｐ型不純物拡散層４，４に挟
まれるｎ型ウェル領域２の表面上には、１０ｎｍ程度の
厚みのシリコン酸化膜などからなるゲート酸化膜５が形
成される。このゲート酸化膜５上にはゲート電極６が形
成される。ゲート電極６は、この場合であれば、たとえ
ばリンなどのｎ型の不純物が導入され１００ｎｍ程度の
厚みを有する多結晶シリコン層６ａと、１００ｎｍ程度
の厚みを有するタングステンシリサイドなどからなる高
融点金属シリサイド層６ｂとで構成される。

【０００５】一方、フィールド酸化膜３上には第１の配
線層７が形成される。この第１の配線層７も、多結晶シ
リコン層７ａと高融点金属シリサイド層７ｂとの積層構
造を有する。この第１の配線層７とゲート電極６とを覆
うようにシリコン酸化膜などからなり約100nm の厚みを
有する層間絶縁層８が形成される。この層間絶縁層８に
は、高融点金属シリサイド層７ｂの一部表面に達するコ
ンタクトホール９ａと、ｐ型不純物拡散層４の一部表面
に達するコンタクトホール９ｂとがそれぞれ形成されて
いる。このコンタクトホール９ａ，９ｂ内から層間絶縁
層８の上面上に延在するように第２の配線層１０が形成
される。この第２の配線層１０も、多結晶シリコン層１
０ａと高融点金属シリサイド層１０ｂとの積層構造を有
する。なお、図示していないが、第２の配線層１０上に
は層間絶縁層を介して、広域配線であるＡｌ配線が形成
される。

【０００６】次に、図３９および図４０を用いて、図３
８に示される従来の半導体装置の製造方法について説明
する。図３９および図４０は、図３８に示される従来の
半導体装置の製造工程の第１工程と第２工程を示す断面
図である。

【０００７】まず図３９を参照して、ｐ型半導体基板１
の主表面上にリソグラフィー技術によってｎ型ウェル領
域２の形成領域上に開口部を有するレジストパターン
（図示せず）を形成し、このレジストパターンをマスク
として用いてたとえばリンイオンなどのｎ型の不純物イ
オンをｐ型半導体基板１の主表面に注入する。そして、
レジストパターンを除去した後アニールを行ない上記の
イオンを拡散することによりｎ型ウェル領域２を形成す
る。次に、ＬＯＣＯＳ（Local Oxidation of Silicon）
法を用いてフィールド酸化膜３を形成する。

【０００８】次に、ｐ型半導体基板１の主表面を酸化す
ることによりゲート酸化膜５を形成する。その後、ＣＶ
Ｄ（Chemical Vapor Deposition ）法などを用いて、た
とえばリンが導入された多結晶シリコン層６ａ，７ａと
高融点金属シリサイド層６ｂ，７ｂとを順次堆積する。

【０００９】そして、リソグラフィー技術を用いて、ゲ
ート電極６および第１の配線層７の形成領域上にレジス
トパターン（図示せず）を形成し、このレジストパター
ンをマスクとして用いて多結晶シリコン層６ａ，７ａと
高融点金属シリサイド層６ｂ，７ｂとに異方性エッチン
グ処理を施す。それにより、第１の配線層７とゲート電
極６とがそれぞれ形成される。次に、ｐ型不純物拡散層
４の形成領域上に開口部を有するレジストパターン（図
示せず）をリソグラフィー技術により形成し、このレジ
ストパターンをマスクとして用いてたとえばボロンイオ
ンなどのｐ型のイオンをｎ型ウェル領域２の表面に注入
する。それにより、ソース／ドレイン領域となる１対の
ｐ型不純物拡散層４，４が形成される。

【００１０】次に、図４０を参照して、ＣＶＤ法などを
用いてゲート電極６と第１の配線層７とを覆うようにシ
リコン酸化膜などからなる層間絶縁層８を形成する。そ
して、この層間絶縁層８上に、リソグラフィー技術を用
いて、コンタクトホール９ａ，９ｂの形成領域上に開口
部を有するレジストパターン１２ａを形成する。このレ
ジストパターン１２ａをマスクとして用いて、層間絶縁
層８に異方性エッチング処理を施す。それにより、第１
の配線層７の表面に達するコンタクトホール９ａと、ｐ
型不純物拡散層４の表面に達するコンタクトホール９ｂ
とがそれぞれ形成される。その後、レジストパターン１
２ａを除去する。

【００１１】次に、図３８を参照して、ＣＶＤ法あるい
はスパッタリング法などを用いて、リンなどのｎ型不純
物が導入された多結晶シリコン層１０ａを堆積し、この
多結晶シリコン層１０ａ上にＣＶＤ法あるいはスパッタ
リング法などを用いて高融点金属シリサイド層１０ｂを
堆積する。次に、高融点金属シリサイド層１０ｂ上に、
リソグラフィー技術を用いて、第２の配線層１０の配線
パターン形状にパターニングされたレジストパターン
（図示せず）を形成する。このレジストパターンをマス
クとして用いて、高融点金属シリサイド層１０ｂと多結
晶シリコン層１０ａとを順次エッチングする。それによ
り、第２の配線層１０が形成される。

【００１２】それ以降は、ＣＶＤ法などを用いて全面に
層間絶縁層（図示せず）を堆積し、所望の領域に異方性
エッチングによりコンタクトホール（図示せず）を形成
する。そして、このコンタクトホール内と層間絶縁層上
に、広域配線であるＡｌ配線（図示せず）が形成される
ことになる。

【００１３】

【発明が解決しようとする課題】しかしながら、最近の
半導体装置においては、ますます微細化が進みチップ面
積が縮小されてきている。そのため、コンタクトホール
９ａ，９ｂの径も縮小されてきている。そのため、コン
タクトホール９ａ内における第１の配線層７と第２の配
線層１０との接触面積や、コンタクトホール９ｂ内での
ｐ型不純物拡散層４と第２の配線層１０との接触面積が
小さくなる。それにより、コンタクト抵抗が増大する傾
向にある。

【００１４】そのことに加え、上述の構造を有する従来
の半導体装置においては、最終工程までの熱履歴によ
り、堆積時にはアモルファス状態であった高融点金属シ
リサイド層１０ｂ，７ｂによって多結晶シリコン層１０
ａ内に導入された不純物が吸い上げられてしまう。より
具体的には、コンタクトホール９ａ内においては、多結
晶シリコン層１０ａの上下に位置する高融点金属シリサ
イド層７ｂと高融点金属シリサイド層１０ｂとの双方に
より多結晶シリコン層１０ａ内の不純物が吸収され、コ
ンタクトホール９ｂ内においては上層にある高融点金属
シリサイド層１０ｂによって多結晶シリコン層１０ａ内
の不純物が吸い上げられることになる。

【００１５】そのため、多結晶シリコン層１０ａ内の不
純物濃度が著しく低下し、コンタクトホール９ａ，９ｂ
内における多結晶シリコン層１０ａの抵抗が著しく増大
する。その結果、半導体装置における電気的接続性が劣
化し、半導体装置としての性能が低下するという問題が
あった。

【００１６】この発明は上記のような課題を解決するた
めになされたものである。この発明の目的は、コンタク
ト抵抗の増大を効果的に抑制することにより電気的接続
性を向上させ、高性能な半導体装置を製造することにあ
る。

【００１７】

【課題を解決するための手段】この発明に係る半導体装
置は、１つの局面では、導電層と、層間絶縁層と、多結
晶シリコン層と、バリア層と、金属シリサイド層とを備
える。層間絶縁層は、導電層上に形成され、導電層の一
部表面を露出させるコンタクトホールを有する。多結晶
シリコン層は、コンタクトホール内から層間絶縁層上に
延在するように形成され、内部に抵抗低減のための不純
物が導入され、コンタクトホール上において表面に段差
部を有する。バリア層は、段差部内に埋込まれるように
多結晶シリコン層の表面上に選択的に形成されることに
より多結晶シリコン層の表面を平坦化し、多結晶シリコ
ン層内に導入された前記不純物の拡散防止機能を有す
る。金属シリサイド層は、バリア層を覆うように多結晶
シリコン層上に形成される。

【００１８】上述のように、この発明に係る半導体装置
の１つの局面では、コンタクトホール上における多結晶
シリコン層表面の段差部にバリア層が埋込まれる。それ
により、半導体装置に施される熱処理によって金属シリ
サイド層が再結晶化することにより、多結晶シリコン層
と導電層とのコンタクト部において、多結晶シリコン層
中に導入された不純物が金属シリサイド層に吸い上げら
れるのを防止することが可能となる。それにより、上記
のコンタクト部における多結晶シリコン層中の不純物濃
度の低下を効果的に抑制でき、コンタクト部における多
結晶シリコン層の抵抗の増大を効果的に抑制することが
可能となる。また、バリア層が多結晶シリコン層の段差
部に埋込まれることにより、上記のコンタクト部におけ
る多結晶シリコン層の表面を平坦化することが可能とな
る。それにより、コンタクト部上における金属シリサイ
ド層の断線や薄膜化なども効果的に抑制することが可能
となり、高性能かつ高信頼性の半導体装置が得られる。

【００１９】この発明に係る半導体装置は、他の局面で
は、導電層と、層間絶縁層と、多結晶シリコン層と、バ
リア層と、金属シリサイド層とを備える。層間絶縁層
は、導電層上に形成され、この導電層の一部表面を露出
させるコンタクトホールを有する。多結晶シリコン層
は、コンタクトホール内から層間絶縁層上に延在するよ
うに形成され、内部に抵抗低減のための不純物が導入さ
れる。バリア層は、コンタクトホール上に位置する多結
晶シリコン層の表面を選択的に変質させることにより形
成され、多結晶シリコン層の厚みの半分以下の厚みを有
し、多結晶シリコン層内に導入された不純物の拡散防止
機能を有する。金属シリサイド層は、バリア層を覆うよ
うに多結晶シリコン層上に形成される。

【００２０】上述のように、他の局面では、バリア層
は、多結晶シリコン層の表面を選択的に変質させること
により形成される。このバリア層を有することにより、
上記の１つの局面の場合と同様に、導電層と多結晶シリ
コン層とのコンタクト部における多結晶シリコン層中の
不純物濃度の低下を効果的に阻止することが可能とな
る。また、バリア層は多結晶シリコン層の表面を変質さ
せることにより形成されるので、バリア層が多結晶シリ
コン層から剥がれる心配はほとんどない。それにより、
確実に多結晶シリコン層中の不純物濃度の低下を抑制で
きる。また、バリア層は、不純物拡散防止機能を効果的
に発揮し得る厚みでかつ多結晶シリコン層の厚みの半分
以下の厚みを有することが好ましい。このようにバリア
層の厚みを調整することにより、上述の効果が得られる
とともに、コンタクト部において、多結晶シリコン層を
介して金属シリサイド層と導電層とを確実に電気的に接
続することが可能となる。

【００２１】この発明に係る半導体装置は、さらに他の
局面では、導電層と、層間絶縁層と、多結晶シリコン層
と、バリア層と、金属シリサイド層とを備える。層間絶
縁層は、導電層上に形成され、導電層の一部表面を露出
させるコンタクトホールを有する。多結晶シリコン層
は、コンタクトホール内から層間絶縁層上に延在するよ
うに形成され、内部に抵抗低減のための不純物が導入さ
れる。凹部は、コンタクトホール上に位置する多結晶シ
リコン層の表面に形成される。バリア層は、凹部内に埋
込まれ、多結晶シリコン層内に導入された不純物の拡散
防止機能を有する。金属シリサイド層は、バリア層を覆
うように多結晶シリコン層上に形成される。

【００２２】上述のように、さらに他の局面では、多結
晶シリコン層の表面に凹部が形成され、バリア層がその
凹部内に埋込まれる。バリア層を有することにより、上
述の１つの局面や他の局面の場合と同様に、導電層と多
結晶シリコン層とのコンタクト部における多結晶シリコ
ン層中の不純物濃度を低下を効果的に阻止することが可
能となる。また、バリア層は、凹部内に埋込まれるの
で、このバリア層の形成によって多結晶シリコン層の表
面の段差が拡大されることはない。また、多結晶シリコ
ン層の表面上に新たにバリア層を形成する場合に比べ、
バリア層の剥がれの可能性を格段に低減することが可能
となる。それにより、確実に、コンタクト部における多
結晶シリコン層中の不純物濃度の低下を抑制することが
可能となる。

【００２３】この発明に係る半導体装置の製造方法によ
れば、１つの局面では、まず導電層を覆うように層間絶
縁層を形成する。そして、導電層の一部表面を露出する
ように層間絶縁層にコンタクトホールを形成する。この
コンタクトホール内と層間絶縁層上に、抵抗低減のため
の不純物の導入された多結晶シリコン層を形成する。多
結晶シリコン層を覆うように、多結晶シリコン内に導入
された不純物の拡散防止機能を有するバリア層を堆積す
る。そして、このバリア層にその上面から厚みを減じる
処理を施すことにより、多結晶シリコン層の表面を選択
的に露出させるとともにバリア層をコンタクトホール上
における多結晶シリコン層の表面の段差部に埋込むこと
によって多結晶シリコン層の表面を平坦化する。そし
て、バリア層を覆うように多結晶シリコン層上に金属シ
リサイド層を形成する。

【００２４】上述のように、この発明に係る半導体装置
の製造方法の１つの局面では、多結晶シリコン層を覆う
ようにバリア層を堆積した後に、バリア層にその上面か
ら厚みを減じる処理を施している。厚みを減じる処理と
しては、ＣＭＰ（Chemical Mechanical Polishing ）法
や全面エッチバック法などを挙げることができる。ま
た、通常コンタクトホール内から層間絶縁層上に多結晶
シリコン層を形成した場合には、コンタクトホール上に
おける多結晶シリコン層の表面に段差部が形成される。
このような多結晶シリコン層上にバリア層を堆積し、上
記のようにバリア層の上面からその厚みを減じることに
より、多結晶シリコン層の表面を選択的に露出させると
ともにコンタクトホール上における多結晶シリコン層の
表面の段差部に選択的にバリア層を埋込むことが可能と
なる。その結果、コンタクトホール上にバリア層を形成
することが可能となるとともに、バリア層の存在により
コンタクトホール上において多結晶シリコン層の表面を
平坦化することも可能となる。

【００２５】この発明に係る半導体装置の製造方法によ
れば、他の局面では、まず導電層を覆うように層間絶縁
層を形成する。この導電層の一部表面を露出するように
層間絶縁層にコンタクトホールを形成する。コンタクト
ホール内と層間絶縁層上に、抵抗低減のための不純物の
導入された多結晶シリコン層を形成する。そして、多結
晶シリコン層の表面に選択的に、シリコンと反応して不
純物の拡散防止機能を有する層を形成する元素のイオン
を注入する。それにより、コンタクトホール上に位置す
る多結晶シリコン層の表面をバリア層に変質させる。そ
して、バリア層を覆うように多結晶シリコン層上に金属
シリサイド層を形成する。

【００２６】上述のように、この発明に係る半導体装置
の製造方法の他の局面では、多結晶シリコン層の表面に
選択的に、シリコンと反応して不純物の拡散防止機能を
有する層を形成する元素のイオンを注入している。それ
により、コンタクトホール上に位置する多結晶シリコン
層の表面を選択的にバリア層に変質させることが可能と
なる。上記の元素としては、具体的には、酸素イオンや
窒素イオンなどを挙げることができる。上記のように、
多結晶シリコン層の表面を選択的に変質させてバリア層
を形成することにより、導電層と多結晶シリコン層との
コンタクト部において上層の金属シリサイド層によって
多結晶シリコン層から不純物が吸収されるのを効果的に
阻止することが可能となるとともに、バリア層の剥がれ
をも効果的に阻止することが可能となる。

【００２７】この発明に係る半導体装置の製造方法によ
れば、さらに他の局面では、まず、導電層を覆うように
層間絶縁層を形成し、導電層の一部表面を露出するよう
に層間絶縁層にコンタクトホールを形成する。そして、
コンタクトホール内と層間絶縁層上に、抵抗低減のため
の不純物の導入された多結晶シリコン層を形成する。多
結晶シリコン層上に選択的にマスク層を形成することに
より、コンタクトホール上に位置する多結晶シリコン層
の表面を選択的に露出させる。露出した多結晶シリコン
層の表面とマスク層とを覆うように不純物の拡散防止機
能を有するバリア層を堆積する。マスク層を除去するこ
とにより、コンタクトホール上に位置する多結晶シリコ
ン層の表面上にのみ選択的にバリア層を残余させる。こ
のバリア層を覆うように多結晶シリコン層上に金属シリ
サイド層を形成する。

【００２８】上述のようにこの発明に係る半導体装置の
製造方法のさらに他の局面では、多結晶シリコン層上に
選択的にマスク層を形成し、多結晶シリコン層とマスク
層とを覆うようにバリア層を形成し、マスク層を除去し
ている。それにより、マスク層上に形成されたバリア層
がマスク層とともに除去され、多結晶シリコン層の表面
上に選択的にバリア層を残余させることが可能となる。
ここで、コンタクトホール上における多結晶シリコン層
の表面を露出させるようにマスク層を形成することによ
り、コンタクトホール上における多結晶シリコン層の表
面にバリア層を選択的に残余させることが可能となる。
それにより、導電層と多結晶シリコン層のコンタクト部
における多結晶シリコン層中の不純物濃度の低下を効果
的に阻止することが可能となる。

【００２９】この発明に係る半導体装置の製造方法によ
れば、さらに他の局面では、まず導電層を覆うように層
間絶縁層を形成し、導電層の一部表面を露出するように
層間絶縁層にコンタクトホールを形成する。コンタクト
ホール内と層間絶縁層上に、抵抗低減のための不純物の
導入された多結晶シリコン層を形成する。この多結晶シ
リコン層を覆うように第１の絶縁層を形成する。第１の
絶縁層を選択的にエッチングすることにより、コンタク
トホール上に位置する多結晶シリコン層の表面を露出さ
せる。露出した多結晶シリコン層の表面上に、第１の絶
縁層と異なる材質でかつ不純物の拡散防止機能を有する
第２の絶縁層を形成する。第２の絶縁層をマスクとして
用いて第１の絶縁層をエッチングすることにより多結晶
シリコン層の表面を選択的に露出させる。第２の絶縁層
を覆うように多結晶シリコン層上に金属シリサイド層を
形成する。

【００３０】上述のように、この発明に係る半導体装置
の製造方法のさらに他の局面では、多結晶シリコン層を
覆うように第１絶縁層を形成し、この第１の絶縁層を選
択的にエッチングすることによりコンタクトホール上に
位置する多結晶シリコン層の表面を露出させ、露出した
多結晶シリコン層の表面上に第１の絶縁層と異なる材質
でかつ不純物の拡散防止機能を有する第２の絶縁層を形
成している。そして、この第２の絶縁層をマスクとして
用いて第１の絶縁層をエッチングすることにより多結晶
シリコン層の表面を選択的に露出させている。それによ
り、コンタクトホール上に位置する多結晶シリコン層の
表面上に、第２の絶縁層を選択的に残余させることが可
能となる。この第２の絶縁層は不純物の拡散防止機能を
有するため、導電層と多結晶シリコン層とのコンタクト
部における多結晶シリコン中の不純物の濃度の低下を効
果的に阻止することが可能となる。

【００３１】

【発明の実施の形態】以下、図１〜図３７を用いて、こ
の発明の実施の形態について説明する。

【００３２】（実施の形態１）まず、図１〜図１１を用
いて、この発明の実施の形態１とその変形例とについて
説明する。

【００３３】図１は、この発明の実施の形態１における
半導体装置を示す断面図である。図１を参照して、図３
８に示される従来の半導体装置と異なるのは、絶縁層１
１（バリア層）が形成されているか否かである。それ以
外の構造に関しては、図３８に示される半導体装置と同
様である。

【００３４】以下、上記の絶縁層１１について詳しく説
明することとする。この絶縁層１１は、多結晶シリコン
層１０ａ内に導入される抵抗低減のための不純物の拡散
防止機能を有し、たとえば、酸化膜，窒化膜あるいはそ
れらの化合物などにより構成される。このような絶縁層
１１を有することにより、多結晶シリコン層１０ａとそ
の下層の導電層（第１の配線層７あるいはｐ型不純物拡
散層４）とのコンタクト部における多結晶シリコン層１
０ａ内の不純物濃度の低減を効果的に抑制することが可
能となる。より詳しくは、多結晶シリコン層１０ａと上
記の導電層とのコンタクト部上において、多結晶シリコ
ン層１０ａと高融点金属シリサイド層１０ｂとの間に絶
縁層１１を介在させることにより、高融点金属シリサイ
ド層１０ｂの再結晶化によって多結晶シリコン層１０ａ
から不純物が吸収されるのを効果的に抑制することが可
能となる。それにより、多結晶シリコン層１０ａと上記
の導電層とのコンタクト部における多結晶シリコン層１
０ａの抵抗の上昇を効果的に抑制することが可能とな
る。その結果、電気的接続性が良好となり、高性能な半
導体装置が得られることなる。

【００３５】また、絶縁層１１は、図１に示されるよう
に、ほぼ平坦な上面を有している。このような絶縁層１
１を形成することにより、多結晶シリコン層１０ａの表
面を実質的に平坦化することが可能となる。それによ
り、多結晶シリコン層１０ａと上記の導電層とのコンタ
クト部上において、高融点金属シリサイド層１０ｂが断
線したり薄膜化されることを効果的に阻止することが可
能となる。それにより、上記の効果に加え、さらに半導
体装置の信頼性をも高めることが可能となる。

【００３６】次に、図２〜図７を用いて、上記の半導体
装置の製造方法について説明する。図２〜図７は、図１
に示される半導体装置の製造工程の第１工程〜第６工程
を示す断面図である。

【００３７】図２を参照して、従来例と同様の方法で、
ｐ型半導体基板１の主表面にフィールド酸化膜３とｎ型
ウェル領域２とを形成し、ｎ型ウェル領域２の表面上に
ｐ型不純物拡散層４，ゲート酸化膜５およびゲート電極
６を形成し、フィールド酸化膜３上に第１の配線層７を
形成する。次に、ＣＶＤ法などを用いてゲート電極６と
第１の配線層７とを覆うように約１００ｎｍ程度の厚み
の酸化膜などからなる層間絶縁層８を堆積する。

【００３８】そして、図３に示されるように、リソグラ
フィー技術を用いて、層間絶縁層８上に所定形状にパタ
ーニングされたレジストパターン１２ａを形成する。そ
して、このレジストパターン１２ａをマスクとして用い
て、層間絶縁層８に異方性エッチング処理を施す。それ
により、図３に示されるように、第１の配線７に達する
コンタクトホール９ａと、ｐ型不純物拡散層４の表面に
達するコンタクトホール９ｂとをそれぞれ形成する。

【００３９】次に、上記のレジストパターン１２ａを除
去した後、ＣＶＤ法などを用いて、リンなどのｎ型の不
純物が導入された多結晶シリコン層１０ａを形成する。
このとき、コンタクトホール９ａ，９ｂ上に位置する多
結晶シリコン層１０ａの表面には、図４に示されるよう
に、段差部１３が形成される。

【００４０】次に、図５を参照して、多結晶シリコン層
１０ａを覆うように絶縁層１１を形成する。この絶縁層
１１は、ＣＶＤ法などを用いて形成してもよい。また、
上記の段差部１３がこの絶縁層１１によって充填される
ように比較的厚めにこの絶縁層１１は形成されることが
好ましい。

【００４１】次に、上記のようにして形成された絶縁層
１１の上面に、全面エッチバック処理あるいはＣＭＰ
（Chemical Mechanical Polishing ）処理を施す。それ
により、図６に示されるように、多結晶シリコン層１０
ａの表面を選択的に露出させるとともに、自己整合的に
コンタクトホール９ａ，９ｂ上に位置する段差部１３に
絶縁層１１を埋込む。その結果、多結晶シリコン層１０
ａの表面はこの絶縁層１１によって平坦化されることと
なる。

【００４２】次に、図７を参照して、上記の絶縁層１１
と多結晶シリコン層１０ａとを覆うように、ＣＶＤ法あ
るいはスパッタリング法などによって高融点金属シリサ
イド層１０ｂを形成する。このとき、絶縁層１１がコン
タクトホール９ａ，９ｂ上に形成されているので、コン
タクトホール９ａ，９ｂ上において高融点金属シリサイ
ド層１０ｂが断線したり薄膜化されることを効果的に阻
止することが可能となる。それにより、半導体装置の高
性能化および高信頼性化を実現することが可能となる。

【００４３】なお、高融点金属シリサイド層１０ｂとし
ては、約１００ｎｍ程度の厚みを有するタングステンシ
リサイド層などを挙げることができる。上記の高融点金
属シリサイド層１０ｂと多結晶シリコン層１０ａとによ
って第２の配線層１０が形成されることになる。次に、
リソグラフィー技術を用いて所定形状のレジストパター
ン（図示せず）を高融点金属シリサイド層１０ｂ上に形
成し、このレジストパターンをマスクとして用いて第２
の配線層１０を所定形状にパターニングする。以上の工
程を経て図１に示される半導体装置が形成されることと
なる。

【００４４】〈変形例〉次に、図８〜図１１を用いて、
上記の実施の形態１の変形例について説明する。図８
は、実施の形態１の変形例における半導体装置を示す断
面図である。

【００４５】図８を参照して、本変形例においては、上
記の絶縁層１１の代わりにバリアメタルである窒化チタ
ン層（バリア層）１４が形成されている。それ以外の構
造に関しては図１に示される実施の形態１における半導
体装置と同様である。本変形例の場合も、上記の実施の
形態１の場合と同様の効果が期待できる。なお、多結晶
シリコン層１０ａ内に導入される抵抗低減のための不純
物の拡散防止機能を有する材質であれば、上記の窒化チ
タン層１４以外の材質も使用可能である。

【００４６】次に、図９〜図１１を用いて、本変形例の
製造方法について説明する。図９〜図１１は、本変形例
における半導体装置の製造工程の特徴的な第１〜第３工
程を示す断面図である。

【００４７】図９を参照して、上記の実施の形態１の場
合と同様の工程を経て多結晶シリコン層１０ａまでを形
成する。次に、ＣＶＤ法あるいはスパッタリング法など
を用いて、段差部１３内に埋込まれるように窒化チタン
層１４を形成する。

【００４８】次に、上記の窒化チタン層１４に、全面エ
ッチバック処理あるいはＣＭＰ処理を施す。それによ
り、図１０に示されるように段差部１３内に埋込まれる
ようにほぼ平坦な上面を有する窒化チタン層１４を形成
する。そして、この窒化チタン層１４と多結晶シリコン
層１０ａとを覆うように、ＣＶＤ法あるいはスパッタリ
ング法などを用いて、図１１に示されるように、高融点
金属シリサイド層１０ｂを形成する。それ以降は上記の
実施の形態１の場合と同様の工程を経て図８に示される
半導体装置が形成されることになる。

【００４９】（実施の形態２）次に、図１２〜図１８を
用いてこの発明の実施の形態２について説明する。図１
２は、この発明の実施の形態２における半導体装置を示
す断面図である。

【００５０】図１２を参照して、本実施例においては、
コンタクトホール９ａ，９ｂ上に位置する多結晶シリコ
ン層１０ａの表面が、絶縁層１１ａに変質されている。
この絶縁層１１ａの材質としては、実施の形態１におけ
る絶縁層１１と同様のものを挙げることができる。この
ような絶縁層１１ａを有することにより、コンタクト部
における多結晶シリコン層１０ａの抵抗の上昇を効果的
に抑制することが可能となる。

【００５１】また、絶縁層１１ａは、多結晶シリコン層
１０ａの表面が選択的に変質することにより形成される
ので、剥がれの心配がほとんどないといえる。そのた
め、上記の実施の形態１の場合のように多結晶シリコン
層１０ａ上に新たに絶縁層１１を形成する場合に比べて
剥がれの可能性が極めて低くなり、より確実にコンタク
ト部における多結晶シリコン層１０ａの抵抗の上昇を抑
制することが可能となる。

【００５２】また、絶縁層１１ａの厚みｔ１は多結晶シ
リコン層１０ａに導入される不純物の拡散防止機能を有
する厚み以上であり、かつ多結晶シリコン層１０ａの厚
みｔ２の半分以下程度であることが好ましい。それによ
り、絶縁層１１ａによって、高融点金属シリサイド層１
０ａと、第１の配線層７あるいはｐ型不純物拡散層４と
が電気的に絶縁分離されることを阻止することが可能と
なる。

【００５３】次に、図１３〜図１４を用いて、上記実施
の形態２における半導体装置の製造方法について説明す
る。図１３〜図１４は、実施の形態２における半導体装
置の製造工程の第１工程〜第２工程を示す断面図であ
る。

【００５４】まず図１３を参照して、上記の実施の形態
１の場合と同様の工程を経て多結晶シリコン層１０ａま
でを形成する。そして、この多結晶シリコン層１０ａ上
に、ＣＶＤ法あるいはスパッタリング法などを用いて、
高融点金属シリサイド層１０ｂを堆積する。

【００５５】次に、図１４を参照して、高融点金属シリ
サイド層１０ｂ上に、コンタクトホール９ａ，９ｂ上に
位置する部分に開口部を有するレジストパターン１２ｂ
を形成する。このレジストパターン１２ｂは、リソグラ
フィー技術によって形成されるものであるが、露光の際
に、コンタクトホール９ａ，９ｂの形成の際に使用した
フォトマスクと同一のフォトマスクを用いることが可能
となる。それにより、ほぼ正確にコンタクトホール９
ａ，９ｂ上に開口部を有するレジストパターン１２ｂが
形成され得る。このようなレジストパターン１２ｂをマ
スクとして用いて、酸素イオンあるいは窒素イオンなど
を多結晶シリコン層１０ａの表面に注入する。これは、
イオン注入エネルギを適切に調整することによりなされ
得るものである。この注入により、図１２に示されるよ
うに、絶縁層１１ａが多結晶シリコン層１０ａの表面に
形成されることになる。

【００５６】その後、レジストパターン１２ｂを除去
し、上記の実施の形態１の場合と同様の工程を経て図１
２に示される半導体装置が形成されることになる。

【００５７】次に、図１５および図１６を用いて、上記
の実施の形態２の製造方法の変形例について説明する。
図１５および図１６は、実施の形態２の製造方法の変形
例における特徴的な第１工程と第２工程を示す断面図で
ある。

【００５８】図１５を参照して、上記の実施の形態２の
場合と同様の工程を経て多結晶シリコン層１０ａまでを
形成する。そして、この多結晶シリコン層１０ａ上に、
上記の実施の形態２の場合と同様の方法でレジストパタ
ーン１２ｂを形成する。そして、このレジストパターン
１２ｂをマスクとして用いて、酸素イオンあるいは窒素
イオンを多結晶シリコン層１０ａの表面に注入する。

【００５９】それにより、図１６に示されるように、多
結晶シリコン層１０ａの表面に選択的に絶縁層１１ａが
形成される。そして、ＣＶＤ法あるいはスパッタリング
法などを用いて、多結晶シリコン層１０ａ上に高融点金
属シリサイド層１０ｂを形成する。その結果、図１６に
示されるように、高融点金属シリサイド層１０ｂと多結
晶シリコン層１０ａとの間に選択的に絶縁層１１ａが形
成されることになる。

【００６０】なお、図１５に示される場合には、酸素イ
オンや窒素イオンの注入エネルギを、図１４に示される
場合と比べて小さく設定することが可能となるという利
点がある。しかしながら、形成された絶縁層１１ａ内に
異物が紛れ込む可能性が比較的高くなる。それに対し、
図１４に示される方法では、そのような異物が絶縁層１
１ａ内紛れ込む可能性は格段に低くなる。

【００６１】〈変形例〉次に図１７および図１８を用い
て、上記の実施の形態２の変形例について説明する。図
１７は、実施の形態２の変形例における半導体装置を示
す断面図である。

【００６２】図１７を参照して、本変形例においては、
多結晶シリコン層１０ａの表面に選択的に窒化チタン層
１４ａとチタンシリサイド層１５とが形成されている。
それ以外の構造に関しては上記の実施の形態２とほぼ同
様である。

【００６３】上記の窒化チタン層１４ａ直下にはチタン
シリサイド層１５が形成される。このチタンシリサイド
層１５は低抵抗であるため、このチタンシリサイド層１
５を有することにより、コンタクト部における多結晶シ
リコン層１０ａの抵抗は低減される。また、窒化チタン
層１４ａは、バリアメタルであるので、上記の絶縁層１
１ａと同様の不純物拡散防止機能を有する。それによ
り、上述の実施の形態１における絶縁層１１の場合と同
様に、コンタクト部における多結晶シリコン層１０ａの
抵抗の上昇を効果的に抑制することが可能となる。ま
た、本変形例の場合も、多結晶シリコン層１０ａの表面
が選択的に変質されることにより窒化チタン層１４ａと
チタンシリサイド層１５とが形成されている。そのた
め、上記の実施の形態２の場合と同様に、剥がれの心配
はほとんどない。

【００６４】次に、図１８を用いて、本変形例における
半導体装置の製造方法について説明する。図１８は、本
変形例における半導体装置の特徴的な製造工程を示す断
面図である。図１８を参照して、上記の実施の形態２の
製造方法の場合と同様の工程を経てレジストパターン１
２ｂまでを形成する。そして、このレジストパターン１
２ｂをマスクとして用いて、多結晶シリコン層１０ａの
表面にチタンイオンと窒素イオンとを注入する。それに
より、図１７に示されるようなチタンシリサイド層１５
と窒化チタン層１４ａとの積層構造が形成される。その
後は、上記の実施の形態２の場合と同様の工程を経て図
１７に示される半導体装置が形成されることになる。な
お、レジストパターン１２ｂは、図１５に示される場合
のように、高融点金属シリサイド層１０ｂの形成前に形
成されてもよい。

【００６５】（実施の形態３）次に、図１９および図２
０を用いて、本発明の実施の形態３について説明する。
図１９は、本発明の実施の形態３における半導体装置を
示す断面図である。

【００６６】図１９を参照して、この実施の形態３にお
ける半導体装置では、コンタクトホール９ａ，９ｂの上
に位置する多結晶シリコン層１０ａの表面上に窒化チタ
ン層１４が形成されている。それ以外の構造に関しては
従来の半導体装置と同様である。このように、窒化チタ
ン層１４をコンタクトホール９ａ，９ｂ上にのみ選択的
に形成することにより、前述の実施の形態１の場合と同
様に、コンタクト部における多結晶シリコン層１０ａの
抵抗の上昇を効果的に抑制することが可能となる。

【００６７】次に、図２０を用いて、図１９に示される
半導体装置の製造方法について説明する。図２０は、こ
の実施の形態３における半導体装置の特徴的な製造工程
を示す断面図である。

【００６８】図２０を参照して、前述の実施の形態２の
製造方法の変形例（図１５参照）の場合と同様の工程を
経てレジストパターン１２ｂまでを形成する。そして、
ＣＶＤ法あるいはスパッタリング法などを用いてレジス
トパターン１２ｂと多結晶シリコン層１０ａとを覆うよ
うに窒化チタン層１４を堆積する。次に、レジストパタ
ーン１２ｂを除去する。それにより、レジストパターン
１２ｂ表面上に形成された窒化チタン層１４も同時に除
去される。

【００６９】その結果、図１９に示されるように、コン
タクトホール９ａ，９ｂの上にのみ選択的に窒化チタン
層１４を残余させることが可能となる。その後は、実施
の形態１の場合と同様の工程を経て図１９に示される半
導体装置が形成されることになる。

【００７０】（実施の形態４）次に、図２１および図２
２を用いて、この発明の実施の形態４について説明す
る。図２１は、この発明の実施の形態４における半導体
装置を示す断面図である。

【００７１】図２１を参照して、本実施の形態４におい
ては、多結晶シリコン層１０ａの表面にチタンシリサイ
ド層１５が形成され、このチタンシリサイド層１５上に
窒化チタン層１４が形成されている。それにより、上記
の実施の形態３の場合と同様の効果が得られることに加
えて、実施の形態３の場合よりもコンタクト部における
多結晶シリコン層１０ａの抵抗を低減することが可能と
なる。それは、窒化チタン層１４下に低抵抗材料である
チタンシリサイド層１５が形成されているからである。
上記の構造以外の構造に関しては、実施の形態３におけ
る半導体装置と同様である。

【００７２】次に、図２２を用いて、図２１に示される
実施の形態４における半導体装置の製造方法について説
明する。図２２は、この実施の形態４における半導体装
置の特徴的な製造工程を示す断面図である。

【００７３】図２２を参照して、上記の実施の形態３の
場合と同様の工程を経てレジストパターン１２ｂまでを
形成する。そして、レジストパターン１２ｂと多結晶シ
リコン層１０ａとを覆うように、スパッタリング法やＣ
ＶＤ法などを用いてチタン層１７を形成する。このチタ
ン層１７上に、スパッタリング法あるいはＣＶＤ法など
を用いて、窒化チタン層１４を形成する。その後、上記
の実施の形態３の場合と同様に、レジストパターン１２
ｂを除去する。それにより、図２１に示されるように、
チタンシリサイド層１５と窒化チタン層１４を形成する
ことが可能となる。

【００７４】（実施の形態５）次に、図２３〜図２７を
用いて、この発明の実施の形態５とその変形例について
説明する。図２３は、この発明の実施の形態５における
半導体装置を示す断面図である。

【００７５】図２３を参照して、本実施の形態５におい
ては、コンタクトホール９ａ，９ｂ上に位置する多結晶
シリコン層１０ａの表面に凹部１６が形成され、この凹
部１６内に窒化チタン層１４が埋込まれている。それ以
外の構造に関しては従来例と同様である。なお、窒化チ
タン層１４の代わりに前述の絶縁層１１を凹部１６内に
埋込んでもよい。

【００７６】上述のように、窒化チタン層１４を形成す
ることにより、コンタクト部における多結晶シリコン層
１０ａの抵抗の上昇を効果的に抑制することが可能な
る。また、凹部１６内に窒化チタン層１４を埋込むこと
により、窒化チタン層１４の剥がれの可能性を低減する
ことも可能となる。

【００７７】次に、図２４と図２５とを用いて、図２３
に示される本実施の形態５における半導体装置の製造方
法について説明する。図２４および図２５は、本実施の
形態５における半導体装置の特徴的な製造工程の第１工
程と第２工程とを示す断面図である。

【００７８】図２４を参照して、前述の実施の形態３の
場合と同様の工程を経てレジストパターン１２ｂまでを
形成する。そして、レジストパターン１２ｂをマスクと
して用いて、多結晶シリコン層１０ａの表面を選択的に
エッチングする。それにより、凹部１６を形成する。

【００７９】次に、図２５を参照して、上記の凹部１６
の表面上とレジストパターン１２ｂ上とに、スパッタリ
ング法やＣＶＤ法などを用いて、窒化チタン層１４を形
成する。そして、レジストパターン１２ｂを除去するこ
とにより、図２３に示されるように、凹部１６内に窒化
チタン層１４を埋込むことが可能となる。それ以降は、
前述の実施の形態１の場合と同様の工程を経て図２３に
示される半導体装置が形成されることになる。

【００８０】〈変形例〉次に、図２６および図２７を用
いて、上記の実施の形態５の変形例について説明する。
図２６は、上記の実施の形態５の変形例における半導体
装置を示す断面図である。

【００８１】図２６を参照して、本変形例では、凹部１
６内にチタンシリサイド層１５が形成され、このチタン
シリサイド層１５上に窒化チタン層１４が形成されてい
る。それ以外の構造に関しては図２３に示される上記の
実施の形態５における半導体装置と同様である。本変形
例のように、チタンシリサイド層１５を有することによ
り、上記の実施の形態５で述べた作用効果に加えて、コ
ンタクト部における多結晶シリコン層１０ａの抵抗値を
さらに低減することが可能となる。

【００８２】次に、図２７を用いて、本変形例における
半導体装置の製造方法について説明する。図２７を参照
して、上記の実施の形態５の場合と同様の工程を経てレ
ジストパターン１２ｂまでを形成する。そして、レジス
トパターン１２ｂと凹部１６とを覆うように、ＣＶＤ法
あるいはスパッタリング法などを用いて、チタン層１７
を形成する。そして、このチタン層１７上に、ＣＶＤ法
あるいはスパッタリング法などを用いて、窒化チタン層
１４を形成する。その後、レジストパターン１２ｂを除
去する。

【００８３】それにより、図２６に示されるように、凹
部１６内にチタンシリサイド層１５と窒化チタン層１４
との積層構造を形成することが可能となる。それ以降
は、前述の実施の形態１の場合と同様の工程を経て図２
６に示される半導体装置が形成されることになる。

【００８４】（実施の形態６）次に、図２８〜図３７を
用いて本発明の実施の形態６とその変形例について説明
する。図２８は、本発明の実施の形態６における半導体
装置を示す断面図である。

【００８５】図２８を参照して、本実施の形態６では、
コンタクトホール９ａ，９ｂ上に位置する多結晶シリコ
ン層１０ａの表面上に酸化膜１１ｂが選択的に形成され
ている。この酸化膜１１ｂが熱酸化により形成された場
合には、多結晶シリコン層１０ａの表面内にその底部が
入り込むように酸化膜１１ｂは形成される。また、酸化
膜１１ｂがＣＶＤ法などによって堆積された場合には、
この酸化膜１１ｂは多結晶シリコン層１０ａの表面上に
形成されることになる。このような酸化膜１１ｂを有す
ることにより、前述の各実施の形態の場合と同様に、コ
ンタクト部における多結晶シリコン層１０ａの抵抗の上
昇を効果的に抑制することが可能となる。また、酸化膜
１１ｂが熱酸化により形成された場合には、酸化膜１１
ｂの剥がれの心配はほとんどなくなる。

【００８６】次に、図２９〜図３２を用いて、本実施の
形態６における半導体装置の製造方法について説明す
る。図２９〜図３２は、実施の形態５における半導体装
置の製造工程の第１工程〜第４工程を示す断面図であ
る。

【００８７】図２９を参照して、前述の実施の形態１の
場合と同様の工程を経て多結晶シリコン層１０ａまでを
形成する。次に、ＣＶＤ法などを用いて、多結晶シリコ
ン層１０ａ上に窒化膜１１ｃを堆積する。

【００８８】次に、図３０を参照して、窒化膜１１ｃ上
にレジストを塗布し、リソグラフィー技術を用いてこの
レジストをパターニングすることによりレジストパター
ン１２ｂを形成する。このとき、レジストパターン１２
ｂの形成に際し、その露光工程において、コンタクトホ
ール９ａ，９ｂの形成に用いたフォトマスクと同一のフ
ォトマスクを使用することができる。それにより、正確
にコンタクトホール９ａ，９ｂ上に開口部を有するレジ
ストパターン１２ｂを形成できることに加え、製造コス
トの増大を回避することが可能となる。上記のようなレ
ジストパターン１２ｂをマスクとして用いて、窒化膜１
１ｃに異方性エッチング処理を施す。それにより、開口
部１８を形成する。

【００８９】次に、図３１を参照して、レジストパター
ン１２ｂを除去した後、熱酸化法によって、開口部１８
内に位置する多結晶シリコン層１０ａの表面を酸化す
る。それにより、酸化膜１１ｂが形成される。なお、Ｃ
ＶＤ法を用いて、窒化膜１１ｃと多結晶シリコン層１０
ａとを覆うように酸化膜１１ｂを形成してもよい。

【００９０】次に、図３２を参照して、熱リン酸を用い
て、窒化膜１１ｃを除去する。それにより、コンタクト
ホール９ａ，９ｂ上に位置する多結晶シリコン層１０ａ
の表面上にのみ選択的にシリコン酸化膜１１ｂを残余さ
せることが可能となる。なお、ＣＶＤ法によって酸化膜
１１ｂを形成した場合でも、熱リン酸によって、窒化膜
１１ｃとともに、この窒化膜１１ｃ上に形成された酸化
膜１１ｂが除去される。そのため、図３２に示されるよ
うに酸化膜１１ｂを選択的に形成することが可能とな
る。

【００９１】その後は、前述の実施の形態１の場合と同
様の工程を経て図２８に示される半導体装置が形成され
ることになる。

【００９２】〈変形例〉次に、図３３〜図３７を用い
て、上記の実施の形態６の変形例について説明する。図
３３は、実施の形態６の変形例における半導体装置を示
す断面図である。

【００９３】図３３を参照して、本変形例においては、
図２８における酸化膜１１ｂの代わりに窒化膜１１ｃ
が、コンタクトホール９ａ，９ｂ上に位置する多結晶シ
リコン層１０ａの表面上に形成されている。それ以外の
構造に関しては実施の形態６の場合と同様である。

【００９４】上記のように、窒化膜１１ｃを形成した場
合も、上記の実施の形態６の場合と同様の効果が得られ
る。本変形例の場合も、窒化膜１１ｃは、熱窒化法ある
いはＣＶＤ法のいずれによっても形成可能である。熱窒
化法によって窒化膜１１ｃを形成した場合には、熱酸化
法によって酸化膜１１ｂを形成した場合と同様に、剥が
れの心配はほぼなくなる。

【００９５】次に図３４〜図３７を用いて本変形例にお
ける半導体装置の製造方法について説明する。図３４〜
図３７は、本変形例における半導体装置の製造工程の第
１工程〜第４工程を示す断面図である。

【００９６】図３４を参照して、上記の実施の形態６の
場合と同様の工程を経て多結晶シリコン層１０ａまでを
形成する。そして、この多結晶シリコン層１０ａ上に、
ＣＶＤ法などを用いて酸化膜１１ｂを形成する。

【００９７】次に、図３５を参照して、実施の形態６の
場合と同様の方法でレジストパターン１２ｂを形成し、
このレジストパターン１２ｂをマスクとして用いて酸化
膜１１ｂを選択的にエッチングする。それにより、多結
晶シリコン層１０ｂの表面を選択的に露出させる開口部
１８が形成される。

【００９８】次に、図３６を参照して、上記のレジスト
パターン１２ｂを除去した後、熱窒化法によって、開口
部１８内に位置する多結晶シリコン層１０ａの表面を選
択的に熱窒化する。それにより、窒化膜１１ｃが形成さ
れる。なお、ＣＶＤ法を用いて、多結晶シリコン層１０
ａと酸化膜１１ｂとを覆うように窒化膜１１ｃを形成し
てもよい。

【００９９】次に、図３７を参照して、フッ酸を用い
て、シリコン酸化膜１１ｂを除去する。それにより、窒
化膜１１ｃを、コンタクトホール９ａ，９ｂ上に位置す
る多結晶シリコン層１０ａの表面上にのみ選択的に残余
させる。なお、ＣＶＤ法を用いて窒化膜１１ｃを形成し
た場合には、酸化膜１１ｂ上に形成されている窒化膜１
１ｃは、酸化膜１１ｂとともに除去されることとなる。
それにより、結果として図３７に示されるような窒化膜
１１ｃを形成できる。それ以降は前述の実施の形態１の
場合と同様の工程を経て図３３に示される半導体装置が
形成されることとなる。

【０１００】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は特許請求の範囲によって示
され、特許請求の範囲と均等の意味および範囲内でのす
べての変更が含まれることが意図される。

【図面の簡単な説明】

【図１】 この発明の実施の形態１における半導体装置
を示す断面図である。

【図２】 この発明の実施の形態１における半導体装置
の製造工程の第１工程を示す断面図である。

【図３】 この発明の実施の形態１における半導体装置
の製造工程の第２工程を示す断面図である。

【図４】 この発明の実施の形態１における半導体装置
の製造工程の第３工程を示す断面図である。

【図５】 この発明の実施の形態１における半導体装置
の製造工程の第４工程を示す断面図である。

【図６】 この発明の実施の形態１における半導体装置
の製造工程の第５工程を示す断面図である。

【図７】 この発明の実施の形態１における半導体装置
の製造工程の第６工程を示す断面図である。

【図８】 この発明の実施の形態１の変形例における半
導体装置を示す断面図である。

【図９】 実施の形態１の変形例における半導体装置の
製造工程の特徴的な第１工程を示す断面図である。

【図１０】 実施の形態１の変形例における半導体装置
の製造工程の特徴的な第２工程を示す断面図である。

【図１１】 実施の形態１の変形例における半導体装置
の製造工程の特徴的な第３工程を示す断面図である。

【図１２】 この発明の実施の形態２における半導体装
置を示す断面図である。

【図１３】 実施の形態２における半導体装置の製造工
程の特徴的な第１工程を示す断面図である。

【図１４】 実施の形態２における半導体装置の製造工
程の特徴的な第２工程を示す断面図である。

【図１５】 実施の形態２の製造方法の変形例における
特徴的な第１工程を示す断面図である。

【図１６】 実施の形態２の製造方法の変形例における
特徴的な第２工程を示す断面図である。

【図１７】 実施の形態２の変形例における半導体装置
を示す断面図である。

【図１８】 実施の形態２の変形例における半導体装置
の特徴的な製造工程を示す断面図である。

【図１９】 この発明の実施の形態３における半導体装
置を示す断面図である。

【図２０】 実施の形態３における半導体装置の特徴的
な製造工程を示す断面図である。

【図２１】 この発明の実施の形態４における半導体装
置を示す断面図である。

【図２２】 実施の形態４における半導体装置の特徴的
な製造工程を示す断面図である。

【図２３】 この発明の実施の形態５における半導体装
置を示す断面図である。

【図２４】 実施の形態５における半導体装置の特徴的
な製造工程の第１工程を示す断面図である。

【図２５】 実施の形態５における半導体装置の特徴的
な製造工程の第２工程を示す断面図である。

【図２６】 実施の形態５の変形例における半導体装置
を示す断面図である。

【図２７】 実施の形態５の変形例における半導体装置
の特徴的な製造工程を示す断面図である。

【図２８】 この発明の実施の形態６における半導体装
置を示す断面図である。

【図２９】 実施の形態６における半導体装置の製造工
程の特徴的な第１工程を示す断面図である。

【図３０】 実施の形態６における半導体装置の製造工
程の特徴的な第２工程を示す断面図である。

【図３１】 実施の形態６における半導体装置の製造工
程の特徴的な第３工程を示す断面図である。

【図３２】 実施の形態６における半導体装置の製造工
程の特徴的な第４工程を示す断面図である。

【図３３】 実施の形態６の変形例における半導体装置
を示す断面図である。

【図３４】 実施の形態６の変形例における半導体装置
の製造工程の特徴的な第１工程を示す断面図である。

【図３５】 実施の形態６の変形例における半導体装置
の製造工程の特徴的な第２工程を示す断面図である。

【図３６】 実施の形態６の変形例における半導体装置
の製造工程の特徴的な第３工程を示す断面図である。

【図３７】 実施の形態６の変形例における半導体装置
の製造工程の特徴的な第４工程を示す断面図である。

【図３８】 従来の半導体装置を示す断面図である。

【図３９】 従来の半導体装置の製造工程の第１工程を
示す断面図である。

【図４０】 従来の半導体装置の製造工程の第２工程を
示す断面図である。

【符号の説明】

１ ｐ型半導体基板、２ ｎ型ウェル領域、３ フィー
ルド酸化膜、４ ｐ型不純物拡散層、５ ゲート酸化
膜、６ ゲート電極、６ａ，７ａ，１０ａ 多結晶シリ
コン層、６ｂ，７ｂ，１０ｂ 高融点金属シリサイド
層、７ 第１の配線層、８ 層間絶縁層、９ａ，９ｂ
コンタクトホール、１０第２の配線層、１１，１１ａ
絶縁層、１１ｂ 酸化膜、１１ｃ 窒化膜、１２ａ，１
２ｂ レジストパターン、１３ 段差部、１４，１４ａ
窒化チタン層、１５ チタンシリサイド層、１６ 凹
部、１７ チタン層、１８ 開口部。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 導電層と、 前記導電層上に形成され、前記導電層の一部表面を露出
   させるコンタクトホールを有する層間絶縁層と、 前記コンタクトホール内から前記層間絶縁層上に延在す
   るように形成され、内部に抵抗低減のための不純物が導
   入され、前記コンタクトホール上において表面に段差部
   を有する多結晶シリコン層と、 前記段差部内に埋込まれるように前記多結晶シリコン層
   の表面上に選択的に形成されることにより前記多結晶シ
   リコン層の表面を平坦化し、前記多結晶シリコン層内に
   導入された前記不純物の拡散防止機能を有するバリア層
   と、 前記バリア層を覆うように前記多結晶シリコン層上に形
   成された金属シリサイド層と、 を備えた、半導体装置。
2. 【請求項２】 導電層と、 前記導電層上に形成され、前記導電層の一部表面を露出
   させるコンタクトホールを有する層間絶縁層と、 前記コンタクトホール内から前記層間絶縁層上に延在す
   るように形成され、内部に抵抗低減のための不純物が導
   入された多結晶シリコン層と、 前記コンタクトホール上に位置する前記多結晶シリコン
   層の表面を選択的に変質させることにより形成され、前
   記多結晶シリコン層の厚みの半分以下の厚みを有し、前
   記多結晶シリコン層内に導入された前記不純物の拡散防
   止機能を有するバリア層と、 前記バリア層を覆うように前記多結晶シリコン層上に形
   成された金属シリサイド層と、 を備えた、半導体装置。
3. 【請求項３】 前記バリア層と前記多結晶シリコン層と
   の間には、抵抗低減のためのシリサイド層が形成され
   る、請求項２に記載の半導体装置。
4. 【請求項４】 導電層と、 前記導電層上に形成され、前記導電層の一部表面を露出
   させるコンタクトホールを有する層間絶縁層と、 前記コンタクトホール内から前記層間絶縁層上に延在す
   るように形成され、内部に抵抗低減のための不純物が導
   入された多結晶シリコン層と、 前記コンタクトホール上に位置する前記多結晶シリコン
   層の表面に形成された凹部と、 前記凹部内に埋込まれ、前記多結晶シリコン層内に導入
   された前記不純物の拡散防止機能を有するバリア層と、 前記バリア層を覆うように前記多結晶シリコン層上に形
   成された金属シリサイド層と、 を備えた、半導体装置。
5. 【請求項５】 導電層を覆うように層間絶縁層を形成す
   る工程と、 前記導電層の一部表面を露出するように前記層間絶縁層
   にコンタクトホールを形成する工程と、 前記コンタクトホール内と前記層間絶縁層上に、抵抗低
   減のための不純物の導入された多結晶シリコン層を形成
   する工程と、 前記多結晶シリコン層を覆うように、前記多結晶シリコ
   ン内に導入された前記不純物の拡散防止機能を有するバ
   リア層を堆積する工程と、 前記バリア層にその上面から厚みを減じる処理を施すこ
   とにより、前記多結晶シリコン層の表面を選択的に露出
   させるとともに前記バリア層を前記コンタクトホール上
   における前記多結晶シリコン層の表面の段差部に埋込む
   ことによって前記多結晶シリコン層の表面を平坦化する
   工程と、 前記バリア層を覆うように前記多結晶シリコン層上に金
   属シリサイド層を形成する工程と、 を備えた、半導体装置の製造方法。
6. 【請求項６】 導電層を覆うように層間絶縁層を形成す
   る工程と、 前記導電層の一部表面を露出するように前記層間絶縁層
   にコンタクトホールを形成する工程と、 前記コンタクトホール内と前記層間絶縁層上に、抵抗低
   減のための不純物の導入された多結晶シリコン層を形成
   する工程と、 前記多結晶シリコン層の表面に選択的にシリコンと反応
   して前記不純物の拡散防止機能を有する層を形成する元
   素のイオンを注入することにより、前記コンタクトホー
   ル上に位置する前記多結晶シリコン層の表面をバリア層
   に変質させる工程と、 前記バリア層を覆うように前記多結晶シリコン層上に金
   属シリサイド層を形成する工程と、 を備えた、半導体装置の製造方法。
7. 【請求項７】 導電層を覆うように層間絶縁層を形成す
   る工程と、 前記導電層の一部表面を露出するように前記層間絶縁層
   にコンタクトホールを形成する工程と、 前記コンタクトホール内と前記層間絶縁層上に、抵抗低
   減のための不純物の導入された多結晶シリコン層を形成
   する工程と、 前記多結晶シリコン層上に選択的にマスク層を形成する
   ことにより、前記コンタクトホール上に位置する前記多
   結晶シリコン層の表面を選択的に露出させる工程と、 露出した前記多結晶シリコン層の表面と前記マスク層と
   を覆うように前記不純物の拡散防止機能を有するバリア
   層を堆積する工程と、 前記マスク層を除去することにより、前記コンタクトホ
   ール上に位置する前記多結晶シリコン層の表面上にのみ
   選択的に前記バリア層を残余させる工程と、 前記バリア層を覆うように前記多結晶シリコン層上に金
   属シリサイド層を形成する工程と、 を備えた、半導体装置の製造方法。
8. 【請求項８】 導電層を覆うように層間絶縁層を形成す
   る工程と、 前記導電層の一部表面を露出するように前記層間絶縁層
   にコンタクトホールを形成する工程と、 前記コンタクトホール内と前記層間絶縁層上に、抵抗低
   減のための不純物の導入された多結晶シリコン層を形成
   する工程と、 前記多結晶シリコン層を覆うように第１の絶縁層を形成
   する工程と、 前記第１の絶縁層を選択的にエッチングすることによ
   り、前記コンタクトホール上に位置する前記多結晶シリ
   コン層の表面を露出させる工程と、 露出した前記多結晶シリコン層の表面上に、前記第１の
   絶縁層と異なる材質でかつ前記不純物の拡散防止機能を
   有する第２の絶縁層を形成する工程と、 前記第２の絶縁層をマスクとして用いて前記第１の絶縁
   層をエッチングすることにより前記多結晶シリコン層の
   表面を選択的に露出させる工程と、 前記第２の絶縁層を覆うように前記多結晶シリコン層上
   に金属シリサイド層を形成する工程と、 を備えた、半導体装置の製造方法。