JP5767199B2 - 半導体製造装置及び半導体製造方法 - Google Patents
半導体製造装置及び半導体製造方法 Download PDFInfo
- Publication number
- JP5767199B2 JP5767199B2 JP2012255624A JP2012255624A JP5767199B2 JP 5767199 B2 JP5767199 B2 JP 5767199B2 JP 2012255624 A JP2012255624 A JP 2012255624A JP 2012255624 A JP2012255624 A JP 2012255624A JP 5767199 B2 JP5767199 B2 JP 5767199B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- semiconductor manufacturing
- source gas
- process chamber
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 claims description 133
- 239000007789 gas Substances 0.000 claims description 81
- 238000005530 etching Methods 0.000 claims description 73
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 56
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 46
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 239000001301 oxygen Substances 0.000 claims description 32
- 229910052760 oxygen Inorganic materials 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 31
- 229910052757 nitrogen Inorganic materials 0.000 claims description 27
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229920006254 polymer film Polymers 0.000 claims description 6
- 239000010408 film Substances 0.000 description 104
- 239000010409 thin film Substances 0.000 description 10
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 8
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001816 cooling Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- YUCFVHQCAFKDQG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH] YUCFVHQCAFKDQG-UHFFFAOYSA-N 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体製造装置及び半導体製造方法に関し、より詳細には基板をエッチングする装置及び方法に関する。
半導体素子を製造するためには蒸着、写真、エッチング、アッシング、及び洗浄等の多様な工程が要求される。これらの中でエッチング工程はウエハーのような半導体基板の上に形成された薄膜中の望む領域を除去する工程であり、最近ではプラズマを利用して薄膜をエッチングする方法が使用されている。このようなエッチング工程で特に考慮されている要素うちの１つはエッチング選択比である。エッチング選択比は他の薄膜をエッチングすることなく、エッチングしようとする薄膜のみをエッチングできる程度を示す。
薄膜の中でシリコン窒化膜（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ、ＳｉＮ）のエッチングは一般的に次のように行われる。先ず、工程チャンバー内のチャック（Ｃｈｕｃｋ）の上に基板を位置させ、工程チャンバー内へソースガスを供給し、これらガスから工程チャンバー内でプラズマを発生させる。プラズマは薄膜と化学的に反応して基板上で薄膜を除去する。シリコン窒化膜をエッチングするためのソースガスとしては四フッ化炭素（ＣＦ４、Ｔｅｔｒａｆｌｕｏｒｏｍｅｔｈａｎｅ）、トリフルオロメタン（ＣＨＦ３、Ｔｒｉｆｌｕｏｒｏｍｅｔｈａｎｅ）、及び酸素Ｏ２が使用される。しかし、上述した装置構造及び上述したガスを使用してシリコン窒化膜をエッチングする場合、チャックの温度や工程チャンバー内の圧力等のような工程条件を多様に変化させてもシリコン酸化膜やポリシリコン膜に対するシリコン窒化膜のエッチング選択比は約３０：１〜５０：１程度と低い。
本発明の目的は、基板に対してエッチング工程を行う際に、他の薄膜に対する窒化膜のエッチング選択比を向上させることができる半導体製造装置及び方法を提供することにある。
本発明が解決しようとする課題はこれに制限されず、言及されていないその他の課題は以下の記載から当業者に明確に理解される。
本発明は基板の上に形成された窒化膜をエッチングする半導体製造方法を提供する。一実施形態によれば、半導体製造方法は工程チャンバー内に基板を位置させ、前記工程チャンバーの外部で第１ソースガスからプラズマを発生させ、前記プラズマを前記工程チャンバーへ供給し、前記第１ソースガスはジフルオロメタンＣＨ２Ｆ２、窒素Ｎ２、及び酸素Ｏ２を含む。
一例によれば、前記ジフルオロメタンＣＨ２Ｆ２の供給量は１０〜５００ＳＣＣＭであり、前記窒素の供給量は１００〜２５００ＳＣＣＭであり、前記酸素の供給量は１００〜２５００ＳＣＣＭでありうる。また、工程進行の際、前記基板が置かれるサセプタの温度は０〜７０℃であり、前記工程チャンバー内の圧力は３００〜１０００ｍＴｏｒｒでありうる。また、工程進行の際、前記プラズマを発生させるために供給される電力は１０００〜３０００Ｗでありうる。
一例によれば、前記プラズマが前記工程チャンバーへ供給される通路へ第２ソースガスが供給され、前記第２ソースガスは三フッ化窒素ＮＦ３を含みうる。工程進行の際、前記三フッ化窒素の供給量は０より大きくて１０００ＳＣＣＭ以下でありうる。
一例によれば、前記窒化膜はシリコン窒化膜でありうる。
他の実施形態によれば、基板の上で他の種類の膜に対する窒化膜のエッチング選択比を向上させる半導体製造方法が提供される。前記半導体製造方法によれば、第１ソースガスからプラズマを発生させ、発生したプラズマによって基板に対してエッチング工程を行い、前記第１ソースガスはジフルオロメタンＣＨ２Ｆ２、窒素Ｎ２、及び酸素Ｏ２を含む。
一例によれば、前記他の種類の膜はシリコン酸化膜又はポリシリコン膜であり、エッチング工程を行う際、前記ジフルオロメタンは前記シリコン酸化膜又は前記ポリシリコン膜の上にポリマー膜を形成し、前記窒素と前記酸素は前記ポリマー膜を除去することによって前記シリコン酸化膜又は前記ポリシリコン膜に対する前記シリコン窒化膜のエッチング選択比を増加させる。
一例によれば、前記ジフルオロメタンＣＨ２Ｆ２の供給量は１０〜５００ＳＣＣＭであり、前記窒素の供給量は１００〜２５００ＳＣＣＭであり、前記酸素の供給量は１００〜２５００ＳＣＣＭでありうる。また、工程進行の際、前記基板が置かれるサセプタの温度は０〜７０℃であり、前記工程チャンバー内の圧力は３００〜１０００ｍＴｏｒｒでありうる。また、工程進行の際、前記プラズマを発生させるために供給される電力は１０００〜３０００Ｗでありうる。
一例によれば、前記ポリシリコン膜に対する前記シリコン窒化膜のエッチング選択比の増加は前記サセプタの温度を低くすることによって行うことができる。
一例によれば、前記シリコン酸化膜に対する前記シリコン窒化膜のエッチング選択比の増加は前記ジフルオロメタンと前記酸素との供給量を増加させることによって行うことができる。
一例によれば、前記プラズマは前記基板が位置する工程チャンバーの外部で発生させた後、前記工程チャンバーへ供給してもよい。前記プラズマが前記工程チャンバーへ供給される通路へ第２ソースガスを供給し、前記第２ソースガスは三フッ化窒素ＮＦ３を含んでもよい。
また、本発明は半導体製造装置を提供する。前記半導体製造装置はエッチング工程が行われる工程ユニットと、前記工程ユニットの外部へ提供され、前記工程ユニットへプラズマを供給するプラズマ供給ユニットと、を含む。前記工程ユニットは工程チャンバーと、前記工程チャンバー内に位置し、基板を支持し、加熱部材を有するサセプタと、を含む。前記プラズマ供給ユニットは前記工程ユニットの外部へ提供され、内部に放電空間を有するプラズマチャンバー、前記放電空間へ第１ソースガスを供給する第１ソースガス供給部、前記放電空間の内で第１ソースガスからプラズマが発生するように電力を提供する電力印加部、及び前記放電空間で発生させたプラズマが前記工程チャンバーへ供給される通路へ提供される流入ダクトを含む。前記第１ソースガスはジフルオロメタンＣＨ２Ｆ２、窒素Ｎ２、及び酸素Ｏ２を含む。
一例によれば、前記プラズマチャンバーは前記工程チャンバーの上部で前記工程チャンバーに結合されてもよい。
一例によれば、前記工程ユニットは前記サセプタの上部に位置され、上下方向に多数のホールが形成されたバッフルをさらに含んでもよい。
一例によれば、前記プラズマ供給ユニットは前記放電空間で発生させた前記プラズマが前記工程チャンバーに流れる通路へ第２ソースガスを供給する第２ソースガス供給部をさらに含んでもよく、前記第２ソースガスは三フッ化窒素ＮＦ３を含んでもよい。
本発明によれば、基板に対してエッチング工程を行う際に、窒化膜のエッチング選択比を向上させることができる。
また、本発明によれば、基板に対してプラズマを利用してエッチング工程を行う際、シリコン酸化膜やポリシリコン膜に対するシリコン窒化膜のエッチング選択比を大きく高めることができる。
以下、添付された図面を参照して本発明の一実施形態による半導体製造装置及び半導体製造方法を詳細に説明する。
本実施形態で基板は半導体ウエハーでありうる。しかし、これに限定されず、基板はガラス基板等のように他の種類の基板であってもよい。
図１は本発明の一実施形態による半導体製造装置を示す図面である。
図１を参照すれば、半導体製造装置１はプラズマを利用して基板Ｗの上の薄膜をエッチングする。エッチングしようとする薄膜は窒化膜であってもよい。一例によれば、窒化膜はシリコン窒化膜（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ）でありうる。
半導体製造装置１は工程ユニット（Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、１００）、排気ユニット（Ｅｘｈａｕｓｔｉｎｇ Ｕｎｉｔ、２００）、及びプラズマ供給ユニット（Ｐｌａｓｍａ Ｓｕｐｐｌｙｉｎｇ Ｕｎｉｔ、３００）を有する。工程ユニット１００は基板が置かれ、エッチング工程が遂行される空間を提供する。排気ユニット２００は工程チャンバー１００の内部に留まる工程ガス及び基板処理過程で発生した反応産物を外部へ排出し、工程チャンバー１００の内の圧力を設定圧力に維持する。プラズマ供給ユニット３００は工程ユニット１００の外部で工程ガスからプラズマ（Ｐｌａｓｍａ）を生成させ、これを工程ユニット１００へ供給する。
工程ユニット１００は工程チャンバー１１０、基板支持部１２０、及びバッフル１３０を有する。工程チャンバー１１０の内部には基板処理工程を遂行する処理空間１１１が形成される。工程チャンバー１１０は上部壁が開放され、側壁には開口（図示せず）が形成されてもよい。基板は開口を通じて工程チャンバー１１０の内部へ出入する。開口はドア（図示せず）のような開閉部材によって開閉されてもよい。工程チャンバー１１０の底面には排気ホール１１２が形成される。排気ホール１１２は排気ユニット２００に連結され、工程チャンバー１１０の内部に留まるガスと反応産物とが外部へ排出される通路を提供する。
基板支持部１２０は基板Ｗを支持する。基板支持部１２０はサセプタ１２１と支持軸１２２とを含む。サセプタ１２１は処理空間１１１の内に位置し、円板形状に提供される。サセプタ１２１は支持軸１２２によって支持される。基板Ｗはサセプタ１２１の上面に置かれる。サセプタ１２１の内部には電極（図示せず）が提供されてもよい。電極は外部電源に連結され、印加された電力によって静電気を発生させる。発生した静電気は基板Ｗをサセプタ１２１に固定させうる。サセプタ１２１の内部には加熱部材１２５が提供されうる。一例によれば、加熱部材１２５はヒーティングコイルでありうる。また、サセプタ１２１の内部には冷却部材１２６が提供されうる。冷却部材は冷却水が流れる冷却ラインで提供されうる。加熱部材１２５は基板Ｗを既設定された温度に加熱する。冷却部材１２６は基板Ｗを強制冷却させる。工程処理が完了した基板Ｗは常温状態又は次の工程で要求される温度に冷却されてもよい。
バッフル１３０はサセプタ１２１の上部に位置する。バッフル１３０にはホール１３１が形成される。ホール１３１はバッフル１３０の上面から下面まで提供される貫通ホールで提供され、バッフル１３０の各領域に均一に形成される。
再び図１を参照すれば、プラズマ供給ユニット３００は工程チャンバー１１０の上部に位置する。プラズマ供給ユニット３００はソースガスを放電させてプラズマを生成し、生成されたプラズマを処理空間１１１へ供給する。プラズマ供給ユニット３００はプラズマチャンバー３１０、第１ソースガス供給部３２０、第２ソースガス供給部３２２、電力印加部３３０、及び流入ダクト３４０を含む。
プラズマチャンバー３１０は工程チャンバー１１０の外部に位置する。一例によれば、プラズマチャンバー３１０は工程チャンバー１１０の上部に位置し工程チャンバー１１０に結合される。プラズマチャンバー３１０には上面及び下面が開放された放電空間３１１が内部に形成される。プラズマチャンバー３１０の上端はガス供給ポート３１５によって密閉される。ガス供給ポート３１５は第１ソースガス供給部３２０に連結される。第１ソースガスはガス供給ポート３１５を通じて放電空間３１１へ供給される。第１ソースガスはジフルオロメタン（ＣＨ２Ｆ２、Ｄｉｆｌｕｏｒｏｍｅｔｈａｎｅ）、窒素Ｎ２、及び酸素Ｏ２を含む。選択的に第１ソースガスは四フッ化炭素（ＣＦ４、Ｔｅｔｒａｆｌｕｏｒｏｍｅｔｈａｎｅ）等他の種類のガスをさらに含んでもよい。
電力印加部３３０は放電空間３１１へ高周波電力を印加する。電力印加部３３０はアンテナ３３１と電源３３２とを含む。
アンテナ３３１は誘導結合形プラズマＩＣＰアンテナであって、コイル形状に提供される。アンテナ３３１はプラズマチャンバー３１０の外部でプラズマチャンバー３１０に複数回巻かれる。アンテナ３３１は放電空間３１１に対応する領域でプラズマチャンバー３１０に巻かれる。アンテナ３３１の一端は電源３３２に連結され、他端は接地される。
電源３３２はアンテナ３３１へ高周波電流を供給する。アンテナ３３１へ供給された高周波電力は放電空間３１１へ印加される。高周波電流によって放電空間３１１には誘導電場が形成され、放電空間３１１の内の第１ソースガスは誘導電場からイオン化するのに必要であるエネルギーを得てプラズマ状態に変換される。
電力印加部の構造は上述した例に限定されず、ソースガスからプラズマを発生させるための多様な構造が使用できる。
流入ダクト３４０はプラズマチャンバー３１０と工程チャンバー１１０との間に位置する。流入ダクト３４０は工程チャンバー１１０の開放された上面を密閉し、下端にバッフル１３０が結合する。流入ダクト３４０の内部には流入空間３４１が形成される。流入空間３４１は放電空間３１１と処理空間１１１とを連結し、放電空間３１１で生成されたプラズマが処理空間１１１へ供給される通路へ提供する。
流入空間３４１は流入口３４１ａと拡散空間３４１ｂとを含むことができる。流入口３４１ａは放電空間３１１の下部に位置し、放電空間３１１に連結される。放電空間３１１で生成されたプラズマは流入口３４１ａを通じて流入される。拡散空間３４１ｂは流入口３４１ａの下部に位置し、流入口３４１ａと処理空間１１１とを連結する。拡散空間３４１ｂは下に行くほど、断面積がだんだん広くなる。拡散空間３４１ｂは逆漏斗形状を有してもよい。流入口３４１ａから供給されたプラズマは拡散空間３４１ｂを通過する間に拡散される。
放電空間３１１で発生させたプラズマが工程チャンバー１１０へ供給される通路には第２ソースガス供給部３２２が連結されてもよい。例えば、第２ソースガス供給部３２２はアンテナ３３１の下端が提供される位置と拡散空間３４１ｂの上端が提供される位置との間でプラズマが流れる通路へ第２ソースガスを供給する。一例によれば、第２ソースガスは三フッ化窒素（ＮＦ３、Ｎｉｔｒｏｇｅｎ Ｔｒｉｆｌｕｏｒｉｄｅ）を含む。選択的に第２ソースガスの供給無しで第１ソースガスのみでエッチング工程を行うこともできる。
次に、図１の半導体製造装置を利用して基板をエッチングする方法を説明する。図１の半導体製造装置は、工程処理ユニットの外部でプラズマを発生させ、これをダウンストリーム（Ｄｏｗｎｓｔｒｅａｍ）方式によって工程チャンバー１１０へ供給するリモートプラズマ装置の１種である。本実施形態によれば、ソースガスとしてはジフルオロメタンＣＨ２Ｆ２、三フッ化窒素ＮＦ３、窒素Ｎ２、及び酸素Ｏ２が使用される。ジフルオロメタンＣＨ２Ｆ２、窒素Ｎ２、及び酸素Ｏ２は放電空間３１１へ直接供給され、三フッ化窒素ＮＦ３は放電空間３１１で発生されたプラズマが工程チャンバー１１０へ供給される通路へ供給される。第１ソースガスとしてさらに四フッ化炭素ＣＦ４を加えて使用してもよい。
エッチング工程を行う際、ソースガスとして四フッ化炭素ＣＦ４やトリフルオロメタンＣＨＦ３ガスを使用する場合に比べてジフルオロメタンＣＨ２Ｆ２と窒素Ｎ２、及び酸素Ｏ２を共に使用する場合、ジフルオロメタンＣＨ２Ｆ２がポリシリコン膜（Ｐｏｌｙｓｉｌｉｃｏｎ）とシリコン酸化膜（Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ）との上にＣｘＨｙのポリマー膜を形成するメカニズムと、酸素Ｏ２と窒素Ｎ２とによって前記ポリマー膜を除去するメカニズムが同時に進行することによって、シリコン窒化膜の高選択比の達成が可能である。
シリコン酸化膜とポリシリコン膜とに対するシリコン窒化膜の高選択比を実現するために以下の工程条件のもとエッチング工程を行うことができる。この場合、シリコン酸化膜に対するシリコン窒化膜の選択比として約１００：１〜３０００：１を達成でき、ポリシリコン膜に対するシリコン窒化膜の選択比として約１００：１〜１０００：１の高選択比を実現することができる。
（工程条件）
サセプタの温度：０〜７０℃
ジフルオロメタンＣＨ２Ｆ２ガスの供給量：１０〜５００ＳＣＣＭ
三フッ化窒素ＮＦ３ガスの供給量：０〜１０００ＳＣＣＭ
窒素Ｎ２ガスの供給量：１００〜２５００ＳＣＣＭ
酸素Ｏ２ガスの供給量：１００〜２５００ＳＣＣＭ
電力：１０００〜３０００Ｗ
工程チャンバー内の圧力：３００〜１０００ｍＴｏｒｒ。
サセプタの温度：０〜７０℃
ジフルオロメタンＣＨ２Ｆ２ガスの供給量：１０〜５００ＳＣＣＭ
三フッ化窒素ＮＦ３ガスの供給量：０〜１０００ＳＣＣＭ
窒素Ｎ２ガスの供給量：１００〜２５００ＳＣＣＭ
酸素Ｏ２ガスの供給量：１００〜２５００ＳＣＣＭ
電力：１０００〜３０００Ｗ
工程チャンバー内の圧力：３００〜１０００ｍＴｏｒｒ。
図２〜４は各々図１のように工程チャンバー１１０の外部でプラズマを生成してダウンストリーム方式で工程チャンバーへプラズマを供給する装置でジフルオロメタン、三フッ化窒素、窒素、及び酸素をソースガスに使用してエッチング工程を行う際の、シリコン窒化膜のエッチング選択比を示す実験例である。
図２に図示された実験例はシリコン酸化膜に対するシリコン窒化膜のエッチング選択比が顕著に向上した場合を示す。サセプタの温度、工程チャンバー内の圧力、ジフルオロメタンＣＨ２Ｆ２、三フッ化窒素ＮＦ３、酸素Ｏ２、及び窒素Ｎ２の供給量、及び電力を図２のように提供すると、シリコン酸化膜に対するシリコン窒化膜のエッチング選択比が約２９８４：１で非常に高いことが分かる。
図３に図示された実験例はポリシリコン膜に対するシリコン窒化膜のエッチング選択比が顕著に向上した場合を示す。サセプタの温度、工程チャンバー内の圧力、ジフルオロメタンＣＨ２Ｆ２、三フッ化窒素ＮＦ３、酸素Ｏ２、及び窒素Ｎ２の供給量、及び電力を図３のように提供すると、ポリシリコン膜に対するシリコン窒化膜のエッチング選択比が約１０００：１で非常に高いことが分かる。
図４に図示された実験例はシリコン酸化膜及びポリシリコン膜の全てに対してシリコン窒化膜のエッチング選択比が大きく向上した場合を示す。サセプタの温度、工程チャンバー内の圧力、ジフルオロメタンＣＨ２Ｆ２、三フッ化窒素ＮＦ３、酸素Ｏ２、及び窒素Ｎ２の供給量、及び電力を図４のように提供すると、シリコン酸化膜に対するシリコン窒化膜のエッチング選択比は約１８０：１であり、ポリシリコン膜に対するシリコン窒化膜のエッチング選択比は４５０：１でシリコン酸化膜及びポリシリコン膜の全てに対してシリコン窒化膜のエッチング選択比が非常に高いことが分かる。
図５は図１の装置構造と異なりに工程チャンバー内部で直接プラズマを発生させる構造の装置でソースガスにジフルオロメタンＣＨ２Ｆ２、酸素Ｏ２、窒素Ｎ２、及びアルゴンＡｒガスを使用してエッチング工程を行う際の、シリコン酸化膜とポリシリコン膜とに対するシリコン窒化膜のエッチング選択比を示す実験例である。
図５に図示された実験例によれば、サセプタの温度、工程チャンバー内の圧力、ジフルオロメタンＣＨ２Ｆ２、アルゴンＡｒ、酸素Ｏ２、及び窒素Ｎ２の供給量、及び電力を図５のように提供すると、シリコン酸化膜に対するシリコン窒化膜のエッチング選択比は約３６：１であり、ポリシリコン膜に対するシリコン窒化膜のエッチング選択比は約４８：１で、図１のような装置構造を使用してエッチング工程を遂行する時に比べてエッチング選択比が相対的に非常に低いことが分かる。
また、本発明の実施形態によれば、図１の装置構造にジフルオロメタンＣＨ２Ｆ２、三フッ化窒素ＮＦ３、酸素Ｏ２、及び窒素Ｎ２を含むソースガスを使用する場合には従来のトリフルオロメタンＣＨＦ３、四フッ化炭素ＣＦ４、及び酸素Ｏ２ガスをソースガスに使用し、これらソースガスからプラズマを工程チャンバー内で直接発生させる場合に比べてポリシリコン膜やシリコン酸化膜等他の膜に対するシリコン窒化膜のエッチング選択比が著しく高いことが分かる。
また、本発明の実施形態と類似にソースガスにジフルオロメタンＣＨ２Ｆ２、アルゴンＡｒ、窒素Ｎ２、及び酸素Ｏ２を使用する場合にも、工程チャンバー外部でプラズマを発生させて工程チャンバーに供給すれば、工程チャンバー内でソースガスからプラズマを直接発生させる場合に比べてシリコン窒化膜のエッチング選択比が相対的に非常に高い。
また、図２〜図４の実験例のように、図１の装置で同一のソースガスを使用する場合にもガスの供給量又は温度を調節することによって、シリコン酸化膜に対するシリコン窒化膜のエッチング選択比を顕著に高くできるか（図２）、或いはポリシリコン膜に対するシリコン窒化膜のエッチング選択比を顕著に高くできるか（図３）、或いはポリシリコン膜とシリコン酸化膜の全てに対してシリコン窒化膜のエッチング選択比を高くすることができる。
例えば、図２のように酸素Ｏ２ガスの使用比率を増加させてシリコン酸化膜のエッチング量を減少させることと同時に、ジフルオロメタンＣＨ２Ｆ２を増加させてＣｘＨｙのポリマー量を増加させることによってシリコン酸化膜に対するシリコン窒化膜のエッチング選択比を向上させることができる。
また、図３のように温度による反応性の差によってポリシリコン膜の化学反応が不活性化され、エッチング量が減少するメカニズムを利用してポリシリコン膜に対するシリコン窒化膜のエッチング選択比を向上させることができる。
上述した例ではエッチング対象膜がシリコン窒化膜であり、シリコン窒化膜と共にエッチングされる他の種類の膜としてポリシリコン膜とシリコン酸化膜を例として説明した。しかし、本発明の技術的思想はエッチング対象膜がシリコン窒化膜以外の種類の窒化膜である場合にも適用し得るため、ポリシリコン膜及びシリコン酸化膜以外の種類の膜に対する窒化膜のエッチング選択比を高くするためにも適用してもよい。
以上の説明は本発明の技術的思想を例示的に説明したものにすぎず、本発明が属する技術分野における通常の知識を有するものであれば、本発明の本質的な特性を逸脱しない範囲で多様な修正及び変形が可能である。したがって、本発明に開示された実施形態は本発明の技術的思想を限定するものではなく、単に説明するためのものであり、このような実施形態によって本発明の技術的思想の範囲を限定するものではない。本発明の保護範囲は以下の特許請求の範囲によって解釈されなければならず、それと同等な範囲の内にある全ての技術的思想は本発明の権利範囲に含まれるものと解釈しなければならない。
１００・・・工程チャンバー
２００・・・排気ユニット
３００・・・プラズマ供給部材
３１０・・・プラズマチャンバー
３２０・・・ソースガス供給部
３３０・・・電力印加部
３４０・・・流入ダクト
２００・・・排気ユニット
３００・・・プラズマ供給部材
３１０・・・プラズマチャンバー
３２０・・・ソースガス供給部
３３０・・・電力印加部
３４０・・・流入ダクト
Claims (20)
- シリコン酸化膜またはポリシリコン膜上に形成されたシリコン窒化膜を選択的にエッチングする半導体製造方法において、
工程チャンバー内に基板を位置させ、前記工程チャンバーの外部で第１ソースガスからプラズマを発生させ、前記プラズマを前記工程チャンバーへ供給し、
前記第１ソースガスはジフルオロメタンＣＨ２Ｆ２、窒素Ｎ２、及び酸素Ｏ２を含むガス（ＣＦ４を含むものを除く）であり、前記ジフルオロメタンＣＨ２Ｆ２の供給量は１０〜５００ＳＣＣＭであり、前記窒素の供給量は１００〜５００ＳＣＣＭであり、前記酸素の供給量は１５００〜２５００ＳＣＣＭである半導体製造方法。 - 工程進行の際、前記基板が置かれるサセプタの温度は０〜７０℃であり、前記工程チャンバー内の圧力は３００〜１０００ｍＴｏｒｒである請求項１に記載の半導体製造方法。
- 工程進行の際、前記プラズマを発生させるために供給される電力は１０００〜３０００Ｗである請求項２に記載の半導体製造方法。
- 前記プラズマが前記工程チャンバーへ供給される通路へ第２ソースガスが供給され、
前記第２ソースガスは三フッ化窒素ＮＦ３を含む請求項１〜請求項３のいずれか１項に記載の半導体製造方法。 - 工程進行の時、前記三フッ化窒素の供給量は０より大きくて１０００ＳＣＣＭ以下である請求項４に記載の半導体製造方法。
- 前記窒化膜はシリコン窒化膜である請求項１〜請求項３のいずれか１項に記載の半導体製造方法。
- シリコン酸化膜またはポリシリコン膜からなる基板上に形成されたシリコン窒化膜を選択的にエッチングする半導体製造方法において、
第１ソースガスからプラズマを発生させ、発生されたプラズマで基板に対してエッチング工程を遂行し、前記第１ソースガスはジフルオロメタンＣＨ２Ｆ２、窒素Ｎ２、及び酸素Ｏ２を含むガス（ＣＦ４を含むものを除く）であり、前記ジフルオロメタンＣＨ２Ｆ２の供給量は１０〜５００ＳＣＣＭであり、前記窒素の供給量は１００〜５００ＳＣＣＭであり、前記酸素の供給量は１５００〜２５００ＳＣＣＭである半導体製造方法。 - エッチング工程を行う際、前記ジフルオロメタンは前記シリコン酸化膜又は前記ポリシリコン膜の上にポリマー膜を形成し、前記窒素と前記酸素は前記ポリマー膜を除去することによって前記シリコン酸化膜又は前記ポリシリコン膜に対する前記シリコン窒化膜のエッチング選択比を増加させる請求項７に記載の半導体製造方法。
- 工程を行う際、前記基板が置かれるサセプタの温度は０〜７０℃であり、前記工程チャンバー内の圧力は３００〜１０００ｍＴｏｒｒである請求項８に記載の半導体製造方法。
- 工程を行う際、前記プラズマを発生させるために供給される電力が１０００〜３０００Ｗである請求項９に記載の半導体製造方法。
- 前記ポリシリコン膜に対する前記シリコン窒化膜のエッチング選択比の向上が前記サセプタの温度を低くすることによって成される請求項８に記載の半導体製造方法。
- 前記シリコン酸化膜に対する前記シリコン窒化膜のエッチング選択比の向上が前記ジフルオロメタンと前記酸素の供給量を増加させることによって成される請求項８に記載の半導体製造方法。
- 前記プラズマは、前記基板が位置する工程チャンバーの外部で発生した後に前記工程チャンバーへ供給される請求項７〜請求項１２のいずれか１項に記載の半導体製造方法。
- 前記プラズマが前記工程チャンバーへ供給される通路へ第２ソースガスを供給し、前記第２ソースガスが三フッ化窒素ＮＦ３を含む請求項１３に記載の半導体製造方法。
- エッチング工程が行われる工程ユニットと、
前記工程ユニットの外部に提供され、前記工程ユニットへプラズマを供給するプラズマ供給ユニットと、を含み、
前記工程ユニットが、
工程チャンバーと、
前記工程チャンバー内に位置し、シリコン酸化膜またはポリシリコン膜からなる基板を支持し、加熱部材を有するサセプタと、を含み、
前記プラズマ供給ユニットが、
前記工程ユニットの外部に提供され、内部に放電空間を有するプラズマチャンバーと、
前記放電空間へ第１ソースガスを供給する第１ソースガス供給部と、
前記放電空間で第１ソースガスからプラズマが発生するように電力を提供する電力印加部と、
前記放電空間で発生したプラズマが前記工程チャンバーへ供給される通路へ提供される流入ダクトと、を含む半導体製造装置を用い、
前記放電空間へ前記第１ソースガスとして、ジフルオロメタンＣＨ２Ｆ２、窒素Ｎ２、及び酸素Ｏ２を含むガス（ＣＦ４を含むものを除く）を、前記ジフルオロメタンＣＨ２Ｆ２については１０〜５００ＳＣＣＭの供給量で、前記窒素については１００〜５００ＳＣＣＭの供給量で、前記酸素については１５００〜２５００ＳＣＣＭの範囲の供給量で供給する段階と、
前記放電空間で前記第１ソースガスからプラズマを発生させる段階と、
前記放電空間で発生された前記プラズマを前記工程チャンバーへ供給する段階と、
前記プラズマによって前記基板の上の窒化膜をエッチングする段階と、を含む半導体製造方法。 - 前記プラズマチャンバーが前記工程チャンバーの上部で前記工程チャンバーに結合される請求項１５に記載の半導体製造方法。
- 前記工程ユニットが、
前記サセプタの上部に位置され、上下方向に多数のホールが形成されたバッフルを含む請求項１５に記載の半導体製造方法。 - 前記プラズマ供給ユニットが、前記放電空間で発生した前記プラズマが前記工程チャンバーへ流れる通路へ第２ソースガスを供給する第２ソースガス供給部をさらに含み、
前記第２ソースガスが三フッ化窒素ＮＦ３を含む請求項１５に記載の半導体製造方法。 - 前記サセプタの温度は０〜７０℃であり、前記工程チャンバー内の圧力は３００〜１０００ｍＴｏｒｒである請求項１５に記載の半導体製造方法。
- 工程を行う際、前記電力は１０００〜３０００Ｗである請求項１９に記載の半導体製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110121766A KR101276258B1 (ko) | 2011-11-21 | 2011-11-21 | 반도체 제조 장치 및 반도체 제조 방법 |
| KR10-2011-0121766 | 2011-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013110414A JP2013110414A (ja) | 2013-06-06 |
| JP5767199B2 true JP5767199B2 (ja) | 2015-08-19 |
Family
ID=48497121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012255624A Active JP5767199B2 (ja) | 2011-11-21 | 2012-11-21 | 半導体製造装置及び半導体製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5767199B2 (ja) |
| KR (1) | KR101276258B1 (ja) |
| CN (1) | CN103137468B (ja) |
| TW (1) | TWI479564B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101649947B1 (ko) * | 2014-07-08 | 2016-08-23 | 피에스케이 주식회사 | 이중 플라즈마 소스를 이용한 플라즈마 생성 장치 및 그를 포함하는 기판 처리 장치 |
| KR101660831B1 (ko) * | 2014-11-28 | 2016-09-29 | 피에스케이 주식회사 | 기판 처리 장치 및 방법 |
| US9911620B2 (en) * | 2015-02-23 | 2018-03-06 | Lam Research Corporation | Method for achieving ultra-high selectivity while etching silicon nitride |
| US9659788B2 (en) * | 2015-08-31 | 2017-05-23 | American Air Liquide, Inc. | Nitrogen-containing compounds for etching semiconductor structures |
| US10373828B2 (en) * | 2016-05-29 | 2019-08-06 | Tokyo Electron Limited | Method of sidewall image transfer |
| US10381235B2 (en) * | 2016-05-29 | 2019-08-13 | Tokyo Electron Limited | Method of selective silicon nitride etching |
| KR101909110B1 (ko) * | 2016-08-18 | 2018-10-18 | 피에스케이 주식회사 | 기판 처리 방법 |
| KR102646804B1 (ko) | 2021-08-25 | 2024-03-12 | 주식회사 테스 | 실리콘 질화물층을 포함하는 기판을 처리하는 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3328416B2 (ja) * | 1994-03-18 | 2002-09-24 | 富士通株式会社 | 半導体装置の製造方法と製造装置 |
| EP0945896B1 (en) * | 1996-10-11 | 2005-08-10 | Tokyo Electron Limited | Plasma etching method |
| US5786276A (en) * | 1997-03-31 | 1998-07-28 | Applied Materials, Inc. | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2 |
| JP2000216242A (ja) * | 1999-01-20 | 2000-08-04 | Nec Corp | 半導体装置の製造方法 |
| US7311852B2 (en) * | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
| JP4153708B2 (ja) * | 2002-03-12 | 2008-09-24 | 東京エレクトロン株式会社 | エッチング方法 |
| KR100607647B1 (ko) * | 2003-03-14 | 2006-08-23 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| KR20080042264A (ko) * | 2006-11-09 | 2008-05-15 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US7871926B2 (en) * | 2007-10-22 | 2011-01-18 | Applied Materials, Inc. | Methods and systems for forming at least one dielectric layer |
| JP5446120B2 (ja) * | 2008-04-23 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| KR101055962B1 (ko) * | 2008-05-15 | 2011-08-11 | 주성엔지니어링(주) | 박막패턴 형성방법 |
| JP5218214B2 (ja) * | 2009-03-31 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-11-21 KR KR1020110121766A patent/KR101276258B1/ko active IP Right Grant
-
2012
- 2012-11-14 TW TW101142372A patent/TWI479564B/zh active
- 2012-11-21 JP JP2012255624A patent/JP5767199B2/ja active Active
- 2012-11-21 CN CN201210476350.6A patent/CN103137468B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013110414A (ja) | 2013-06-06 |
| CN103137468B (zh) | 2016-05-04 |
| TWI479564B (zh) | 2015-04-01 |
| KR20130056039A (ko) | 2013-05-29 |
| TW201327675A (zh) | 2013-07-01 |
| CN103137468A (zh) | 2013-06-05 |
| KR101276258B1 (ko) | 2013-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5767199B2 (ja) | 半導体製造装置及び半導体製造方法 | |
| US20220415660A1 (en) | Processing apparatus | |
| KR101276262B1 (ko) | 반도체 제조 장치 및 반도체 제조 방법 | |
| US20190221654A1 (en) | Ultrahigh selective polysilicon etch with high throughput | |
| KR101331420B1 (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
| JP6723659B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JP7336365B2 (ja) | 膜をエッチングする方法及びプラズマ処理装置 | |
| TWI756424B (zh) | 電漿處理裝置之洗淨方法 | |
| TWI405260B (zh) | A plasma etching treatment method and a plasma etching processing apparatus | |
| KR20170058282A (ko) | 고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭 | |
| WO2003056617A1 (fr) | Procede de gravure et dispositif de gravure au plasma | |
| JP6063181B2 (ja) | プラズマ処理方法、及びプラズマ処理装置 | |
| TWI768564B (zh) | 用於蝕刻硬體之基於氫電漿清洗處理 | |
| JP2008283217A (ja) | 処理装置およびそのクリーニング方法 | |
| JP2023551182A (ja) | 堆積残留物制御のためのシステム及び方法 | |
| JP7190988B2 (ja) | エッチング方法及び基板処理装置 | |
| JP2005135801A (ja) | 処理装置 | |
| KR100857541B1 (ko) | 리모트 라디칼 발생장치를 이용한 배치형 애싱장치 | |
| US20240234097A1 (en) | Etching method and plasma processing apparatus | |
| TWI843909B (zh) | 電漿處理方法及電漿處理設備 | |
| JPWO2015170676A1 (ja) | プラズマエッチング処理方法 | |
| JPH05347282A (ja) | アッシング装置及びその処理方法 | |
| JP2016039355A (ja) | 基板処理装置及び基板処理方法 | |
| JP2024001464A (ja) | エッチング方法及びプラズマ処理装置 | |
| TW202117835A (zh) | 蝕刻層的蝕刻方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5767199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |