CN103137468B - 半导体制造装置及半导体制造方法 - Google Patents
半导体制造装置及半导体制造方法 Download PDFInfo
- Publication number
- CN103137468B CN103137468B CN201210476350.6A CN201210476350A CN103137468B CN 103137468 B CN103137468 B CN 103137468B CN 201210476350 A CN201210476350 A CN 201210476350A CN 103137468 B CN103137468 B CN 103137468B
- Authority
- CN
- China
- Prior art keywords
- plasma
- processing chamber
- making method
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 239000007789 gas Substances 0.000 claims abstract description 61
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 41
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000001301 oxygen Substances 0.000 claims abstract description 30
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 30
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 26
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims abstract description 17
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 17
- 230000005251 gamma ray Effects 0.000 claims description 6
- 229920006254 polymer film Polymers 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 9
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 241001480748 Argas Species 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- TVKRVWMOGXUFQW-UHFFFAOYSA-N difluoromethane Chemical compound [H]C(F)F.[H]C(F)F TVKRVWMOGXUFQW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- PQIOSYKVBBWRRI-UHFFFAOYSA-N methylphosphonyl difluoride Chemical group CP(F)(F)=O PQIOSYKVBBWRRI-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体制造装置及半导体制造方法，能够在蚀刻工艺进行时，提高氮化膜的蚀刻选择比。在本发明的半导体制造装置中，在工艺腔室的外部由被供给的二氟甲烷CH2F2、氮气N2以及氧气O2气体产生等离子体，将产生的等离子体供给到工艺腔室内。在将等离子体供给工艺腔室的途中，供给三氟化氮NF3。利用这种装置构造及源气体蚀刻氮化硅膜的情况下，能够使氮化硅膜相对于其他种类膜的蚀刻选择比大幅度地增加。
Description
技术领域
本发明涉及一种半导体制造装置及半导体制造方法，更具体地说，涉及一种对基板进行蚀刻的半导体制造装置及半导体制造方法。
背景技术
为了制造半导体元件，需要蒸镀、照相、蚀刻、灰化及清洗等多种工艺。其中，蚀刻工艺是去除在晶片等半导体基板上所形成的薄膜中期望区域的薄膜的工艺，最近多采用通过等离子体蚀刻薄膜的方法。在这样的蚀刻工艺中重点考虑的要素中，1个是蚀刻选择比。蚀刻选择比表示了对其他薄膜不进行蚀刻而仅蚀刻想要蚀刻的薄膜的程度。
在薄膜中，氮化硅膜（SiliconNitride、SiN）的蚀刻一般按照以下来进行。首先，将基板放置在工艺腔室内的卡盘（chuck）上，向工艺腔室内供给源气体，由这些气体，在工艺腔室内产生等离子体。等离子体与薄膜进行化学反应而在基板上去除薄膜。作为用于蚀刻氮化硅膜的源气体，常使用四氟化碳（CF4、tetrafluoromethane）、三氟甲烷（CHF3、trifluoromethane）以及氧气O2。但是，使用上述装置构造及上述气体蚀刻氮化硅膜的情况下，即使卡盘的温度或工艺腔室内的压力之类工艺条件进行了各种变化，氮化硅膜相对于氧化硅膜或多晶硅膜的蚀刻选择比也很低，约为30：1至50：1左右。
现有技术文献
专利文献
专利文献1:日本特开2004－172584号公报
发明内容
本发明的目的在于，提供一种在对基板执行蚀刻工艺时，能够提高氮化膜相对于其他薄膜的蚀刻选择比的半导体制造装置及半导体制造方法。
本发明所要解决的课题不限于此，本领域技术人员根据以下的记载能够明确地理解未提及的其他课题。
本发明提供一种半导体制造方法，用于蚀刻在基板上形成的氮化膜。根据一实施方式，按照半导体制造方法，将基板放置在工艺腔室内，在上述工艺腔室外部由第1源气体产生等离子体，将上述等离子体供给到上述工艺腔室，上述第1源气体包含二氟甲烷(difluoromethane)CH2F2、氮气N2以及氧气O2。
根据上述半导体制造方法，上述二氟甲烷CH2F2的供给量为10至500SCCM，上述氮气的供给量为100至2500SCCM，上述氧气的供给量为100至2500SCCM。另外，在蚀刻工艺进行时，放置了上述基板的基座的温度为0至70℃，上述工艺腔室内的压力为300至1000mTorr。另外，工艺进行时，为了产生上述等离子体而供给的电力为1000至3000W。
根据上述半导体制造方法，可以对向上述工艺腔室供给上述等离子体的通路供给第2源气体，上述第2源气体包含三氟化氮NF3。在蚀刻工艺进行时，上述三氟化氮的供给量大于0且为1000SCCM以下。
根据上述半导体制造方法，上述氮化膜可以是氮化硅膜。
根据其他的实施方式提供一种半导体制造方法，其提高了基板上氮化膜相对于其他种类膜的蚀刻选择比。在上述半导体制造方法中，由第1源气体产生等离子体，利用产生的等离子体对基板执行蚀刻工艺，上述第1源气体包含二氟甲烷CH2F2、氮气N2以及氧气O2。
根据上述半导体制造方法，上述其他种类的膜是氧化硅膜或多晶硅膜，在蚀刻工艺进行时，上述二氟甲烷在上述氧化硅膜或上述多晶硅膜上形成聚合物膜，通过用上述氮气和上述氧气去除上述聚合物膜，增加上述氮化硅膜相对于上述氧化硅膜或上述多晶硅膜的蚀刻选择比。
根据上述半导体制造方法，上述二氟甲烷CH2F2的供给量可以为10至500SCCM，上述氮气的供给量为100至2500SCCM，上述氧气的供给量可以为100至2500SCCM。另外，在蚀刻工艺进行时，放置了上述基板的基座的温度为0至70℃，上述工艺腔室内的压力可以为300至1000mTorr。另外，在蚀刻工艺进行时，为了产生上述等离子体而供给的电力可以为1000至3000W。
根据上述半导体制造方法，通过降低上述基座的温度来增加上述氮化硅膜相对于上述多晶硅膜的蚀刻选择比。
根据上述半导体制造方法，通过增加上述二氟甲烷与上述氧气的供给量来增加上述氮化硅膜相对于上述氧化硅膜的蚀刻选择比。
根据上述半导体制造方法，在上述基板所在的工艺腔室外部产生上述等离子体之后，将上述等离子体供给到上述工艺腔室。可以向对上述工艺腔室供给上述等离子体的通路供给第2源气体，上述第2源气体包含三氟化氮NF3。
另外，本发明提供一种半导体制造装置。上述半导体制造装置包含：执行蚀刻工艺的工艺单元；和等离子体供给单元，该等离子体供给单元被形成在上述工艺单元的外部，向上述工艺单元供给等离子体。上述工艺单元包含：工艺腔室；用于支撑基板的基座，该基座位于上述工艺腔室内并具有加热部件。上述等离子体供给单元包含被形成在上述工艺单元的外部的、内部具有放电空间的等离子体腔室、向上述放电空间供给第1源气体的第1源气体供给部、为了在上述放电空间内由第1源气体产生等离子体而提供电力的电力施加部以及流入导管，该流入导管提供将上述放电空间中产生的等离子体向上述工艺腔室供给的通路。上述第1源气体包含二氟甲烷CH2F2、氮气N2以及氧气O2。
根据上述半导体制造装置，上述等离子体腔室在上述工艺腔室上部与上述工艺腔室结合。
根据上述半导体制造装置，上述工艺单元还可包含位于上述基座上部的挡板，并且该挡板在上下方向形成多个通孔。
根据上述半导体制造装置，上述等离子体供给单元还可包含向通路供给第2源气体的第2源气体供给部，该通路为上述放电空间中产生的上述等离子体流向上述工艺腔室的通路，上述第2源气体可以包含三氟化氮NF3。
发明效果
根据本发明的实施方式，在对基板执行蚀刻工艺时，可以提高氮化膜的蚀刻选择比。
另外，根据本发明的实施方式，在利用等离子体对基板执行蚀刻工艺时，能够大幅度地提高氮化硅膜相对于氧化硅膜或多晶硅膜的蚀刻选择比。
附图说明
图1是示意地表示本发明的一实施方式的半导体制造装置的图。
图2是表示利用图1的装置执行蚀刻工艺时，氮化硅膜相对于氧化硅膜的蚀刻选择比的实验例。
图3是表示利用图1的装置执行蚀刻工艺时，氮化硅膜相对于多晶硅膜的蚀刻选择比的实验例。
图4是表示利用图1的装置执行蚀刻工艺时，氮化硅膜相对于氧化硅膜及多晶硅膜的蚀刻选择比的实验例。
图5是表示利用构造与图1不同的装置执行蚀刻工艺时，氮化硅膜相对于氧化硅膜及多晶硅膜的蚀刻选择比的实验例。
图中符号说明
100···工艺腔室
200···排气单元
300···等离子体供给部件
310···等离子体腔室
320···源气体供给部
330···电力施加部
340···流入导管
具体实施方式
下面，参照附图对本发明一实施方式的半导体制造装置及半导体制造方法进行详细说明。在本发明的说明中，针对关联的公知构成或功能的具体说明被判断为有可能模糊本发明的要旨的情况下，则省略其详细说明。
在本实施方式中，基板是半导体晶片。但是，不限于此，基板也可以是玻璃基板等其他种类的基板。
图1是表示基于本发明一实施方式的半导体制造装置的图。
参照图1，半导体制造装置1利用等离子体来蚀刻基板W上的薄膜。要蚀刻的薄膜是氮化膜。作为一个例子，氮化膜是氮化硅膜（SiliconNitride）。
半导体制造装置1具有工艺单元（ProcessingUnit、100）、排气单元（Exhaustingunit、200）以及等离子体供给单元（PlasmaSupplyingUnit、300）。工艺单元100提供了用于放置基板的、执行蚀刻工艺的空间。排气单元200将工艺腔室100内部残留的工艺气体及基板处理过程中产生的反应产物等排出到外部，将工艺腔室100内的压力维持为设定压力。等离子体供给单元300位于工艺单元100的外部根据工艺气体生成等离子体（Plasma），并将等离子体供给工艺单元100。
工艺单元100具有工艺腔室110、基板支撑部120以及挡板130。在工艺腔室110的内部形成执行基板处理工艺的处理空间111。工艺腔室110的上部壁被开放，也可以在侧壁形成开口（未图示）。基板通过开口，出入于工艺腔室110的内部。开口可以由门（未图示）等开闭部件开闭。在工艺腔室110的底面形成有排气孔112。排气孔112连结于排气单元200，成为供工艺腔室110内部残留的气体与反应产物排出到外部的通路。
基板支撑部120支撑基板W。基板支撑部120包含基座121与支撑轴122。基座121位于处理空间111内，形成为圆板形状。基座121由支撑轴122支撑。基板W被设置在基座121的上面。在基座121的内部形成有电极（未图示）。电极连结于外部电源，由施加的电力产生静电。所产生的静电使基板W固定在基座121上。在基座121的内部形成有加热部件125。作为一个例子，加热部件125可以是加热线圈。另外，在基座121的内部还可以形成有冷却部件126。冷却部件可以由流过冷却水的冷却管线提供。加热部件125将基板W加热到已设定的温度。冷却部件126使基板W强制地冷却。将完成工艺处理的基板W冷却到常温状态或进行接下来的工艺所要求的温度。
挡板130位于基座121的上部。挡板130中形成通孔131。通孔131是由挡板130的上面形成至下面的貫通孔，在挡板130的各区域中均匀地形成。
再参照图1，等离子体供给单元300位于工艺腔室110的上部。等离子体供给单元300使源气体放电，生成等离子体，并将生成的等离子体供给到处理空间111。等离子体供给单元300包含等离子体腔室310、第1源气体供给部320、第2源气体供给部322、电力施加部330以及流入导管340。
等离子体腔室310位于工艺腔室110的外部。作为一个例子，等离子体腔室310位于工艺腔室110的上部，与工艺腔室110结合。在等离子体腔室310中，内部形成有上面及下面开放的放电空间311。等离子体腔室310的上端通过气体供给端315密闭。气体供给端315被连结于第1源气体供给部320。第1源气体通过气体供给端315供给到放电空间311。第1源气体包含二氟甲烷（CH2F2、Difluoromethane）、氮气N2以及氧气O2。选择性地，第1源气体还可包含四氟化碳（CF4、Tetrafluoromethane）等其他种类的气体。
电力施加部330向放电空间311施加高频电力。电力施加部330包括天线331与电源332。
天线331是感应耦合型等离子体ICP天线，形成为线圈形状。天线331在等离子体腔室310的外部在等离子体腔室310上缠绕了多圈。天线331在与放电空间311对应的区域中，缠绕在等离子体腔室310上。天线331的一端连结于电源332，另一端接地。
电源332向天线331供给高频电流。供给天线331的高频电力被施加到放电空间311。高频电流在放电空间311中形成感应电场，放电空间311内的第1源气体从感应电场得到离子化所需的能量，变为等离子体状态。
电力施加部的构造不限于上述实例，可以使用由源气体产生等离子体的多种构造。
流入导管340位于等离子体腔室310与工艺腔室110之间。流入导管340使工艺腔室110被开放的上面密封，下端与挡板130结合。流入导管340的内部形成有流入空间341。流入空间341将放电空间311与处理空间111连结起来，形成了将放电空间311中生成的等离子体供给到处理空间111的通路。
流入空间341可以包含流入口341a和扩散空间341b。流入口341a位于放电空间311的下部，与放电空间311连结。在放电空间311生成的等离子体通过流入口341a而流入。扩散空间341b位于流入口341a的下部，将流入口341a与处理空间111连接起来。扩散空间341b越向下走，其截面积越逐渐地变大。扩散空间341b可以具有倒漏斗形状。从流入口341a供给的等离子体在通过扩散空间341b期间被扩散。
在将放电空间311产生的等离子体供给工艺腔室110的通路上连结有第2源气体供给部322。例如，第2源气体供给部322用于对通路供给第2源气体，该通路为在形成了天线331的下端的位置与形成了扩散空间341b的上端的位置之间流过等离子体的通路。作为一个例子，第2源气体包含三氟化氮（NF3、Nitrogentrifluoride）。也可选择性地，不供给第2源气体而仅由第1源气体执行蚀刻工艺。
接着,说明使用图1的半导体制造装置蚀刻基板的方法。图1的半导体制造装置是一种在工艺处理单元的外部产生等离子体，利用下降流（downstream）方式将其供给到工艺腔室110的远程等离子体装置。根据本实施方式，作为源气体，可以使用二氟甲烷CH2F2、三氟化氮NF3、氮气N2以及氧气O2。将二氟甲烷CH2F2、氮气N2以及氧气O2直接供给放电空间311，将三氟化氮NF3被供给到将放电空间311产生的等离子体供给至工艺腔室110的通路。补充一点，还可使用四氟化碳CF4作为第1源气体。
在执行蚀刻工艺时，与使用四氟化碳CF4或三氟甲烷CHF3气体作为源气体的情况相比，在一起使用二氟甲烷CH2F2、氮气N2以及氧气O2的情况下，通过同时进行二氟甲烷CH2F2在多晶硅膜（polysilicon）与氧化硅膜（siliconoxide）上形成CxHy聚合物膜的机理、与利用氧气O2与氮气N2去除上述聚合物膜的机理，能够实现氮化硅膜的高选择比。
为了实现氮化硅膜相对于氧化硅膜和多晶硅膜的高选择比，在以下的工艺条件下可执行蚀刻工艺。此时，氮化硅膜相对于氧化硅膜的选择比大约以100：1至3000：1来实现，氮化硅膜相对于多晶硅膜的选择比大约以100：1至1000：1的高选择比来实现。
（工艺条件）
基座温度：0至70℃
二氟甲烷CH2F2气体的供给量：10至500SCCM
三氟化氮NF3气体的供给量：0至1000SCCM
氮气N2气体的供给量：100至2500SCCM
氧气O2气体的供给量：100至2500SCCM
电力：1000～3000W
工艺腔室内的压力：300至1000mTorr
图2至4分别是表示在如图1所示工艺腔室110的外部生成等离子体后以下降流方式向工艺腔室供给等离子体的装置中，将二氟甲烷、三氟化氮、氮气以及氧气用作源气体执行蚀刻工艺时、氮化硅膜的蚀刻选择比的实验例。
图2所示的实验例表示氮化硅膜相对于氧化硅膜的蚀刻选择比显著提高的情况。当如图2所示提供基座温度、工艺腔室内压力、二氟甲烷CH2F2、三氟化氮NF3、氧气O2以及氮气N2的供给量还有电力时，可知氮化硅膜相对于氧化硅膜的蚀刻选择比大约为2984：1，非常高。
图3所示的实验例表示氮化硅膜相对于多晶硅膜的蚀刻选择比显著提高的情况。当如图3所示，提供基座温度、工艺腔室内压力、二氟甲烷CH2F2、三氟化氮NF3、氧气O2以及氮气N2的供给量还有电力时，可知氮化硅膜相对于多晶硅膜的蚀刻选择比大约为1000：1，非常高。
图4中图示的实验例表示氮化硅膜相对于氧化硅膜及多晶硅膜全部的蚀刻选择比大幅度提高了的情况。可知在如图4所示提供基座的温度、工艺腔室内的压力、二氟甲烷CH2F2、三氟化氮NF3、氧气O2以及氮气N2的供给量还有电力时，氮化硅膜相对于氧化硅膜的蚀刻选择比大约为180：1，氮化硅膜相对于多晶硅膜的蚀刻选择比为450：1，氮化硅膜相对于氧化硅膜及多晶硅膜全部的蚀刻选择比非常高。
图5是表示构造与图1的装置不同的、由工艺腔室内部直接产生等离子体的构造的装置在源气体中使用二氟甲烷CH2F2、氧气O2、氮气N2以及氩气Ar气体执行蚀刻工艺时、氮化硅膜相对于氧化硅膜与多晶硅膜的蚀刻选择比的实验例。
根据图5所示的实验例，可知在如图5所示提供基座的温度、工艺腔室内的压力、二氟甲烷CH2F2、氩气Ar、氧气O2以及氮气N2的供给量还有电力时，氮化硅膜相对于氧化硅膜的蚀刻选择比大约为36：1，氮化硅膜相对于多晶硅膜的蚀刻选择比约为48：1，与使用图1的装置构造执行蚀刻工艺时相比，蚀刻选择比相对非常低。
另外，根据本发明的实施方式，可知在图1的装置构造中使用包含二氟甲烷CH2F2、三氟化氮NF3、氧气O2以及氮气N2的源气体的情况下，使用现有的三氟甲烷CHF3、四氟化碳CF4以及氧气O2气体作为源气体，与由这些源气体直接在工艺腔室内产生等离子体的情况相比，氮化硅膜相对于多晶硅膜或氧化硅膜等其他膜的蚀刻选择比明显提高。
与本发明的实施方式类似，在源气体中使用二氟甲烷CH2F2、氩气Ar、氮气N2以及氧气O2的情况下，若也在工艺腔室外部产生等离子体后再供给到工艺腔室，则与在工艺腔室内由源气体直接产生等离子体的情况相比，氮化硅膜的蚀刻选择比相对非常高。
另外，如图2至图4的实验例所示，在由图1的装置使用同一源气体的情况下，通过调节气体的供给量或温度，能够使氮化硅膜相对于氧化硅膜的蚀刻选择比显著地提高（图2），也能够使氮化硅膜相对于多晶硅膜的蚀刻选择比显著地提高（图3），或者使氮化硅膜相对于多晶硅膜与氧化硅膜全部的蚀刻选择比显著地提高。
例如图2所示在增加氧气O2气体的使用比率，减少氧化硅膜的蚀刻量的同时，通过增加二氟甲烷CH2F2，增加CxHy的聚合物的量，能够使氮化硅膜相对于氧化硅膜的蚀刻选择比增加。
另外，如图3所示，利用由温度引起的反应性差异、多晶硅膜的化学反应的非活性化、蚀刻量减少的机理，能够使氮化硅膜相对于多晶硅膜的蚀刻选择比增加。
在上述例子中，蚀刻对象膜是氮化硅膜，作为与氮化硅膜一起蚀刻的其他种类的膜，以多晶硅膜和氧化硅膜为例进行了说明。但是，本发明的技术思想也能适用于蚀刻对象膜是氮化硅膜以外的其他种类的氮化膜，可以适用于提高氮化膜相对于多晶硅膜及氧化硅膜以外的其他种类的膜的蚀刻选择比。
以上的说明不过例示地说明了本发明的技术思想，只要是在本发明所属技术领域中具有通常知识的人员，均可在不脱离本发明的本质特性的范围内进行各种修改及变形。因此，本发明公开的实施方式不是限定本发明的技术思想，而仅是用于说明，不必用这种实施方式来限定本发明的技术思想的范围。本发明的保护范围必需由权利要求来解释，必需理解为与权利要求同等范围内的全部技术思想都包含在本发明的权利范围内。
Claims (12)
1.一种半导体制造方法，用于对基板上形成的氮化膜进行蚀刻，其中，
将基板放置在工艺腔室内，在所述工艺腔室外部由第1源气体产生等离子体，将所述等离子体供给到所述工艺腔室，
所述第1源气体包含二氟甲烷CH2F2、氮气N2以及氧气O2，
所述二氟甲烷CH2F2的供给量为10至500SCCM，所述氮气的供给量为100至2500SCCM，所述氧气的供给量为100至2500SCCM，
在蚀刻工艺进行时，为了产生所述等离子体而供给的电力为1000至3000W。
2.根据权利要求1所述的半导体制造方法，其特征在于：
在蚀刻工艺进行时，放置了所述基板的基座的温度为0至70℃，所述工艺腔室内的压力为300至1000mTorr。
3.根据权利要求1或2所述的半导体制造方法，其特征在于：
对向所述工艺腔室供给所述等离子体的通路供给第2源气体，
所述第2源气体包含三氟化氮NF3。
4.根据权利要求3所述的半导体制造方法，其特征在于：
在蚀刻工艺进行时，所述三氟化氮的供给量大于0且为1000SCCM以下。
5.根据权利要求1或2所述的半导体制造方法，其特征在于：
所述氮化膜是氮化硅膜。
6.一种半导体制造方法，其提高了基板上氮化硅膜相对于其他种类膜的蚀刻选择比，其中，
在工艺腔室外部由第1源气体产生等离子体，利用产生的等离子体对基板执行蚀刻工艺，
所述第1源气体包含二氟甲烷CH2F2、氮气N2以及氧气O2，
所述二氟甲烷CH2F2的供给量为10至500SCCM，所述氮气的供给量为100至2500SCCM，所述氧气的供给量为100至2500SCCM，
在蚀刻工艺进行时，为了产生所述等离子体而供给的电力为1000至3000W。
7.根据权利要求6所述的半导体制造方法，其特征在于：
所述其他种类膜是氧化硅膜或多晶硅膜，
在蚀刻工艺进行时，所述二氟甲烷在所述氧化硅膜或所述多晶硅膜上形成聚合物膜，通过用所述氮气和所述氧气去除所述聚合物膜，来增加所述氮化硅膜相对于所述氧化硅膜或所述多晶硅膜的蚀刻选择比。
8.根据权利要求6所述的半导体制造方法，其特征在于：
在蚀刻工艺进行时，放置了所述基板的基座的温度为0至70℃，所述工艺腔室内的压力为300至1000mTorr。
9.根据权利要求7所述的半导体制造方法，其特征在于：
通过降低放置了所述基板的基座的温度来增加所述氮化硅膜相对于所述多晶硅膜的蚀刻选择比。
10.根据权利要求7所述的半导体制造方法，其特征在于：
通过增加所述二氟甲烷和所述氧气的供给量来增加所述氮化硅膜相对于所述氧化硅膜的蚀刻选择比。
11.根据权利要求6至10中任一项所述的半导体制造方法，其特征在于：
在所述基板所在的工艺腔室的外部产生所述等离子体之后，将所述等离子体供给到所述工艺腔室。
12.根据权利要求11所述的半导体制造方法，其特征在于：
对向所述工艺腔室供给所述等离子体的通路供给第2源气体，所述第2源气体包含三氟化氮NF3。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110121766A KR101276258B1 (ko) | 2011-11-21 | 2011-11-21 | 반도체 제조 장치 및 반도체 제조 방법 |
| KR10-2011-0121766 | 2011-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137468A CN103137468A (zh) | 2013-06-05 |
| CN103137468B true CN103137468B (zh) | 2016-05-04 |
Family
ID=48497121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210476350.6A Active CN103137468B (zh) | 2011-11-21 | 2012-11-21 | 半导体制造装置及半导体制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5767199B2 (zh) |
| KR (1) | KR101276258B1 (zh) |
| CN (1) | CN103137468B (zh) |
| TW (1) | TWI479564B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101649947B1 (ko) * | 2014-07-08 | 2016-08-23 | 피에스케이 주식회사 | 이중 플라즈마 소스를 이용한 플라즈마 생성 장치 및 그를 포함하는 기판 처리 장치 |
| KR101660831B1 (ko) * | 2014-11-28 | 2016-09-29 | 피에스케이 주식회사 | 기판 처리 장치 및 방법 |
| US9659788B2 (en) * | 2015-08-31 | 2017-05-23 | American Air Liquide, Inc. | Nitrogen-containing compounds for etching semiconductor structures |
| JP6928810B2 (ja) * | 2016-05-29 | 2021-09-01 | 東京エレクトロン株式会社 | 側壁イメージ転写の方法 |
| US10381235B2 (en) * | 2016-05-29 | 2019-08-13 | Tokyo Electron Limited | Method of selective silicon nitride etching |
| KR101909110B1 (ko) * | 2016-08-18 | 2018-10-18 | 피에스케이 주식회사 | 기판 처리 방법 |
| KR102646804B1 (ko) | 2021-08-25 | 2024-03-12 | 주식회사 테스 | 실리콘 질화물층을 포함하는 기판을 처리하는 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620559A (en) * | 1994-03-18 | 1997-04-15 | Fujitsu Limited | Hydrogen radical processing |
| US5786276A (en) * | 1997-03-31 | 1998-07-28 | Applied Materials, Inc. | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2 |
| CN101425458A (zh) * | 2007-10-22 | 2009-05-06 | 应用材料股份有限公司 | 形成至少一层介电层的方法和系统 |
| CN101582374A (zh) * | 2008-05-15 | 2009-11-18 | 周星工程股份有限公司 | 形成用于半导体装置的薄膜图案的方法和用于所述方法的设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430189B1 (ko) * | 1996-10-11 | 2004-05-03 | 동경 엘렉트론 주식회사 | 플라즈마 에칭 방법 |
| JP2000216242A (ja) * | 1999-01-20 | 2000-08-04 | Nec Corp | 半導体装置の製造方法 |
| US7311852B2 (en) * | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
| JP4153708B2 (ja) * | 2002-03-12 | 2008-09-24 | 東京エレクトロン株式会社 | エッチング方法 |
| KR100607647B1 (ko) * | 2003-03-14 | 2006-08-23 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| KR20080042264A (ko) * | 2006-11-09 | 2008-05-15 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| JP5446120B2 (ja) * | 2008-04-23 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP5218214B2 (ja) * | 2009-03-31 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-11-21 KR KR1020110121766A patent/KR101276258B1/ko active IP Right Grant
-
2012
- 2012-11-14 TW TW101142372A patent/TWI479564B/zh active
- 2012-11-21 CN CN201210476350.6A patent/CN103137468B/zh active Active
- 2012-11-21 JP JP2012255624A patent/JP5767199B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620559A (en) * | 1994-03-18 | 1997-04-15 | Fujitsu Limited | Hydrogen radical processing |
| US5786276A (en) * | 1997-03-31 | 1998-07-28 | Applied Materials, Inc. | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2 |
| CN101425458A (zh) * | 2007-10-22 | 2009-05-06 | 应用材料股份有限公司 | 形成至少一层介电层的方法和系统 |
| CN101582374A (zh) * | 2008-05-15 | 2009-11-18 | 周星工程股份有限公司 | 形成用于半导体装置的薄膜图案的方法和用于所述方法的设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137468A (zh) | 2013-06-05 |
| KR101276258B1 (ko) | 2013-06-20 |
| KR20130056039A (ko) | 2013-05-29 |
| JP2013110414A (ja) | 2013-06-06 |
| TW201327675A (zh) | 2013-07-01 |
| JP5767199B2 (ja) | 2015-08-19 |
| TWI479564B (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137468B (zh) | 半导体制造装置及半导体制造方法 | |
| US10566209B2 (en) | Etching method and workpiece processing method | |
| KR101425629B1 (ko) | 실리콘 함유 필름들을 위한 평활 ｓｉｃｏｎｉ 식각 | |
| US9558928B2 (en) | Contact clean in high-aspect ratio structures | |
| US11664236B2 (en) | Method of etching film and plasma processing apparatus | |
| US8211808B2 (en) | Silicon-selective dry etch for carbon-containing films | |
| TWI627724B (zh) | 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法 | |
| KR101880831B1 (ko) | 가스 펄싱을 사용하는 딥 실리콘 에칭 방법 | |
| US20170221720A1 (en) | Apparatus and method for treating substrates | |
| KR102099408B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| CN103137415B (zh) | 半导体制造装置及半导体制造方法 | |
| US20230215707A1 (en) | Method for etching film and plasma processing apparatus | |
| TWI405260B (zh) | A plasma etching treatment method and a plasma etching processing apparatus | |
| US20220068629A1 (en) | Substrate processing method and plasma processing apparatus | |
| US7229563B2 (en) | Plasma etching of Ni-containing materials | |
| KR20200105752A (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| JP2020177958A (ja) | 基板処理方法及び基板処理装置 | |
| JP2009010240A (ja) | プラズマ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |