CN103975423A - 形成半导体器件的方法 - Google Patents

形成半导体器件的方法 Download PDF

Info

Publication number
CN103975423A
CN103975423A CN201280060379.4A CN201280060379A CN103975423A CN 103975423 A CN103975423 A CN 103975423A CN 201280060379 A CN201280060379 A CN 201280060379A CN 103975423 A CN103975423 A CN 103975423A
Authority
CN
China
Prior art keywords
gate electrode
electrode film
containing metal
metal gate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280060379.4A
Other languages
English (en)
Inventor
中村源志
长谷川敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103975423A publication Critical patent/CN103975423A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种用于形成半导体器件的方法，包括：在处理室中在衬底上提供含金属栅电极膜；向处理室中流入由氢气(H2)和任选的稀有气体组成的处理气体；通过微波等离子体源由处理气体形成等离子体激发物质；以及将含金属栅电极膜暴露于等离子体激发物质以形成改性含金属栅电极膜，改性含金属栅电极膜具有低于含金属栅电极膜的功函数。其他实施方案描述了形成具有包含用于NMOS和PMOS晶体管的改性含金属栅电极的栅极堆叠体的半导体器件。

Description

形成半导体器件的方法
技术领域
本发明涉及半导体处理，更具体地涉及用于等离子体处理含金属栅电极膜以调节含金属栅电极膜的功函数的方法。
背景技术
在半导体工业中，微电子器件的最小特征尺寸接近深亚微米范围以满足对更快、更低功率的微处理器和数字电路的需求。Si基微电子技术目前面临重大材料挑战以实现集成电路器件的进一步小型化。已经服务于该行业几十年的包含SiO2栅极电介质和简并掺杂的多晶Si栅电极的栅极堆叠体将被具有较高电容的栅极堆叠体取代。
称为高k材料(其中“k”是指材料的介电常数)的高电容材料的特征为介电常数大于SiO2的介电常数(k为约3.9)。此外，高k材料可以指被沉积到衬底上的电介质材料(例如，HfO2、ZrO2)而不是生长在衬底的表面上的电介质材料(例如，SiO2、SiOxNy)。高k材料可以例如结合金属硅酸盐或金属氧化物(例如，Ta2O5(k为约26)、TiO2(k为约80)、ZrO2(k为约25)、Al2O3(k为约9)、HfSiO(k为约5至25)和HfO2(k为约25))。
除栅极电介质层之外，栅电极层也表现出对于进一步缩放微电子器件的重大挑战。引入含金属栅电极以取代传统的掺杂的多晶Si栅电极可以带来一些优点。这些优点包括消除了多晶Si栅极耗尽效应、降低薄层电阻、对先进高k电介质材料的更好的可靠性和潜在更好的热稳定性。在一种实施例中，从多晶Si转换到含金属栅电极可以在栅极堆叠体的有效厚度或电厚度方面实现2埃至3埃的改进。发生这种改进很大程度上是由于完全消除了多晶Si与其他材料在界面处耗尽的问题。
功函数、电阻率和与互补金属氧化物半导体(CMOS)技术的相容性是对于新栅电极材料的关键参数。含金属栅电极的材料选择标准之一为功函数是可调的。材料的功函数是将电子从固体中移动到固体表面紧接的外部的点所需的最小能量。正沟道金属氧化物半导体(PMOS)和负沟道金属氧化物半导体(NMOS)晶体管的栅电极需要用于栅电极的不同栅极材料以实现可接受的阈值电压；后者具有接近硅价带的费米能级(E为约4eV)，前者具有接近导带的费米能级(E为约5.1eV)。
先前已经研究了将掺杂剂离子(例如，氮离子)高能注入到栅极堆叠体中的金属栅电极层中以降低功函数。然而，包括将金属层暴露于高能离子的离子注入方法可能损坏栅极堆叠体，例如，导致电介质层的充电损坏，其可以增加漏电流和电介质层的可靠性。由于暴露于高能离子的充电损坏预计随着最小特征尺寸的变小以及形成栅极堆叠体的不同材料层的变薄而增加。因此，需要用于处理栅极堆叠体的新方法，特别是需要用于调整栅极堆叠体的功函数的新方法。
发明内容
本发明的实施方案提供了一种用于制造包括具有可调功函数的含金属栅电极膜的半导体器件的方法。
根据本发明的一个实施方案，该方法包括：在处理室中在衬底上提供含金属栅电极膜；向处理室中流入由氢气(H2)和任选的稀有气体组成的处理气体；通过微波等离子体源由处理气体形成等离子体激发物质；以及将含金属栅电极膜暴露于等离子体激发物质以形成改性含金属栅电极膜，该改性含金属栅电极膜的功函数低于含金属栅电极膜的功函数。
根据另一实施方案，该方法包括：在处理室中在衬底上提供含金属栅电极膜；通过微波等离子体源由第一处理气体形成第一等离子体激发物质；以及将含金属栅电极膜暴露于第一等离子体激发物质以形成第一改性含金属栅电极膜和未改性含金属栅电极膜。该方法还可以包括：通过微波等离子体源由第二处理气体形成第二等离子体激发物质；以及将未改性含金属栅电极膜暴露于第二等离子体激发物质以形成第二改性含金属栅电极膜。
附图说明
在附图中：
图1A至图1D示意性地示出了根据本发明的实施方案的形成包含改性含金属栅电极的栅极堆叠体的方法的横截面图；
图2是根据本发明的实施方案的用于形成包含改性含金属栅电极的膜结构的方法的流程图；
图3A至图3E示意性地示出了根据本发明的实施方案的形成包含改性含金属栅电极的栅极堆叠体的方法的横截面图；
图4是根据本发明的实施方案的用于形成包含改性含金属栅电极的栅极堆叠体的方法的流程图；
图5A至图5E示意性地示出了根据本发明的实施方案的形成包含改性含金属栅电极的栅极堆叠体的方法的横截面图；
图6是根据本发明的实施方案的用于形成包含改性含金属栅电极的栅极堆叠体的方法的流程图；
图7A示出了对于改性氮化钛(TiN)栅电极膜的作为等效氧化物厚度(EOT)的函数的平带电压(Vfb)；
图7B示出了对于改性氮化钛(TiN)栅电极膜的作为等效氧化物厚度(EOT)的函数的漏电流(Jg)；
图8是根据本发明的实施方案的用于对含金属栅电极膜进行改性的包含径向线缝隙天线(RLSA)微波等离子体源的等离子体处理系统的示意图；
图9是根据本发明的实施方案的用于对含金属栅电极膜进行改性的包含径向线缝隙天线(RLSA)微波等离子体源的另一等离子体处理系统的示意图；
图10示出了图9中的等离子体处理系统的气体供应单元的平面图；以及
图11示出了图9中的等离子体处理系统的天线部分的部分横截面图。
具体实施方式
在下面的描述中，为了促进对本发明的彻底理解并且为了说明并非限制的目的阐述了具体细节，例如等离子体处理系统的具体几何结构和各种部件的描述。然而，应该理解本发明可以实施为不按照这些具体细节的其他实施方案。
图1A至图1D示意性地示出了根据本发明的实施方案的形成包含改性含金属栅电极的栅极堆叠体的方法的横截面图。图1A示意性地示出了包含衬底105、在衬底105上的电介质层110和在电介质层110上的含金属栅电极膜120的膜堆叠体100。衬底105可以例如包含Si、Ge、SiGe或GaAs。此外，衬底105可以包含绝缘体上硅(SOI)材料。绝缘体可以例如为SiO2。Si衬底可以是n型或p型，这取决于所形成的器件的类型。衬底(晶圆)105可以是任意尺寸，例如200mm晶圆、300mm晶圆、450mm晶圆或更大的晶圆。
电介质层110可以包含SiO2(或SiOx)层、SiN(或SiNy)层、SiON(或SiOxNy)层或高k层、或者其两种或更多种的组合。高k层可以例如包含金属氧化物及其硅酸盐，包括Ta2O5、TiO2、ZrO2、Al2O3、Y2O3、HfSiOx、HfO2、ZrO2、ZrSiOx、TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx或YSiOx、或者其两种或更多种的组合。高k层的厚度可以为例如约10埃至约或约至约在一个实施例中，电介质层110可以包含与衬底105直接接触的界面层(未示出)，例如，氧化物层(例如，SiOx)、氮化物层(例如，SiNx)或氧氮化物层(例如，SiOxNy)、或者其组合。包含Si衬底集成电路通常采用SiO2和/或SiOxNy衬底界面层，其可以具有包括高电子迁移率和低电子陷阱密度的优异的电性能。包含形成在SiO2和/或SiOxNy衬底界面层上的高k层的栅极堆叠体可以要求衬底界面层的厚度为仅约至
含金属栅电极膜120可以包括金属和含有金属的材料，包括W、WN、Al、Mo、Ta、TaN、TaSiN、HfN、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Nb、Re、Ru或RuO2。含金属栅电极膜120的厚度可以为例如约至约或约至约
图1B示意性地示出了将含金属栅电极膜120暴露于等离子体激发物质130的处理。暴露于等离子体激发物质130降低了含金属栅电极膜120的功函数。根据本发明的一个实施方案，向处理室中流入由氢气(H2)和任选的稀有气体组成的处理气体，等离子激发物质130的特征可以在于通过微波等离子体源在处理室中由处理气体形成的还原性物质。
图1C示意性地示出了在将含金属栅电极膜120暴露于等离子体激发物质130之后包含改性含金属栅电极膜140的膜堆叠体101的横截面图。改性含金属栅电极膜140的功函数低于含金属栅电极膜130的功函数。根据一个实施方案，改性含金属栅电极膜140可以用作在半导体器件中的NMOS栅电极。
图1D示意性地示出了在栅极电介质112上包含含金属栅电极142的栅极堆叠体102的横截面图。可以例如通过应用光刻法和干法蚀刻技术以各向异性蚀刻在图1C中示出的膜堆叠体101来形成栅极堆叠体102。
图2是根据本发明的实施方案的用于形成包含改性含金属栅电极膜的膜结构的方法的流程图。同时参照图1A至图1D，过程200包括在210中，在等离子体处理系统的处理室中提供在衬底105上包含含金属栅电极膜120的膜堆叠体100。在图1A示出的示例性实施方案中，膜堆叠体100还包含在衬底105与含金属栅电极膜120之间的电介质层110。
在220中，向处理室中流入由氢气(H2)和任选的稀有气体组成的处理气体。在一个实施例中，该处理气体可以由H2组成。在另一实施例中，处理气体可以由H2和氩(Ar)组成。在又一实施例中，处理气体可以由H2和氦(He)组成。在又一实施例中，处理气体可以由H2、Ar和He组成。
在230中，通过微波等离子体源由处理气体形成等离子体激发物质130。根据实施方案，微波等离子体源可以为从日本赤板Tokyo ElectronLimited(东京电子有限公司)可获得的径向线缝隙天线(RLSA)等离子体源。在图8至图11中示出了示例性微波等离子体源。
在240中，将含金属栅电极膜120暴露于等离子体激发物质130以形成改性含金属栅电极膜140，该改性含金属栅电极膜140的功函数低于含金属栅电极膜120的功函数。等离子体激发物质可以包括具有低动能的还原性物质，其可以选择性地对含金属栅电极膜120(或含金属栅电极膜120的仅表面层)进行改性，同时最小化或消除对在下面的膜或层的充电损坏。含金属栅电极膜120的改性可以基本上均匀地贯穿改性含金属栅电极膜140的厚度，或者可替代地，含金属栅电极膜120的改性可以基本上非均匀地贯穿改性含金属栅电极膜140的厚度。
在240中，可以利用导致含金属栅电极膜120的期望改性的处理参数执行将含金属栅电极120暴露于等离子体激发物质130。用于该暴露的处理参数可以通过直接试验和/或试验设计(DOE)确定。如本领域技术人员将容易理解的，可调节的处理参数包括但不限于等离子体条件(等离子体功率、处理压力和处理气体成分)、处理时间和衬底温度。
过程200还可以包含在暴露于等离子体激发物质130之后用于热处理一个或更多个膜堆叠体100和101、和/或栅极堆叠体102的退火步骤。可以执行热处理以获得期望的功函数和材料、以及膜堆叠体100和101，和/或栅极堆叠体102的期望的电性能。如本领域的技术人员可以理解的，在图2的流程图中的每个步骤或阶段可以包括一个或更多个独立的步骤和/或操作。因此，仅四个步骤210、220、230和240的描述不应该理解为将本发明的方法仅限于四个步骤或阶段。此外，每一个代表性的步骤或阶段210、220、230和240不应该被理解为仅限于单次处理。
图3A至图3E示意性地示出了根据本发明的实施方案的形成包含改性含金属栅电极的栅极堆叠体的方法的横截面图。图3A示意性地示出了包含衬底305、在衬底305上的电介质层310和在电介质层310上的含金属栅电极膜320的膜堆叠体300的横截面图。衬底305可以包含例如Si、Ge、SiGe或GaAs。此外，衬底305可以包含绝缘体上硅(SOI)材料。绝缘体可以例如为SiO2。Si衬底可以是n型或p型，这取决于所形成的装置的类型。衬底(晶圆)305可以是任意尺寸，例如200mm晶圆、300mm晶圆、450mm晶圆或更大的晶圆。
电介质层310可以包含SiO2(或SiOx)层、SiN(或SiNy)层、SiON(或SiOxNy)层或高k层、或者其两种或更多种的组合物。高k层可以包含例如金属氧化物及其硅酸盐，包括Ta2O5、TiO2、ZrO2、Al2O3、Y2O3、HfSiOx、HfO2、ZrO2、ZrSiOx、TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx或YSiOx、或者其两种或更多种的组合物。高k层的厚度可以为例如约10埃至约或约至约在一个实施例中，电介质层310可以包含与衬底305直接接触的界面层(未示出)，例如，氧化物层(例如，SiOx)、氮化物层(例如，SiNx)或氧氮化物层(例如，SiOxNy)、或者其组合物。包含Si衬底集成电路通常采用SiO2和/或SiOxNy衬底界面层，其可以具有包括高电子迁移率和低电子陷阱密度的优异的电性能。包含形成在SiO2和/或SiOxNy衬底界面层上的高k层的栅极堆叠体可以要求衬底界面层的厚度为仅约至
含金属栅电极膜320可以包括金属和含有金属的材料，包括W、WN、Al、Mo、Ta、TaN、TaSiN、HfN、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re或Ru。含金属栅电极膜320的厚度可以为例如约至约或约至约
图3B示意性地示出了包含形成在含金属栅电极膜320上的图案化膜340的膜堆叠体301的横截面图。图案化膜340可以包含通过利用众所周知的光刻技术和各向异性蚀刻方法对覆盖光刻胶膜和/或覆盖硬掩膜进行图案化形成的光刻胶膜和/或硬掩膜。图案化膜340包含用于将含金属栅电极膜320的第一部分322暴露于第一等离子体激发物质330的开口342。根据本发明的一个实施方案，向处理室中流入由氢气(H2)和任选的稀有气体组成的处理气体，第一等离子体激发物质330的特征可以在于通过微波等离子体源在处理室中由处理气体形成的还原性物质。根据本发明的另一实施方案，向处理室中流入由氧气(O2)和任选的选自稀有气体、氮气(N2)、H2或其组合中的一种或更多种气体组成的处理气体，第一等离子体激发物质330的特征可以在于通过微波等离子体源在处理室中由处理气体形成的氧化性物质。
图3C示意性地示出了包含在图案化膜340下的未改性含金属栅电极膜324和第一改性含金属栅电极膜350的膜堆叠体302的的横截面图。根据一个实施方案，第一等离子体激发物质330的特征可以在于还原性物质，并且第一改性含金属栅电极膜350的功函数低于未改性含金属栅电极膜324的功函数。根据另一实施方案，第一等离子体激发物质330的特征可以在于氧化性物质，并且第一改性含金属栅电极膜350的功函数高于未改性含金属栅电极膜324的功函数。
图3D示意性地示出了在从图3C中的膜堆叠体302中去除图案化膜340之后的膜堆叠体303的横截面图。可以利用常规的湿法蚀刻或干法蚀刻方法去除图案化膜340。
根据本发明的一些实施方案，在制造半导体器件时还可以对膜堆叠体303进一步处理。图3E示意性地示出了在栅极电介质312上包含第一含金属栅电极352的第一栅极堆叠体306和在栅极电介质312上包含第二含金属栅电极326的第二栅极堆叠体304的横截面图。根据一个实施方案，第一改性含金属栅电极膜350的功函数低于未改性含金属栅电极膜324的功函数，包含栅电极352的第一栅极堆叠体306的功函数低于包含栅电极326的第二栅极堆叠体304的功函数。在该实施方案中，栅电极352可以是NMOS栅电极，栅电极326可以是PMOS栅电极。根据另一实施方案，第一改性含金属栅电极膜350的功函数高于未改性含金属栅电极膜324的功函数，包含栅电极352的第一栅极堆叠体306的功函数高于包含栅电极326的第二栅极堆叠体304的功函数。在该实施方案中，栅电极352可以是PMOS栅电极，栅电极326可以是NMOS栅电极。因此，单金属或含金属栅电极膜320可以被改性以形成双功函数金属栅极NMOS和PMOS。例如，可以利用光刻方法和干法刻蚀技术对图3D中示出的膜堆叠体303进行各向异性蚀刻来形成第一栅极堆叠体306和第二栅极堆叠体304。
图4是根据本发明的实施方案的用于形成包含改性含金属栅电极的栅极堆叠体的方法的流程图。同时参照图3A至图3E，过程400包括，在410中，在等离子体处理系统的处理室中提供在衬底305上包含含金属栅电极膜320的膜堆叠体300。在图3A示出的示例性实施方案中，膜堆叠体300还包含在衬底305与含金属栅电极膜320之间的电介质层310。
在420中，向处理室中流入第一处理气体。根据本发明的一个实施方案，第一处理气体可以由氢气(H2)和任选的稀有气体组成。在一个实施例中，第一处理气体可以由H2组成。在另一实施例中，第一处理气体可以由H2和Ar组成。在又一实施例中，该处理气体可以由H2和He组成。在又一实施例中，第一处理气体可以由H2、Ar和He组成。根据本发明的另一实施方案，第一处理气体可以由氧气(O2)和任选的选自稀有气体、氮气(N2)、H2或其组合中的一种或更多种气体组成。在一个实施例中，第一处理气体可以由O2组成。在另一实施例中，第一处理气体可以由O2和Ar组成。在又一实施方案中，第一处理气体可以由O2、N2和任选的Ar组成。在又一实施例中，第一处理气体可以由O2、Ar和He组成。
在430中，通过微波等离子体源由第一处理气体形成第一等离子体激发物质330。根据本发明的一个实施方案，第一等离子体激发物质330可以包括通过由氢气(H2)和任选的稀有气体组成的第一处理气体的等离子体激发形成的还原性物质。根据本发明的另一实施方案，第一等离子体激发物质可以包括通过由氧气(O2)和任选的选自稀有气体、N2、H2或其组合中的一种或更多种气体组成的第一处理气体的等离子体激发形成的氧化性物质。根据一个实施方案，微波等离子体源可以为从日本赤板Tokyo Electron Limited(东京电子有限公司)可获得的径向线缝隙天线(RLSA)等离子体源。
在440中，将含金属栅电极膜320的第一部分322暴露于第一等离子体激发物质330，以形成第一改性含金属栅电极膜350和未改性含金属栅电极324。在一个实施方案中，第一等离子体激发物质330可以包括还原性物质，并且第一改性含金属栅电极膜350的功函数低于未改性含金属栅电极膜324的功函数。根据另一实施方案，第一等离子体激发物质330可以包括氧化性物质，并且第一改性含金属栅电极膜350的功函数高于未改性含金属栅电极膜324的功函数。
在440中可以在导致含金属栅电极膜320的期望改性的处理参数下执行将含金属栅电极膜320暴露于第一等离子体激发物质330一段时间。用于该暴露的处理参数可以通过直接试验和/或试验设计(DOE)确定。如本领域技术人员将容易理解的，可调节的处理参数包括但不限于等离子体条件(等离子体功率、处理压力和处理气体成分)、处理时间和衬底温度等。
在440中暴露于第一等离子体激发物质330之后，可以利用常规的湿法蚀刻或干法蚀刻方法去除图案化膜340。
在450中，如图3E所示，可以通过以下步骤进一步处理膜堆叠体303：通过对第一改性含金属栅电极膜350、未改性含金属栅电极膜324和下面的电介质膜310进行图案化以形成第一栅极堆叠体306和第二栅极堆叠体304。根据一个实施方案，第一栅极堆叠体306的功函数低于第二栅极堆叠体304的功函数。根据另一实施方案，第一栅极堆叠体306的功函数高于第二栅极堆叠体304的功函数。例如，可以利用光刻方法和干法刻蚀技术对图3D中示出的膜堆叠体303进行各向异性蚀刻来形成第一栅极堆叠体306和第二栅极堆叠体304。
过程400还可以包含在暴露于第一等离子体激发物质330之后用于热处理一个或更多个膜堆叠体301、301和302、和/或栅极堆叠体304/306的退火步骤。可以执行热处理以获得期望的功函数和材料、以及栅极堆叠体304/306的期望的电性能。如本领域的技术人员可以理解的，在图4的流程图中的每个步骤和阶段可以包括一个或更多个独立的步骤和/或操作。因此，仅五个步骤410、420、430、440和450的描述不应该理解为将本发明的方法仅限于五个步骤或阶段。此外，每一个代表性的步骤或阶段410、420、430、440和450不应该被理解为仅限于单次处理。
图5A至5E示意性地示出了根据本发明的实施方案的形成包含改性含金属栅电极的栅极堆叠体的方法的横截面图。图5A示意性地示出了包含形成在图3D中示出的膜堆叠体303的第一改性含金属栅电极膜350上的图案化膜360的膜堆叠体307的横截面图。图案化膜360可以包含通过利用众所周知的光刻技术和各向异性蚀刻方法对覆盖光刻胶膜和/或覆盖硬掩膜进行图案化形成的光刻胶膜和/或硬掩膜。图案化膜360包含用于暴露未改性含金属栅电极膜324的开口344。
图5B示意性地示出了用于将包含未改性含金属栅电极膜324的膜堆叠体307暴露于第二等离子体激发物质372的处理。根据本发明的一个实施方案，向处理室中流入由氧气(O2)和任选的选自稀有气体、氮气(N2)、H2或其组合中的一种或更多种气体组成的第二处理气体，并且第二等离子体激发物质372的特征可以在于通过微波等离子体源在处理室中由第二处理气体形成的氧化性物质。根据本发明的另一实施方案，向处理室中流入由氢气(H2)和任选的稀有气体组成的第二处理气体，第二等离子体激发物质372的特征可以在于通过微波等离子体源在处理室中由第二处理气体形成的还原性物质。
图5C示意性地示出了包含在图案化膜360之下的第一改性含金属栅电极膜350和第二改性含金属栅电极膜380的膜堆叠体309的横截面图。根据一个实施方案，第二等离子体激发物质372可以包括氧化性物质，并且第二改性含金属栅电极膜380的功函数高于第一改性含金属栅电极膜350的功函数。根据另一实施方案，第二等离子体激发物质372可以包括还原性物质，并且第二改性含金属栅电极膜380的功函数低于第一改性含金属栅电极膜350的功函数。
图5D示意性地示出了在从图5C中的膜堆叠体309中去除图案化膜360之后的膜堆叠体311的横截面图。可以利用常规的湿法蚀刻或干法蚀刻方法去除图案化膜360。
根据本发明的一些实施方案，在制造半导体器件时还可以对膜堆叠体311进一步处理。图5E示意性地示出了在栅极电介质312上包含第一含金属栅电极352的第一栅极堆叠体315和在栅极电介质312上包含第二含金属栅电极382的第二栅极堆叠体313的横截面图。根据一个实施方案，包含栅电极352的第一栅极堆叠体315的功函数低于包含栅电极382的第二栅极堆叠体313的功函数。在该实施方案中，栅电极352可以是NMOS栅电极，栅电极382可以是PMOS栅电极。根据另一实施方案，包含栅电极352的第一栅极堆叠体315的功函数高于包含栅电极382的第二栅极堆叠体313的功函数。在该实施方案中，栅电极352可以是PMOS栅电极，栅电极382可以是NMOS栅电极。例如，可以利用光刻方法和干法刻蚀技术对图5D中示出的膜堆叠体311进行各向异性蚀刻来形成第一栅极堆叠体315和第二栅极堆叠体313。
图6是根据本发明的实施方案的用于形成包含改性含金属栅电极的栅极堆叠体的方法的流程图。同时参考图5A至图5E，过程600包括图4中的过程400的步骤410至440。
在650中，向处理室中流入第二处理气体。根据本发明的一个实施方案，第二处理气体可以由氧气(O2)和任选的选自稀有气体、氮气(N2)、H2或其组合中的一种或更多种气体组成。在一个实施例中，第二处理气体可以由O2组成。在另一实施方案中，第二处理气体可以由O2和Ar组成。在又一实施方案中，第二处理气体可以由O2、N2和任选的Ar组成。在又一实施例中，第二处理气体可以由O2、Ar和He组成。根据另一实施方案，第二处理气体可以由氢气(H2)和任选的稀有气体组成。在一个实施例中，第二处理气体可以由H2组成。在另一实施例中，第二处理气体可以由H2和Ar组成。在又一实施例中，第二处理气体可以由H2和He组成。在又一实施例中，第二处理气体可以由H2、Ar和He组成。
在660中，通过微波等离子体源由第二处理气体形成第二等离子体激发物质672。根据一个实施方案，第二等离子体激发物质672可以包括通过由氧气(O2)和任选的选自稀有气体、N2、H2或其组合中的一种或更多种气体组成的第二处理气体的等离子体激发形成的氧化性物质。根据另一实施方案，第二等离子体激发物质672可以包括通过由氢气(H2)和任选的稀有气体组成的第二处理气体的等离子体激发形成的还原性物质。根据一个实施方案，微波等离子体源可以为从日本赤板Tokyo ElectronLimited(东京电子有限公司)可获得的径向线缝隙天线(RLSA)等离子体源。
在670中，将包含未改性含金属栅电极膜324的膜堆叠体307暴露于第二等离子体激发物质372，以形成第二改性含金属栅电极膜380。在一个实施方案中，第二等离子体激发物质372可以包括氧化性物质，并且第二改性含金属栅电极膜380的功函数高于第一改性含金属栅电极膜350的功函数。在另一实施方案中，第二等离子体激发物质372可以包括还原性物质，并且第一改性含金属栅电极膜350的功函数高于第一改性含金属栅电极膜350的功函数。
在670中，可以在导致未改性含金属栅电极膜324的期望改性的处理参数下执行将未改性含金属栅电极膜324暴露于第二等离子体激发物质372。用于该暴露的处理参数可以通过直接试验和/或试验设计(DOE)确定。如本领域技术人员将容易理解的，可调节的处理参数包括但不限于等离子体条件(等离子体功率、处理压力和处理气体成分)、处理时间和衬底温度等。
在670中暴露于第二等离子体激发物质372之后，可以利用常规的湿法蚀刻或干法蚀刻方法去除图案化膜360。
在680中，可以通过以下步骤进一步处理得到的膜堆叠体311：通过对第一改性含金属栅电极膜350、第二改性含金属栅电极膜380和下面的电介质膜310进行图案化以形成第一栅极堆叠体315和第二栅极堆叠体313。根据一个实施方案，包含栅电极352的第一栅极堆叠体315的功函数低于包含栅电极382的第二栅极堆叠体313的功函数。在该实施方案中，栅电极352可以是NMOS栅电极，栅电极382可以是PMOS栅电极。根据另一实施方案，包含栅电极352的第一栅极堆叠体315的功函数高于包含栅电极382的第二栅极堆叠体313的功函数。在该实施方案中，栅电极352可以是PMOS栅电极，栅电极382可以是NMOS栅电极。例如，可以利用光刻方法和干法刻蚀技术对图5D中示出的膜堆叠体311进行各向异性蚀刻来形成第一栅极堆叠体315和第二栅极堆叠体313。
过程600还可以包含在暴露于第二等离子体激发物质372之后用于热处理一个或更多个膜堆叠体307、309和311、和/或栅极堆叠体313/315的退火步骤。可以执行热处理以获得期望的功函数和材料、以及栅极堆叠体313/315的期望的电性能。如本领域的技术人员可以理解的，在图6的流程图中的每个步骤和阶段可以包括一个或更多个独立的步骤和/或操作。因此，仅四个步骤650、660、670和680的描述不应该理解为将本发明的方法仅限于四个步骤或阶段。此外，每一个代表性的步骤或阶段650、660、670和680不应该被理解为仅限于单次处理。
图7A示出了对于改性氮化钛(TiN)栅电极膜的作为等效氧化物厚度(EOT)的函数的平带电压(Vfb)。膜测试结构包括硅衬底/化学氧化物(SiO2)/HfO2膜/TiN膜。在TiN膜的改性之后，在改性TiN膜上沉积金属盖层，对得到的膜结构进行分析。通过以下对TiN栅电极膜进行改性：利用微波等离子体处理配方1)至7)在250℃下进行90秒；热(非等离子体)处理配方8至11和13执行300秒；以及热(非等离子体)处理配方12执行90秒。微波等离子体处理配方包括利用微波等离子体源(例如，径向线缝隙天线(RLSA)或开槽平面天线(SPA))形成等离子体。处理方案包括：1)Ar+N2等离子体；2)Ar+N2+H2等离子体；3)Ar+H2等离子体；4)Ar+O2等离子体；5)Ar+O2等离子体；6)Ar+O2+H2；7)Ar+O2+N2等离子；8)在350℃下的O2暴露；9)在400℃下O2暴露；10)在450℃下O2暴露；11)在450℃下原位O2暴露；12)在450℃下短暂的O2暴露；以及13)在500℃下的O2暴露。在TiN膜的改性和随后的金属覆盖层沉积之间在不中断空气的条件下执行处理配方11。热处理配方8)至13)和微波等离子体处理配方4)至7)将TiN栅电极膜暴露于氧化性物质，然而微波等离子体处理配方1)将TiN栅电极膜暴露于还原性物质。将图7A中的结果与未改性TiN栅电极膜进行比较，并表明，热暴露于氧化性物质导致增加的Vfb(P-偏移)和增加的EOT。相比之下，与用于相同或类似的增加Vfb的热暴露相比，微波等离子体暴露于氧化性物质导致EOT的较少的增加。此外，将微波等离子体暴露于还原性物质降低了Vfb(N漂移)和EOT二者。图7B示出了对于改性氮化钛(TiN)栅电极膜，作为EOT的函数的漏电流(Jg)。处理配方在以上图7A中进行了描述。
综上所述，图7A和图7B示出了还原性和氧化性微波等离子体处理配方在用于改性TiN栅电极膜的Vfb和提供比热处理更小的EOT上是非常有效的。因而，还原性和氧化性微波等离子体处理配方可以用于有效地改性或调整这些膜及由这些膜制成的器件的功函数。
图8是根据本发明的实施方案的用于对含金属栅电极膜进行改性的包含径向线缝隙天线(RLSA)微波等离子体源的等离子体处理系统的示意图。在等离子体处理系统515中所产生的等离子体的特征在于低电子温度和高等离子体密度。等离子处理系统515可以为例如从日本赤板TokyoElectron Limited(东京电子有限公司)可获得的TRIASTM SPA处理系统。等离子体处理系统515包含等离子体处理室550，其在等离子体处理室550的上部具有大于衬底525的开口部551。提供由例如石英、氮化铝或三氧化二铝制成的圆柱形电介质顶板554以覆盖开口部551。
气体管线572位于等离子体处理室550的上部的在顶板554下面的侧壁中。在一个实施例中，气体管线572的数量可以为16(在图8中示出仅两个气体管线)。可替代地，可以使用不同数量的气体管线572。气体管线572可以沿周向布置在等离子体处理室550中，但是对于本发明这不是必需的。可以从气体管线572向等离子体处理室550中的等离子体区域559中均匀且匀速地供应处理气体。可以通过气体源520供应包含H2、N2、O2、Ar或He、或者其两种或更多种的组合的处理气体。H2、N2、O2、Ar或He的气体流量可以小于500sccm(标准立方厘米每分钟)、小于200sccm或小于100sccm。例如，H2的气体流量可以小于100sccm、N2的气体流量可以小于200sccm、O2的气体流量可以小于500sccm、以及Ar+H2气体流量可以小于2000sccm。在等离子体处理室中的气体压力可以小于100mTorr(毫托)、小于50mTorr、小于30mTorr或小于20mTorr。虽然在图8中未示出，但是也可以通过缝隙天线560将处理气体提供到等离子体区域559中。
在等离子体处理系统515中，通过顶板554经由具有多个缝隙560A的缝隙天线560向等离子体处理室550提供微波功率。缝隙天线560面对待被处理的衬底525，缝隙天线560可以由金属板(例如铜)制成。为了向缝隙天线560供应微波功率，在顶板554上提供设置波导563，其中，波导563连接到用于产生例如约2.45GHz的微波频率的电磁波的微波电源561。波导563包含具有连接到缝隙天线560的下端的同轴波导563A、连接到圆形(同轴)波导563A的上表面侧的同轴波导563B、以及连接到同轴波导563B的上表面侧的同轴波导转换器563C。此外，矩形波导563D连接到同轴波导转换器563C的输入端和微波电源561的输出端。
在同轴波导563B的内部，导电材料的轴部562(或内部导体)与外部导体同轴地设置，使得轴部562的一端被连接到缝隙天线560的上表面的中央(或接近中央)部，并且轴部562的另一端被连接到同轴波导563B的上表面，从而形成同轴结构。微波功率可以为例如约0.5W/cm2(瓦每平方厘米)至约4W/cm2。可替代地，微波功率可以为约0.5W/cm2至约3W/cm2。微波辐射可以包含约300MHz(兆赫兹)至约10GHz(千兆赫兹)的微波频率，例如，约2.45GHz，等离子体可以包含低于或等于5eV(电子伏)的电子温度，包括1eV、1.5eV、2eV、2.5eV、3eV、3.5eV、4eV、4.5eV或5eV，或其任意组合。在其他实施例中，电子温度可以低于5eV、低于4.5eV、低于4eV或低于3.5eV。在某些实施例中，电子温度可以为1eV至1.5eV、1.5eV至2eV、2eV至2.5eV、2.5eV至3eV、3.0eV至3.5eV、3.5eV至4.0eV、4.0eV至4.5eV。等离子体可以具有约1×1011/cm3(每立方厘米)至约1×1013/cm3的密度或更高的密度。
此外，在等离子体处理室550中，提供与顶板554相对的衬底保持器552用于支承和加热衬底525(例如，晶圆)。衬底保持器552包括加热器557以加热衬底525，其中，加热器557可以是电阻式加热器。可替代地，加热器557可以是灯加热器或任意其他类型的加热器。此外，该等离子体处理室550包括连接到等离子处理室550的底部并且连接到真空泵555的排出管线553。衬底保持器552可以保持在大于200℃、大于300℃或大于400℃的温度下。在一些实施例中，衬底保持器552可以保持在例如约250℃的温度下。
等离子体处理系统515还包含配置成使衬底保持器552和衬底525偏置的衬底偏置系统556，用于产生等离子体和/或控制被吸引到衬底525的离子的能量。衬底偏置系统556包括配置成向衬底保持器552耦合功率的衬底电源。衬底电源包括RF发生器和阻抗匹配网络。衬底电源配置成通过给与衬底保持器552中的电极能量向衬底保持器552耦合功率。用于RF偏置的典型的频率可以在约0.1MHz至约100MHz的范围内，并且可以为13.56MHz。在一些实施方案中，RF偏置可以小于1MHz，例如，小于0.8MHz、小于0.6MHz、小于0.4MHz或甚至小于0.2MHz。在一个实施例中，RF偏置可以为约0.4MHz。可替代地，以多个频率向电极施加RF功率。衬底偏置系统556被配置用于提供可以为0W至100W、100W至200W、200W至300W、300W至400W、或400W至500W的RF偏置功率。用于等离子体处理的RF偏置系统对于本领域的技术人员是众所周知的。另外，衬底偏置系统556包括能够向衬底保持器552供应-5kV至+5kV的DC偏置DC电压发生器。
衬底偏置系统556还被配置成可选地提供RF偏置功率的脉冲，该脉冲频率可以大于1Hz，例如2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz或更大。示例性的RF偏置功率可以例如小于100W、小于50W或小于25W。应该注意，本领域技术人员将会理解衬底偏置系统556的功率水平与待处理的衬底525的尺寸相关。例如，在处理期间，300mm的Si晶圆需要比200mm晶圆更大的功耗。
仍然参照图8，控制器599包括微处理器、存储器和能够产生控制电压的数字I/O端口，该控制电压足以连通并激活等离子体处理系统515的输入端以及等离子体处理系统515的监控器输出端。此外，控制器599与等离子体处理室550、真空泵555、加热器557、衬底偏置系统556和微波电源561耦接并且进行信息交换。存储在存储器中的程序用于根据所存储的处理配方控制等离子体处理系统515的上述部件。控制器599的一个实例是基于UNIX的工作站。可替代地，控制器599可以被实现为通用计算机、数字信号处理系统等。
图9是根据本发明的实施方案的用于对含金属栅电极膜进行改性的包含径向线缝隙天线(RLSA)的另一等离子体处理系统的示意图。如在该图中所示出的，等离子体处理系统10包括等离子体处理室20(真空室)、天线单元57(RLSA)和衬底保持器21。等离子体处理室20的内部大致分割成位于等离子体气体供应单元30下面的等离子体产生区R1和在衬底保持器21侧的等离子体扩散区R2。在等离子体产生区R1中产生的等离子体可以具有几电子伏特(eV)的电子温度。当等离子体扩散到在其中执行膜形成处理的等离子体扩散区R2中时，接近衬底保持器21的等离子体的电子温度下降到低于约2eV的值。衬底保持器21位于等离子体处理室20的底部的中央，并且用作用于安装衬底W的安装单元。在衬底保持器21内部，提供有绝缘构件21a、冷却套21b和用于控制衬底温度的温度控制单元(在该图中未示出)。
等离子体处理室20的顶部是开放式的。等离子体气体供应单元30与衬底保持器21相对放置，并且与等离子体处理室20的顶部通过密封构件(在该图中未示出，例如O形环)密封。也可以用作电介质窗口的等离子体气体供应单元30由如氧化铝或石英的材料制成，并且其具有虚拟磁盘形状的平表面面对衬底保持器21。多个气体供应孔31在等离子体气体供应单元30的平面表面上与衬底保持器21相对设置。多个气体供应孔31经由气流通道32与等离子体气体供应端口33连通。等离子体气体供应源34向等离子体气体供应端口33提供等离子体气体例如Ar气体或其他稀有气体。然后等离子体气体经由多个气体供应孔31均匀地供应到等离子体产生区R1。
等离子体处理系统10还包括处理气体供应单元40，处理气体供应单元40基本上位于在等离子体产生区R1与等离子体扩散区R2之间在等离子体处理室20的中央。处理气体供应单元40由包括镁(Mg)或不锈钢的导电材料(如铝合金)制成。与等离子体气体供应单元30类似，在处理气体供应单元40的平坦表面上设置多个气体供应孔41。处理气体供应单元40的平面表面定位成与衬底保持器21相对，并具有盘形形状。
等离子体处理室20还包括连接到等离子体处理室20的底部的排出管线26，将排出管线连接到压力控制阀28和真空泵29的真空管线27。压力控制阀28可以用于实现在等离子体处理室20中所期望的气体压力。
在图10中示出了处理气体供应单元40的平面图。如该图所示，在处理气体供应单元40内形成有网格状的气流通道42(也称为喷淋板)。网格状的气流通道42与沿着竖直方向形成的多个气体供应孔41的上端连通。多个气体供应孔41的下端为面对衬底保持器21的开口。多个气体供应孔41经由网格图案的气流通道42与处理气体供应端口43连通。
此外，多个开口44形成在处理气体供应单元40上，使得多个开口44沿着竖直方向穿过处理气体供应单元40。多个开口44将等离子体气体，例如，氩(Ar)气体、氦(He)气体或其他稀有气体传递到在衬底保持器21侧上的等离子体扩散区R2中。如图10所示，多个开口44形成在相邻的气流通道42之间。处理气体例如从单独的处理气体供应源45和46供应到处理气体供应端口43。处理气体供应源45和46可以分别提供O2和N2。提供气体供应源47用于供应H2气体。根据一些实施方案，Ar(和/或He)、H2、O2和N2的任意组合可以流过处理气体供应单元40和/或流过等离子体气体供应端口33。此外，例如，多个开口44可以占据处理气体供应单元40的延伸超出衬底W的外周边缘的区域。
处理气体流过格子状气流通道42并且经由多个气体供应孔41均匀地供应到等离子体扩散区R2中。等离子体处理系统10还包括用于分别控制供应到等离子体处理室20中的气体的四个阀(V1至V4)和四个流量控制器(MFC1至MFC4)。
外部微波发生器55经由同轴波导54向天线单元57提供预定频率的微波信号(或微波能量)，例如，2.45GHz。同轴波导54可以包括内部导体54B和外部导体54A。来自微波发生器55的微波在等离子体气体供应单元30的正下方在等离子体发生区R1中产生电场，进而导致在等离子体处理室20内的处理气体的激发。
图11示出了天线单元57的横截面图。如该图所示，天线单元57可包括平面天线主体51、径向线缝隙板52和用于缩短微波的波长的电介质板53。平面天线主体51具有圆形的形状，其底部表面为开放式的。该径向线缝隙板52形成为关闭平面天线主体51的开放式的底部表面。平面天线主体51和径向线缝隙板52由具有平坦的中空圆形波导的导电材料制成。
在径向线缝隙板52上提供有多个缝隙56，以产生圆形极化波。多个缝隙56以在其间具有微小的间隙的基本上的T形形式布置成同心圆图案或沿圆周方向的螺旋状图案。因为缝隙56a和56b彼此垂直，从径向线缝隙板52发射包含两个正交偏振分量的圆形偏振波作为平面波。
电介质板53由低损耗介电材料(例如，氧化铝(Al2O3)或氮化硅(Si3N4))形成，其位于径向线缝隙板52与平面天线主体51之间。径向线缝隙板52利用密封构件(未示出)安装在等离子体处理室20上，使得径向线缝隙板52与盖板23紧密接触。盖板23位于等离子体气体供应单元30的上表面上，并且由微波透射电介质材料(如氧化铝(Al2O3)形成。
外部高频功率供应源22经由匹配网络25电连接到衬底保持器21。外部高频功率供应源22产生预定频率的RF偏置功率，例如，13.56MHz，用于控制被吸引到衬底W的离子能量。功率供应源22还配置成可选地提供RF偏置功率的脉冲，该脉冲频率可以大于1Hz，例如2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz或更大。功率供应源22还配置成供应可以0W至100W、100W至200W、200W至300W、300W至400W、或400W至500W的RF偏置功率。应该注意，本领域技术人员将会理解功率供应源22的功率水平与待处理的衬底525的尺寸相关。例如，在处理期间，300mm的Si晶圆需要比200mm晶圆更大的功耗。等离子体处理系统10还包括能够向衬底保持器21供应约-5kV至约+5kV的DC电压偏置的DC电压发生器35。
在含金属栅电极膜的改性期间，可以利用等离子体气体供应单元30将等离子体气体(例如Ar气体)引入到等离子处理室20中。另一方面，可以利用气体供应单元40将处理气体引入到等离子体处理室20中。
已经描述了利用微波等离子体源对用于半导体器件的含金属栅电极膜进行改性的多个实施方案。给出本发明的实施方案的上述描述是为了说明和描述的目的。其并非旨在是穷尽的或将本发明限制为所公开的精确形式。本说明书和所附权利要求书包括的术语仅用于描述性的目的并且不应当被解释为限制性。例如，如本文中(包括在权利要求中)使用的术语“在……上”，不要求在衬底“上”的膜直接在衬底上或与衬底直接接触，在膜与衬底之间可以存在第二膜或其他结构。
应当理解，在本发明的实施中可以采用本发明的各种修改和变化。因此，应该理解，在所附权利要求的范围内，本发明可以以不同于本文中具体描述的方式实施。

Claims (20)

1.一种用于形成半导体器件的方法，包括：
在处理室中在衬底上提供含金属栅电极膜；
向所述处理室中流入由氢气(H2)和任选的稀有气体组成的处理气体；
通过微波等离子体源由所述处理气体形成等离子体激发物质；以及
将所述含金属栅电极膜暴露于所述等离子体激发物质以形成改性含金属栅电极膜，所述改性含金属栅电极膜具有低于所述含金属栅电极膜的功函数。
2.根据权利要求1所述的方法，其中所述含金属栅电极膜包括W、WN、Al、Mo、Ta、TaN、TaSiN、HfN、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Nb、Re、Ru或RuO2。
3.根据权利要求1所述的方法，其中所述半导体器件还包括在所述含金属栅电极膜与所述衬底之间的电介质层。
4.一种用于形成半导体器件的方法，包括：
在处理室中在衬底上提供含金属栅电极膜；
通过微波等离子体源由第一处理气体形成第一等离子体激发物质；以及
将所述含金属栅电极膜暴露于所述第一等离子体激发物质以形成第一改性含金属栅电极膜和未改性含金属栅电极膜。
5.根据权利要求4所述的方法，其中所述含金属栅电极膜包括W、WN、Al、Mo、Ta、TaN、TaSiN、HfN、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Nb、Re、Ru或RuO2。
6.根据权利要求4所述的方法，其中所述第一处理气体由氢气(H2)和任选的稀有气体组成，并且其中所述第一改性含金属栅电极膜具有低于所述未改性含金属栅电极膜的功函数。
7.根据权利要求4所述的方法，其中所述第一处理气体由氧气(O2)和任选的选自稀有气体、氮气(N2)、或H2、或其组合中的一种或更多种气体组成，并且其中所述第一改性含金属栅电极膜具有高于所述未改性含金属栅电极膜的功函数。
8.根据权利要求4所述的方法，其中通过在所述含金属栅电极膜的第一部分之上的第一图案化膜中的开口将所述含金属栅电极膜的所述第一部分暴露于所述第一等离子体激发物质。
9.根据权利要求4所述的方法，还包括：
对所述第一改性含金属栅电极膜进行图案化以形成第一含金属栅电极；以及
对所述未改性含金属膜进行图案化以形成第二含金属栅电极。
10.根据权利要求4所述的方法，还包括：
通过所述微波等离子体源由第二处理气体形成第二等离子体激发物质；以及
将所述未改性含金属栅电极膜暴露于所述第二等离子体激发物质以形成第二改性含金属栅电极膜。
11.根据权利要求10所述的方法，其中通过在所述未改性含金属栅电极膜之上的第二图案化膜中的开口将所述未改性含金属栅电极膜暴露于所述第二等离子体激发物质。
12.根据权利要求10所述的方法，其中所述第一处理气体由氧气(O2)和任选的选自稀有气体、氮气(N2)、或H2、或者其组合中的一种或更多种气体组成，所述第二处理气体由氢气(H2)和任选的稀有气体组成，以及
其中所述第二改性含金属栅电极膜具有低于所述第一改性含金属栅电极膜的功函数。
13.根据权利要求10所述的方法，其中所述第一处理气体由氢气(H2)和任选的选自稀有气体中的一种或更多种气体组成，所述第二处理气体由氧气(O2)和任选的稀有气体、氮气(N2)、或H2、或者其组合组成，以及
其中所述第二改性含金属栅电极膜具有高于所述第一改性含金属栅电极膜的功函数。
14.根据权利要求10所述的方法，还包括：
对所述第一改性含金属栅电极膜进行图案化以形成第一含金属栅电极；以及
对所述第二改性含金属膜进行图案化以形成第二含金属栅电极。
15.一种用于形成半导体器件的方法，包括：
在处理室中在衬底上提供氮化钛(TiN)栅电极膜；
通过微波等离子体源由第一处理气体形成第一等离子体激发物质；以及
通过在所述TiN栅电极膜的第一部分之上的第一图案化膜中的开口将所述TiN栅电极膜暴露于所述第一等离子体激发物质以形成第一改性TiN栅电极膜和未改性TiN栅电极膜。
16.根据权利要求15所述的方法，其中所述第一处理气体由氢气(H2)和任选的稀有气体组成，并且其中所述第一改性TiN栅电极膜具有低于所述未改性TiN栅电极膜的功函数。
17.根据权利要求15所述的方法，其中所述第一处理气体由氧气(O2)和任选的选自稀有气体、氮气(N2)、或H2、或者其组合中的一种或更多种气体组成，并且其中所述第一改性TiN栅电极膜具有高于所述未改性TiN膜的功函数。
18.根据权利要求15所述的方法，还包括：
通过所述微波等离子体源由第二处理气体形成第二等离子体激发物质；以及
通过在所述未改性TiN栅电极膜之上的第二图案化膜中的开口将所述未改性TiN栅电极膜暴露于所述第二等离子体激发物质以形成第二改性TiN栅电极膜。
19.根据权利要求18所述的方法，其中所述第一处理气体由氧气(O2)和任选的选自稀有气体、氮气(N2)、或H2、或者其组合中的一种或更多种气体组成，所述第二处理气体由氢气(H2)和任选的稀有气体组成，以及
其中所述第二改性TiN栅电极膜具有低于所述第一改性TiN栅电极膜的功函数。
20.根据权利要求18所述的方法，其中所述第一处理气体由氢气(H2)和任选的稀有气体组成，所述第二处理气体由氧气(O2)和任选的选自稀有气体、氮气(N2)、或H2、或者其组合中的一种或更多种气体组成，并且
其中所述第二改性TiN栅电极膜具有高于所述第一改性TiN栅电极膜的功函数。
CN201280060379.4A 2011-12-08 2012-12-06 形成半导体器件的方法 Pending CN103975423A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/315,171 US20130149852A1 (en) 2011-12-08 2011-12-08 Method for forming a semiconductor device
US13/315,171 2011-12-08
PCT/US2012/068301 WO2013086232A1 (en) 2011-12-08 2012-12-06 Method for forming a semiconductor device

Publications (1)

Publication Number Publication Date
CN103975423A true CN103975423A (zh) 2014-08-06

Family

ID=48572357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280060379.4A Pending CN103975423A (zh) 2011-12-08 2012-12-06 形成半导体器件的方法

Country Status (6)

Country Link
US (1) US20130149852A1 (zh)
JP (1) JP6059736B2 (zh)
KR (1) KR101938441B1 (zh)
CN (1) CN103975423A (zh)
TW (1) TW201342445A (zh)
WO (1) WO2013086232A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971937A (zh) * 2015-09-25 2017-07-21 东京毅力科创株式会社 TiON膜的成膜方法
CN107481971A (zh) * 2017-08-22 2017-12-15 中国科学院微电子研究所 一种cmos器件及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975706B2 (en) 2013-08-06 2015-03-10 Intermolecular, Inc. Gate stacks including TaXSiYO for MOSFETS
JP6086933B2 (ja) * 2015-01-06 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9859392B2 (en) 2015-09-21 2018-01-02 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
SG10201607880PA (en) * 2015-09-25 2017-04-27 Tokyo Electron Ltd METHOD FOR FORMING TiON FILM
JP6928763B2 (ja) * 2015-11-03 2021-09-01 東京エレクトロン株式会社 マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法
JP6576235B2 (ja) 2015-12-21 2019-09-18 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法
JP6590716B2 (ja) * 2016-02-02 2019-10-16 東京エレクトロン株式会社 トランジスタの閾値制御方法および半導体装置の製造方法
KR102374052B1 (ko) 2016-02-26 2022-03-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP6538604B2 (ja) * 2016-03-30 2019-07-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および基板処理装置
US9964863B1 (en) * 2016-12-20 2018-05-08 Applied Materials, Inc. Post exposure processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284676A1 (en) * 2004-04-16 2007-12-13 Texas Instruments Incorporated Semiconductor Device Having Multiple Work Functions and Method of Manufacture Therefor
US20080261366A1 (en) * 2004-12-16 2008-10-23 Samsung Electronics Co., Ltd. Non-volatile memory device having improved erase efficiency and method of manufacturing the same
CN101356626A (zh) * 2005-12-16 2009-01-28 东京毅力科创株式会社 金属类膜脱碳处理方法、成膜方法和半导体装置制造方法
US20100127335A1 (en) * 2008-11-21 2010-05-27 Texas Instruments Incorporated Methods to Enhance Effective Work Function of Mid-Gap Metal by Incorporating Oxygen and Hydrogen at a Low Thermal Budget

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613113B2 (ja) * 2000-01-21 2005-01-26 日本電気株式会社 半導体装置およびその製造方法
JP4589591B2 (ja) * 2002-02-05 2010-12-01 キヤノンアネルバ株式会社 金属膜作製方法及び金属膜作製装置
KR101088233B1 (ko) * 2004-08-13 2011-11-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
US7393761B2 (en) * 2005-01-31 2008-07-01 Tokyo Electron Limited Method for fabricating a semiconductor device
JP2011023730A (ja) * 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2010123660A (ja) * 2008-11-18 2010-06-03 Fujitsu Microelectronics Ltd 絶縁ゲート型半導体装置及びその製造方法
JP5220062B2 (ja) * 2009-06-10 2013-06-26 株式会社日立国際電気 半導体装置の製造装置及び半導体装置の製造方法
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284676A1 (en) * 2004-04-16 2007-12-13 Texas Instruments Incorporated Semiconductor Device Having Multiple Work Functions and Method of Manufacture Therefor
US20080261366A1 (en) * 2004-12-16 2008-10-23 Samsung Electronics Co., Ltd. Non-volatile memory device having improved erase efficiency and method of manufacturing the same
CN101356626A (zh) * 2005-12-16 2009-01-28 东京毅力科创株式会社 金属类膜脱碳处理方法、成膜方法和半导体装置制造方法
US20100127335A1 (en) * 2008-11-21 2010-05-27 Texas Instruments Incorporated Methods to Enhance Effective Work Function of Mid-Gap Metal by Incorporating Oxygen and Hydrogen at a Low Thermal Budget

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971937A (zh) * 2015-09-25 2017-07-21 东京毅力科创株式会社 TiON膜的成膜方法
CN106971937B (zh) * 2015-09-25 2019-09-27 东京毅力科创株式会社 TiON膜的成膜方法
CN107481971A (zh) * 2017-08-22 2017-12-15 中国科学院微电子研究所 一种cmos器件及其制作方法
CN107481971B (zh) * 2017-08-22 2020-09-11 中国科学院微电子研究所 一种cmos器件及其制作方法

Also Published As

Publication number Publication date
KR101938441B1 (ko) 2019-01-14
US20130149852A1 (en) 2013-06-13
KR20140097443A (ko) 2014-08-06
JP6059736B2 (ja) 2017-01-11
TW201342445A (zh) 2013-10-16
WO2013086232A1 (en) 2013-06-13
JP2015506097A (ja) 2015-02-26

Similar Documents

Publication Publication Date Title
CN103975423A (zh) 形成半导体器件的方法
CN101128922B (zh) 用于制作半导体器件的方法
CN105518827B (zh) 实现无缝钴间隙填充的方法
JP4950888B2 (ja) プラズマ処理を用いて高誘電率層を有するゲート誘電体積層体を改善する方法
CN101511969B (zh) 用于干法刻蚀含铪材料的方法和系统
JP6566430B2 (ja) 基板処理方法
JP2008515223A (ja) 薄い一面の高誘電率誘電体層の形成方法
KR102514465B1 (ko) 유전체 재료를 증착하기 위한 방법들
CN103229282B (zh) 调整半导体器件中的阈值电压的方法
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
TW202040799A (zh) 用於３ｄ ｎａｎｄ應用之記憶體單元製造
JP2022523315A (ja) メモリ用途のための垂直トランジスタの作製
KR101409433B1 (ko) 반도체 디바이스 제조방법 및 장치
WO2006038974A2 (en) A method and system for forming a feature in a high-k layer
KR20180064545A (ko) 마이크로파 플라즈마에 의한 나노와이어의 모서리 라운딩 및 트리밍 방법
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
TW201715657A (zh) 包含鍺之半導體元件及其形成方法
JP4550916B2 (ja) ナノシリコン半導体基板を用いた半導体回路装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140806