JP6928763B2 - マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法 - Google Patents

マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法 Download PDF

Info

Publication number
JP6928763B2
JP6928763B2 JP2018523021A JP2018523021A JP6928763B2 JP 6928763 B2 JP6928763 B2 JP 6928763B2 JP 2018523021 A JP2018523021 A JP 2018523021A JP 2018523021 A JP2018523021 A JP 2018523021A JP 6928763 B2 JP6928763 B2 JP 6928763B2
Authority
JP
Japan
Prior art keywords
nanowires
gas
plasma
surface layer
microwave plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018523021A
Other languages
English (en)
Other versions
JP2019504467A (ja
JP2019504467A5 (ja
Inventor
エヌ． タピリー，カンダバラ
エヌ． タピリー，カンダバラ
トリケット，イーン
知大 田村
知大 田村
ワイダ，コーリー
ジェイ． ルーシンク，ゲリット
ジェイ． ルーシンク，ゲリット
前川　薫
薫 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2019504467A publication Critical patent/JP2019504467A/ja
Publication of JP2019504467A5 publication Critical patent/JP2019504467A5/ja
Application granted granted Critical
Publication of JP6928763B2 publication Critical patent/JP6928763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J19/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J19/08—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor
    • B01J19/087—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor employing electric or magnetic energy
    • B01J19/088—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor employing electric or magnetic energy giving rise to electric discharges
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/10—Particle morphology extending in one dimension, e.g. needle-like
    • C01P2004/16—Nanowires or nanorods, i.e. solid nanofibres with two nearly equal dimensions between 1-100 nanometer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma Technology (AREA)
  • Silicon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Description

関連出願の相互参照
この出願は、２０１５年１１月３日に出願された米国仮特許出願番号第６２／２５０，３９５号に関するものであり、この優先権を主張し、その全内容は、参照によって本願明細書に組み込まれる。
半導体産業は、デバイスの微細化寸法の縮小／減少に依存して、性能が向上し、トランジスタ密度が増加してきた。縮小化によるデバイス性能の継続した向上は、固有の技術、例えば、絶縁体上の半導体（すなわち、ＳＯＩ、ＧｅＯＩなど）、ＳｉＧｅ及びＳｉＣのような、９０ｎｍのノードでの可動性を向上するストレッサ、ソース及びドレイン（レイズドソース及びドレイン）のエピタキシャル再成長、４５ｎｍのノードでのｈｉｇｈ−ｋメタルゲート（ＨＫＭＧ）、ＦｉｎＦＥＴのような３Ｄ構造、及び、２２ｎｍのノードでのトリゲートを導入してきた。
デバイス性能及び良好な短チャネル制御を維持することは、１４ｎｍの技術ノードを越えて非常に挑戦的である。新しい材料（例えば、ＩＩＩ−Ｖ半導体、Ｇｅ、ＳｉＧｅ、グラフェン、ＭｏＳ２、ＷＳ２、ＭｏＳｅ２及びＷＳ２）及び新しい集積方式（例えば、ナノワイヤ）が必要である。ナノワイヤは、微細化寸法の縮小、良好な短チャネル制御及びデバイス電子移動度の向上、それゆえ、デバイス速度の向上を提供する。
半導体デバイスにおいて用いられるナノワイヤの角を丸め（rounding）、ナノワイヤを調整する（trimming）方法は、いくつかの実施形態に記載されている。一実施形態によれば、方法は、処理チャンバ内に、ボイドによって互いに分離される複数のナノワイヤを提供するステップであって、複数のナノワイヤは、高さ及び少なくとも実質的に直角の角を有するステップと、酸化表面層を複数のナノワイヤ上に酸化マイクロ波プラズマを用いて形成するステップと、酸化表面層を除去し、複数のナノワイヤの高さを調整し、角を丸めるステップと、複数のナノワイヤが所望の調整された高さ及び丸められた角を有するまで、形成するステップ及び除去するステップを少なくとも１回繰り返すステップと、を含む。
他の実施形態によれば、方法は、処理チャンバ内に、ボイドによって互いに分離される複数のナノワイヤを提供するステップであって、複数のナノワイヤは、高さ及び少なくとも実質的に直角の角を有するステップと、第１酸化表面層を複数のナノワイヤ上に、第１ガス圧力の第１酸化マイクロ波プラズマを用いて形成するステップと、第２酸化表面層を複数のナノワイヤ上に、第１ガス圧力とは異なる第２ガス圧力の第２酸化マイクロ波プラズマを用いて形成するステップと、第１及び第２酸化表面層を除去し、複数のナノワイヤの高さを調整し、角を丸めるステップと、複数のナノワイヤが所望の調整された高さ及び丸められた角を有するまで、形成するステップ及び除去するステップを少なくとも１回繰り返すステップと、を含む。一実施形態によれば、第１ガス圧力は、１Ｔｏｒｒ以下とすることができ、第２ガス圧力は、１Ｔｏｒｒより大きくすることができる。
図１Ａ〜１Ｃは、本発明の一実施形態に従って、ナノワイヤを形成するためのプロセスフローを概略的に示す。 図２Ａ〜２Ｃは、本発明の一実施形態に従って、ナノワイヤを形成するためのプロセスフローを概略的に示す。 図３Ａ〜３Ｄは、本発明の一実施形態に従って、ナノワイヤを形成するためのプロセスフローを概略的に示す。 本発明の一実施形態に従って、ナノワイヤを処理する方法のためのプロセスフロー図を示す。 本発明の一実施形態に従って、Ｓｉナノワイヤの断面透過電子顕微鏡（ＴＥＭ）画像を示す。 本発明の一実施形態に従って、Ｓｉナノワイヤの断面透過電子顕微鏡（ＴＥＭ）画像を示す。 本発明の一実施形態に従って、Ｓｉナノワイヤの断面透過電子顕微鏡（ＴＥＭ）画像を示す。 本発明の一実施形態に従って、Ｓｉナノワイヤの断面透過電子顕微鏡（ＴＥＭ）画像を示す。 本発明の一実施形態に従って、Ｓｉナノワイヤの断面ＴＥＭ画像を示す。 本発明の一実施形態に従って、角を丸め、調整するプロセスの後のＳｉナノワイヤの断面ＴＥＭ画像を示す。 本発明の一実施形態に従って、角を丸め、調整するプロセスの後のＳｉナノワイヤの断面ＴＥＭ画像を示す。 本発明の一実施形態に従って、基板を処理するためのマイクロ波プラズマ源を含むプラズマ処理システムの概略図である。 本発明の一実施形態に従って、基板を処理するためのマイクロ波プラズマ源を含む他のプラズマ処理システムの概略図である。 図１３のプラズマ処理システムのガス供給装置の平面図を示す。 図１３のプラズマ処理システムのアンテナ部の部分断面図を示す。
本発明の実施形態は、半導体デバイスにおいて用いられるナノワイヤの角を丸め、ナノワイヤを調整する方法を記載する。ナノワイヤを形成するための方法は、結果として、実質的に直角の角を有するナノワイヤになりえ、このナノワイヤは、潜在的なデバイス性能低下、例えば電流集中につながりうる。本発明の実施形態に記載されている角を丸め、調整することは、方形のナノワイヤチャネルを有する従来の電界効果トランジスタ（ＦＥＴ）の角で発生する電界集中現象を減少する。
図１Ａ〜１Ｃは、本発明の一実施形態に従って、ナノワイヤを形成するためのプロセスフローを概略的に示す。プロセスフローは、図１Ａの概略断面図に示すように、Ｓｉフィルム１０４、１０８及びＳｉＧｅフィルム１０２、１０６を基板１００上に交互に形成するステップを含む。プロセスフローは、図１Ｂにおいて、異方性エッチングプロセスを実行し、Ｓｉフィーチャ１１４、１１８及びＳｉＧｅフィーチャ１１２、１１６を基板１００上に交互のパターンで形成するステップをさらに含む。図１Ｂは、異方性エッチングプロセスによって基板内に形成される凹部１２０をさらに示す。その後、図１Ｃに示すように、ＳｉＧｅフィーチャ１１２、１１６は、等方性エッチングプロセスにおいて選択的に除去され、Ｓｉフィーチャ１１４、１１８を解放し、Ｓｉフィーチャ１１４、１１８は、ボイドによって分離されるＳｉナノワイヤ１１４、１１８になる。異方性エッチングプロセスの結果、Ｓｉナノワイヤ１１４、１１８は、少なくとも実質的に直角の角を有する。図１Ｃには、２つのＳｉナノワイヤ１１４、１１８のみが示されるが、本発明の実施形態は、任意数のＳｉナノワイヤに適用されてもよい。他の実施形態によれば、Ｓｉフィーチャ１１４、１１８は、ＳｉＧｅフィーチャ１１２、１１６により置換されてもよく、ＳｉＧｅフィーチャ１１２、１１６は、Ｓｉフィーチャ１１４、１１８により置換されてもよい。Ｓｉフィーチャ１１２、１１６は、等方性エッチングプロセスによって選択的に除去され、ＳｉＧｅフィーチャ１１４、１１８を解放し、ＳｉＧｅフィーチャ１１４、１１８は、ＳｉＧｅナノワイヤ１１４、１１８になる。
図２Ａ〜２Ｃは、本発明の一実施形態に従って、ナノワイヤを形成するためのプロセスフローを概略的に示す。図２Ａ〜２Ｃのプロセスフローは、図１Ａ〜１Ｃのプロセスフローに類似し、Ｓｉフィルム２０４、２０８及びＳｉＧｅフィルム２０２、２０６を基板２００上に交互に形成するステップを含み、ＳｉＧｅフィルム２０２は、Ｓｉフィルム２０６より厚い。プロセスフローは、図２Ｂにおいて、異方性エッチングプロセスを実行し、Ｓｉフィーチャ２１４、２１８及びＳｉＧｅフィーチャ２１２、２１６を基板２００上に交互のパターンで形成するステップをさらに含む。図２Ｂは、異方性エッチングプロセスによって基板２００内に形成される凹部２２０をさらに示す。その後、図２Ｃに示すように、ＳｉＧｅフィーチャ２１２、２１６は、等方性エッチングプロセスにおいて選択的に除去され、Ｓｉフィーチャ２１４、２１８を解放し、Ｓｉフィーチャ２１４、２１８は、ボイドによって分離されるＳｉナノワイヤ２１４、２１８になる。他の実施形態によれば、Ｓｉフィーチャ２１４、２１８は、ＳｉＧｅフィーチャ２１２、２１６により置換されてもよく、ＳｉＧｅフィーチャ２１２、２１６は、Ｓｉフィーチャ２１４、２１８により置換されてもよく、Ｓｉフィーチャ２１２、２１６は、等方性エッチングプロセスによって選択的に除去され、ＳｉＧｅフィーチャ２１４、２１８を解放し、ＳｉＧｅフィーチャ２１４、２１８は、ＳｉＧｅナノワイヤ２１４、２１８になる。
図３Ａ〜３Ｄは、本発明の一実施形態に従って、ナノワイヤを形成するためのプロセスフローを概略的に示す。図３Ａ〜３Ｄのプロセスフローは、図２Ａ〜２Ｃのプロセスフローに類似し、異方性エッチングプロセスによって、Ｓｉフィーチャ３１４、３１８及びＳｉＧｅフィーチャ３１２、３１６を基板３００上に交互のパターンで形成するステップを含み、ＳｉＧｅフィーチャ３１２は、ＳｉＧｅフィーチャ３１６より厚い。これは、図３Ａに概略的に示され、図３Ａは、異方性エッチングプロセスによって基板３００内に形成される凹部３２０をさらに示す。その後、図３Ｂに示すように、ブラケット誘電体層３３０（例えば、ＳｉＯ２）は、図３Ａの構造上に堆積される。図３Ｃに示すように、ブラケット誘電体層３３０は、Ｓｉフィーチャ３１４より下まで部分的にエッチングされ、その後、ＳｉＧｅフィーチャ３１２、３１６は、等方性エッチングプロセスにおいて選択的に除去され、Ｓｉフィーチャ３１４、３１８を解放し、Ｓｉフィーチャ３１４、３１８は、ボイドによって分離されるＳｉナノワイヤ３１４、３１８になる。他の実施形態によれば、Ｓｉフィーチャ３１４、３１８は、ＳｉＧｅフィーチャ３１２、３１６により置換されてもよく、ＳｉＧｅフィーチャ３１２、３１６は、Ｓｉフィーチャ３１４、３１８により置換されてもよく、Ｓｉフィーチャ３１２、３１６は、等方性エッチングプロセスによって選択的に除去され、ＳｉＧｅフィーチャ３１４、３１８を解放し、ＳｉＧｅフィーチャ３１４、３１８は、ＳｉＧｅナノワイヤ３１４、３１８になる。
図４は、本発明の一実施形態に従って、ナノワイヤを処理する方法のためのプロセスフロー図４００を示す。例えば、図１Ｃ、２Ｃ及び３Ｄに示されるナノワイヤは、プロセスフロー図４００に従って処理されてもよい。方法は、４０２において、処理チャンバ内に、ボイドによって互いに分離される複数のナノワイヤを提供するステップを含み、複数のナノワイヤは、高さ及び少なくとも実質的に直角の角を有する。いくつかの例では、複数のナノワイヤは、約１０ｎｍと約５０ｎｍとの間の高さを有してもよい。複数のナノワイヤは、例えば、Ｓｉ、ＳｉＧｅ及び化合物半導体からなる群から選択されてもよい。
方法は、４０４において、酸化表面層を複数のナノワイヤ上に、複数のナノワイヤを酸化する酸化マイクロ波プラズマを用いて形成するステップをさらに含む。一例では、酸化マイクロ波プラズマは、プラズマ励起したＯ２ガスを含む。一実施形態によれば、酸化マイクロ波プラズマは、処理チャンバ内の１Ｔｏｒｒ以下のガス圧力を利用する。他の実施形態によれば、酸化マイクロ波プラズマは、処理チャンバ内の１Ｔｏｒｒより大きいガス圧力を利用する。酸化マイクロ波プラズマを用いると、酸化表面層の厚さは、非常に正確に制御され、プラズマがナノワイヤにダメージを与えるのを防止又は減少する。酸化表面層は、約３ｎｍの厚さを有してもよい。一例では、マイクロ波プラズマは、東京エレクトロン（日本、赤坂）から入手可能なＲＬＳＡ（登録商標）プラズマ処理システムでもよい。
方法は、４０６において、複数のナノワイヤから酸化表面層を除去し、複数のナノワイヤの高さを調整し、角を丸めるステップをさらに含む。一例では、除去するステップは、化学的酸化物除去（ＣＯＲ）プロセスを含み、化学的酸化物除去（ＣＯＲ）プロセスは、酸化表面層をＨＦガス及びＮＨ３ガスに露出し、反応生成物を複数のナノワイヤ上に形成するステップと、その後、複数のナノワイヤを熱処理し、反応生成物をナノワイヤから脱着させるステップと、を含む。ＣＯＲプロセスは、Ｓｉ及びＳｉＧｅに対する酸化物除去のための高いエッチング選択性を提供する。ＣＯＲ処理条件は、４０ｓｃｃｍのＨＦガス流量、４０ｓｃｃｍのＮＨ３ガス流量、約２０〜８０℃、例えば約３０℃の基板温度、及び、４０ミリＴｏｒｒの処理チャンバ圧力を含むことができる。熱処理は、約１００〜２００℃の基板温度及びＮ２ガスパージを含むことができる。一例では、ＣＯＲプロセスは、東京エレクトロン（日本、赤坂）から入手可能なプラズマレスのハイスループットガスケミカルエッチングシステムであるＣｅｒｔａｓ ＷＩＮＧ（登録商標）において実行されてもよい。
プロセスフローの矢印４０８によって示されるように、ステップ４０４及び４０６は、複数のナノワイヤが所望の調整高さ及び丸い角を有するまで、少なくとも１回繰り返されてもよい。ステップ４０４及び４０６の各サイクルは、複数のナノワイヤの両側から約３ｎｍの材料を除去するので、ステップ４０４及び４０６は、複数回、例えば３回以上連続して繰り返され、複数のナノワイヤの角を完全に丸める。その後、処理されたナノワイヤは、さらに処理され、半導体デバイスを形成してもよい。さらなる処理は、複数のナノワイヤを被覆する誘電体層の堆積と、複数のナノワイヤの間に残留するボイドを充填する金属含有ゲート電極層の堆積と、を含むことができる。
一実施形態によれば、方法は、処理チャンバ内に、ボイドによって互いに分離される複数のナノワイヤを提供するステップであって、複数のナノワイヤは、高さ及び少なくとも実質的に直角の角を有するステップと、第１酸化表面層を複数のナノワイヤ上に、第１ガス圧力の第１酸化マイクロ波プラズマを用いて形成するステップと、を含む。方法は、第２酸化表面層を複数のナノワイヤ上に、第１ガス圧力とは異なる第２ガス圧力の第２酸化マイクロ波プラズマを用いて形成するステップと、第１及び第２酸化表面層を除去し、複数のナノワイヤの高さを調整し、角を丸めるステップと、をさらに含む。形成するステップ及び除去するステップの各々は、複数のナノワイヤが所望の調整高さ及び丸い角を有するまで、少なくとも１回繰り返されてもよい。一例では、第１ガス圧力は、第２ガス圧力より低い。一例では、第１ガス圧力は、１Ｔｏｒｒ以下であり、第２ガス圧力は、１Ｔｏｒｒより大きい。
図５〜図８は、本発明の一実施形態に従って、Ｓｉナノワイヤの断面透過電子顕微鏡（ＴＥＭ）画像を示す。図５は、Ｓｉナノワイヤの複数の列の断面ＴＥＭを示し、各列は、３つの解放されたＳｉナノワイヤを含む。Ｓｉナノワイヤ５０１〜５０３を有する１列が識別される。Ｓｉナノワイヤ５０１〜５０３は、本発明の一実施形態に従って、角を丸め、調整する方法を行う前は、実質的に直角の角を有する。図６は、Ｓｉナノワイヤ６０１〜６０３の断面ＴＥＭ画像を示し、図７及び図８は、異なる倍率を用いたＳｉナノワイヤ６０２の断面ＴＥＭ画像を示す。
図９は、Ｓｉナノワイヤ９０１の断面ＴＥＭ画像を示し、図１０は、本発明の一実施形態に従って、角を丸め、調整するプロセスの後のＳｉナノワイヤ１００１の断面ＴＥＭ画像を示す。プロセスは、実質的に直角の角を有するＳｉナノワイヤ１００１を、プラズマ励起したＯ２ガスを含む酸化マイクロ波プラズマに露出し、酸化表面層をＳｉナノワイヤ１００１上に形成するステップを含んだ。処理チャンバ圧力は、１Ｔｏｒｒであり、処理ガスは、Ｏ２ガス及びＡｒガスからなるものであった。その後、酸化表面層は、ＣＯＲプロセスを用いてＳｉナノワイヤ１００１から除去された。酸化マイクロ波プラズマへの露出及び次のＣＯＲプロセスは、３回繰り返され、Ｓｉナノワイヤ１００１をさらに調整し、角を丸めた。その後、Ｓｉナノワイヤ１００１をさらに酸化し、Ｓｉナノワイヤ１００１の未酸化領域上を覆う酸化領域１００２（すなわち、ＳｉＯ２）を形成することによって、ナノワイヤの分析の準備をした。図１０は、Ｓｉナノワイヤ１００１の高さを調整し、角を丸めるという本発明の方法の効果を明らかに示す。
図１１は、本発明の一実施形態に従って、角を丸め、調整するプロセスの後のＳｉナノワイヤ１１０１の断面ＴＥＭ画像を示す。プロセスは、実質的に直角の角を有するＳｉナノワイヤ１１０１を、０．１Ｔｏｒｒの処理チャンバ圧力のプラズマ励起したＯ２ガスを含む酸化マイクロ波プラズマに露出し、第１酸化表面層をＳｉナノワイヤ１１０１上に形成するステップを含んだ。その後、Ｓｉナノワイヤ１１０１は、５Ｔｏｒｒの処理チャンバ圧力のプラズマ励起したＯ２ガスを含む酸化マイクロ波プラズマに露出され、第２酸化表面層をＳｉナノワイヤ１１０１上に形成した。その後、第１及び第２酸化表面層は、ＣＯＲプロセスを用いてＳｉナノワイヤ１１０１から除去された。酸化マイクロ波プラズマへの露出及び次のＣＯＲプロセスは、３回繰り返され、Ｓｉナノワイヤ１００１を調整し、角を丸めた。その後、ナノワイヤ１１０１を酸化し、Ｓｉナノワイヤ１００１の未酸化領域上を覆う酸化領域１００２を形成することによって、Ｓｉナノワイヤ１１０１の分析の準備をした。図１１は、酸化マイクロ波プラズマ及び２つの異なる処理チャンバ圧力を用いて、Ｓｉナノワイヤ１１０１の高さを調整し、角を丸めるという本発明の方法の効果を明らかに示す。
低い処理チャンバ圧力（すなわち、１Ｔｏｒｒ以下）は、酸化マイクロ波プラズマ内の中性酸素ラジカルの濃度と比較して、高濃度の酸素イオンを有すると考えられる。対照的に、高い処理チャンバ圧力（すなわち、１Ｔｏｒｒより大きい）は、酸化マイクロ波プラズマ内の中性酸素ラジカルの濃度と比較して、低濃度の酸素イオンを有する。プラズマ内の酸素イオンは、結果として、ナノワイヤをより速く酸化し、ナノワイヤの角を丸めることにより強い影響を及ぼすと考えられるが、一方、中性酸素ラジカルは、ナノワイヤの高さ（厚さ）を調整することにより強い影響を有すると考えられる。それゆえ、異なる処理チャンバ圧力の酸化プラズマに対する連続した露出が利用され、ナノワイヤの相対的厚さ及び角を丸めることを制御してもよい。
例示的なマイクロ波プラズマ処理システム
図１２は、本発明の実施形態に従って、基板を処理するためのＲＬＳＡ（登録商標）プラズマを含むマイクロ波プラズマ処理システムの概略図である。プラズマ処理システム５１０内で生じるプラズマは、低い電子温度及び高いプラズマ密度によって特徴付けられる。プラズマ処理システム５１０は、プラズマ処理チャンバ５５０を含み、プラズマ処理チャンバ５５０は、プラズマ処理チャンバ５５０の上部に、基板５５８より大きい開口部５５１を有する。石英、窒化アルミニウム又は酸化アルミニウムから製造される円筒形の誘電体上部プレート５５４は、開口部５５１をカバーするように設けられている。
ガスライン５７２は、プラズマ処理チャンバ５５０の上部の側壁の上部プレート５５４より下に位置する。一例では、ガスライン５７２の数を１６とすることができる（図１２には、そのうち２つのみが示される）。あるいは、異なる数のガスライン５７２を用いることができる。ガスライン５７２は、プラズマ処理チャンバ５５０内に円周方向に配置可能であるが、これは本発明のために必須ではない。処理ガスは、ガスライン５７２からプラズマ処理チャンバ５５０内のプラズマ領域５５９に均一かつ一様に供給可能である。
プラズマ処理システム５１０において、マイクロ波電力は、複数のスロット５６０Ａを有するスロットアンテナ５６０を介して上部プレート５５４を通りプラズマ処理チャンバ５５０に提供される。スロットアンテナ５６０は、処理される基板５５８に対向し、スロットアンテナ５６０は、金属プレート、例えば銅から製造可能である。マイクロ波電力をスロットアンテナ５６０に供給するために、導波路５６３は、上部プレート５５４上に配置され、導波路５６３は、例えば、約２．４５ＧＨｚの周波数を有するマイクロ波を生成するためのマイクロ波電源５６１に接続されている。導波路５６３は、スロットアンテナ５６０に接続されている下端を有する平坦な円形の導波路５６３Ａと、円形の導波路５６３Ａの上側表面に接続されている円形の導波路５６３Ｂと、円形の導波路５６３Ｂの上側表面に接続されている同軸の導波路コンバータ５６３Ｃと、を含む。さらに、矩形の導波路５６３Ｄは、同軸の導波路コンバータ５６３Ｃの側面とマイクロ波電源５６１とに接続されている。
円形の導波路５６３Ｂの内側には、導電性材料の軸部分５６２が同軸で設けられ、その結果、軸部分５６２の一端は、スロットアンテナ５６０の上表面の中央（又は略中央）部に接続され、軸部分５６２の他端は、円形の導波路５６３Ｂの上表面に接続され、それによって、同軸構造を形成する。その結果、円形の導波路５６３Ｂは、同軸の導波路として機能するように構成される。マイクロ波電力は、例えば、約０．５Ｗ／ｃｍ２と約４Ｗ／ｃｍ２との間とすることができる。あるいは、マイクロ波電力は、約０．５Ｗ／ｃｍ２と約３Ｗ／ｃｍ２との間とすることができる。マイクロ波照射は、約３００ＭＨｚから約１０ＧＨｚまで、例えば約２．４５ＧＨｚのマイクロ波周波数を含んでもよく、プラズマは、５ｅＶ以下の電子温度を含んでもよく、１、１．５、２、２．５、３、３．５、４、４．５又は５ｅＶ又はそれらの任意の組み合わせを含んでもよい。他の例では、電子温度は、５ｅＶ未満、４．５ｅＶ未満、４ｅＶ未満、又は、３．５ｅＶ未満にさえすることができる。いくつかの例では、電子温度は、３．０と３．５ｅＶとの間、３．５ｅＶと４．０ｅＶとの間、又は、４．０と４．５ｅＶとの間とすることができる。プラズマは、約１×１０１１／ｃｍ３から約１×１０１３／ｃｍ３まで、又は、それ以上の密度を有してもよい。
さらに、プラズマ処理チャンバ５５０内には、基板ホルダ５５２が、上部プレート５５４の反対側に、基板５５８（例えば、ウェーハ）を支持及び加熱するために設けられている。基板ホルダ５５２は、基板５２５を加熱するための加熱器５５７を含み、加熱器５５７は、抵抗性加熱器とすることができる。あるいは、加熱器５５７は、ランプ加熱器又は他のタイプの任意の加熱器でもよい。さらに、プラズマ処理チャンバ５５０は、排気ライン５５３を含み、排気ライン５５３は、プラズマ処理チャンバ５５０の底部と、真空ポンプ５５５と、に接続されている。
プラズマ処理システム５１０は、基板バイアスシステム５５６をさらに含み、基板バイアスシステム５５６は、基板ホルダ５５２及び基板５５８にバイアスをかけるように構成され、プラズマを生成し、及び／又は、基板５５８に引きつけられるイオンのエネルギーを制御する。基板バイアスシステム５５６は、電力を基板ホルダ５５２に結合するように構成された基板電源を含む。基板電源は、ＲＦ発振器及びインピーダンス整合回路を含む。基板電源は、基板ホルダ５５２内の電極に通電することによって、電力を基板ホルダ５５２に結合するように構成される。ＲＦバイアスのための典型的周波数は、約０．１ＭＨｚから約１００ＭＨｚまでの範囲とすることができ、１３．５６ＭＨｚとすることができる。いくつかの例では、ＲＦバイアスは、１ＭＨｚ未満とすることができ、例えば、０．８ＭＨｚ未満、０．６ＭＨｚ未満、０．４ＭＨｚ未満、又は、０．２ＭＨｚ未満にさえすることができる。一例では、ＲＦバイアスは、約０．４ＭＨｚとすることができる。あるいは、ＲＦ電力は、複数の周波数で電極に印加される。基板バイアスシステム５５６は、ＲＦバイアス電力を供給するように構成され、ＲＦバイアス電力は、０Ｗと１００Ｗとの間、１００Ｗと２００Ｗとの間、２００Ｗと３００Ｗとの間、３００Ｗと４００Ｗとの間、又は、４００Ｗと５００Ｗとの間とすることができる。いくつかの例では、ＲＦバイアス電力は、例えば、１００Ｗ未満、５０Ｗ未満、又は、２５Ｗ未満とすることができる。プラズマ処理のためのＲＦバイアスシステムは、当業者に周知である。さらに、基板バイアスシステム５５６は、−５ｋＶと＋５ｋＶとの間のＤＣバイアスを基板ホルダ５５２に供給することができるＤＣ電圧源を含む。
基板バイアスシステム５５６は、オプションで、ＲＦバイアス電力のパルスを提供するようにさらに構成される。パルス周波数は、１Ｈｚより大きくすることができ、例えば、２Ｈｚ、４Ｈｚ、６Ｈｚ、８Ｈｚ、１０Ｈｚ、２０Ｈｚ、３０Ｈｚ、５０Ｈｚ、又は、それ以上とすることができる。当業者は、基板バイアスシステム５５６の電力レベルが処理される基板のサイズに関連することを理解するであろうことに留意されたい。例えば、３００ｍｍのＳｉウェーハは、２００ｍｍのウェーハより大きい電力消費を処理の間必要とする。
図１２を依然として参照すると、コントローラ５９９は、プラズマ処理システム５１０を制御するように構成される。コントローラ５９９は、マイクロプロセッサ、メモリ及びデジタルＩ／Ｏポートを含むことができ、通信に十分な制御電圧を生成し、プラズマ処理システム５１０への入力を起動するとともにプラズマ処理システム５１０からの出力を監視することができる。さらに、コントローラ５９９は、プラズマ処理チャンバ５５０、真空ポンプ５５５、加熱器５５７、基板バイアスシステム５５６及びマイクロ波電源５６１に結合され、これらと情報を交換する。メモリに格納されたプログラムは、格納された処理処方に従ってプラズマ処理システム５１０の上述した構成要素を制御するように利用される。コントローラ５９９の一例は、ＵＮＩＸベースのワークステーションである。あるいは、コントローラ５９９は、汎用コンピュータ、デジタル信号処理システムなどとして実施可能である。
図１３は、本発明の他の実施形態に従って、基板を処理するためのＲＬＳＡ（登録商標）プラズマを含むマイクロ波プラズマ処理システムの概略図である。図１３に示すように、プラズマ処理システム１０は、プラズマ処理チャンバ２０（真空チャンバ）、アンテナユニット５０及び基板ホルダ２１を含む。プラズマ処理チャンバの内側は、プラズマガス供給装置３０より下に位置するプラズマ生成領域Ｒ１と、基板ホルダ２１より上のプラズマ拡散領域Ｒ２と、に大まかに分けられる。プラズマ生成領域Ｒ１内で生成されるプラズマは、数電子ボルト（ｅＶ）の電子温度を有することができる。プラズマがプラズマ拡散領域Ｒ２に拡散されるとき、フィルム形成プロセスが実行され、基板ホルダ２１の近くのプラズマの電子温度は、約２ｅＶ未満の値に低下しうる。基板ホルダ２１は、プラズマ処理チャンバ２０の底部の中央に位置し、基板Ｗを支持するための基板ホルダとして機能する。基板ホルダ２１の内側には、絶縁部材２１ａ、冷却ジャケット２１ｂ及び基板温度を制御するための温度制御装置（図示せず）が設けられている。
プラズマ処理チャンバ２０の上部は開放されている。プラズマガス供給装置３０は、基板ホルダ２１の反対側に配置され、シール部材、例えばＯリング（図示せず）を介して、プラズマ処理チャンバ２０の上部に取り付けられる。プラズマガス供給装置３０は、誘電体窓として機能してもよく、酸化アルミニウム又は石英のような材料から製造可能であり、平面を有する。複数のガス供給孔３１は、基板ホルダ２１の反対側の、プラズマガス供給装置３０の平面に設けられている。複数のガス供給孔３１は、ガスフローチャネル３２を介してプラズマガス供給ポート３３に連通する。プラズマガス供給源３４は、プラズマガス、例えばアルゴン（Ａｒ）ガス又は他の不活性ガスをプラズマガス供給ポート３３に提供する。次に、プラズマガスは、複数のガス供給孔３１を介してプラズマ生成領域Ｒ１に一様に供給される。
プラズマ処理システム１０は、処理ガス供給装置４０をさらに含み、処理ガス供給装置４０は、プラズマ処理チャンバ２０内の中央の、プラズマ生成領域Ｒ１とプラズマ拡散領域Ｒ２との間に位置する。処理ガス供給装置４０は、導電性材料、例えばマグネシウム（Ｍｇ）を含むアルミニウム合金又はステンレス鋼から製造されてもよい。プラズマガス供給装置３０と同様に、複数のガス供給孔４１が、処理ガス供給装置４０の平面に設けられている。処理ガス供給装置４０の平面は、基板ホルダ２１の反対側に位置決めされる。
プラズマ処理チャンバ２０は、プラズマ処理チャンバ２０の底部に接続されている排気ライン２６と、排気ライン２６を圧力制御バルブ２８及び真空ポンプ２９に接続する真空ライン２７と、をさらに含む。圧力制御バルブ２８を用いて、プラズマ処理チャンバ２０内の所望のガス圧力を達成してもよい。
図１４に、処理ガス供給装置４０の平面図が示される。この図に示すように、格子状のガス流チャネル４２は、処理ガス供給装置４０内に形成される。格子状のガス流チャネル４２は、垂直方向に形成される複数のガス供給孔４１の上端に連通する。複数のガス供給孔４１の下部は、基板ホルダ２１に対向する開口である。複数のガス供給孔４１は、格子パターンのガス流チャネル４２を介して、処理ガス供給ポート４３に連通する。
さらに、複数の開口４４が処理ガス供給装置４０に形成され、複数の開口４４は、処理ガス供給装置４０を垂直方向に貫通する。複数の開口４４は、プラズマガス、例えば、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス又は他の不活性ガスを、基板ホルダ２１より上のプラズマ拡散領域Ｒ２に導入する。図１４に示すように、複数の開口４４は、隣接するガス流チャネル４２の間に形成される。処理ガスは、３つの別々の処理ガス供給源４５〜４７から処理ガス供給ポート４３に供給されてもよい。処理ガス供給源４５〜４７は、Ｈ２ガス、Ｏ２ガス及びＡｒガスを供給してもよい。しかしながら、他のガスが用いられてもよい。
処理ガスは、格子状のガス流チャネル４２を通って流れ、複数のガス供給孔４１を介してプラズマ拡散領域Ｒ２に一様に供給される。プラズマ処理システム１０は、４つの弁（Ｖ１〜Ｖ４）及び４つの質量流量コントローラ（ＭＦＣ１〜ＭＦＣ４）をさらに含み、処理ガスの供給を制御する。
外部マイクロ波発振器５５は、同軸の導波路５４を介して、所定の周波数、例えば、２．４５ＧＨｚのマイクロ波をアンテナユニット５０に提供する。同軸導波路５４は、内側導体５４Ｂ及び外側導体５４Ａを含んでもよい。マイクロ波発振器５５からのマイクロ波は、プラズマ生成領域Ｒ１内のプラズマガス供給装置３０の真下で電界を生成し、それによって、次に、プラズマ処理チャンバ２０内で処理ガスの励起が生じる。
図１５は、アンテナユニット５０の部分断面図を示す。この図に示すように、アンテナユニット５０は、平面アンテナ本体５１、放射線スロットプレート５２及び誘電体プレート５３を含み、マイクロ波の波長を短縮してもよい。平面アンテナ本体５１は、開放された底面を有する円形形状を有することができる。平面アンテナ本体５１及び放射線スロットプレート５２は、導電性材料から製造可能である。
複数のスロット５６は、放射線スロットプレート５２に設けられ、円偏波を生成する。複数のスロット５６は、実質的にＴ字形で、各スロット間に小さいギャップを有して配置される。複数のスロット５６は、円周方向に沿って同心円パターン又は螺旋状パターンで配置される。スロット５６ａ及び５６ｂは、互いに垂直であるので、２つの直交偏波成分を含む円偏波は、平面波として放射線スロットプレート５２から放射される。
誘電体プレート５３は、低損失誘電体材料、例えば、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化ケイ素（Ｓｉ３Ｎ４）から製造可能であり、放射線スロットプレート５２と平面アンテナ本体５１との間に位置する。放射線スロットプレート５２は、プラズマ処理チャンバ２０上にシール部材（図示せず）を用いて載置されてもよく、その結果、放射線スロットプレート５２は、カバープレート２３に接触する。カバープレート２３は、プラズマガス供給装置３０の上表面に位置し、マイクロ波透過誘電体材料、例えば酸化アルミニウム（Ａｌ２Ｏ３）から形成される。
外部高周波電源２２は、整合回路２５を介して基板ホルダ２１に電気的に接続されている。外部高周波電源２２は、所定の周波数、例えば１３．５６ＭＨｚのＲＦバイアス電力を生成し、基板Ｗに引きつけられるプラズマのイオンのエネルギーを制御する。電源２２は、オプションで、ＲＦバイアス電力のパルスを提供するようにさらに構成される。パルス周波数は、１Ｈｚより大きくすることができ、例えば、２Ｈｚ、４Ｈｚ、６Ｈｚ、８Ｈｚ、１０Ｈｚ、２０Ｈｚ、３０Ｈｚ、５０Ｈｚ、又は、それ以上とすることができる。電源２２は、ＲＦバイアス電力を供給するように構成され、ＲＦバイアス電力は、０Ｗと１００Ｗとの間、１００Ｗと２００Ｗとの間、２００Ｗと３００Ｗとの間、３００Ｗと４００Ｗとの間、又は、４００Ｗと５００Ｗとの間である。当業者は、電源２２の電力レベルが処理される基板のサイズに関連することを理解するであろう。例えば、３００ｍｍのＳｉウェーハは、２００ｍｍのウェーハより大きい電力消費を処理の間必要とする。プラズマ処理システム１０は、−５ｋＶと＋５ｋＶとの間のＤＣ電圧バイアスを基板ホルダ２１に供給することができるＤＣ電圧源３５をさらに含む。
半導体デバイスにおいて用いられるナノワイヤの角を丸め、調整する実施形態は、各種実施形態において記載されてきた。本発明の実施形態の上述した説明は、図示及び説明のために提示されてきた。包括的であることも、本発明を開示される正確な形に制限することも意図しない。この説明及び以下の請求項は、説明目的のためにのみ用いられ、制限するものとして解釈されてはならない用語を含む。関連技術の当業者は、多くの修正及び変更が上述した教示を考慮して可能であることを認識することができる。それゆえ、本発明の範囲が、この詳細な説明によってではなく、むしろ本願明細書に添付される請求項によって制限されることを意図する。

Claims (17)

  1. ナノワイヤの角を丸め、前記ナノワイヤを調整する方法であって、前記方法は、
    処理チャンバ内に、ボイドによって互いに分離される複数のナノワイヤを提供するステップであって、前記複数のナノワイヤは、Ｓｉからなり、前記複数のナノワイヤは、高さ及び少なくとも実質的に直角の角を有する、ステップと、
    酸化表面層を前記複数のナノワイヤ上に酸化マイクロ波プラズマを用いて形成するステップと、
    前記酸化表面層を除去し、前記複数のナノワイヤの前記高さを調整し、前記角を丸める、除去するステップと、
    前記複数のナノワイヤが所望の調整された高さ及び丸められた角を有するまで、前記形成するステップ及び前記除去するステップを少なくとも１回繰り返すステップと、
    を含む方法。
  2. 前記酸化マイクロ波プラズマは、プラズマ励起したＯ２ガスを含む、
    請求項１に記載の方法。
  3. 前記除去するステップは、化学的酸化物除去（ＣＯＲ）プロセスを含み、前記化学的酸化物除去（ＣＯＲ）プロセスは、
    前記酸化表面層をＨＦガス及びＮＨ３ガスに露出し、反応生成物を前記複数のナノワイヤ上に形成するステップと、
    前記複数のナノワイヤを熱処理し、前記反応生成物を脱着させるステップと、
    を含む、
    請求項１に記載の方法。
  4. 前記酸化マイクロ波プラズマは、前記処理チャンバ内の１Ｔｏｒｒ以下のガス圧力を利用する、
    請求項１に記載の方法。
  5. 前記酸化マイクロ波プラズマは、前記処理チャンバ内の１Ｔｏｒｒより大きいガス圧力を利用する、
    請求項１に記載の方法。
  6. マイクロ波プラズマによりナノワイヤの角を丸め、前記ナノワイヤを調整する方法であって、前記方法は、
    処理チャンバ内に、ボイドによって互いに分離される複数のナノワイヤを提供するステップであって、前記複数のナノワイヤは、高さ及び少なくとも実質的に直角の角を有する、ステップと、
    第１酸化表面層を前記複数のナノワイヤ上に、第１ガス圧力の第１酸化マイクロ波プラズマを用いて形成するステップと、
    第２酸化表面層を前記複数のナノワイヤ上に、前記第１ガス圧力とは異なる第２ガス圧力の第２酸化マイクロ波プラズマを用いて形成するステップと、
    前記第１酸化表面層及び前記第２酸化表面層を除去し、前記複数のナノワイヤの前記高さを調整し、前記角を丸める、除去するステップと、
    前記複数のナノワイヤが所望の調整された高さ及び丸められた角を有するまで、前記形成するステップ及び前記除去するステップの各々を少なくとも１回繰り返すステップと、
    を含む方法。
  7. 前記複数のナノワイヤは、Ｓｉからなる、
    請求項６に記載の方法。
  8. 前記複数のナノワイヤは、Ｓｉ、ＳｉＧｅ及び化合物半導体からなる群から選択される、
    請求項６に記載の方法。
  9. 前記第１酸化マイクロ波プラズマ及び前記第２酸化マイクロ波プラズマは、プラズマ励起したＯ２ガスを含む、
    請求項６に記載の方法。
  10. 前記除去するステップは、化学的酸化物除去（ＣＯＲ）プロセスを含み、前記化学的酸化物除去（ＣＯＲ）プロセスは、
    前記第１酸化表面層及び前記第２酸化表面層をＨＦガス及びＮＨ３ガスに露出し、反応生成物を前記複数のナノワイヤ上に形成するステップと、
    前記複数のナノワイヤを熱処理し、前記反応生成物を脱着させるステップと、
    を含む、
    請求項６に記載の方法。
  11. 前記第１ガス圧力は、前記第２ガス圧力より低い、
    請求項６に記載の方法。
  12. 前記第１ガス圧力は、１Ｔｏｒｒ以下であり、前記第２ガス圧力は、１Ｔｏｒｒより大きい、
    請求項６に記載の方法。
  13. マイクロ波プラズマによりナノワイヤの角を丸め、前記ナノワイヤを調整する方法であって、前記方法は、
    処理チャンバ内に、ボイドによって互いに分離される複数のナノワイヤを提供するステップであって、前記複数のナノワイヤは、高さ及び少なくとも実質的に直角の角を有するステップと、
    第１酸化表面層を前記複数のナノワイヤ上に、１Ｔｏｒｒ以下のガス圧力の第１酸化マイクロ波プラズマを用いて形成するステップと、
    第２酸化表面層を前記複数のナノワイヤ上に、１Ｔｏｒｒより大きい第２ガス圧力の第２酸化マイクロ波プラズマを用いて形成するステップと、
    前記第１酸化表面層及び前記第２酸化表面層を除去し、前記複数のナノワイヤの前記高さを調整し、前記角を丸める、除去するステップと、
    前記複数のナノワイヤが所望の調整高さ及び丸い角を有するまで、前記形成するステップ及び前記除去するステップの各々を少なくとも１回繰り返すステップと、
    を含む方法。
  14. 前記複数のナノワイヤは、Ｓｉからなる、
    請求項１３に記載の方法。
  15. 前記複数のナノワイヤは、Ｓｉ、ＳｉＧｅ及び化合物半導体からなる群から選択される、
    請求項１３に記載の方法。
  16. 前記第１酸化マイクロ波プラズマ及び前記第２酸化マイクロ波プラズマは、プラズマ励起したＯ２ガスを含む、
    請求項１３に記載の方法。
  17. 前記除去するステップは、化学的酸化物除去（ＣＯＲ）プロセスを含み、前記化学的酸化物除去（ＣＯＲ）プロセスは、
    前記第１酸化表面層及び前記第２酸化表面層をＨＦガス及びＮＨ３ガスに露出し、反応生成物を前記複数のナノワイヤ上に形成するステップと、
    前記複数のナノワイヤを熱処理し、前記反応生成物を脱着させるステップと、
    を含む、
    請求項１３に記載の方法。
JP2018523021A 2015-11-03 2016-11-03 マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法 Active JP6928763B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562250395P 2015-11-03 2015-11-03
US62/250,395 2015-11-03
PCT/US2016/060378 WO2017079470A1 (en) 2015-11-03 2016-11-03 Method of corner rounding and trimming of nanowires by microwave plasma

Publications (3)

Publication Number Publication Date
JP2019504467A JP2019504467A (ja) 2019-02-14
JP2019504467A5 JP2019504467A5 (ja) 2019-11-21
JP6928763B2 true JP6928763B2 (ja) 2021-09-01

Family

ID=58635828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018523021A Active JP6928763B2 (ja) 2015-11-03 2016-11-03 マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法

Country Status (4)

Country Link
US (1) US10008564B2 (ja)
JP (1) JP6928763B2 (ja)
KR (1) KR102396835B1 (ja)
WO (1) WO2017079470A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019246574A1 (en) * 2018-06-22 2019-12-26 Tokyo Electron Limited Method for forming a nanowire device
KR102499709B1 (ko) * 2018-08-10 2023-02-16 이글 하버 테크놀로지스, 인코포레이티드 RF 플라즈마 반응기용 플라즈마 시스(sheath) 제어
JP7072477B2 (ja) * 2018-09-20 2022-05-20 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7414593B2 (ja) * 2020-03-10 2024-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829144B2 (en) * 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US6793967B1 (en) * 1999-06-25 2004-09-21 Sony Corporation Carbonaceous complex structure and manufacturing method therefor
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
US7445671B2 (en) * 2000-06-29 2008-11-04 University Of Louisville Formation of metal oxide nanowire networks (nanowebs) of low-melting metals
US7029536B2 (en) * 2003-03-17 2006-04-18 Tokyo Electron Limited Processing system and method for treating a substrate
US6852584B1 (en) 2004-01-14 2005-02-08 Tokyo Electron Limited Method of trimming a gate electrode structure
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
KR100594327B1 (ko) 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
WO2007034871A1 (ja) * 2005-09-22 2007-03-29 Tokyo Electron Limited 選択的プラズマ処理方法
US9716153B2 (en) * 2007-05-25 2017-07-25 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
US7981763B1 (en) * 2008-08-15 2011-07-19 Novellus Systems, Inc. Atomic layer removal for high aspect ratio gapfill
US7893492B2 (en) * 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
US8211735B2 (en) * 2009-06-08 2012-07-03 International Business Machines Corporation Nano/microwire solar cell fabricated by nano/microsphere lithography
CN102034863B (zh) 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
DE102011107072B8 (de) * 2011-07-12 2013-01-17 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zum ausbilden einer oxidschicht auf einem substrat bei tiefen temperaturen
US8771536B2 (en) * 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
JP6016339B2 (ja) * 2011-08-12 2016-10-26 東京エレクトロン株式会社 カーボンナノチューブの加工方法及び加工装置
US20130149852A1 (en) * 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
US8557632B1 (en) * 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9059398B2 (en) * 2012-08-03 2015-06-16 Applied Materials, Inc. Methods for etching materials used in MRAM applications
US8889497B2 (en) * 2012-12-28 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
KR101452693B1 (ko) * 2013-04-09 2014-10-22 주식회사 테스 기판처리방법
EP2887399B1 (en) * 2013-12-20 2017-08-30 Imec A method for manufacturing a transistor device and associated device
US9287386B2 (en) * 2014-06-19 2016-03-15 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
CN114361180A (zh) * 2015-12-28 2022-04-15 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
JP6590716B2 (ja) * 2016-02-02 2019-10-16 東京エレクトロン株式会社 トランジスタの閾値制御方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US10008564B2 (en) 2018-06-26
US20170125517A1 (en) 2017-05-04
KR20180064545A (ko) 2018-06-14
WO2017079470A1 (en) 2017-05-11
JP2019504467A (ja) 2019-02-14
KR102396835B1 (ko) 2022-05-10

Similar Documents

Publication Publication Date Title
US10204796B2 (en) Methods for selective etching of a silicon material using HF gas without nitrogen etchants
US10062564B2 (en) Method of selective gas phase film deposition on a substrate by modifying the surface using hydrogen plasma
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20190095142A (ko) 실리콘 산화물막에 대한 증착후 처리 방법
JP6928763B2 (ja) マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法
JP6010387B2 (ja) 半導体装置を形成するための方法
US20160005833A1 (en) Feol low-k spacers
TWI587389B (zh) 基板處理方法
JP6059736B2 (ja) 半導体デバイスを形成するための方法
JP2008159892A (ja) パターン形成方法、および半導体装置の製造方法
KR101333352B1 (ko) 에칭 방법 및 장치
KR102083036B1 (ko) 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법
TW201001535A (en) Method of semiconductor processing
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
CN109923660B (zh) 高压退火及降低湿蚀刻速率
TW201724500A (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
KR102419532B1 (ko) 질화물 에칭을 위한 표면 보수 방법
JP2008270251A (ja) 金属含有ｉｖ族薄膜の形成方法及び半導体装置の製造方法並びにマイクロデバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210618

R150 Certificate of patent or registration of utility model

Ref document number: 6928763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150