JP6590716B2 - トランジスタの閾値制御方法および半導体装置の製造方法 - Google Patents

トランジスタの閾値制御方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP6590716B2
JP6590716B2 JP2016017680A JP2016017680A JP6590716B2 JP 6590716 B2 JP6590716 B2 JP 6590716B2 JP 2016017680 A JP2016017680 A JP 2016017680A JP 2016017680 A JP2016017680 A JP 2016017680A JP 6590716 B2 JP6590716 B2 JP 6590716B2
Authority
JP
Japan
Prior art keywords
microwave
film
electrode layer
semiconductor substrate
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016017680A
Other languages
English (en)
Other versions
JP2017139277A (ja
Inventor
健太郎 白神
健太郎 白神
秋山　浩二
浩二 秋山
準弥 宮原
準弥 宮原
藤野　豊
豊 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016017680A priority Critical patent/JP6590716B2/ja
Priority to KR1020170014231A priority patent/KR101923808B1/ko
Priority to US15/423,460 priority patent/US10153169B2/en
Publication of JP2017139277A publication Critical patent/JP2017139277A/ja
Application granted granted Critical
Publication of JP6590716B2 publication Critical patent/JP6590716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/10—Ion sources; Ion guns
    • H01J49/105—Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ＭＯＳ型のトランジスタの閾値制御方法および半導体装置の製造方法に関する。
半導体デバイスの微細化にともない、ＣＭＯＳトランジスタ用のゲート電極構造は、ポリシリコン／ＳｉＯ２から金属／高誘電率材料（Ｈｉｇｈ−ｋ材料）へ移行している。具体的には、半導体基板（Ｓｉ基板）の主面にＨｆＯ２等のＨｉｇｈ−ｋ材料からなるゲート絶縁膜を形成し、その上にキャップとなるＴｉＮ膜等からなる第１の電極層を形成し、その上に仕事関数金属としてのＡｌを含むＡｌＴｉ膜等からなる第２の電極層を形成し、さらにその上にバリアとなるＴｉＮ膜等からなる第３の電極層、およびＷからなる第４の電極層を形成し、ｐ−チャンネルおよびｎ−チャンネルのゲート電極用の積層体を形成する。
このとき、トランジスタの閾値を制御する必要があるが、トランジスタの閾値を技術として、ゲート電極用の積層体の第２の電極層に仕事関数金属として含まれるＡｌの組成比をｐＭＯＳ領域とｎＭＯＳ領域とで変化させる技術が知られている（例えば特許文献１）。また、キャップとして用いられるＴｉＮ膜の膜厚をｐＭＯＳ領域とｎＭＯＳ領域で変えることで閾値を制御することも行われている。
特開２０１５−０６０８６７号公報
しかしながら、特許文献１のｐＭＯＳ領域とｎＭＯｓ領域とで仕事関数金属の組成比を変える技術は、仕事関数金属であるＡｌを含むＴｉＡｌ膜を形成した後、ランプアニールによりＡｌをその下のＴｉＮ膜に拡散させてトランジスタの閾値を変えるのであるが、その際に複雑な操作が必要である。また、キャップとしてのＴｉＮ膜の厚さを変える技術はｐＭＯＳ領域のゲート電極用積層体における膜形成とｎＭＯＳ領域のゲート電極用積層体における膜形成とを別々工程で形成する必要がある。このため、いずれも工程が多くなって煩雑であり、コストが高いものとなる。また、微細化がさらに進めば、キャップとしてのＴｉＮ膜の膜厚はさらに薄くなることが予想され、ＴｉＮ膜の膜厚を変えることによる閾値制御手法では制御が困難となる。
したがって、本発明は、工程の増加を抑制しつつ困難性をともなうことなくＭＯＳトランジスタの閾値制御を行うことができるトランジスタの閾値制御方法、およびそれを用いた半導体装置の製造方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、半導体基板の主面のＭＯＳトランジスタのチャンネル領域に、酸素を含有する高誘電率材料からなるゲート絶縁膜を形成し、前記ゲート絶縁膜の上に、ＴｉＮ膜またはＴａＮ膜からなる第１の電極層を形成し、前記第１の電極層の上に、仕事関数調整用金属としてＡｌまたはＴｉを含むＴｉＡｌ膜、Ａｌ膜およびＴｉ膜のいずれかからなる第２の電極層を形成し、その後、マイクロ波プラズマ処理装置による酸化処理または窒化処理により、前記第２の電極層へ選択的に酸素または窒素を添加して前記仕事関数調整用金属を不活性化し、前記ゲート絶縁膜からの酸素の引き抜きを抑制することにより前記ＭＯＳトランジスタの閾値制御を行うことを特徴とするトランジスタの閾値制御方法を提供する。
本発明の第２の観点は、主面に、第１導電型のチャンネルが形成される第１領域と、第２導電型のチャンネルが形成される第２領域を有する半導体基板を準備する工程と、前記第１領域および前記第２領域に、酸素を含有する高誘電率材料からなるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に、ＴｉＮ膜またはＴａＮ膜からなる第１の電極層を形成する工程と、前記第１の電極層の上に、仕事関数調整用金属としてＡｌまたはＴｉを含むＴｉＡｌ膜、Ａｌ膜およびＴｉ膜のいずれかからなる第２の電極層を形成する工程と、前記第２の電極層のうち、前記第１領域のみに、マイクロ波プラズマ処理装置による酸化処理または窒化処理を施して、前記第２の電極層へ選択的に酸素または窒素を添加して前記仕事関数調整用金属を不活性化し、前記ゲート絶縁膜からの酸素の引き抜きを抑制する工程とを有することを特徴とする半導体装置の製造方法を提供する。
上記第１の観点および第２の観点において、前記ゲート絶縁膜を構成する高誘電率材料はＨｆＯ２膜であり、前記第１の電極層はＴｉＮ膜からなり、前記第２の電極層はＴｉＡｌ膜からなるものとすることができる。
前記マイクロ波プラズマ処理装置として、スロットを有する平面アンテナを有し、所定パワーのマイクロ波を前記平面アンテナの前記スロットおよび誘電体材料からなるマイクロ波透過板を透過させて半導体基板が配置された処理容器内に導入し、前記マイクロ波により生成されたマイクロ波プラズマにより前記半導体基板の前記第２の電極層を酸化処理または窒化処理するものを用いることができる。
前記マイクロ波プラズマ処理装置として、マイクロ波が給電され、インピーダンス整合を行うチューナと、給電されたマイクロ波を放射するスロットを有する平面アンテナと、前記平面アンテナに隣接した誘電体材料からなるマイクロ波透過板とを有するマイクロ波放射機構を複数有し、所定パワーのマイクロ波を前記複数のマイクロ波放射機構の前記スロットおよび前記マイクロ波透過板を透過させて、半導体基板が配置された処理容器内に導入し、前記マイクロ波により生成されたマイクロ波プラズマにより前記半導体基板の前記第２の電極層を酸化処理または窒化処理するものが好適である。この装置は、前記第２の電極層は厚さが３ｎｍ以下であり、前記マイクロ波プラズマ処理が酸化処理である場合に適用することができる。
本発明によれば、工程の増加を抑制しつつ困難性をともなうことなくＭＯＳトランジスタの閾値制御を行うことができる。
本発明のトランジスタの閾値制御方法が適用されるＣＭＯＳトランジスタの製造方法の一例を説明するためのフロー図である。 図１のＣＭＯＳトランジスタの製造方法のステップ１を示す工程断面図である。 図１のＣＭＯＳトランジスタの製造方法のステップ２を示す工程断面図である。 図１のＣＭＯＳトランジスタの製造方法のステップ３を示す工程断面図である。 図１のＣＭＯＳトランジスタの製造方法のステップ４を示す工程断面図である。 図１のＣＭＯＳトランジスタの製造方法のステップ５を示す工程断面図である。 図１のＣＭＯＳトランジスタの製造方法のステップ６を示す工程断面図である。 図１のＣＭＯＳトランジスタの製造方法のステップ７を示す工程断面図である。 図１のＣＭＯＳトランジスタの製造方法のステップ８を示す工程断面図である。 図１のＣＭＯＳトランジスタの製造方法のステップ１０を示す工程断面図である。 本発明のトランジスタの閾値制御の原理を説明するための図である。 マイクロ波プラズマ処理装置の第１の例であるＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置を示す断面図である。 マイクロ波プラズマ処理装置の第２の例の概略構成を示す断面図である。 図１３のマイクロ波プラズマ処理装置のマイクロ波導入装置の構成を示す構成図である。 図１３のマイクロ波プラズマ処理装置におけるマイクロ波放射機構を模式的に示す断面図である。 図１３のマイクロ波プラズマ処理装置における処理容器の天壁部を模式的に示す底面図である。 実験例１におけるマイクロ波プラズマ処理による酸化処理時間とトランジスタの閾値電圧（Ｖｆｂ）との関係を示す図である。 実験例１における酸化処理時間によるＨｆＯ２膜のＥＯＴの変化を示す図である。 ＴｉＡｌ膜のマイクロ波プラズマ処理装置による酸化処理時間を変化させた際の積層体に対し、バリアＴｉＮ膜側からＳｉ基板にかけての深さ方向のＸ線光電子分光（ＸＰＳ）分析の結果を示す図であり、（ａ）は処理時間：０ｓｅｃ、（ｂ）は処理時間：１０ｓｅｃ、（ｃ）は処理時間：４０ｓｅｃの結果を示す。 実験例２におけるマイクロ波プラズマ処理による窒化処理時間とトランジスタの閾値電圧（Ｖｆｂ）との関係を示す図である。 実験例２における窒化処理時間によるＨｆＯ２膜のＥＯＴの変化を示す図である。
以下、添付図面を参照して本発明の実施形態について説明する。
＜ＣＭＯＳトランジスタの製造方法＞
最初に、本発明のトランジスタの閾値制御方法が適用されるＣＭＯＳトランジスタの製造方法の一例について説明する。図１はこのようなＣＭＯＳトランジスタの製造方法を説明するためのフロー図であり、図２〜図１０は各工程を模式的に示した工程断面図である。
最初に、図２に示すように、素子分離領域１１が形成され、ｐ−チャンネルが形成されるｐＭＯＳ形成領域２０およびｎ−チャンネルが形成されるｎＭＯＳ形成領域３０に区画された半導体基板１０を準備し、基板表面に希フッ酸等による前洗浄（ｐｒｅ−ｃｌｅａｎ）を施す（ステップ１）。半導体基板１０としてはＳｉ基板を好適に用いることができるが、これに限らず、Ｇｅ、ＳｉＧｅ、ＩｎＧａＡｓを用いることができる。また、半導体基板１０として、ＳＯＩまたはＧＯＩを用いてもよい。
次に、図３に示すように、半導体基板１０の主面を含む全面に、ゲート絶縁膜１２としてＨｉｇｈ−ｋ膜を形成する（ステップ２）。Ｈｉｇｈ−ｋ膜としては、ＨｆＯ２膜を好適に用いることができる。ＨｆＯ２膜は適宜のＨｆ含有化合物ガスと酸化剤とを用いて原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）により成膜される。このとき、成膜温度は１００〜４００℃が好ましく、膜厚は１〜５ｎｍが好ましい。例えば、成膜温度：３００℃、膜厚：３．５ｎｍとされる。Ｈｉｇｈ−ｋ膜としては、他に、ＺｒＯ２、Ａｌ２Ｏ３を用いることもできる。また、Ｈｉｇｈ−ｋ膜はＳｉＯ２等の下地膜を介して形成してもよい。
次に、図４に示すように、ゲート絶縁膜１２の上にキャップとなる第１の電極層１３を形成する（ステップ３）。第１の電極層１３はＴｉＮ膜からなり、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ）により成膜される。ＴｉＮ膜は、処理ガスとしてＡｒガス等の不活性ガスを用い、室温で圧力を０．５〜１０Ｐａ、例えば０．５Ｐａ、ターゲットに印加する高周波パワーを３０〜３００Ｗ、例えば１００Ｗとしたスパッタリングにより成膜される。膜厚は１０ｎｍ以下が好ましく、例えば１ｎｍとされる。ＴｉＮ膜は、ＰＶＤ以外に、化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）、ＡＬＤによって成膜することもできる。また、第１の電極層１３として、他にＴａＮ膜を用いることもできる。
次に、図５に示すように、第１の電極層１３の上に仕事関数調整用金属を含む第２の電極層１４を形成する（ステップ４）。第２の電極層１４は仕事関数調整用金属としてのＡｌを含むＴｉＡｌ膜からなりＰＶＤにより成膜される。ＴｉＡｌ膜は、処理ガスとしてＡｒガス等の不活性ガスを用い、室温で圧力を０．５〜１０Ｐａ、例えば１Ｐａ、ターゲットに印加する高周波パワーを３０〜３００Ｗ、例えば１００Ｗとしたスパッタリングにより成膜される。膜厚は０．１〜１０ｎｍが好ましく、例えば３ｎｍとされる。ＴｉＡｌ膜は、ＰＶＤ以外に、ＣＶＤ、ＡＬＤによって成膜することもできる。なお、第２の電極層１４としては、ＴｉＡｌ膜の他にＴｉ膜、Ａｌ膜を用いることもできる。Ｔｉ膜の場合は、Ｔｉが仕事関数調整用金属である。また、第２の電極層１４の上に、さらにキャップとしてＴｉＮ膜を５ｎｍ以下の膜厚、例えば１ｎｍで成膜してもよい。
次に、図６に示すように、フォトリソグラフィーによりｐＭＯＳ形成領域２０以外の領域に、マスクとなるレジスト層１５を形成する（ステップ５）。
次に、図７に示すように、ｐＭＯＳ形成領域２０にマイクロ波プラズマによる酸化処理を行い、ｐＭＯＳ形成領域２０の第２の電極層１４を選択的に酸化させて酸化処理層１４ａとし、仕事関数調整用金属であるＡｌを不活性化する（ステップ６）。これにより、後述するようにＣＭＯＳトランジスタの閾値制御が行われる。マイクロ波プラズマによる酸化処理の代わりにマイクロ波プラズマによる窒化処理を行ってｐＭＯＳ形成領域２０の第２の電極層１４を選択的に窒化させて窒化処理層とし、不活性化してもよい。また、レジスト層１５に代わりに他のマスクを用いてマイクロ波プラズマによる酸化処理または窒化処理を施してもよい。
また、ｐＭＯＳ形成領域２０およびｎＭＯＳ形成領域３０の両方にマイクロ波プラズマによる酸化処理または窒化処理を施し、ｐＭＯＳ形成領域２０のほうがｎＭＯＳ形成領域３０よりも酸素のまたは窒素の添加量が多くなるようにして閾値制御を行うこともできる。この場合は、マスクを用いずに酸化処理または窒化処理の時間で酸素または窒素の添加量を制御してもよいし、マスクの材質または厚さを調整することにより、ｐＭＯＳ形成領域のほうが酸素または窒素の添加量が多くなるように制御してもよい。
次に、図８に示すように、レジスト層１５を除去し、第２の電極層１４および酸化処理層（窒化処理層）１４ａ等のエッチバックを行う（ステップ７）。
次に、図９に示すように、全面にバリアとなる第３の電極層１６を形成する（ステップ８）。第３の電極層１６はＴｉＮ膜からなり、第１の電極層１３と同様の条件のＰＶＤにより成膜される。ＣＶＤ、ＡＬＤによって成膜することもできる。膜厚は１〜５０ｎｍが好ましく、例えば３０ｎｍとされる。第３の電極層１６として、他にＴａＮ膜を用いることもできる。
次に、第３の電極層１６を形成後、好ましくは、３００〜５００℃の温度範囲、例えば４００℃で５〜１８０ｍｉｎ、例えば１０ｍｉｎの熱処理を行う（ステップ９）。熱処理は水素含有雰囲気で行われることが好ましく、例えばＨ２：４％の雰囲気で行われる。この熱処理は、マイクロ波プラズマ処理による酸化処理または窒化処理の直後に行ってもよい。
次に、図１０に示すように、第３の電極層１６の上にＣＶＤによりＷ膜からなる第４の電極層１７を形成する（ステップ１０）。Ｗ膜は、３００〜５００℃の温度範囲、例えば４００℃で、膜厚１〜５０ｎｍ、例えば５０ｎｍで成膜される。
その後、このようにｐＭＯＳ形成領域２０およびｎＭＯＳ形成領域３０に形成されたゲート電極用積層体に常法に従って処理を行うことによりゲート電極が形成され、ＣＭＯＳトランジスタが得られる。
＜閾値制御＞
次に、トランジスタの閾値制御について詳細に説明する。
本実施形態において、仕事関数調整用金属であるＡｌを含むＴｉＡｌ膜からなる第２の電極層１４に酸化処理を行わない場合には、図１１（ａ）に示すように、ゲート絶縁膜１２を構成するＨｆＯ２膜中の酸素が、ＴｉＡｌ膜中のＡｌに引き抜かれ、ＨｆＯ２膜に酸素欠損ができる。これによりＴｉＡｌ膜の仕事関数が変化し、閾値電圧（Ｖｆｂ）が負方向へシフトする。
一方、ＴｉＡｌ膜からなる第２の電極層１４にマイクロ波プラズマによる酸化処理を施す場合には、図１１（ｂ）に示すように、ＴｉＡｌ膜からなる第２の電極層１４に選択的に酸素が添加されてＡｌが不活性化され、ゲート絶縁膜１２を構成するＨｆＯ２膜から酸素は引き抜かれない。このため、ＨｆＯ２膜に酸素欠損ができず、閾値電圧（Ｖｆｂ）が変化しない。
したがって、酸化処理の条件を適切に制御することにより、第２の電極層であるＴｉＡｌ膜を酸化処理をしない方をｎＭＯＳとして用い、酸化処理を行った方をｐＭＯＳとして用いることができる。
マイクロ波プラズマによる窒化処理を施す場合には、ＴｉＡｌ膜に窒素を添加するが、これによってもＡｌを不活性化することができ、酸化処理と同様の効果を得ることができる。
＜マイクロ波プラズマ処理装置＞
（マイクロ波プラズマ処理装置の第１の例）
ＴｉＡｌ膜のＡｌを不活性化するために、マイクロ波プラズマ処理装置が用いられるが、薄いＴｉＡｌ膜に制御性良く酸素または窒素を導入するためには、スロットが形成された平面アンテナを有し、スロットから処理容器内にマイクロ波を放射させてプラズマを生成する方式のＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置用いて酸化処理または窒化処理を行うことが好ましい。
図１２は、マイクロ波プラズマ処理装置の第１の例であるＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置を示す断面図である。このＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置１００は、略円筒状の処理容器３１と、その中に設けられた載置台３２と、処理容器３１の側壁に設けられた処理ガスを導入するガス導入部３３と、処理容器３１の上部の開口部に臨むように設けられ、マイクロ波透過するスロット３４ａが形成された平面アンテナ３４と、マイクロを発生させるマイクロ波発生部３５と、マイクロ波発生部３５を平面アンテナ３４に導くマイクロ波伝送機構３６と、平面アンテナ３４の下面に設けられた誘電体からなるマイクロ波透過板３７と、排気部４６を有している。
平面アンテナ３４の上には水冷構造のシールド部材３８が設けられており、シールド部材３８と平面アンテナ３４との間には誘電体からなる遅波材３９が設けられている。
ガス導入部３３は、プラズマ生成ガス、および酸化処理または窒化処理のための処理ガスを処理容器３１内に導入するためのものである。ガス導入部３３には、ガス供給管（図示せず）が接続されており、ガス供給管にはプラズマ生成ガス、および酸化処理または窒化処理のための処理ガスを供給するガス供給源（図示せず）が接続されている。そして、ガス供給源からガス供給配管を介してこれらガスがガス導入部３３に供給され、ガス導入部３３から処理容器３１内に導入される。プラズマ生成ガスとしては、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅ等の希ガスが使用される。処理ガスとしては、酸化処理の場合には、例えば、酸素ガス、オゾンガス等の酸化性ガスを用いることができる。また、窒化処理の場合には、窒素ガス、アンモニアガス等を用いることができる。
マイクロ波伝送機構３６は、マイクロ波発生部３５からマイクロ波を導く水平方向に伸びる導波管４１と、平面アンテナ３４から上方に伸びる、内導体４３および外導体４４からなる同軸導波管４２と、導波管４１と同軸導波管４２との間に設けられたモード変換機構４５とを有している。マイクロ波の周波数は３００ＭＨｚ〜１０ＧＨｚの範囲、例えば２．４５ＧＨｚを用いることができる。
排気部４６は、処理容器３１の底部に接続された排気管４７と、真空ポンプと圧力制御バルブを備えた排気装置４８とを有する。排気装置４８の真空ポンプにより排気管４７を介して処理容器３１内が排気される。圧力制御バルブは排気管４７に設けられており、処理容器３１内の圧力は圧力制御バルブにより制御される。
載置台３２は、温度制御機構（図示せず）を備えており、これにより半導体基板Ｗの温度を２０〜４００℃の範囲内の所定の温度に制御される。また、載置台３２には、イオン引き込みのための高周波電源４９が接続されており、半導体基板Ｗにイオンを引き込むことが可能となっている。
なお、処理容器３１の側壁部は、処理容器３１に隣接する搬送室との間で半導体基板Ｗの搬入出を行うための搬入出口（図示せず）を有している。搬入出口はゲートバルブ（図示せず）により開閉されるようになっている。
このように構成されるＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置１００においては、載置台３２上に半導体基板Ｗを載置し、処理容器３１内を排気してその中の圧力を例えば１３３Ｐａ以下の所定の値に保持し、半導体基板Ｗを所定温度に温度制御した状態で、マイクロ波発生部３５で発生したマイクロ波をマイクロ波伝送機構３６を介して所定のモードで平面アンテナ３４に導き、平面アンテナ３４のスロット３４ａおよびマイクロ波透過板３７を透過して処理容器３１内に均一に供給し、そのマイクロ波により、ガス導入部３３から供給された処理ガスをプラズマ化してそのプラズマ中のラジカルおよびイオン等の酸化種または窒化種により、半導体基板ＷのＴｉＡｌ膜に酸化処理または窒化処理を施し、Ａｌを不活性化する。
このＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置では、アンテナ直下の広い領域に亘って低電子温度で高いプラズマ密度のプラズマを得ることができ、低パワーで均一なプラズマ処理を行うことが可能である。例えば、マイクロ波のパワー密度を０．０３５〜１７．５ｋＷ／ｍ２とすることができる。
ＴｉＡｌ膜の膜厚にもよるが、マイクロ波のパワー密度は、酸化処理の場合、０．０３５〜３．５ｋＷ／ｍ２、窒化処理の場合、７〜１７．５ｋＷ／ｍ２であることが好ましい。
ＴｉＡｌ膜が３ｎｍ程度と薄くなった場合、上記パワー密度の範囲で窒化処理は可能であるが、酸化処理では、さらに低パワー密度でかつ高い制御性を有する装置が求められる。
（マイクロ波プラズマ処理装置の第２の例）
膜厚が３ｎｍ程度以下の極めて薄いＴｉＡｌ膜に対しても制御性良く酸化処理を行える低パワーのマイクロ波プラズマ処理装置として、スロットを有する平面アンテナを備えた小型のマイクロ波放射機構を複数有するマイクロ波プラズマ源を用いたものが有効である。
以下、このようなマイクロ波プラズマ処理装置を第２の例として説明する。
図１３はマイクロ波プラズマ処理装置の第２の例の概略構成を示す断面図、図１４は図１３のマイクロ波プラズマ処理装置のマイクロ波導入装置の構成を示す構成図、図１５は図１３のマイクロ波プラズマ処理装置におけるマイクロ波放射機構を模式的に示す断面図、図１６は図１３のマイクロ波プラズマ処理装置における処理容器の天壁部を模式的に示す底面図である。
このマイクロ波プラズマ処理装置２００は、半導体基板Ｗを収容する処理容器１０１と、処理容器１０１の内部に配置され、半導体基板Ｗを載置する載置台１０２と、処理容器１０１内にガスを供給するガス供給部１０３と、処理容器１０１内を排気する排気部１０４と、処理容器１０１内にプラズマを生成させるためのマイクロ波を発生させるとともに、処理容器１０１内にマイクロ波を導入するマイクロ波導入装置１０５とを備えている。
処理容器１０１は、例えばアルミニウムおよびその合金等の金属材料によって形成され、略円筒形状をなしている。マイクロ波導入装置１０５は、処理容器１０１の上部に設けられ、処理容器１０１内に電磁波（マイクロ波）を導入してプラズマを生成するプラズマ生成手段として機能する。マイクロ波導入装置１０５の構成については、後で詳しく説明する。
処理容器１０１は、板状の天壁部１１１および底壁部１１３と、これらを連結する側壁部１１２とを有している。天壁部１１１には、後述するマイクロ波放射機構およびガス導入部が嵌め込まれる複数の開口部を有している。側壁部１１２は、処理容器１０１に隣接する搬送室（図示せず）との間で半導体基板Ｗの搬入出を行うための搬入出口１１４を有している。搬入出口１１４はゲートバルブ１１５により開閉されるようになっている。底部１１３には排気部１０４が設けられている。排気部１０４は底部１１３に接続された排気管１１６と、真空ポンプと圧力制御バルブを備えた排気装置１１７とを有する。排気装置１１７の真空ポンプにより排気管１１６を介して処理容器１０１内が排気される。圧力制御バルブは排気管１１６に設けられており、処理容器１０１内の圧力は圧力制御バルブにより制御される。排気部１０４により、処理容器１０１内が、例えば０．１３３Ｐａまで減圧される。
載置台１０２は、半導体基板Ｗを水平に支持するためのものであり、円板状をなしている。載置台１０２は、処理容器１０１の底壁部１１３の中央に絶縁部材１２１を介して立設された円筒状をなす支持部材１２０により支持された状態で設けられている。
また、載置台１０２は、温度制御機構（図示せず）を備えており、これにより半導体基板Ｗの温度を室温から９００℃の範囲内の所定の温度に制御される。また、載置台１０２には、イオン引き込みのための高周波電源１２２が接続されており、半導体基板Ｗにイオンを引き込むことが可能となっている。
ガス導入部１０３は、プラズマ生成ガス、および酸化処理または窒化処理のための処理ガスを処理容器１０１内に導入するためのものであり、複数のガス導入ノズル１２３を有している。ガス導入ノズル１２３は、処理容器１０１の天壁部１１１に形成された開口部に嵌め込まれている。ガス導入ノズル１２３には、ガス供給管（図示せず）が接続されており、ガス供給管にはプラズマ生成ガス、および酸化処理または窒化処理のための処理ガスを供給するガス供給源（図示せず）が接続されている。そして、ガス供給源からガス供給配管を介してこれらガスがガス導入ノズル１２３に供給され、ガス導入ノズル１２３から処理容器１０１内に導入される。プラズマ生成ガスとしては、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅ等の希ガスが使用される。処理ガスとしては、酸化処理の場合には、例えば、酸素ガス、オゾンガス等の酸化性ガスを用いることができる。また、窒化処理の場合には、窒素ガス、アンモニアガス等を用いることができる。
マイクロ波導入装置１０５は、前述のように、処理容器１０１の上方に設けられ、処理容器１０１内に電磁波（マイクロ波）を導入してプラズマを生成するプラズマ生成手段として機能する。図１３および図１４に示すように、マイクロ波導入装置１０５は、天板として機能する処理容器１０１の天壁部１１１と、マイクロ波を生成するとともに、マイクロ波を複数の経路に分配して出力するマイクロ波出力部１３０と、マイクロ波出力部１３０から出力されたマイクロ波を処理容器１０１に導入するアンテナユニット１４０とを有する。
マイクロ波出力部１３０は、マイクロ波電源部１３１と、マイクロ波発振器１３２と、マイクロ波発振器１３２によって発振されたマイクロ波を増幅するアンプ１３３と、アンプ１３３によって増幅されたマイクロ波を複数の経路に分配する分配器１３４とを有している。マイクロ波発振器１３２は、所定の周波数（例えば、８６０ＭＨｚ）でマイクロ波を発振（例えば、ＰＬＬ発振）させる。なお、マイクロ波の周波数は、８６０ＭＨｚに限らず、２．４５ＧＨｚ、８．３５ＧＨｚ、５．８ＧＨｚ、１．９８ＧＨｚ等、７００ＭＨｚから１０ＧＨｚの範囲のものを用いることができる。分配器１３４は、入力側と出力側のインピーダンスを整合させながらマイクロ波を分配する。
アンテナユニット１４０は、複数のアンテナモジュール１４１を含んでいる。複数のアンテナモジュール１４１は、それぞれ、分配器１３４によって分配されたマイクロ波を処理容器１０１内に導入する。複数のアンテナモジュール１４１の構成は全て同一である。各アンテナモジュール１４１は、分配されたマイクロ波を主に増幅して出力するアンプ部１４２と、アンプ部１４２から出力されたマイクロ波を処理容器１０１内に放射するマイクロ波放射機構１４３とを有する。
アンプ部１４２は、マイクロ波の位相を変化させる位相器１４５と、メインアンプ１４７に入力されるマイクロ波の電力レベルを調整する可変ゲインアンプ１４６と、ソリッドステートアンプとして構成されたメインアンプ１４７と、後述するマイクロ波放射機構１４３のアンテナ部で反射されてメインアンプ１４７に向かう反射マイクロ波を分離するアイソレータ１４８とを有する。
図１３に示すように、複数のマイクロ波放射機構１４３は、天壁部１１１に設けられている。また、マイクロ波放射機構１４３は、図１５に示すように、筒状をなす外側導体１５２および外側導体１５２内に外側導体１５２と同軸状に設けられた内側導体１５３を有し、それらの間にマイクロ波伝送路を有する同軸管１５１と、アンプ部１４２からの増幅されたマイクロ波をマイクロ波伝送路に給電する給電部１５５と、負荷のインピーダンスをマイクロ波電源１３１の特性インピーダンスに整合させるチューナ１５４と、同軸管１５１からのマイクロ波を処理容器１０１内に放射するアンテナ部１５６とを有する。
給電部１５５は、外側導体１５２の上端部の側方から同軸ケーブルによりアンプ部１４２で増幅されたマイクロ波が導入され、例えば、給電アンテナによりマイクロ波を放射することにより外側導体１５２と内側導体１５３との間のマイクロ波伝送路にマイクロ波電力が給電され、マイクロ波電力がアンテナ部１５６に向かって伝播する。
アンテナ部１５６は、同軸管１５１の下端部に設けられている。アンテナ部１５６は、内側導体１５３の下端部に接続された円板状をなす平面アンテナ１６１と、平面アンテナ１６１の上面側に配置された遅波材１６２と、平面アンテナ１６１の下面側に配置されたマイクロ波透過板１６３とを有している。マイクロ波透過板１６３は天壁部１１１に嵌め込まれており、その下面は処理容器１０１の内部空間に露出している。平面アンテナ１６１は、貫通するように形成されたスロット１６１ａを有している。スロット１６１ａの形状は、マイクロ波が効率良く放射されるように適宜設定される。スロット１６１ａには誘電体が挿入されていてもよい。遅波材１６２は、真空よりも大きい誘電率を有する材料によって形成されており、その厚さによりマイクロ波の位相を調整することができ、マイクロ波の放射エネルギーが最大となるようにすることができる。マイクロ波透過板１６３も誘電体で構成されマイクロ波をＴＥモードで効率的に放射することができるような形状をなしている。そして、マイクロ波透過板１６３を透過したマイクロ波は、処理容器１０１内の空間にプラズマを生成する。遅波材１６２およびマイクロ波透過板１６３を構成する材料としては、例えば、石英やセラミックス、ポリテトラフルオロエチレン樹脂等のフッ素系樹脂、ポリイミド樹脂等を用いることができる。
チューナ１５４は、スラグチューナを構成しており、図１５に示すように、同軸管１５１のアンテナ部１５６よりも基端部側（上端部側）の部分に配置された２つのスラグ１７１ａ、１７１ｂと、これら２つのスラグをそれぞれ独立して駆動するアクチュエータ１７２と、このアクチュエータ１７２を制御するチューナコントローラ１７３とを有している。
スラグ１７１ａ，１７１ｂは、板状かつ環状をなし、セラミックス等の誘電体材料で構成され、同軸管１５１の外側導体１５２と内側導体１５３の間に配置されている。また、アクチュエータ１７２は、例えば、内側導体１５３の内部に設けられた、それぞれスラグ１７１ａ，１７１ｂが螺号する２本のねじを回転させることによりスラグ１７１ａ，１７１ｂを個別に駆動する。そして、チューナコントローラ１７３からの指令に基づいて、アクチュエータ１７２によって、スラグ１７１ａ，１７１ｂを上下方向に移動させる。チューナコントローラ１７３は、終端部のインピーダンスが５０Ωになるように、スラグ１７１ａ，１７１ｂの位置を調整する。
メインアンプ１４７と、チューナ１５４と、平面アンテナ１６１とは近接配置している。そして、チューナ１５４と平面アンテナ１６１とは集中定数回路を構成し、かつ共振器として機能する。平面アンテナ１６１の取り付け部分には、インピーダンス不整合が存在するが、チューナ１５４によりプラズマ負荷に対して直接チューニングするので、プラズマを含めて高精度でチューニングすることができ、平面アンテナ１６１における反射の影響を解消することができる。
図１６に示すように、本例では、マイクロ波放射機構１４３は７本有し、これらに対応するマイクロ波透過板１６３は、均等に六方最密配置になるように配置されている。すなわち、７つのマイクロ波透過板１６３のうち１つは、天壁部１１１の中央に配置され、その周囲に、他の６つのマイクロ波透過板１６３が配置されている。これら７つのマイクロ波透過板１６３は隣接するマイクロ波透過板が等間隔になるように配置されている。また、ガス導入部１０３の複数のノズル１２３は、中央のマイクロ波透過板の周囲を囲むように配置されている。
次に、以上のように構成されるマイクロ波プラズマ処理装置２００における処理動作について説明する。
まず、半導体基板Ｗを処理容器１０１内に搬入し、載置台１０２上に載置し、処理容器１０１内を排気してその中の圧力を例えば６〜６００Ｐａの範囲の所定の値に保持し、半導体基板Ｗを２０〜４００℃の範囲の所定温度に温度制御する。そして、ガス導入部１０３の複数のガス導入ノズル１２３からプラズマ生成ガスを導入しつつ、マイクロ波導入装置１０５からマイクロ波を処理容器１０１内に導入してマイクロ波プラズマを生成する。
プラズマが着火した時点で、ガス導入部１０３の複数のガス導入ノズル１２３から酸化処理または窒化処理のための処理ガスを処理容器１０１内に導入し、処理ガスをプラズマ化して、プラズマ中のラジカルおよびイオン等の酸化種または窒化種により、半導体基板ＷのＴｉＡｌ膜に酸化処理または窒化処理を施し、Ａｌを不活性化する。
上記マイクロ波プラズマを生成するに際し、マイクロ波導入装置１０５では、マイクロ波出力部１３０のマイクロ波発振器１３２から発振されたマイクロ波電力はアンプ１３３で増幅された後、分配器１３４により複数に分配され、分配されたマイクロ波電力はアンテナユニット１４０へ導かれる。アンテナユニット１４０においては、このように複数に分配されたマイクロ波電力が、ソリッドステートアンプを構成するメインアンプ１４７で個別に増幅され、各マイクロ波放射機構１４３に給電され、同軸管１５１を伝送されてアンテナ部１５６に至る。その際に、チューナ１５４のスラグ１７１ａおよびスラグ１７１ｂによりインピーダンスが自動整合され、電力反射が実質的にない状態で、チューナ１５４からアンテナ部１５６の遅波材１６２を経て平面アンテナ１６１のスロット１６１ａから放射され、さらにマイクロ波透過板１６３を透過し、プラズマに接するマイクロ波透過板１６３の表面（下面）を伝送されて表面波を形成する。そして、各アンテナ部４４における電力が処理容器１０１内で空間合成され、これにより処理容器１０１内の空間にマイクロ波プラズマが生成され、半導体基板ＷのＴｉＡｌ膜にプラズマ酸化処理またはプラズマ窒化処理が施される。
このように、複数に分配されたマイクロ波を、ソリッドステートアンプを構成するメインアンプ１４７で個別に増幅し、複数のアンテナ部１５６から個別に処理容器１０１内に導入して表面波を形成後、これらを空間で合成してマイクロ波プラズマを生成するので、大型のアイソレータや合成器が不要となり、コンパクトである。さらに、メインアンプ１４７、チューナ１５４および平面アンテナ１６１が近接して設けられ、チューナ１５４と平面アンテナ１６１とは集中定数回路を構成し、かつ共振器として機能することにより、インピーダンス不整合が存在する平面スロットアンテナ取り付け部分においてチューナ１５４によりプラズマを含めて高精度でチューニングすることができるので、反射の影響を確実に解消して高精度のプラズマ制御が可能となる。
また、複数のマイクロ波透過板１６３が設けられることから、第１の例のＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置における単一のマイクロ波透過板３７に比べて、トータルの面積を小さくすることができ、プラズマを安定的に着火および放電させるために必要なマイクロ波のパワーを小さくすることができる。例えば、第１の例のＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置では、マイクロ波透過板３７の直径が約５００ｍｍの場合、プラズマを安定的に着火および放電させるために必要なマイクロ波のパワーの最小値は約１０００Ｗであり、パワー密度は０．１４ｋＷ／ｍ２以上であるが、本例の場合、マイクロ波透過板１６３の直径は９０〜１５０ｍｍ程度であり、１つのマイクロ波放射機構１４３においてプラズマを安定的に着火および放電させるために必要なマイクロ波のパワーを例えば約７〜７００Ｗ、トータルで約４９〜４９００Ｗとすることができるので、半導体基板Ｗに対するパワー密度の最小値を０．０３５ｋＷ／ｍ２と極めて小さくすることができる。このため、ＴｉＡｌ膜が３ｎｍ以下、さらには１ｎｍ以下と極めて薄い場合であっても、制御性良くＡｌの不活性化を行うことができる。
なお、本例において、マイクロ波放射機構１４３が７本の場合について説明したが、その数は７本に限定されるものではない。ただし、４本以上が好ましい。
＜実験例＞
（実験例１）
上記第２の例のマイクロ波プラズマ処理装置を用いて酸化処理を行ってＣＭＯＳトランジスタの閾値を制御した結果について説明する。
ここでは、Ｓｉ基板上に下地のＳｉＯ２膜を形成後、ＡＬＤによるＨｆＯ２膜の成膜（膜厚３．５ｎｍ）、ＰＶＤによるキャップＴｉＮ膜の成膜（膜厚：１ｎｍ）、ＰＶＤによるＴｉＡｌ膜の成膜（膜厚：３ｎｍ）を行った後、上記第２の例のマイクロ波プラズマ処理装置を用いて時間を変化させて酸化処理を行い、さらにＰＶＤによるバリアＴｉＮ膜の成膜（膜厚３０ｎｍ）、および４００℃、１０ｍｉｎのアニール処理（Ｈ２：４％）を行った。
酸化処理の際の条件は、以下の通りとした。
処理温度：３００℃
処理容器内圧力：１３３Ｐａ
マイクロ波放射機構１本当たりのパワー：３０Ｗ（パワー密度：０．１５ｋＷ／ｍ２）
Ａｒガス流量：９９０ｓｃｃｍ
Ｏ２ガス流量：１０ｓｃｃｍ
図１７は、マイクロ波プラズマ処理による酸化処理時間とトランジスタの閾値電圧（Ｖｆｂ）との関係を示す図である。図１７に示すように、第２の例のマイクロ波プラズマ処理装置で低パワー密度の酸化処理を行うことにより、トランジスタの閾値電圧（Ｖｆｂ）をｎＭＯＳ領域からｐＭＯＳ領域の範囲で自在に制御可能であることが確認された。
この際の酸化処理時間によるＨｆＯ２膜の酸化膜換算膜厚（ＥＯＴ）の変化を図１８に示す。この図に示すように、ＥＯＴの増減も少ないことが確認された。
図１９は、ＴｉＡｌ膜のマイクロ波プラズマ処理装置による酸化処理時間を変化させた際の積層体に対し、バリアＴｉＮ膜側からＳｉ基板にかけての深さ方向のＸ線光電子分光（ＸＰＳ）分析の結果を示す図であり、（ａ）は処理時間：０ｓｅｃ、（ｂ）は処理時間：１０ｓｅｃ、（ｃ）は処理時間：４０ｓｅｃの結果を示す。この図に示すように、第２の例のマイクロ波プラズマ処理装置で酸化処理を行うことにより、膜厚が３ｎｍの極めて薄いＴｉＡｌ膜に選択的に酸素が導入されていることが確認された。
（実験例２）
上記第２の例のマイクロ波プラズマ処理装置を用いて窒化処理を行ってＣＭＯＳトランジスタの閾値を制御した結果について説明する。
ここでは、Ｓｉ基板上に下地のＳｉＯ２膜を形成後、ＡＬＤによるＨｆＯ２膜の成膜（膜厚３．５ｎｍ）、ＰＶＤによるキャップＴｉＮ膜の成膜（膜厚：１ｎｍ）、ＰＶＤによるＴｉＡｌ膜の成膜（膜厚：３ｎｍ）を行った後、上記第２の例のマイクロ波プラズマ処理装置を用いて時間を変化させて窒化処理を行い、さらにＰＶＤによるバリアＴｉＮ膜の成膜（膜厚３０ｎｍ）、および４００℃、１０ｍｉｎのアニール処理（Ｈ２：４％）を行った。
窒化処理の際の条件は、以下の通りとした。
処理温度：３００℃
処理容器内圧力：１３．３Ｐａ
マイクロ波放射機構１本当たりのパワー：４００Ｗ（パワー密度：２ｋＷ／ｍ２）
Ａｒガス流量：１０００ｓｃｃｍ
Ｎ２ガス流量：２００ｓｃｃｍ
図２０は、マイクロ波プラズマ処理による窒化処理時間とトランジスタの閾値電圧（Ｖｆｂ）との関係を示す図である。図２０に示すように、第２の例のマイクロ波プラズマ処理装置で窒化処理を行うことにより、トランジスタの閾値電圧（Ｖｆｂ）をｎＭＯＳ領域からｐＭＯＳ領域の範囲で自在に制御可能であることが確認された。その際のマイクロ波パワーは一つのマイクロ波放射機構あたり４００Ｗ、トータルで２８００Ｗであり、第１の例のＲＬＳＡ（登録商標）マイクロ波プラズマ処理装置でも十分可能なパワーである。
この際の窒化処理時間によるＨｆＯ２膜の酸化膜換算膜厚（ＥＯＴ）の変化を図２１に示す。この図に示すように、ＥＯＴの増減は少ないことが確認された。なお、３００ｓｅｃ以上ではＥＯＴが減少しており、３００ｓｅｃ以上になるとＨｆＯ２膜にＮが導入されたものと推測される。
＜他の適用＞
なお、本発明は上記実施形態に限定されることなく本発明の思想の範囲内で種々変形可能である。例えば、上記実施形態では、ＣＭＯＳトランジスタを製造する際に本発明を適用したが、本発明はこれに限らずＭＯＳトランジスタの閾値制御に適用可能である。
また、ゲート電極の積層構造は上記実施形態のものに限らず、必要に応じて必要な数の電極層を形成すればよい。
１０；半導体基板
１１；素子分離領域
１２；ゲート絶縁膜
１３；第１の電極層（ＴｉＮ膜）
１４；第２の電極層（ＴｉＡｌ膜）
１４ａ；酸化処理層（窒化処理層）
１５；レジスト層
１６；第３の電極層
１７；第４の電極層
２０；ｐＭＯＳ形成領域
３０；ｎＭＯＳ形成領域
１００；第１の例のマイクロ波プラズマ処理装置
２００；第２の例のマイクロ波プラズマ処理装置
Ｗ；半導体基板

Claims (10)

  1. 半導体基板の主面のＭＯＳトランジスタのチャンネル領域に、酸素を含有する高誘電率材料からなるゲート絶縁膜を形成し、前記ゲート絶縁膜の上に、ＴｉＮ膜またはＴａＮ膜からなる第１の電極層を形成し、前記第１の電極層の上に、仕事関数調整用金属としてＡｌまたはＴｉを含むＴｉＡｌ膜、Ａｌ膜およびＴｉ膜のいずれかからなる第２の電極層を形成し、その後、マイクロ波プラズマ処理装置による酸化処理または窒化処理により、前記第２の電極層へ選択的に酸素または窒素を添加して前記仕事関数調整用金属を不活性化し、前記ゲート絶縁膜からの酸素の引き抜きを抑制することにより前記ＭＯＳトランジスタの閾値制御を行うことを特徴とするトランジスタの閾値制御方法。
  2. 前記ゲート絶縁膜を構成する高誘電率材料はＨｆＯ２膜であり、前記第１の電極層はＴｉＮ膜からなり、前記第２の電極層はＴｉＡｌ膜からなることを特徴とする請求項１に記載のトランジスタの閾値制御方法。
  3. 前記マイクロ波プラズマ処理装置は、スロットを有する平面アンテナを有し、所定パワーのマイクロ波を前記平面アンテナの前記スロットおよび誘電体材料からなるマイクロ波透過板を透過させて半導体基板が配置された処理容器内に導入し、前記マイクロ波により生成されたマイクロ波プラズマにより前記半導体基板の前記第２の電極層を酸化処理または窒化処理することを特徴とする請求項１または請求項２に記載のトランジスタの閾値制御方法。
  4. 前記マイクロ波プラズマ処理装置は、マイクロ波が給電され、インピーダンス整合を行うチューナと、給電されたマイクロ波を放射するスロットを有する平面アンテナと、前記平面アンテナに隣接した誘電体材料からなるマイクロ波透過板とを有するマイクロ波放射機構を複数有し、所定パワーのマイクロ波を前記複数のマイクロ波放射機構の前記スロットおよび前記マイクロ波透過板を透過させて、半導体基板が配置された処理容器内に導入し、前記マイクロ波により生成されたマイクロ波プラズマにより前記半導体基板の前記第２の電極層を酸化処理または窒化処理することを特徴とする請求項１または請求項２に記載のトランジスタの閾値制御方法。
  5. 前記第２の電極層は厚さが３ｎｍ以下であり、前記マイクロ波プラズマ処理が酸化処理であることを特徴とする請求項４に記載のトランジスタの閾値制御方法。
  6. 主面に、第１導電型のチャンネルが形成される第１領域と、第２導電型のチャンネルが形成される第２領域を有する半導体基板を準備する工程と、
    前記第１領域および前記第２領域に、酸素を含有する高誘電率材料からなるゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、ＴｉＮ膜またはＴａＮ膜からなる第１の電極層を形成する工程と、
    前記第１の電極層の上に、仕事関数調整用金属としてＡｌまたはＴｉを含むＴｉＡｌ膜、Ａｌ膜およびＴｉ膜のいずれかからなる第２の電極層を形成する工程と、
    前記第２の電極層のうち、前記第１領域のみに、マイクロ波プラズマ処理装置による酸化処理または窒化処理を施して、前記第２の電極層へ選択的に酸素または窒素を添加して前記仕事関数調整用金属を不活性化し、前記ゲート絶縁膜からの酸素の引き抜きを抑制する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 前記ゲート絶縁膜を構成する高誘電率材料はＨｆＯ２膜であり、前記第１の電極層はＴｉＮ膜からなり、前記第２の電極層はＴｉＡｌ膜からなることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記マイクロ波プラズマ処理装置は、スロットを有する平面アンテナを有し、所定パワーのマイクロ波を前記平面アンテナの前記スロットおよび誘電体材料からなるマイクロ波透過板を透過させて半導体基板が配置された処理容器内に導入し、前記マイクロ波により生成されたマイクロ波プラズマにより前記半導体基板の前記第２の電極層を酸化処理または窒化処理することを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
  9. 前記マイクロ波プラズマ処理装置は、マイクロ波が給電され、インピーダンス整合を行うチューナと、給電されたマイクロ波を放射するスロットを有する平面アンテナと、前記平面アンテナに隣接した誘電体材料からなるマイクロ波透過板とを有するマイクロ波放射機構を複数有し、所定パワーのマイクロ波を前記複数のマイクロ波放射機構の前記スロットおよび前記マイクロ波透過板を透過させて、半導体基板が配置された処理容器内に導入し、前記マイクロ波により生成されたマイクロ波プラズマにより前記半導体基板の前記第２の電極層を酸化処理または窒化処理することを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
  10. 前記第２の電極層は厚さが３ｎｍ以下であり、前記マイクロ波プラズマ処理が酸化処理であることを特徴とする請求項９に記載の半導体装置の製造方法。
JP2016017680A 2016-02-02 2016-02-02 トランジスタの閾値制御方法および半導体装置の製造方法 Active JP6590716B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016017680A JP6590716B2 (ja) 2016-02-02 2016-02-02 トランジスタの閾値制御方法および半導体装置の製造方法
KR1020170014231A KR101923808B1 (ko) 2016-02-02 2017-02-01 트랜지스터의 임계치 제어 방법 및 반도체 장치의 제조 방법
US15/423,460 US10153169B2 (en) 2016-02-02 2017-02-02 Method of controlling threshold of transistor and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016017680A JP6590716B2 (ja) 2016-02-02 2016-02-02 トランジスタの閾値制御方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017139277A JP2017139277A (ja) 2017-08-10
JP6590716B2 true JP6590716B2 (ja) 2019-10-16

Family

ID=59387050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016017680A Active JP6590716B2 (ja) 2016-02-02 2016-02-02 トランジスタの閾値制御方法および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10153169B2 (ja)
JP (1) JP6590716B2 (ja)
KR (1) KR101923808B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008564B2 (en) * 2015-11-03 2018-06-26 Tokyo Electron Limited Method of corner rounding and trimming of nanowires by microwave plasma
JP6960813B2 (ja) * 2017-09-20 2021-11-05 東京エレクトロン株式会社 グラフェン構造体の形成方法および形成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278873A (ja) * 2005-03-30 2006-10-12 Seiko Epson Corp 半導体装置およびその製造方法
JP5396180B2 (ja) * 2009-07-27 2014-01-22 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
US20130149852A1 (en) * 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
WO2013111212A1 (ja) * 2012-01-24 2013-08-01 キヤノンアネルバ株式会社 電子部品の製造方法及び電極構造
JP5953057B2 (ja) * 2012-02-06 2016-07-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR101913765B1 (ko) * 2012-09-14 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6149634B2 (ja) * 2013-09-17 2017-06-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10153169B2 (en) 2018-12-11
JP2017139277A (ja) 2017-08-10
KR20170092114A (ko) 2017-08-10
KR101923808B1 (ko) 2018-11-29
US20170221716A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
JP6960813B2 (ja) グラフェン構造体の形成方法および形成装置
KR101020334B1 (ko) 마이크로파 플라즈마 처리 장치
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
WO2019187987A1 (ja) グラフェン構造体を形成する方法および装置
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
JP2007042951A (ja) プラズマ処理装置
US20190237326A1 (en) Selective film forming method and film forming apparatus
JP5096047B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波透過板
JP7422540B2 (ja) 成膜方法および成膜装置
KR101681061B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6590716B2 (ja) トランジスタの閾値制御方法および半導体装置の製造方法
JP6671166B2 (ja) 絶縁膜積層体の製造方法
JP2020147839A (ja) グラフェン構造体を形成する方法および装置
WO2011007745A1 (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
JP2003303775A (ja) プラズマ処理装置
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JP2013033979A (ja) マイクロ波プラズマ処理装置
JP2011029250A (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190917

R150 Certificate of patent or registration of utility model

Ref document number: 6590716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250