CN101128922B - 用于制作半导体器件的方法 - Google Patents

用于制作半导体器件的方法 Download PDF

Info

Publication number
CN101128922B
CN101128922B CN2005800474755A CN200580047475A CN101128922B CN 101128922 B CN101128922 B CN 101128922B CN 2005800474755 A CN2005800474755 A CN 2005800474755A CN 200580047475 A CN200580047475 A CN 200580047475A CN 101128922 B CN101128922 B CN 101128922B
Authority
CN
China
Prior art keywords
gate stack
gas
dopant
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800474755A
Other languages
English (en)
Other versions
CN101128922A (zh
Inventor
考利·瓦吉达
格特·莱乌辛克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101128922A publication Critical patent/CN101128922A/zh
Application granted granted Critical
Publication of CN101128922B publication Critical patent/CN101128922B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种用于在半导体器件的制作中处理栅叠层的方法包括：提供包含栅叠层的衬底，所述栅叠层具有形成在衬底上的介电层和形成在介电层上的含金属栅电极层；在等离子体中利用处理气体形成低能激发掺杂剂物质；以及将栅叠层暴露于激发掺杂剂物质以将掺杂剂结合到栅叠层中。该方法可以用于调节栅叠层的功函数。

Description

用于制作半导体器件的方法
技术领域
本发明涉及半导体处理，更具体而言涉及用于等离子体处理栅叠层以调节栅叠层的功函数的方法。栅叠层包含形成在衬底上的介电层和形成在介电层上的含金属栅电极层。
背景技术
在半导体工业中，微电子器件的最小特征尺寸正逼近深亚微米体系以满足更快的、更低功率的微处理器和数字电路的需求。为实现集成电路器件的进一步微型化，基于Si的微电子技术当前面临严重的材料挑战。包含SiO2栅极电介质和退化掺杂多晶Si栅电极的栅叠层(这种结构好几十年来都用于半导体工业)将被具有更高电容的栅叠层替代。
例如，高电容介电材料可以用于替代传统的SiO2栅极介电材料。这种被称为高k材料(其中“k”指材料的介电常数)的高电容介电材料的介电常数大于SiO2的介电常数(k～3.9)。另外，高k材料可以指被沉积在衬底上的介电材料(例如HfO2、ZrO2)而不是生长在衬底表面上(例如SiO2、SiOxNy)的介电材料。高k材料可以例如包括金属硅酸盐或氧化物(例如，Ta2O5(k～26)、TiO2(k～80)、ZrO2(k～25)、Al2O3(k～9)、HfSiO(k～5-25)和HfO2(k～25))。
除了栅极介电层外，栅电极层也代表了对于未来的微电子器件的小型化的一个主要挑战。含金属栅电极的引入以替代传统的掺杂多晶Si栅电极可以带来若干优点。这些优点包括消除了多晶Si栅极耗尽效应，降低了薄层电阻，对于先进高k介电材料更好的可靠性和可能更好的热稳定性。在一个示例中，从多晶Si转换到含金属栅电极可以实现栅叠层的有效厚度或电气厚度的2-3埃的改进。这一改进的发生很大程度上是因为在与其他材料的界面处多晶Si的耗尽问题被完全去除。
功函数(workfunction)、电阻率和与互补金属氧化物半导体(CMOS)技术的兼容性是新的栅电极材料的关键参数。材料的功函数是电子从材料的Fermi能级移入自由空间中所需的能量。对于含金属栅电极来说，材料选择标准之一是功函数是可调节的。正型沟道金属氧化物半导体(PMOS)和负型沟道金属氧化物半导体(NMOS)晶体管栅电极要求使用不同的栅极材料以实现可接受的阈值电压；前者的Fermi能级接近硅价带(E～4eV)，后者的Fermi能级接近导带(E～5.1eV)。表1示出了低、中和高功函数金属和含金属材料的功函数。
表1
  金属   功函数(eV)   金属   功函数(eV)
  Al   4.3   Ru   4.7
  Ti   4.33   Rh   4.98
  金属   功函数(eV)   金属   功函数(eV)
  V   4.3   Hf   3.9
  Cr   4.5   Ta   4.25
  Mn   4.1   W   4.55
  Fe   4.7   Re   4.96
  Co   5   Os   4.83
  Ni   5.15   Ir   5.27
  Nb   4.3   Au   5.1
  Mo   4.6   TaN/TaSiN   3.9～4.3
若干种金属栅电极已被研究作为多晶Si的替代物，包括Re、W、Mo、Ta、Ti、TaN、TiN和TaSiN。金属栅极必须具有合适的功函数以及与下层的薄栅极电介质(包括诸如HfO2、ZrO2和其硅酸盐之类的高k电介质)之间的对于栅极在先CMOS处理所需的热和化学稳定性。然而，中间能隙(midgap)功函数金属栅极存在一个严重的问题，即，金属栅极金属氧化物半导体场效应晶体管(MOSFET)的阈值电压大于多晶硅栅极晶体管的阈值电压。因此，掩埋式沟道技术是必需的，以减小金属栅极MOSFET的阈值电压，并且这导致包括阈值电压偏离、驱动电流等在内的器件特性的下降。阈值电压偏离在亚100nm体系中变为更加严重的问题，因为阈值偏离是实现低电压和低功率工作的障碍。
尽管金属栅电极层不需要被掺杂以实现导电性，但是没有一种金属能同时对NMOS和PMOS器件两者设置功函数，即拉动电子从电极表面到自由空间所需的能量。为了替代n+和p+多晶Si和维持小型化性能，有必要确定成对的金属或含金属材料，其功函数接近于Si的导带和价带边缘。中间能隙功函数金属和含金属材料(例如TiN和W)不适合于先进体SiCMOS器件，这是由于大的低电压工作阈值电压和严重下降的短沟道特性。对栅电极功函数的控制可以通过沉积复合含金属栅电极层来实现，其中该层的组分可以进行调整以获得期望的栅电极的功函数。
栅叠层中不同材料在层界面处的相互作用可能影响栅叠层的功函数和其他属性。所测得的栅叠层的功函数取决于本体和表面材料属性、晶向和与栅电极层交界的介电层的介电常数。在栅叠层中向上覆于介电层的金属栅电极层中高能注入掺杂剂离子(例如氮离子)已被研究用于降低功函数。然而，包括将金属层暴露于高能离子的离子注入方法可能对栅叠层造成损伤，例如引起介电层的充电损伤，这可能增大漏电流，影响介电层的可靠性。源于高能离子暴露的充电损伤并认为随着最小特征尺寸的变小和形成栅叠层的不同材料层的变薄而增加。因此，需要用于处理栅叠层的新方法，更具体而言，需要用于调节栅叠层的功函数的新方法。
发明内容
因此，本发明的目的是解决上述问题和/或与栅叠层的功函数的调节相关联的其他问题。
本发明的一方面是一种用于制造包含栅叠层的半导体器件的方法。栅叠层包含形成在衬底上的介电层和形成在介电层上的含金属栅电极层。该方法利用等离子体处理栅叠层以修饰并调节栅叠层的属性，包括栅叠层的功函数。
为此，该方法包括提供：包含栅叠层的衬底，所述栅叠层具有形成在衬底上的介电层和形成在介电层上的含金属栅电极层；在等离子体中由处理气体形成低能激发掺杂剂物质；以及将栅叠层暴露于激发掺杂剂物质以将掺杂剂结合到栅叠层中。
本发明的另一方面包括一种具有衬底和较小损伤的栅叠层的半导体器件。较小损伤的栅叠层包括形成在衬底上的介电层、形成在介电层上的含金属栅电极层和被结合在栅叠层中以提供所述栅叠层的预定功函数的掺杂剂。
本发明的又一方面包括一种用于处理半导体器件的栅叠层的系统。该系统包括不具有离子束源的等离子体处理室和被配置为提供包含栅叠层的衬底的衬底夹持器，所述栅叠层具有形成在衬底上的介电层和形成在介电层上的含金属栅电极层。等离子体源被配置为在等离子体中利用处理气体形成低能激发掺杂剂物质，并且偏置设备被配置为将掺杂剂物质结合到栅叠层中。
附图说明
在附图中：
图1A-1B示意性地示出了根据本发明实施例的包含含金属栅电极层和介电层的栅叠层的截面图；
图2A示意性地示出了根据本发明实施例的用于处理栅叠层的方法的截面图；
图2B-2D示意性地示出了根据本发明实施例处理的栅叠层的简化截面图；
图3是根据本发明实施例的用于处理栅叠层的流程图；
图4-8示出了根据本发明实施例的用于处理栅叠层的等离子体处理系统；以及
图9是根据本发明实施例的用于处理栅叠层的处理工具的简化框图。
具体实施方式
在下面的描述中，为了帮助对本发明的全面理解并且出于说明而非限制的目的，给出了具体细节，例如等离子体处理系统的特定几何形状以及各种组件的描述。然而，应当理解，在脱离这些具体细节的其他实施例中也可实施本发明。
现在参考附图，图1A示意性地示出了根据本发明实施例的包含含金属栅电极层117和高k介电层116的栅叠层100的截面图。栅叠层100包含具有源极区113和漏极区114的衬底112、衬底界面层115、形成在衬底界面层115上的高k介电层116以及形成在高k介电层116上的含金属栅电极层117。衬底112可以例如包含Si、Ge、Si/Ge或GaAs。另外，衬底112可以包含绝缘体上硅(SOI)材料。绝缘体可以例如是SiO2。Si衬底可以是n型或p型的，这取决于形成的器件类型。衬底(晶片)112可以是任何尺寸的，例如200mm衬底、300mm衬底或甚至更大的衬底。
衬底界面层115可以例如是氧化物层(例如SiO2)、氮化物层(例如SiNx)或氮氧化物层(例如SiOxNy)或其组合。包含Si衬底的集成电路通常采用SiO2和/或SiOxNy衬底界面层，这种衬底界面层可具有优异的电性能，包括高电子迁移率和低电子阱密度。包含形成在SiO2和/或SiOxNy衬底界面层上的高k介电层的栅叠层可以允许衬底界面层115具有仅仅大约5～10埃的厚度。
高k介电层116可以例如包含金属氧化物和其硅酸盐，包括Ta2O5、TiO2、ZrO2、Al2O3、Y2O3、HfSiOx、HfO2、ZrO2、ZrSiOx、TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx、或YsiOx或其中两者或更多者的组合。高k介电层116的厚度可以例如在约20埃和约200埃之间，并且可以约为40埃。含金属栅电极层117可以例如厚约100埃，并且可以包含金属和含金属材料，包括W、WN、Al、Mo、Ta、TaN、TaSiN、HfN、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re或Ru。
图1B示意性地示出了根据本发明另一个实施例的包含含金属栅电极层117和介电层118的栅叠层101的截面图。栅叠层101不像图1A中的栅叠层100那样包含高k层，并且介电层118可以像上述的衬底界面层115那样包含氧化物层、氮化物层或氮氧化物层。
栅叠层的实际(测量)功函数是栅电极层117的本体属性以及图1A中的层117、116、115和112之间的界面与图1B中的层117、118和112之间的界面的材料属性的函数。一种用于调整栅叠层(例如图1A和1B中所示的栅叠层)的功函数的已知方法包括修饰介电层116或118的表面(例如，向SiO2中结合氮以形成SiOxNy)，然后再向介电层116或118的经修饰表面上沉积栅电极层117。另一种用于调整功函数的已知方法包括对栅电极层117进行离子注入处理以向栅叠层中结合掺杂剂离子。离子注入方法通常采用离子能量在约1keV和约3,000keV之间的高能离子束。离子注入方法的缺点可以包括对栅叠层造成充电损伤、对调节栅叠层功函数的控制能力差以及器件工作期间功函数的稳定性差。这些缺点随着栅叠层中的各层变得更薄而变得越来越重要。
本发明人已经认识到，需要用于处理包含极薄层(包括含金属栅电极层和介电层)的栅叠层的新的处理方法。从而，本发明解决了与用于调节栅叠层功函数的已知处理方法相关联的上述问题或使这些问题最小化。根据本发明的实施例，图1A、1B中的栅叠层100、101的功函数可以通过如下操作加以修饰：将栅电极层117暴露于低能激发掺杂剂物质以将掺杂剂离子结合到栅叠层100和101的一层或多层中。该方法可以将掺杂剂结合到极薄层中以形成具有可调节的并且稳定的功函数的栅叠层，同时最小化或消除对器件的充电损伤。
图2A示意性地示出了根据本发明实施例的用于处理栅叠层的方法的截面图。栅叠层200包含形成在衬底202上的介电层204和形成在介电层204上的含金属栅电极层206。栅电极层206的厚度可以小于约500埃，或者小于约150埃。根据本发明的一个实施例，介电层204可以是高k介电层。栅叠层200还可以包含位于介电层204下的薄的衬底界面层(见图1A中的层115)(未示出)。根据本发明的实施例，栅电极层206被暴露于低能激发掺杂剂物质208以将掺杂剂结合到栅叠层200的一层或多层中。在等离子体中由处理气体形成的激发掺杂剂物质可以包括游离基、离子或其组合。
等离子体条件和暴露时间可以被选择成使得期望量的掺杂剂被结合到栅叠层200的至少一层中，从而调节栅叠层200的功函数并改善栅叠层200的热和电性能。等离子体条件参数可以包括激发掺杂剂物质的浓度、激发掺杂剂物质与衬底作用时的动能。后者可以例如通过偏置衬底来选择。根据本发明的实施例，激发掺杂剂物质的动能可以小于约1000eV。或者，动能可以小于约100eV。又或者，动能可以小于约2eV。此外，本发明的实施例可以包括退火步骤以在暴露于激发掺杂剂物质后对栅叠层退火。退火步骤的执行可以获得期望的掺杂剂深度分布特性(掺杂剂浓度与栅叠层中的深度的函数关系)、功函数以及栅叠层的材料和电性能。退火可以通过例如将栅叠层维持在约200℃和约1000℃之间的温度下，更优选地维持在约700℃和约1000℃之间的温度下或者更高温度来执行。
根据本发明的实施例，低能激发掺杂剂物质208可以由处理气体形成，处理气体包含含氮气体(例如N2、NH3)、含磷气体(例如PH3)、含砷气体(例如AsH3)、含碳气体(例如CH4)、含硅气体(例如SiH4、Si2H6)、含锗气体(例如GeH4)、或含硼气体(例如B2H6)或其中两者或更多者的组合。从而，结合在栅叠层200中的掺杂剂可以包括非金属元素N、C、Si、Ge、或B或其中两者或更多者的组合。根据本发明的另一个实施例，处理气体可以包含含金属气体，例如含锑气体(例如SbH3)、含钛气体(例如TiCl4)、含钽气体(例如TaCl5)、或含铝气体(例如Al2Cl6)或其中两者或更多者的组合。从而，结合在栅叠层200中的掺杂剂可以包括诸如Sb、Ti、Ta或Al之类的金属原子。这些掺杂剂中的某一些通常被分为p型(例如B和Al)或n型(例如N、P、As和Sb)。本发明并不限于上述非金属和金属元素，因为也可以使用其他元素而不脱离本发明的范围。
图2B-2D示意性地示出了根据本发明实施例处理的栅叠层的简化截面图。图2B-2D所示的栅叠层中的含金属栅电极层被暴露于低能激发掺杂剂物质以将掺杂剂210结合到栅叠层220、230和240中。图2B-2D的栅叠层220、230和240中的掺杂剂210的深度分布特性可以例如通过选择等离子体处理条件和退火条件来加以调整。
图2B示意性地示出了根据本发明实施例的栅叠层220的简化截面图。栅叠层220包含通过暴露于低能激发掺杂剂物质而结合在含金属栅电极层206中的掺杂剂210。如图所示，栅电极层206中的掺杂剂210的浓度在整个栅电极层206中可以是基本均匀的，或者掺杂剂210的浓度在整个栅电极层206中可以是非均匀的。
图2C示意性地示出了根据本发明另一个实施例的栅叠层230的简化截面图。图2C示出了栅电极层206中掺杂剂210的非均匀浓度的示例。在该示例中，掺杂剂210位于栅电极层206的子层212中，在栅电极层206和介电层204的界面附近。栅电极层206中掺杂剂210的非均匀浓度可以例如通过对衬底退火从而增强掺杂剂210到界面的扩散来实现。
在图2B和2C所示的示例性栅叠层中，掺杂剂210被结合在栅电极层206中，但不结合在介电层204中。在一个示例中，根据本发明的实施例，在在介电层204上沉积栅电极层206并将栅电极层暴露于激发掺杂剂物质之前，可以将介电层204暴露于氮物质，以减少或消除掺杂剂210在介电层204中的结合。
图2D示意性地示出了根据本发明另一个实施例的栅叠层240的简化截面图。在图2D中，掺杂剂210的浓度在整个栅电极层206和介电层204中是基本均匀的。
本领域技术人员将意识到，本发明并不限于图2B-2D中示意性地示出的掺杂剂深度分布特性，也可以预期其他的掺杂剂分布特性。例如，预期了在图2B-2D所示的整个一层或多层中表现出渐变的掺杂剂浓度的掺杂剂深度分布特性。
另外，图2B-2D的栅叠层当根据本发明产生时可以具有较小的损伤。这里所用的“较小的损伤”意味着相比于利用能量为1keV或更大的离子注入掺杂的栅叠层来说，受到较少的物理损伤，包括更少的悬挂键和陷入电荷。这种较小的损伤可由本领域技术人员通过视觉和/或电特性的检查来衡量。例如，视觉检查可以通过扫描电子显微镜(SEM)来实现，电特性检查可以通过测试器件的击穿电压、漏电流和电容电压属性来实现。
图3是根据本发明实施例的用于处理栅叠层的流程图。方法300包括在步骤310中，在等离子体处理系统中提供包含栅叠层的衬底，栅叠层具有形成在衬底上的介电层和形成在介电层上的含金属栅电极层。在步骤320中，在等离子体中由处理气体形成低能激发掺杂剂物质。等离子体可以例如在图4-8中所述的任何一种等离子体处理系统中形成。等离子体处理系统可以包含电容耦合等离子体源、电感耦合等离子体源、远程等离子体源、缝隙平面天线等离子体源、紫外辐射等离子体源、或包含磁场系统的等离子体源或其组合。
在步骤330中，栅电极层被暴露于激发掺杂剂物质以将掺杂剂结合到栅叠层中。暴露是在某一时间段内在预定的处理条件下执行的，该时间段导致期望量的掺杂剂被结合到栅叠层中。用于将期望量的掺杂剂结合到栅叠层中的工艺方案可以通过直接实验和/或实验设计(DOE)确定。在根据本发明实施例处理了栅叠层后，可以测量栅叠层的电性能(例如功函数)。另外，可以例如通过二次离子质谱(SIMS)测量栅叠层中掺杂剂和其他材料的深度分布特性。在这些测量后，如果需要的话可以调整工艺参数以实现期望的掺杂剂结合。本领域技术人员将很容易意识到，可调整的工艺参数包括等离子体条件(等离子体功率、处理压强和处理气体组分)、处理时间和衬底温度。
方法300还可以包含退火步骤，以在暴露于激发掺杂剂物质后对栅叠层退火。退火步骤的执行可以获得期望的栅叠层的材料和电性能、掺杂剂深度分布特性以及功函数。
本领域技术人员将意识到，图3的流程图中的每一步或每一阶段都可以包含一个或多个独立步骤和/或操作。因此，310、320、330中只记载了三步不应当被理解为将本发明的方法仅限于三步或三个阶段。而且，每个代表性步骤或阶段310、320、330不应当被理解为仅限于单个工艺。
图4是根据本发明实施例的用于处理栅叠层的包含缝隙平面天线(SPA)等离子体源的等离子体处理系统的简化框图。在等离子体处理系统400中产生的等离子体的特征在于低电子温度(小于约1.5eV)和高等离子体密度(＞1×1012/cm3)，其使得根据本发明能够对栅叠层进行无损处理(或损伤较小的处理)。等离子体处理系统400可以例如是来自Japan，Akasaka，Tokyo Electron Limited的TRIASTM SPA处理系统。等离子体处理系统400包含处理室450，在处理室450的上部中具有大于衬底458的开口部分451。提供了由石英或氮化铝制成的圆柱形介电顶板454以覆盖开口部分451。气体管线472位于顶板454下方的处理室450上部的侧壁中。在一个示例中，气体管线472的数目可以是16(在图4中只示出了两根)。或者，可以使用不同数目的气体馈送管线472。气体管线472可以呈圆周形布置在处理室450中，但是这不是本发明所必需的。处理气体可以一致并且均匀地从气体管线472提供到处理室450中的等离子体区域459内。
在等离子体处理系统450中，微波功率经由具有多个缝隙460A的平面天线构件460通过顶板454提供给处理室450。缝隙平面天线460可以由金属板(例如铜)制成。为了向缝隙平面天线460提供微波功率，波导463被布置在顶板454上，其中波导463连接到用于生成频率例如为2.45GHz的微波的微波功率源461。波导463包含下端连接到缝隙平面天线460的扁平圆形波导463A、连接到圆形波导463A的上表面一侧的圆形波导463B以及连接到圆形波导463B的上表面一侧的同轴波导转换器463C。此外，矩形波导463D连接到微波功率源461和同轴波导转换器463C的侧面。
在圆形波导463B内部，同轴提供了导电材料的轴向部分462，从而使轴向部分462的一端连接到缝隙平面天线460的上表面的中心部分(或接近中心的部分)，而轴向部分462的另一端连接到圆形波导463B的上表面，从而形成同轴结构。结果，圆形波导463B被构造为充当同轴波导。微波功率可以例如在约0.5W/cm2和约4W/cm2之间。或者，微波功率可以在约0.5W/cm2和约3W/cm2之间。
另外，在真空处理室450中，与顶板454相对的提供了衬底夹持器452，用于支撑并加热衬底458(例如晶片)。衬底夹持器452包含用于加热衬底458的加热器457，其中加热器457可以是电阻性加热器。或者，加热器457可以是灯加热器或任何其他类型的加热器。此外，处理室450包含连接到处理室450的底部和真空泵455的排气管线453。
仍然参考图4，控制器499包括微处理器、存储器和能够生成控制电压的数字I/O端口，该控制电压足以传输并激活等离子体处理系统400的输入以及监视来自等离子体处理系统400的输出。而且，控制器499耦合到处理室450、泵455、加热器457和微波功率源461并与之交换信息。存储在存储器中的程序被用于根据存储的工艺方案控制等离子体处理系统400的前述组件。处理系统控制器499的一个示例是基于UNIX的工作站。或者，控制器499可以实现为通用计算机、数字信号处理系统等等。
控制器499可以位于等离子体处理系统400本地，或者可以经由因特网或内联网位于等离子体处理系统400远处。从而，控制器499可以利用直接连接、内联网或因特网中的至少一种与等离子体处理系统400交换数据。控制器499可以耦合到客户位置(即，器件制作者等)处的内联网，或者耦合到供应商位置(即，设备制造商)处的内联网。此外，另一计算机(即，控制器、服务器等)可以经由直接连接、内联网或因特网中的至少一种访问控制器499以交换数据。
关于包含缝隙平面天线等离子体源的等离子体处理系统和使用该系统的方法的进一步细节在题为“METHOD FOR PRODUCING MATERIALOF ELECTRONIC DEVICE”的未决欧洲专利申请EP1361605A1中有所描述，该申请的全部内容通过引用结合于此。
图5是根据本发明另一个实施例的用于处理栅叠层的包含紫外(UV)辐射等离子体源和远程等离子体源的等离子体处理系统的简化框图。等离子体处理系统500包括处理室581，在处理室581内容纳有配备了加热器583的衬底夹持器582，加热器583可以是电阻性加热器。或者，加热器583可以是灯加热器或任何其他类型的加热器。此外，处理室581包含连接到处理室581的底部和真空泵587的排气管线586。衬底夹持器582可以被驱动机构(未示出)旋转。处理室581包含衬底585上方的处理空间586。处理室581的内表面包含由石英制成的内衬垫584以抑制要处理的衬底585的金属污染。
处理室581包含具有喷嘴589的气体管线588，喷嘴589与排气管线586相对，用于使处理气体流经衬底585上方。处理气体流经衬底585上方的处理空间586，并通过排气管线586从处理室581中抽空。
从喷嘴589提供的处理气体可以在由紫外辐射等离子体源591生成的等离子体中激活，等离子体源591经过石英窗口592发射光到喷嘴589和衬底585之间的处理空间586中。等离子体在处理空间586中形成低能激发掺杂剂物质，该物质沿衬底585的表面流动，从而将衬底585暴露于激发掺杂剂物质。
此外，处理室581包含与排气管线586相对的远程等离子体源593。处理气体可以由气体管线594提供到远程等离子体源593以形成低能激发掺杂剂物质。激发掺杂剂物质从远程等离子体源593沿衬底585的表面流动，从而将衬底暴露于激发掺杂剂物质。
根据本发明的实施例，衬底585可以被暴露于由紫外辐射等离子体源591、远程等离子体源593或这两者生成的激发掺杂剂物质。
仍然参考图5，控制器599包括微处理器、存储器和能够生成控制电压的数字I/O端口，该控制电压足以传输并激活等离子体处理系统500的输入以及监视来自等离子体处理系统500的输出。而且，控制器599耦合到处理室581、泵587、加热器583、远程等离子体源593和紫外辐射等离子体源591并与之交换信息。如同图4中的控制器499一样，控制器599可以实现为基于UNIX的工作站。或者，控制器599可以实现为通用计算机、数字信号处理系统等等。
关于包含紫外(UV)辐射等离子体源和远程等离子体源的等离子体处理系统的进一步细节在题为“NITRIDING METHOD FOR INSULATIONFILM，SEMICONDUTOR DEVICE AND PRODUCTION METHOD FORSEMICONDUCTOR DEVICE，SUBSTRATE TREATING DEVICE ANDSUBSTRATE TREATING METHOD”的未决欧洲专利申请EP1453083A1中有所描述，该申请的全部内容通过引用结合于此。
根据本发明的实施例，图5中的等离子体处理系统500可以采用包含含氮气体(例如N2、NH3)的处理气体，其气体流率在约每分钟2标准立方厘米(sccm)和约500sccm之间。或者，含氮气体流率可以在约4sccm和约200sccm之间。此外，处理气体可以包含诸如稀有气体(例如Ar、He、Kr等)之类的惰性气体，其气体流率在约200sccm和约5000sccm之间。向含氮气体添加Ar气已被发现增加了处理室581中激发氮物质的生存时间，从而能够增大衬底585的表面上方的氮游离基的浓度。或者，惰性气体流率可以在约500sccm和约2000sccm之间。又或者，惰性气体流率可以在约1000sccm和约2000sccm之间。另外，处理气体可以包含H2气体，其气体流率在约1sccm和约100sccm之间。或者，H2气体流率可以在约2sccm和约50sccm之间。又或者，H2气体流率可以在约5sccm和约30sccm之间。
处理条件还可以包括在约0℃和约1000℃之间的衬底温度。或者，衬底温度可以在约200℃和约700℃之间。处理室450和581中的压强可以例如被维持在约10mTorr和约3000mTorr之间。或者，该压强可以被维持在约20mTorr和约1000mTorr之间。又或者，该压强可以被维持在约50mTorr和约500mTorr之间。
根据本发明的实施例，图4和5的等离子体处理系统400或等离子体处理系统500分别可以用于形成图1A中所示的衬底界面层115。
图6示出了根据本发明实施例的等离子体处理系统。等离子体处理系统1被配置为适用于在处理室10的处理区域45中等离子体的生成。等离子体处理系统1还包括衬底夹持器20、用于将处理气体42引入到等离子体处理室10的气体喷射系统40和真空泵系统50，其中要处理的衬底25固定到衬底夹持器20上并且与衬底夹持器20形成电接触。气体喷射系统40允许对处理气体42从外部气体源到处理室10的传输进行独立控制。
可离子化的处理气体42经由气体喷射系统40被引入，并且处理压强被调整。处理气体的流率可以在约10sccm和约5000sccm之间，或者在约20sccm和约1000sccm之间，又或者在约50sccm和约500sccm之间。室压强可以例如在约1mTorr和约200mTorr之间，或者在约5mTorr和约100mTorr之间，又或者在约10mTorr和约50mTorr之间。控制器55可以用于控制真空泵系统50和气体喷射系统40。衬底25经由(机械)衬底转移系统通过缝隙阀(未示出)和室馈通通路(未示出)移入处理室10中，衬底25被位于衬底夹持器20内的衬底抬升钉(未示出)接收，并通过衬底夹持器20内的设备机械平移。一旦从衬底转移系统接收到衬底25，就将其降低到衬底夹持器20的上表面。
在替换实施例中，衬底25经由静电夹紧装置(未示出)固定到衬底夹持器20上。此外，衬底夹持器20还包括包含再循环冷却剂流的冷却系统，再循环冷却剂流从衬底夹持器20接收热量从将热传到热交换器系统(未示出)，或者在加热时传送来自热交换器系统的热。而且，气体可以被传输到衬底背面以提高衬底25和衬底夹持器20之间的气体间隙热导。这种系统用在需要对衬底进行温度控制以升高或降低温度时。例如，衬底的温度控制可用于温度超过稳定状态温度的情况下，该稳定状态温度是由于从等离子体传输到衬底25的热通量和通过传导到衬底夹持器20而从衬底25移去的热通量之间的平衡而实现的。在其他实施例中，诸如电阻性加热元件或热电加热器/冷却器之类的加热元件被包括在衬底夹持器20中。
图6的等离子体处理系统1包括包含上部板电极70的RF等离子体源，来自RF发生器72的RF功率经过阻抗匹配网络74耦合到上部板电极70。用于向上部板电极70施加RF功率的典型频率可以从10MHz到200MHz，并且可以是60MHz。施加到上部板电极70的RF功率可以在约500瓦(W)和约2200W之间。如上所述，图6的等离子体处理系统1还包括用于向衬底夹持器20施加RF功率以偏置衬底25的RF源。如上所述，该偏置可以用于控制激发掺杂剂物质在与衬底25作用时的动能。RF源包含RF发生器30和阻抗匹配网络32，阻抗匹配网络32通过使反射功率最小化来使得到处理区域45中的等离子体的RF功率的传送最大化。匹配网络拓扑(例如L型、π型、T型)和自动控制方法是本领域中已知的。用于向衬底夹持器20施加功率的典型频率范围从0.1MHz到30MHz，并且可以是2MHz。施加到衬底夹持器20的RF功率可以在约0W和约1000W之间。而且，控制器55耦合到RF发生器72和阻抗匹配网络74，以控制向上部板电极70施加RF功率的操作。在替换实施例中，RF功率可以以多个频率被施加到衬底夹持器20。
继续参考图6，处理气体42通过气体喷射系统40被引入到处理区域45。气体喷射系统40可以包括喷淋头，其中处理气体42被从气体传输系统(未示出)经过气体喷射空间(未示出)、一系列隔板(未示出)和多孔喷淋头气体喷射板提供到处理区域45。在一个实施例中，多孔喷淋头气体喷射板可以是上部板电极70。
真空泵系统50可以包括泵速能高达5000公升每秒(以及更大)的涡轮分子泵(TMP)和用于节流室压强的门阀。在用于干法等离子体刻蚀的传统等离子体处理设备中，采用1000到3000公升每秒的TMP。TMP可用于低压处理，一般小于50mTorr。对于高压处理(即，大于100mTorr)，使用机械增压泵和干法粗抽泵。
控制器55包括微处理器、存储器和能够生成控制电压的数字I/O端口，该控制电压足以传输并激活等离子体处理系统1的输入以及监视来自等离子体处理系统1的输出。而且，控制器55耦合到RF发生器30、阻抗匹配网络32、RF发生器72、阻抗匹配网络74、气体喷射系统40、等离子体监视系统57和真空泵系统50并与之交换信息。存储在存储器中的程序被用于根据存储的工艺方案控制等离子体处理系统1的前述组件。控制器55的一个示例是可以从Texas，Dallas，Texas Instruments得到的TMS320型数字信号处理器(DSP)。
等离子体监视系统57可以包括例如用于测量等离子体环境中的激发粒子的光发射谱(OES)系统和/或等离子体诊断系统(例如用于测量等离子体密度的langmuir探针)。等离子体监视系统57可以与控制器55一起使用以确定刻蚀工艺的状态并提供反馈以确保工艺的一致性。或者，等离子体监视系统57可以包括微波和/或RF诊断系统。
图7示出了根据本发明另一个实施例的等离子体处理系统。等离子体处理系统2包括包含机械或电旋转DC磁场系统60的RF等离子体源，以潜在增大等离子体密度和/或提高等离子体处理均匀性。而且，控制器55耦合到旋转磁场系统60以调控旋转速度和场强。
图8示出了根据本发明又一个实施例的等离子体处理系统。等离子体处理系统3包括包含电感线圈80的RF等离子体源，RF功率经由RF发生器82通过阻抗匹配网络84耦合到电感线圈80。RF功率从电感线圈80经过介电窗口(未示出)电感性地耦合到等离子体处理区域45。用于向电感线圈80施加RF功率的典型频率范围从0.1MHz到100MHz，并且可以是13.56MHz。施加到电感线圈的RF功率可以在约50W和约10000W之间。类似地，用于向卡盘电极施加功率的典型频率范围从0.1MHz到30MHz，并且可以是13.56MHz。施加到衬底夹持器的RF功率可以在约0W和约1000W之间。另外，有缝隙的Faraday屏蔽罩(未示出)可以用于减少电感线圈80和等离子体之间的电容性耦合。而且，控制器55耦合到RF发生器82和阻抗匹配网络84以控制向电感线圈80施加功率的操作。
另外，应当理解，图4-8中所示的等离子体处理系统仅用于示例性目的，因为特定硬件的许多变体可以用于实现在其中可以实施本发明的等离子体处理系统，并且这些变体对于本领域普通技术人员来说是很清楚的。
图9是根据本发明实施例的用于处理栅叠层的处理工具的简化框图。处理工具900包含衬底加载室910和920、处理系统930-960、用于在处理工具900内转移衬底的机械转移系统970和用于控制处理工具900的控制器980。在一个示例中，处理系统930可以用于清洗要处理的衬底，处理系统940可以用于在衬底上沉积介电层(例如高k层)，处理系统950可以用于在介电层上沉积含金属栅电极层，并且处理系统960可以是图4-8中所示的用于将栅电极层暴露于低能激发掺杂剂物质以将掺杂剂结合到栅叠层中的等离子体处理系统之一。处理工具900可以由控制器980控制。控制器980可以耦合到衬底加载室910和920、处理系统930-960和机械转移系统970并与之交换信息。
如上所述，图9中所示的多个处理系统可以用于执行制造栅叠层中的不同步骤，包括在衬底上沉积介电层，在介电层上沉积含金属层，以及将栅电极层暴露于低能激发掺杂剂物质以将掺杂剂结合到栅叠层中并调节栅叠层的功函数。前两步常常包括使用在气体暴露后难以从处理系统960中抽空的气相反应物。使用独立的处理系统960来将掺杂剂结合到栅叠层中能够在栅叠层的等离子体处理期间维持明确的并且可重复的工艺环境。
应当理解，在实施本发明时可以采用本发明的各种修改和变化。因此，应当理解，在所附权利要求的范围内，可以利用除了以上具体描述的以外的其他方式实施本发明。

Claims (25)

1.一种处理半导体器件的栅叠层的方法，包括：
提供包含栅叠层的衬底，所述栅叠层具有形成在所述衬底上的介电层和形成在所述介电层上的含金属栅电极层；
在等离子体中由处理气体形成低能激发掺杂剂物质；以及
将所述栅叠层暴露于所述激发掺杂剂物质，以将掺杂剂结合到所述栅叠层中。
2.如权利要求1所述的方法，其中所述低能激发掺杂剂物质包括游离基、离子或这两者。
3.如权利要求1所述的方法，其中所述形成低能激发掺杂剂物质包括通过电容耦合等离子体源、电感耦合等离子体源、远程等离子体源、缝隙平面天线等离子体源、紫外辐射等离子体源或其组合生成所述等离子体。
4.如权利要求1所述的方法，其中所述介电层包括SiO2、SiON、或高k层或其中两者或更多者的组合。
5.如权利要求4所述的方法，其中所述高k介电层包括Ta2O5、TiO2、ZrO2、Al2O3、Y2O3、HfSiOx、HfO2、ZrO2、ZrSiOx、TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx、或YSiOx或其中两者或更多者的组合。
6.如权利要求1所述的方法，其中所述含金属栅电极层包括W、WN、Al、Mo、Ta、TaN、TaSiN、HfN、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re或Ru。
7.如权利要求1所述的方法，还包括将所述掺杂剂结合到所述含金属栅电极层、所述介电层或这两者中。
8.如权利要求1所述的方法，其中所述形成低能激发掺杂剂物质包括提供处理气体，所述处理气体包括含氮气体、含磷气体、含砷气体、含碳气体、含硅气体、含锗气体、含硼气体、含锑气体、含钛气体、含钽气体、或含铝气体或其中两者或更多者的组合。
9.如权利要求1所述的方法，其中所述形成低能激发掺杂剂物质包括提供处理气体，所述处理气体包括NH3、N2、PH3、AsH3、SbH3、CH4、SiH4、Si2H6、B2H6、GeH4、TiCl4、TaCl5、或Al2Cl6或其中两者或更多者的组合。
10.如权利要求1所述的方法，其中所述掺杂剂包括N、P、As、Sb、C、Si、B、Ge、Ti、Ta、或Al或其中两者或更多者的组合。
11.如权利要求1所述的方法，其中所述掺杂剂包括p型掺杂剂或n型掺杂剂。
12.如权利要求1所述的方法，其中所述形成低能激发掺杂剂物质包括提供包括稀有气体的处理气体。
13.如权利要求1所述的方法，其中所述激发掺杂剂物质具有小于1000eV的动能。
14.如权利要求1所述的方法，其中所述激发掺杂剂物质具有小于100eV的动能。
15.如权利要求1所述的方法，其中所述激发掺杂剂物质具有小于2eV的动能。
16.如权利要求1所述的方法，其中所述暴露是通过将处理室压强维持在1mTorr和3,000mTorr之间来执行的。
17.如权利要求1所述的方法，其中所述暴露还包括将所述衬底维持在0℃和1000℃之间的温度下。
18.如权利要求1所述的方法，还包括：
在暴露于激发掺杂剂物质后对所述栅叠层退火，其中所述栅叠层在所述退火期间被维持在700℃和1000℃之间的温度下。
19.如权利要求1所述的方法，其中所述暴露还包括控制被结合到所述栅叠层的每一层中的掺杂剂的量，从而控制所述栅叠层的功函数。
20.如权利要求1所述的方法，其中所述栅叠层还包括位于所述介电层和所述衬底之间的表面界面层。
21.如权利要求1所述的方法，其中所述暴露是在等离子体处理系统中执行的，所述等离子体处理系统可操作地耦合到被配置用于在所述衬底上沉积所述介电层的第一处理系统和被配置用于在所述介电层上沉积所述含金属栅电极层的第二处理系统。
22.如权利要求1所述的方法，其中所述形成低能激发掺杂剂物质包括通过包含磁场系统的等离子体源生成所述等离子体。
23.一种半导体器件，包括：
衬底；和
栅叠层，所述栅叠层的物理损伤小于利用能量为1keV或更大的离子注入掺杂的栅叠层的物理损伤，并且包括：
形成在所述衬底上的介电层，
形成在所述介电层上的含金属栅电极层，以及
被结合在所述栅叠层中以提供所述栅叠层的预定功函数的掺杂剂。
24.如权利要求23所述的半导体器件，还包括插入在所述介电层和所述衬底之间的氧化物界面层。
25.一种用于处理半导体器件的栅叠层的系统，包括：
不具有离子束源的等离子体处理室；
被配置为提供包含栅叠层的衬底的衬底夹持器，所述栅叠层具有形成在所述衬底上的介电层和形成在所述介电层上的含金属栅电极层；
被配置为在等离子体中由处理气体形成低能激发掺杂剂物质的等离子体源；以及
被配置为将所述掺杂剂结合到所述栅叠层中的偏置设备。
CN2005800474755A 2005-01-31 2005-11-30 用于制作半导体器件的方法 Expired - Fee Related CN101128922B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/045,124 2005-01-31
US11/045,124 US7393761B2 (en) 2005-01-31 2005-01-31 Method for fabricating a semiconductor device
PCT/US2005/043293 WO2006083380A2 (en) 2005-01-31 2005-11-30 Method for fabricating a semiconductor device

Publications (2)

Publication Number Publication Date
CN101128922A CN101128922A (zh) 2008-02-20
CN101128922B true CN101128922B (zh) 2010-06-09

Family

ID=36757111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800474755A Expired - Fee Related CN101128922B (zh) 2005-01-31 2005-11-30 用于制作半导体器件的方法

Country Status (5)

Country Link
US (1) US7393761B2 (zh)
JP (1) JP5042038B2 (zh)
KR (1) KR101161468B1 (zh)
CN (1) CN101128922B (zh)
WO (1) WO2006083380A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831089B2 (en) 2013-08-01 2017-11-28 Institute of Microelectronics, Chinese Academy of Sciences Method for adjusting effective work function of metal gate

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088199A (ja) * 2005-09-22 2007-04-05 Canon Inc 処理装置
US7667247B2 (en) * 2007-03-30 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for passivating gate dielectric films
US7713757B2 (en) * 2008-03-14 2010-05-11 Applied Materials, Inc. Method for measuring dopant concentration during plasma ion implantation
US9711373B2 (en) * 2008-09-22 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a gate dielectric for high-k metal gate devices
US7807961B2 (en) * 2008-10-08 2010-10-05 Varian Semiconductor Equipment Associates, Inc. Techniques for ion implantation of molecular ions
US8664070B2 (en) * 2009-12-21 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature gate replacement process
US8836035B2 (en) * 2010-03-10 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing gate resistance
US8436318B2 (en) * 2010-04-05 2013-05-07 Varian Semiconductor Equipment Associates, Inc. Apparatus for controlling the temperature of an RF ion source window
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013534712A (ja) * 2010-06-23 2013-09-05 東京エレクトロン株式会社 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US8003503B1 (en) 2010-09-30 2011-08-23 Tokyo Electron Limited Method of integrating stress into a gate stack
US20130149852A1 (en) * 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
JP2013165254A (ja) * 2012-01-13 2013-08-22 Tokyo Electron Ltd プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
WO2013164940A1 (ja) * 2012-05-01 2013-11-07 東京エレクトロン株式会社 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
EP2885867A4 (en) 2012-08-16 2016-04-13 Bayer Ip Gmbh ELECTRICAL INTERCONNECTION TERMINALS FOR LAMINATED DIELECTRIC ELASTOMERIC TRANSDUCERS
EP2917945B1 (en) * 2012-11-06 2019-01-09 Parker-Hannifin Corporation Stacked electroactive transducer and fabrication method thereof
WO2015134398A1 (en) * 2014-03-02 2015-09-11 Tokyo Electron Limited METHOD OF ENHANCING HIGH-k FILM NUCLEATION RATE AND ELECTRICAL MOBILITY IN A SEMICONDUCTOR DEVICE BY MICROWAVE PLASMA TREATMENT
US20180138292A1 (en) * 2016-11-11 2018-05-17 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
US10431462B2 (en) * 2017-02-15 2019-10-01 Lam Research Corporation Plasma assisted doping on germanium
US10332747B1 (en) 2018-01-24 2019-06-25 Globalfoundries Inc. Selective titanium nitride deposition using oxides of lanthanum masks
JP2021048239A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体装置およびその製造方法
US11355325B2 (en) * 2020-05-28 2022-06-07 Applied Materials, Inc. Methods and systems for monitoring input power for process control in semiconductor process systems
US11854770B2 (en) * 2021-01-14 2023-12-26 Applied Materials, Inc. Plasma processing with independent temperature control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383880B1 (en) * 2000-10-05 2002-05-07 Advanced Micro Devices, Inc. NH3/N2-plasma treatment for reduced nickel silicide bridging
US20020100924A1 (en) * 2000-03-01 2002-08-01 Rhodes Howard E. Method of forming dram circuitry
CN1404150A (zh) * 2001-08-31 2003-03-19 株式会社东芝 半导体存储单元和半导体存储装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841203B2 (en) * 1997-12-24 2005-01-11 Tokyo Electron Limited Method of forming titanium film by CVD
TW445540B (en) * 2000-08-07 2001-07-11 Nano Architect Res Corp Bundle concentrating type multi-chamber plasma reacting system
JP4090225B2 (ja) * 2001-08-29 2008-05-28 東京エレクトロン株式会社 半導体装置の製造方法、及び、基板処理方法
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
EP1596427A4 (en) * 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
US7015534B2 (en) * 2003-10-14 2006-03-21 Texas Instruments Incorporated Encapsulated MOS transistor gate structures and methods for making the same
US6936518B2 (en) * 2004-01-21 2005-08-30 Intel Corporation Creating shallow junction transistors
US7514360B2 (en) * 2004-03-17 2009-04-07 Hong Yu Yu Thermal robust semiconductor device using HfN as metal gate electrode and the manufacturing process thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100924A1 (en) * 2000-03-01 2002-08-01 Rhodes Howard E. Method of forming dram circuitry
US6383880B1 (en) * 2000-10-05 2002-05-07 Advanced Micro Devices, Inc. NH3/N2-plasma treatment for reduced nickel silicide bridging
CN1404150A (zh) * 2001-08-31 2003-03-19 株式会社东芝 半导体存储单元和半导体存储装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-68666A 2003.03.07
JP特开平11-186197A 1999.07.09

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831089B2 (en) 2013-08-01 2017-11-28 Institute of Microelectronics, Chinese Academy of Sciences Method for adjusting effective work function of metal gate

Also Published As

Publication number Publication date
JP2008532262A (ja) 2008-08-14
CN101128922A (zh) 2008-02-20
JP5042038B2 (ja) 2012-10-03
KR101161468B1 (ko) 2012-07-02
US20060172474A1 (en) 2006-08-03
WO2006083380A2 (en) 2006-08-10
US7393761B2 (en) 2008-07-01
WO2006083380A3 (en) 2007-06-21
KR20070100719A (ko) 2007-10-11

Similar Documents

Publication Publication Date Title
CN101128922B (zh) 用于制作半导体器件的方法
KR102658746B1 (ko) 플라즈마 및/또는 열 처리를 사용하여 산화하프늄 기반 강유전체 재료의 성능을 개선하기 위한 방법들
JP4950888B2 (ja) プラズマ処理を用いて高誘電率層を有するゲート誘電体積層体を改善する方法
US6787451B2 (en) Semiconductor device and manufacturing method thereof
US8021987B2 (en) Method of modifying insulating film
CN101511969B (zh) 用于干法刻蚀含铪材料的方法和系统
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
US20130149852A1 (en) Method for forming a semiconductor device
US9224594B2 (en) Surface preparation with remote plasma
JP2008515223A (ja) 薄い一面の高誘電率誘電体層の形成方法
TWI423333B (zh) 利用低能量電漿系統製造高介電常數電晶體閘極之方法及設備
US7517812B2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
US7517818B2 (en) Method for forming a nitrided germanium-containing layer using plasma processing
TWI459471B (zh) 使用低能量電漿系統製造高介質常數電晶體閘極的方法與設備
TWI288955B (en) Method for fabricating a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20131130