TWI476832B - 蝕刻方法及裝置 - Google Patents

蝕刻方法及裝置 Download PDF

Info

Publication number
TWI476832B
TWI476832B TW101135133A TW101135133A TWI476832B TW I476832 B TWI476832 B TW I476832B TW 101135133 A TW101135133 A TW 101135133A TW 101135133 A TW101135133 A TW 101135133A TW I476832 B TWI476832 B TW I476832B
Authority
TW
Taiwan
Prior art keywords
gas
etching
tantalum nitride
nitride film
oxide film
Prior art date
Application number
TW101135133A
Other languages
English (en)
Other versions
TW201330089A (zh
Inventor
Takayuki Sekine
Masaru Sasaki
Naoki Matsumoto
Eiichirou Shipuku
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201330089A publication Critical patent/TW201330089A/zh
Application granted granted Critical
Publication of TWI476832B publication Critical patent/TWI476832B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

蝕刻方法及裝置
本發明係有關一種相對於氮化矽膜選擇性地蝕刻基板上的氧化矽膜之蝕刻方法及蝕刻裝置。
半導體積體電路，因元件的微細化而高性能化、高積體化。近年來元件的佈局規則有更進一步微細化之發展，但微細化的先驅即光微影技術已趨近於實用上的界限。
為了使圖案微細化，必須減少圖案寬度與圖案間間隔之和即間距。由曝光來縮窄圖案的寬度係相對較為可能。然而，以較短間距來形成較細圖案，係相對較為困難。在光微影技術中，如何以較短間距來形成較細圖案已成為問題。
以較短間距來形成較細圖案之技術，已開發出稱作雙重圖案成形之技術(參照例如專利文獻1)。雙重圖案成形，係在1間距間形成2個圖案之技術，係正如其名使圖案增為2倍之技術。
[習知技術文獻] [專利文獻]
專利文獻1：日本特開2008-193098號公報
不過，在雙重圖案成形技術中，必須要有對形成於氮化矽膜上的氧化矽進行蝕刻之步驟。在此情形，所要求的是提高氧化矽膜相對於氮化矽膜之選擇比，來抑制氮化矽膜中產生凹部之情形。
可是，Si-O的結合能為111eV，高於Si-N的結合能105 eV。因此，在氧化矽膜以及氮化矽膜兩者存在之狀態下，難以物理性地提高氧化矽膜相對於氮化矽膜之選擇比。這是因為若提高電漿的離子能量來蝕刻氧化矽膜，氮化矽膜亦必然會受到蝕刻。從而，不僅是提高電漿的離子能量等之物理性接近，利用氧化矽膜以及氮化矽膜的表面的反應性差異之化學性接近亦為必要。
因此本發明的目的在於提供一種可提高氧化矽膜相對於氮化矽膜之選擇比之新蝕刻方法及裝置。
為解決上述問題，本發明的一態樣，係一種相對於氮化矽膜選擇性地蝕刻在基板上形成的氧化矽膜之蝕刻方法；該蝕刻方法，係以CHF系氣體相對於電漿激發用氣體之流量比為1/15以上方式，將含有電漿激發用氣體以及CHF系氣體之處理氣體導入處理容器；並使該處理容器內產生電漿，藉以相對於該氮化矽膜選擇性地蝕刻在該處理容器內的基板上形成之該氧化矽膜。
本發明的另一態樣，係一種相對於氮化矽膜選擇性地蝕刻在基板上形成的氧化矽膜之蝕刻裝置；該蝕刻裝置，係以CHF系氣體相對於電漿激發用氣體之流量比為1/15以上方式，將含有電漿激發用氣體以及CHF系氣體之處理氣體導入處理容器；並使該處理容器內產生電漿，藉以相對於該氮化矽膜選擇性地蝕刻在該處理容器內的基板上形成之該氧化矽膜。
若令相對於電漿激發用氣體的CHF系氣體之流量比為1/15以上，則電漿中的碳量以及氟量增加。由於會影響蝕刻的氟量增加，因此可提高氧化矽膜的蝕刻率。另一方面，氮化矽膜的表面比起氧化矽膜的表面更加化學性地不穩定，因此在氮化矽膜的表面容易沉積碳系沉積物。因此，即使會影響蝕刻的氟量增加，氮化矽膜的蝕刻率亦不會如氧化矽膜的蝕刻率般增大。從而，可提高氧化矽膜相對於氮化矽膜之選擇比。
又，使用CHF系氣體作為蝕刻氣體，藉此可控制氧化矽膜以及氮化矽膜之蝕刻率。
1、1a‧‧‧氮化矽膜
1b‧‧‧頂面
2、2a‧‧‧多晶矽膜
2b‧‧‧頂面
3‧‧‧反射防止層
4a‧‧‧光阻圖案
5‧‧‧氧化矽膜
5a‧‧‧間隔物
6‧‧‧空間
7、8、9‧‧‧晶片
10‧‧‧處理容器
12‧‧‧載置台
14‧‧‧支持部
16‧‧‧壁部
18‧‧‧排氣通道
20‧‧‧檔板
22‧‧‧排氣口
24‧‧‧排氣閥
26‧‧‧排氣裝置
28‧‧‧門閥
30‧‧‧高頻電源
32‧‧‧匹配器
34‧‧‧電力供給棒
36‧‧‧靜電吸盤
36a‧‧‧電極
36b、36c‧‧‧絕緣膜
38‧‧‧對焦環
40‧‧‧直流電源
42‧‧‧開關
44‧‧‧冷卻媒體通道
46‧‧‧導管
50‧‧‧供給管
52‧‧‧介電窗
54‧‧‧槽孔天線板
54b、54c‧‧‧槽孔
55‧‧‧平面天線
56‧‧‧介電板
58‧‧‧微波傳送路線
60‧‧‧微波產生器
62‧‧‧波導路
64‧‧‧轉換器
66‧‧‧同軸管
68‧‧‧內側導體
70‧‧‧外側導體
72‧‧‧天線背面板
74‧‧‧流路
76、78‧‧‧管子
80‧‧‧氣體導入路
80a‧‧‧上端開口部
82‧‧‧處理氣體供給源
84‧‧‧第1氣體導入管
86‧‧‧氣體噴射口
88‧‧‧第1氣體導入部
90‧‧‧流量調整器
91‧‧‧氣體環
91a‧‧‧側面噴射口
92‧‧‧閘閥
94‧‧‧第2氣體導入部
100‧‧‧氣體供給管
102‧‧‧流量調整器
104‧‧‧閘閥
W‧‧‧晶圓(基板)
圖1(A)~(F)係適用本發明第一實施形態的蝕刻方法之雙重圖案成形之步驟圖。
圖2(C)~(D)係本發明第一實施形態的蝕刻方法之步驟圖。
圖3係顯示在不同CHF3 氣體流量下氧化矽膜的選擇比之實驗結果之圖。
圖4係顯示配置於晶圓上的氧化矽膜之晶片與氮化矽膜之晶片之平面圖。
圖5係顯示具有輻射狀槽孔天線的蝕刻裝置之概略剖面圖。
圖6係顯示輻射狀槽孔天線的槽孔圖案之一例之平面圖。
圖7係顯示自具有輻射狀槽孔天線的蝕刻裝置之介電窗的距離與電子溫度之關係之圖表。
以下，參照附加圖式，說明本發明的蝕刻方法之第一實施形態。在圖式中，對同一構成要素附上同一符號。
圖1(A)~(F)顯示適用本發明第一實施形態的蝕刻方法之雙重圖案成形之步驟圖。
如圖1(A)所示，在由矽等所構成的晶圓W上，依序疊層出氮化矽膜1、多晶矽膜2、以及反射防止層3(BARC)。氮化矽膜1以及多晶矽膜2，由例如化學氣相沉積(CVD)法所形成。於反射防止層3的表面塗佈有ArF光阻。遮罩圖案藉由曝光轉印在光阻層上。對經曝光的光阻層進行顯影處理。顯影後於反射防止層3的頂面形成光阻圖案4a。光阻圖案4a包含例如線/空間圖案。
以光阻圖案4a作為遮罩來蝕刻多晶矽膜2。如圖1(B)所示，多晶矽膜2a形成與光阻圖案4a相同之圖案。在此，多晶矽膜2a形成為線寬：線間的間隔=1：3。
如圖1(C)所示，在多晶矽膜2a上形成膜厚保形(膜厚為固定)之氧化矽膜5。氧化矽膜5由例如化學氣相沉積(CVD)法所形成。
氧化矽膜5，形成於多晶矽膜2a的頂面、多晶矽膜2a左右的側壁、以及多晶矽膜2a間的氮化矽膜1的頂面。形成於多晶矽膜2a的側壁之氧化矽膜5的厚度，與多晶矽膜2a的寬度一致。相鄰的多晶矽膜2a間的間隔為多晶矽膜2a的寬度之3倍，所以在形成於相鄰的多晶矽膜2a的側壁之氧化矽膜5之間，空出寬度與多晶矽膜2a的寬度相等之空間6。
如圖1(D)所示，為了在多晶矽膜2a的側壁形成由氧化矽膜5所構成的間隔物5a，便對在多晶矽膜2a的頂面以及多晶矽膜2a間的氮化矽膜1的頂面所形成之氧化矽膜5進行異向性蝕刻。本發明第一實施形態的蝕刻方法，適用於圖1(C)至圖1(D)的蝕刻步驟。本發明第一實施形態的蝕刻方法則於後詳述之。
如圖1(E)所示，僅將多晶矽膜2a蝕刻除去。如此，形成光阻圖案4a的倍數之間隔物5a。間隔物5a包含線/空間圖案。氮化矽膜1a，係藉著以間隔物5a作為遮罩來蝕刻氮化矽膜1之方式所形成。(圖1F)。
圖2(C)~(D)係顯示本發明第一實施形態的蝕刻方法之步驟圖(圖1(C)至圖1(D)的蝕刻方法之步驟圖)。在該蝕刻方法中，為了在多晶矽膜2a的側壁形成由氧化矽膜5所構成的間隔物5a，便對在多晶矽膜2a的頂面以及多晶矽膜2a間的氮化矽膜1的頂面所形成之氧化矽膜5進行異向性蝕刻。本發明第一實施形態的蝕刻方法，係在具有輻射狀槽孔天線的蝕刻裝置內進行。
將含有電漿激發氣體、CHF系氣體之處理氣體，導入具有輻射狀槽孔天線的蝕刻裝置之處理容器。而使處理容器內產生電漿，藉以相對於氮化矽膜1選擇性地蝕刻氧化矽膜5。
由具有輻射狀槽孔天線的蝕刻裝置所產生之電漿，係低電子溫度且高密度的擴散電漿，具有易於控制氣體的解離狀態之特徵。因此，可適度地使CHF系氣體解離，在氮化矽膜1的頂面沉積出主要含有碳與氟之所求保護膜，並進行蝕刻。
電漿激發用氣體，係使用非活性氣體，例如含有Ar、He、Ne、Kr以及Xe的至少一種之氣體。從成本面來看，宜使用Ar。
CHF系氣體，係使用選自CHF3 氣體、CH2 F2 氣體、以及CH3 F氣體的群組的至少一種之氣體。當CHF系氣體解離時，具有C-C結合或C-F結合之碳系沉積物沉積於晶圓W的表面。又，氟會影響蝕刻。若使用CHF3 氣體，則氟量增加，蝕刻的傾向增強。若使用CH3 F氣體，則氟量減少，比起蝕刻，沉積的傾向增強。氧化矽膜5的結合能相對較高，所以宜使用蝕刻的傾向較強之CHF3 氣體。另，若使用CF系氣體，例如CF4 ，則因解離而產生的氟量增加，蝕刻變得過多，因此難以控制蝕刻率。
CHF氣體相對於電漿激發用氣體之流量比，係設定為1/15以上。因此，如後所述，可令氧化矽膜5相對於氮化矽膜1之選擇比為1以上。
CHF系氣體中添加氧化性氣體，例如O2 氣體。O2 氣體，係用於保護在多晶矽膜2a的側壁所形成之間隔物5a。多晶矽膜2a的側壁的間隔物5a，最終係作為遮罩圖案來使用。使用來自O2 氣體的氧自由基等活性種使氧化矽膜5的表面氧化，藉以強化間隔物5a的蝕刻耐性。但是，若O2 氣體的量過多，則與沉積在氮化矽膜1的碳系沉積物產生反應，成為一氧化碳而被除去。因此，O2 氣體的流量係設定為CHF系氣體的流量之1/10以下。
表1以及表2，顯示本發明第一實施形態的蝕刻方法之處理條件。
表1以及表2中的RDC，係Radical Distribution Control(導入晶圓中心部分的氣體量)/(導入晶圓中心部分的氣體量+導入晶圓邊緣部分的氣體量)。
當多晶矽膜2a的頂面以及氮化矽膜1的頂面之氧化矽膜5之蝕刻結束，而多晶矽膜2a的頂面2b以及氮化矽膜1的頂面1b露出時，則停止蝕刻。若氧化矽膜5相對於氮化矽膜1的選擇比(氧化矽膜5的蝕刻率/氮化矽膜1的蝕刻率)為1以上，即使將氧化矽膜5過度蝕刻，亦可抑制在氮化矽膜1的頂面1b產生凹部之情形。又，若選擇比為1以上，即使晶圓W的中心部分比晶圓W的邊緣部分更快進行蝕刻，亦可減少於中心部分的氮化矽膜1的頂面1b所產生的凹部。另，凹部(氮化矽膜1的頂面1b受蝕刻因而產生的凹處)之容許值為4nm以下。
如圖1(E)所示，在氧化矽膜5的蝕刻之後，多晶矽膜2a由蝕刻所除去。從而，無須如氧化矽膜5相對於氮化矽膜1之選擇比，提升氧化矽膜5相對於多晶矽之選擇比。
圖3顯示改變相對於Ar氣體的CHF3 氣體之流量比時之實驗結果。CHF3 氣體之流量以外的條件，係使用表2的條件。圖3的橫軸係CHF3 氣體之流量。在橫軸中，令Ar氣體的流量以及O2 氣體的流量為固定，僅改變CHF3 氣體之流量。具體而言，將Ar氣體的流量設定為450sccm，將O2 氣體的流量設定為2sccm，僅將CHF3 氣體的流量從16sccm改變為60sccm。
圖3的縱軸，係氧化矽膜5相對於氮化矽膜1之選擇比。當算出選擇比時，定量地測量氧化矽膜以及氮化矽膜的蝕刻率。如圖4所示，將在晶圓W上形成有氧化矽膜的晶片7與形成有氮化矽膜的晶片8加以排列，同時蝕刻兩晶片7、8，測定兩晶片7、8的蝕刻率。如圖1(D)所示，當蝕刻氧化矽膜5而形成間隔物5a時，在晶圓W上有晶圓W的表面積約1/4倍的氮化矽膜1露出。為了重現蝕刻間隔物5a時的環境，在晶圓W上追加了形成有晶圓W的表面積約1/4倍的氮化矽膜之長方形的晶片9。
如圖3所示，CHF3 氣體之流量越增加，則氧化矽膜5相對於氮化矽膜1之選擇比越高。其理由如下。若CHF3 氣體之流量增加，則由電漿所解離的碳量與氟量增加。由於會影響蝕刻的氟量增加，因此氧化矽膜5的蝕刻 率提高。另一方面，氮化矽膜1的表面比起氧化矽膜的表面更加化學性地不穩定，因此在氮化矽膜1的表面容易沉積碳系沉積物。因此，即使會影響蝕刻的氟量增加，由於氮化矽膜1的表面受碳系沉積物保護，因此氮化矽膜1的蝕刻率不會如氧化矽膜5的蝕刻率般增大。從而，氧化矽膜5相對於氮化矽膜1之選擇比提高。
若CHF3 氣體之流量為30sccm以上(CHF3 氣體相對於Ar氣體之流量比為1/15以上)，則選擇比為1以上。若CHF3 氣體之流量為50sccm(CHF3 氣體相對於Ar氣體之流量比為1/9)，則選擇比為1.4。若CHF3 氣體之流量為60sccm(CHF3 氣體相對於Ar氣體之流量比為2/15)，則選擇比為極大值約1.8。若CHF3 氣體之流量超過60sccm(亦即，CHF3 氣體相對於Ar氣體之流量比超過2/15)，則選擇比低於1.8。吾人推測其原因在於：氧化矽膜5、氮化矽膜1皆因碳系沉積物而降低蝕刻率，且因自由基過剩而加速提升氮化矽膜1的蝕刻率。
若提高相對於Ar氣體的CHF3 氣體之流量比，則選擇比增高，但氧化矽膜5以及氮化矽膜1的蝕刻率均提升。若蝕刻率較大，則難以控制蝕刻量，因此必須更加縮短將氧化矽膜5過度蝕刻之時間等，減少了製程的裕度。因此，宜令CHF3 氣體之流量為90sccm以下(CHF3 氣體相對於Ar氣體之流量比為3/15以下)。
比較在Ar/CHF3 /02 的氣體流量設定為450/16/2(單位均為sccm)時，與設定為450/60/2時，氮化矽膜1中所產生的凹部之大小，發現藉著提升CHF3 的氣體流量，可將氮化矽膜1的凹部之大小減低至一半。這是因為碳系沉積物沉積在氮化矽膜1的表面，保護了氮化矽膜1。
另，從令Ar氣體的流量為450sccm、CHF3 氣體的流量為60sccm之狀態中，使CHF3 氣體相對於Ar氣體之流量比保持近乎固定，使Ar氣體的流量從450sccm降低至200sccm，使CHF3 氣體的流量從60sccm降低至30sccm。於是，結果為選擇比降低。從令Ar氣體的流量為450sccm、CHF3 氣體的流量為50sccm之狀態中，令流量為1/2時亦相同。吾人推測其原因在於：降低Ar氣體的流量，因而進行CHF3 氣體的解離，無法充分形成碳系沉積物的保護膜。從而，宜令Ar氣體的流量為200sccm以上。
其次，使用表2所示之蝕刻條件，將RF偏壓改變為100W、90W、80W、70W，檢驗了選擇比的偏壓相依性。若使RF偏壓降低至100W、90W、80W，則在氮化矽膜1中所產生的凹部亦逐漸變小。而若令RF偏壓為70W，則可將在氮化矽膜1中所產生的凹部近乎不存在。可是，若使RF偏壓降低至未達70W，則氧化矽膜5的蝕刻率會降低。為了確保氧化矽膜5的蝕刻率，宜令RF偏壓為70W以上。
上述蝕刻方法中，雖使用具有輻射狀槽孔天線的蝕刻裝置，但亦可使用可產生電漿的其他蝕刻裝置。具有輻射狀槽孔天線的蝕刻裝置之構成如下所述。
圖5顯示具有輻射狀槽孔天線的蝕刻裝置之概略剖面圖。具有輻射狀槽孔天線的蝕刻裝置，為了激發電漿而利用從槽孔天線放射出的微波。如此所產生的微波稱作表面波電漿。若利用表面波電漿，則可在進行蝕刻處理之區域中產生低電子溫度、高密度的電漿。具有輻射狀槽孔天線的蝕刻裝置之特徵，在於可在進行蝕刻處理之區域中產生低電子溫度、且高密度的電漿。如圖5、圖7所示，若透過處理容器10的上部的介電窗52導入微波，則在介電窗52正下方的區域激發出高密度的電漿。電漿激發區域的電漿係高密度且電子溫度亦相對較高，但電漿因擴散而從產生區域輸送至進行蝕刻處理之區域，因此電子溫度降低。電子密度亦同樣因擴散而衰減，但激發區域的電漿為高密度，因此在擴散區域中亦可充分維持高密度。從設於介電窗52的中央(晶圓中心部分)之氣體噴射口86中，對電子溫度相對較高的電漿激發區域供給蝕刻氣體。另一方面，從介電窗52的下方之氣體環91(晶圓邊緣部分)，對電子溫度相對較低的電漿激發區域供給蝕刻氣體。如此地構成，則可控制供給至各個區域的CHF系氣體之流量，因而可進行CHF系氣體的解離控制，可將保持C-C結合或C-F結合的沉積物有效地沉 積在基板W上。
具有輻射狀槽孔天線的蝕刻裝置，包含由鋁、不鏽鋼等所構成之筒狀的處理容器10。處理容器10接地。
首先，針對未直接貢獻於使具有輻射狀槽孔天線的蝕刻裝置的處理容器10中產生微波激發電漿之構成要素或構件，進行說明。
於處理容器10的底部之中央，設有載置基板W的載置台12。載置台12由從處理容器10的底部往上方延伸之圓筒狀的支持部14所固持。載置台12由例如氧化鋁或氮化鋁等絕緣材料所構成，形成為圓盤狀。載置台12內，設有施加高頻之下部電極。
在處理容器10的內側面，與包圍圓筒狀的支持部14並從處理容器10的底部往上方延伸之圓筒狀的壁部16之間，設有圓環形狀的排氣通道18。於排氣通道18的上部配置有圓環形狀的檔板20，於排氣通道18的下部設有排氣口22。為獲得對基座12上之基板W對稱分布的均一之氣體流動，於圓環形狀的排氣通道18設有沿周方向隔著相等角度間隔配置之多數的排氣口22。各排氣口22透過排氣閥24連接至排氣裝置26。排氣裝置26包含：令處理容器10內為真空以減壓至所求壓力之渦輪分子真空泵(TMP)等真空泵。門閥28，使從處置容器送出送入基板W之運送口予以開啟或關閉。
載置台12電性連接至高頻電源30，該高頻電源30透過匹配器32、電力供給棒34對載置台12施加RF電壓。高頻電源30，在既定的電力標準中，輸出例如13.56MHz相對較低頻率的高頻。此種低頻率，適用於調整引入在載置台12上的基板W之離子的能量。匹配器32，具有用以使自偏壓產生之阻隔電容器(blocking condenser)。
於載置台12的頂面，設有靜電吸盤36。靜電吸盤36，藉由靜電力將基板W固持在載置台12上。靜電吸盤36包含：由導體膜所形成的電極36a； 以及上下地包夾電極36a之一對絕緣膜36b、36c。直流電源40，透過開關42電性連接至電極36a。從直流電源40施加於靜電吸盤36的直流電壓，產生用以將基板W固持在靜電吸盤36上之庫侖力。於靜電吸盤36的外周，設有包圍基板W之對焦環38。
於載置台12的內部設有冷卻媒體通道44。冷卻媒體通道44往周方向延伸，形成為圓環形狀。既定溫度的冷卻媒體或冷卻液，以循環於導管46以及冷卻媒體通道44之方式從急冷器單元(未圖示)透過導管46供給至冷卻媒體通道44。藉著調整冷卻媒體之溫度，可調整靜電吸盤36上的基板W之溫度。再者，He氣體等熱傳導氣體，從氣體供給部(未圖示)透過供給管50供給至基板W與靜電吸盤36之間。
其次，針對有貢獻於使具有輻射狀槽孔天線的蝕刻裝置的處理容器10內產生微波電漿之構成要素或構件，進行說明。
平面天線55包含：圓盤狀的介電窗52，由石英、陶瓷、氧化鋁(Al2 O3 )、或氮化鋁(AlN)等介電體所構成；以及圓盤狀的槽孔天線板54。介電窗52，以密封處理容器10的內部之方式安裝於處理容器10，作為面對載置台12之處理容器10的頂棚部而發揮功能。槽孔天線板54配置於介電窗52的頂面之上，具有成同心圓狀分佈之多數的槽孔。槽孔天線板54，透過由石英、陶瓷、氧化鋁(Al2 O3 )、或氮化鋁(AlN)等介電體所構成之介電板56，電磁性地連結至微波傳送路線58。介電板56，將於其內部傳播之微波的波長縮短。
微波傳送路線58包含：波導路62、波導路/同軸管轉換器64、以及同軸管66；將從微波產生器60輸出的微波傳送至槽孔天線板54。波導路62，例如由矩形形狀的管子所形成，以TE模式將微波從微波產生器60傳送至轉換器64。
轉換器64，將波導路62連結至同軸管66，並將傳播於波導路62內的TE模式之微波，轉換為傳播於同軸管66內的TEM模式之微波。轉換器64， 朝下方形成尖銳的圓錐形狀，其上部結合於波導路62，其下部結合於同軸管66的內側導體68。
同軸管66，從轉換器64朝處理容器10的上部中央往垂直下方延伸，連接至槽孔天線板54。同軸管66，具有外側導體70以及內側導體68。外側導體70，其上端部結合於波導路62，往垂直下方延伸的下端部結合於介電板56。內側導體68，其上端部連接至轉換器64，其下端部往垂直下方延伸至抵達槽孔天線板54為止。微波係以TEM模式傳播於外側導體70與內側導體68之間。
從微波產生器60輸出的微波，傳送至含有波導路62、轉換器64、同軸管66之微波傳送路線58，通過介電板56之後，供給至槽孔天線板54。微波在介電板56往半徑方向擴散，透過槽孔天線板54的槽孔放射至處理容器10內。因此，激發了介電窗52的正下方的氣體，在處理容器10內產生電漿。
於介電板56的頂面設有天線背面板72。天線背面板72由例如鋁所構成。天線背面板72中，形成有連接至急冷器單元(未圖示)之流路74。既定溫度的冷卻媒體或冷卻液循環於流路74以及管子76、78內。天線背面板72作為將介電板56等中產生的熱加以吸收之冷卻護套而發揮功能，將熱傳導至外部。
在此實施形態中，氣體導入路80係以貫通同軸管66的內側導體68之方式設置。第1氣體導入管84，其一端連接至氣體導入路80的上端開口部80a，其另一端連接至處理氣體供給源82。於介電窗52的中央，形成朝處理容器10開口之氣體噴射口86。在具有上述構成之第1氣體導入部88中，來自處理氣體供給源82的處理氣體，流經第1氣體導入管84以及內側導體68內的氣體導入路80，從氣體噴射口86朝位於下方的載置台12進行噴射。處理氣體由排氣裝置26引入包圍載置台12之圓環狀的排氣通道18。在第1氣體導入管84的途中設有流量調整器90(MFC)，以及進行開關之閘 閥92。
在此實施形態中，除第1氣體導入部88之外，還設有用以對處理容器10供給處理氣體之第2氣體導入部94。第2氣體導入部94包含：配置於處理容器10內之氣體環91，以及連接至氣體環91的氣體供給管100。氣體環91形成為中空的環形狀，於其內周側的側面設有沿周方向隔著相等角度間隔配置之多數的側面噴射口91a。多數的側面噴射口91a在處理容器10的電漿區域內開口。氣體供給管100連接至氣體環91以及處理氣體供給源82。在氣體供給管100的途中設有流量調整器102(MFC)，以及進行開關之閘閥104。
在第2氣體導入部94中，來自處理氣體供給源82的處理氣體透過氣體供給管100導入氣體環91。充滿處理氣體的氣體環91之內部壓力在周方向變得均勻，處理氣體從多數的側面噴射口91a對處理容器10內的電漿區域均勻且水平方向地噴射。
圖6係顯示槽孔天線板54的槽孔圖案之一例。槽孔天線板54具有呈同心圓狀排列之多數的槽孔54b、54c。詳細來說，係長邊方向垂直的兩種類的槽孔呈同心圓狀交互排列。同心圓的半徑方向之間隔，係基於在槽孔天線板54往半徑方向傳播之微波的波長所決定。根據該槽孔圖案，將微波轉換為具有互相垂直的兩個極化波成分之平面波，而平面波從槽孔天線板54中放射出。如此構成的槽孔天線板54，有效地將微波從天線的全區域均勻地放射至處理容器10內，適合在天線的下方產生均勻而穩定的電漿。如此構成的槽孔天線板54，稱作輻射狀槽孔天線(Radial Line Slot Antenna)。
排氣裝置26、高頻電源30、直流電源40、開關42、微波產生器60、處理氣體供給源82、急冷器單元(未圖示)、熱傳導氣體供給部(未圖示)等之分別的作動，以及整體的作動，係由控制部(未圖示)所控制。控制部由例如微電腦等所構成。
又，在本實施形態中，雖說明了以300mm晶圓為對象之蝕刻，但並不拘限於此，例如氣體的流量或RF偏壓功率等各種參數，藉著使用基板W的面積或處理容器的容積等來加以換算而可適當變更之。
另，本發明，可考慮上述教示而進行各式各樣的修正、改變。針對具體的實施態樣，在不脫離本發明範圍之範圍內可加上各種變形、變更。例如，本發明的蝕刻方法，並不限於適用在雙重圖案成形，可廣泛適用於相對於氮化矽膜選擇性地蝕刻氧化矽膜。
1、1a‧‧‧氮化矽膜
2、2a‧‧‧多晶矽膜
3‧‧‧反射防止層
4a‧‧‧光阻圖案
5‧‧‧氧化矽膜
5a‧‧‧間隔物
6‧‧‧空間
W‧‧‧晶圓(基板)

Claims (6)

  1. 一種蝕刻方法，相對於氮化矽膜選擇性地蝕刻在基板上形成的氧化矽膜，該蝕刻方法，係將含有電漿激發用氣體以及CHF系氣體之處理氣體，以CHF系氣體相對於電漿激發用氣體之流量比為1/15以上，導入至處理容器；並於該處理容器內產生電漿，藉以相對於該氮化矽膜選擇性地蝕刻在該處理容器內的基板上形成之該氧化矽膜；且在形成於氮化矽膜上的圖案之側壁上，形成由氧化矽膜所構成的間隔物，其中該處理氣體更包含氧氣，且氧氣相對於CHF系氣體之流量比為1/10以下。
  2. 如申請專利範圍第1項之蝕刻方法，其中，該氧化矽膜相對於該氮化矽膜之蝕刻選擇比為1以上。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中，該電漿激發用氣體的流量為200sccm以上。
  4. 如申請專利範圍第1或2項之蝕刻方法，其中，用以將電漿的離子引入至基板之RF偏壓的功率為70W以上100W以下。
  5. 如申請專利範圍第1或2項之蝕刻方法，其中，該電漿係由微波所激發的電漿；該微波係使用輻射狀槽孔天線(RLSA，Radial Line Slot Antenna)所產生。
  6. 一種蝕刻裝置，相對於氮化矽膜選擇性地蝕刻在基板上形成的氧化矽膜，該蝕刻裝置，係將含有電漿激發用氣體以及CHF系氣體之處理氣體，以CHF系氣體相對於電漿激發用氣體之流量比為1/15以上，導入至處理容器；並於該處理容器內產生電漿，藉以相對於該氮化矽膜選擇性地蝕刻在該處理容器內的基板上形成之該氧化矽膜；且在形成於氮化矽膜上的圖案 之側壁上，形成由氧化矽膜所構成的間隔物，其中該處理氣體更包含氧氣，且氧氣相對於CHF系氣體之流量比為1/10以下。
TW101135133A 2011-09-28 2012-09-25 蝕刻方法及裝置 TWI476832B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011212450 2011-09-28

Publications (2)

Publication Number Publication Date
TW201330089A TW201330089A (zh) 2013-07-16
TWI476832B true TWI476832B (zh) 2015-03-11

Family

ID=47995497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135133A TWI476832B (zh) 2011-09-28 2012-09-25 蝕刻方法及裝置

Country Status (5)

Country Link
US (1) US9263283B2 (zh)
JP (1) JP6033785B2 (zh)
KR (1) KR101982366B1 (zh)
TW (1) TWI476832B (zh)
WO (1) WO2013047464A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
US9741566B2 (en) * 2015-03-30 2017-08-22 Applied Materials, Inc. Methods for manufacturing a spacer with desired profile in an advanced patterning process
CN109075075B (zh) * 2016-04-05 2023-06-06 Tes股份有限公司 硅氧化膜的选择性蚀刻方法
WO2017210141A1 (en) * 2016-05-29 2017-12-07 Tokyo Electron Limited Method of sidewall image transfer
JP7008918B2 (ja) 2016-05-29 2022-01-25 東京エレクトロン株式会社 選択的窒化シリコンエッチングの方法
WO2018057499A1 (en) * 2016-09-20 2018-03-29 Tokyo Electron Limited Spacer formation for self-aligned multi-patterning technique
US10957590B2 (en) 2018-11-16 2021-03-23 Applied Materials, Inc. Method for forming a layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW399267B (en) * 1997-11-04 2000-07-21 Taiwan Semiconductor Mfg Taped silicon dioxide etching method with high selectivity on silicon nitride
TW200941579A (en) * 2008-01-24 2009-10-01 Tokyo Electron Ltd Method for forming silicon oxide film, storage medium, and plasma processing apparatus
TW201131648A (en) * 2010-03-11 2011-09-16 Tokyo Electron Ltd Plasma etching method and plasma etching apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134906A (ja) * 1995-10-31 1997-05-20 Applied Materials Inc プラズマエッチング方法及び装置
US6183655B1 (en) * 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
JP2002299240A (ja) 2001-03-28 2002-10-11 Tadahiro Omi プラズマ処理装置
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
US7393788B2 (en) * 2006-02-10 2008-07-01 Cook Julie A Method and system for selectively etching a dielectric material relative to silicon
KR100843236B1 (ko) 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US8323521B2 (en) * 2009-08-12 2012-12-04 Tokyo Electron Limited Plasma generation controlled by gravity-induced gas-diffusion separation (GIGDS) techniques
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW399267B (en) * 1997-11-04 2000-07-21 Taiwan Semiconductor Mfg Taped silicon dioxide etching method with high selectivity on silicon nitride
TW200941579A (en) * 2008-01-24 2009-10-01 Tokyo Electron Ltd Method for forming silicon oxide film, storage medium, and plasma processing apparatus
TW201131648A (en) * 2010-03-11 2011-09-16 Tokyo Electron Ltd Plasma etching method and plasma etching apparatus

Also Published As

Publication number Publication date
KR20140068118A (ko) 2014-06-05
KR101982366B1 (ko) 2019-05-24
US9263283B2 (en) 2016-02-16
WO2013047464A1 (ja) 2013-04-04
TW201330089A (zh) 2013-07-16
US20140302684A1 (en) 2014-10-09
JPWO2013047464A1 (ja) 2015-03-26
JP6033785B2 (ja) 2016-11-30

Similar Documents

Publication Publication Date Title
TWI476832B (zh) 蝕刻方法及裝置
KR101430093B1 (ko) 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치
TWI453793B (zh) A pattern forming method and a method of manufacturing the semiconductor device
US7138767B2 (en) Surface wave plasma processing system and method of using
TWI515791B (zh) Plasma etching method and plasma etching device
US7396431B2 (en) Plasma processing system for treating a substrate
US7268084B2 (en) Method for treating a substrate
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
KR20130114607A (ko) 플라즈마 처리 장치 및 방법
JP2008515160A (ja) 表面波プラズマソースと、プラズマ空間との間の結合を改良するための方法とシステム
KR101333352B1 (ko) 에칭 방법 및 장치
US7972973B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20100093185A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US6972264B2 (en) Method and apparatus for etching Si
JP2003059918A (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
JP2001073150A (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
JP2023002466A (ja) プラズマ処理方法、プラズマ処理装置及びプラズマ処理システム
KR20220170374A (ko) 플라즈마 처리 방법, 플라즈마 처리 장치 및 플라즈마 처리 시스템
KR20120049399A (ko) 반도체 디바이스, 반도체 디바이스 제조 방법 및 반도체 디바이스 제조 장치