TW308717B - - Google Patents

Download PDF

Info

Publication number
TW308717B
TW308717B TW084102625A TW84102625A TW308717B TW 308717 B TW308717 B TW 308717B TW 084102625 A TW084102625 A TW 084102625A TW 84102625 A TW84102625 A TW 84102625A TW 308717 B TW308717 B TW 308717B
Authority
TW
Taiwan
Prior art keywords
insulating film
gas
film
species
etching
Prior art date
Application number
TW084102625A
Other languages
English (en)
Inventor
Ken Yoshioka
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW308717B publication Critical patent/TW308717B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

A7 B7 308717 五、發明説明（1 ) 本發明係關於半導體積體電路裝置之製造技術，尤關 於利用等離子體中之基或離子將半導體晶圖上之薄膜予以 乾式蝕刻之技術。 使用於L S I製造之代表性絕緣膜即氧化矽膜之加工 ，通常係採用利用等離子體過程之乾式蝕刻裝置（等離子 體蝕刻裝置）來進行。 使用代表性等離子體蝕刻裝置中之一種之有磁場微波 等離子體蝕刻裝置之蝕刻過程中，首先以排氣系統將由蝕 刻裝置之反應室（蝕刻室）與放電室所構成之眞空室抽成 眞空（大約10_6Torr)，然後，經由針型閥將反應 氣體導入眞空室中使其成爲一定之壓力（大約1 〇-5至 1 0 ' 1 T 〇 r r ) ° 蝕刻堆積於矽晶圓上之氧化矽膜之時，其反應氣體係 使用例如CF4，C2F6，C3F8，C4F8等碳氟化合物 系氣體，或與CHF3，CH2F2等含氫碳氟化合物系氣 體，或氫之混合氣體。這種碳氟化合物系氣體總稱爲碳氟 系氣體。 微波振盪器（亦即磁控管）所產生之1至1 0 GHZ (通常爲2. 4 5 GHZ)之微波從導波管中傳播而被導 入形成放電室之放電管內部。爲了使微波通過，放電管係 由絕緣物（通常爲石英或氧化鋁）製成。 在放電室與反應室之一部分由電磁鐵及永久磁鐵形成 磁場。在此狀態下將微波電場導入放電室後，由於磁場與 微波《場之相乘作用而產有磁場微波放電，而形成等離子 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 4 . -----^---^--------ir-------41- - * (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 經濟部中央標準局貝工消費合作社印製 A7 B7五、發明説明（2 ) 體。 此時，反應氣體在等離子體中解離，產生許多種基或 離子。反應氣體之離解係因反應氣體分子內之電子與等離 子體中之電子相撞，或吸收光線而被激起於反結合性軌道 而發生。該離解種被供給於氧化矽膜表面，各離解種對乾 式蝕刻之特性產生複雜影響而關連於氧化矽膜之蝕刻。 這種利用等離子體過程之乾式蝕刻技術在日本特開平 3 — 109728號中揭示。 在矽L S I或TFT (薄膜電晶體）等電子裝置中， 做爲被乾式蝕刻材料之氧化矽膜被堆稹於矽膜（矽基板， 矽外延膜，多結晶矽膜等），氮化矽膜，或其層叠膜上。 高度稹體化之電子裝置中，可在該氧化矽膜上利用乾 式蝕刻形成直徑0. 5 /zm以下，高平面形狀比（孔深度 /孔直徑）之接觸孔，而且可進行使基層之矽膜，氮化膜 或各層疊膜之蝕刻量成爲最小限度之髙精確度，高選擇比 之蝕刻技術。 爲了實現這種蝕刻，必須精密的進行反應氣體之離解 種之組成控制。然而，利用習知之等離子內電子之相撞所 產生之反應氣體分子之離解之蝕刻方式，非常不容易進行 這種控制》 其理由爲電子所產生之選擇激起只能在最低能置之反 結合性軌道上實現，其所必須之均句能量之電子不能在等 離子體內獲得。因此，必須在外部產生均勻能量之電子使 其射入，或導入均勻能量之光源於等離子體中。然而如此 本紙張尺度遑用中國國家標準（CNS ) Α4規格（210Χ297公釐）_ 5_ _ ---------------ir------.it- - 於 (請先閲讀背面之注意^項再填寫本頁) 經濟部中央標準局貝工消费合作社印装 308717 A7 ___ B7 五、發明説明（3 ) ，則蝕刻裝置之成本大幅度的昇高。 本發明之目的爲提供一種可實現髙選擇比，高精密度 之触刻之技術3 本發明之上述目的，其他目的，及新穎之特徵可由參 照圖式之說明成爲更明確。 本發明中揭示之發明中，代表性之概要如下。 (1 )本發明半導體積體電路裝置之製造方法係在以 乾式蝕刻法蝕刻半導體基板上之薄膜時，使在等離子體中 以準安定狀態激起之惰性氣體，與上述薄膜之乾式蝕刻時 所必須之反應氣體互相發生作用而選擇性的形成所需之離 解種。 (2 )本發明之半導體稹體電路裝置之製造方法係在 上述（1 )項之製造方法中，將等離子體乾式蝕刻裝置之 等離子體生成室與反應室分離，阻止等離子體中之電子被 導入反應室中，藉此降低因與電子相撞而產生之上述反應 氣體之離解。 (3 )本發明之半導體積體電路裝置之製造方法係在 以乾式蝕刻法蝕刻半導體基板上之氧化矽膜時’使在等離 子體中以準安定狀態激起之惰性氣體與碳氟化合物系氣體 互相發生作用而形成所需之離解種。 (4 )本發明之半導體稹體電路裝置之製造方法係在 上述（3 )項之製造方法中，使上述碳氟化合物氣體成爲 碳數量2或2以上之鏈狀高_氟化合物。 (5 )本發明之半導體稹體電路裝置之製造方法係在 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X 297公釐）_ 6 _ 1 訂 族 . * (請先閲讀背面之注意事項再填寫本頁) A7 經濟部中央樣準局員工消費合作杜印製 |---- B7 五 、發明説获 1(4 ) 1 上 述（ 3 ) 項之 製 造方 法 中 ，使 上 述 碳 氟 化 合 物 系 氣 體 成 1 爲 碳數 置 2 至6 之 範圍 內 之 鏈狀 碳 氟 化 合 物 0 1 ( 6 ) 本發 明 之半 導 體 積體 電 路 裝 置 之 製 造 方 法 係 在 1 I 上 述（ 3 ) 項之 製 造方 法 中 ，使 上 述 碳 氟 化 合 物 系 氣 體 成 請 先 閲 1 I 爲 碳數 量 3 或3 以 上之 環 狀 高碳 氟 化 合 物 〇 背 ιέ I 1 1 ( 7 ) 本發 明 之半 導 體稹•體 電 路 裝 置 之 製 造 方 法 係 在 之 注 1 I 意 I 上 述（ 3 ) 項之 製 造方 法 中 ，使 上 述 惰 性 氣 體 成 爲 從 Η e 事 項 1 I 再 I » N e A r » K r及 X e 所構 成 之 群 中 選 擇 之 一 種 或 2 填 馬 1 本 種 以上 之 稀 有氣 體 〇 頁 -— 1 1 ( 8 ) 本發 明 之半 導 體 積體 電 路 裝 置 之 製 造 方 法 係 在 1 | 上 述（ 3 ) 項之 製 造方 法 中 ，形 成 對 氮 化 矽 之 選 擇 比 高 之 .1 離 解種 〇 1 訂 ( 9 ) 本發 明 之半 導 體 稹體 電 路 裝 置 之 製 造 方 法 係 在 1 1 I 上 述（ 3 ) 項之 製 造方 法 中 ，將 上 述 情 性 氣 體 之 比 率 設 定 1 1 爲 合氣 體 流 量之 5 0 % 以 上 ，將 處 理 壓 力 設 定 爲 1 0 0 m 1 1 To r Γ 至1 T o r r 之 範圍 內 藤 ( 1 0 )本 發 明之 半 導 體積 體 電 路 裝 置 之 製 造 方 法 係 1 I 在 上述 ( 3 )項 之 製造 方 法 中， 將 上 述 惰 性 氣 體 之 比 率 設 1 | 定 爲全 氣 體 流童 之 8 0 % 以 上， 將 處 理 壓 力 設 定 爲 1 0 0 1 | m T 0 Γ r至 5 0 0 m To Γ r 之 範 圍 內 〇 1 1 I ( 1 1 )本 發 明之 半 導 體積 體 電 路 裝 置 之 製 造 方 法 係 1 1 在 上述 ( 3 )項 之 製造 方 法 中， 使 用 Ary m 機 材 料 做 爲 乾 式 蝕 1 1 刻 之罩 幕 0 1 1 ( 1 2 )本 發 明之 半 導 體積 體 電 路 裝 置 之 製 造 方 法 係 1 1 本紙浪尺度適用中國國家標準（CNS)A4規格U10X297公釐）一 7 - 308717 經濟部中央樣準局貝工消費合作社印製 A7 B7五、發明説明（5 ) 在以乾式蝕刻半導體基板上之氮化矽膜時，使在等離子體 中以準安定狀態下激起之惰性氣體與碳氟化合物系氣體互 相發生作用而選擇性的形成所需之離解種。 (1 3 )本發明之半導體積體電路裝置之製造方法係 在上述（12)項之製造方法中，使用從He ，Ar ， K r及X e所構成之群中選擇之一種或2種以上之稀有氣 體做爲上述惰性氣體，使用二鄰乙基苯酚電烷做爲碳氟系 氣體，藉此形成對矽之選擇比高之離解種。 (1 4 )本發明之半導體積體電路裝置之製造方法係 在上述（1 3 )項之製造方法中，將上述惰性氣體之比率 設定爲全氣體流量之8 0%以上，將處理壓力設定爲 l〇〇m Torr至500m Torr之範圔內。 (1 5 )本發明之半導髖稹體電路裝置之製造方法具 有如下述（a)至（d)之過程： (a )在半導體基板主面上形成L 0 C 0 S構造之場 絕緣膜後，在由上述場絕緣膜所包圔之活性領域中形成半 導體元件之過程； (b )在上述半導體基板全面推積第1絕緣膜後，在 上述第1絕緣膜上推積蝕刻比例與上述第1絕緣膜不同之 第2絕緣膜之過程： (c )使在等離子體中以準安定狀態激起之惰性氣體 與碳氟系氣體互相發生作用而選擇性的產生上述第2絕緣 膜對上述第1絕緣膜之選擇比成爲最大之離解種，以該離 解種蝕刻上述第2絕緣膜之過程； 8 一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部中央搮準局貝工消费合作杜印製 A7 B7五、發明説明（6 ) (d)使在等離子體中以準安定狀態激起之惰性氣體 與碳氟系氣體互相發生作用，藉此選擇性的生成上述第1 絕緣膜對上述半導體基板之選擇比成爲最大之離解種’以 該離解種蝕刻上述第1絕緣膜而形成連接於上述半導體元 件，而且一部分與上述場絕緣膜重叠之接觸孔之過程。 (16) 本發明之半導體積體電路裝置之製造方法係 在上述（1 5 )項之製造方法中，以形成於上述第2絕緣 膜上之無機材料做爲罩幕蝕刻上述第2絕緣膜。 (17) 本發明之半導體積體電路裝置之製造方法係 在上述（1 5 )項之製造方法中，將接觸孔之直徑設定爲 0. 或 0. 3em 以下。 (1 8 )本發明之半導體稹體電路裝置之製造方法係 在上述（1 6 )項之製造方法中，以與上述第1絕緣膜相 同之材料形成由上述無機材料形成之罩幕。 (1 9 )本發明之半導體積體電路裝置之製造方法具 有如下述（a)至（d)之過程： (a)在半導體基板之主面上形成MI SFET之過 程； (b )在上述半導體基板全面堆稹第1絕緣膜後，在 上述第1絕緣膜上堆積蝕刻比例與上述第1絕緣膜不同之 第2絕緣膜之過程： (c )使在等離子體中以準安定狀態激起之惰性氣體 與碳氟氣體互相發生作用，藉此選擇性的生成上述第2絕 緣膜對上述第1絕緣膜之選擇比成爲最大之離解種，以該 本紙張尺度適用中國國家#準（〇阳）戍4規格（210'/297公釐〉_〇 _ ~ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消费合作社印製 A7 B7 _ 五、發明説明（7 ) 離解種蝕刻上述第2絕緣膜之過程； (d )使在等離子體中以準安定狀態激起之惰性氣體 與碳氟系氣體互相產生作用，藉此選擇性的生成上述第1 絕緣膜對上述半導體基板之選擇比成爲最大之離解種，以 該離解種蝕刻上述第1絕緣膜形成連接於上述 MI SFET之閘極與鄰接於閘極之MI SFET之閘極 間之半導體基板，而且一部分與上述閘極重叠之接觸孔之 過程。 (2 0 )本發明之半導體積體電路裝置之製造方法係 在上述（1 9 )項之製造方法中，以形成於上述第2絕緣 膜上之無機材料做爲罩幕，蝕刻上述第2絕緣膜。 (2 1 )本發明之半導體稹體電路裝置之製造方法係 在上述（1 9 )項之製造方法中，將上述接觸孔之直徑設 定爲0. 25em或〇. 25μπι以下。 (22) 本發明之半導體積體電路裝置之製造方法 係在上述（2 0 )項之製造方法中，以與上述第1絕緣膜 相同之材料形成由上述無機材料所形成之罩幕。 惰性氣體係在由於與等離子體之互相作用而被禁止轉 變成基底狀態之準安定狀態下被激起。準安定狀態之自然 放出壽命（自然轉變至基底狀態之平均時間）爲一秒，故 反應室內可多置的存在準安定狀態之惰性氣體。準安定狀 態之惰性氣體因相撞而放出能量，轉變成基底狀態。被放 出之能量成爲均勻，可選擇性的激起反應氣體分子。 以下說明惰性氣體代表例之稀有氣體之作用。表1爲 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ297公釐）_ 1〇 _ (請先閲讀背面之注意事項再填寫本頁) 訂 A7 308717 B7 nil —** 五、發明説明（8 ) 稀有氣體（He ，Ne ’Ar ’Kr ’Xe)之準安定準 位能量（註1 )。 表1 稀有氣體之準安定準位能量 稀有氣體元素 準安定準位能量（eV) He 19.82 20.61 Ne 16.62 16.72 A r 11.55 11.72 Kr 9.92 10.56 Xe ____- 8. 32 9.45 (註1 ) J.S. Chang, R.M. Hobson,市川幸美，金田輝男 ，「電離氣體之原子•分子過程」P. 142 (東京電氣 大學出版局，1982)。 如表1所示，可利用任何稀有氣體之準安定狀態之種 類有限。因此，導入之碳氟化合物系氣體分子之反結合軌 道必須存在於和稀有氣體之準安定準位能成爲一致之位置 ，而且從其反結軌道離解之離解中必須適合於蝕刻。 此外，又必須明瞭使用於氧化矽膜之蝕刻之離解種之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ ^ _ ---------i------.玎------線 - -.. (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 A7 B7 經濟部中央橾準局員工消費合作社印製 五、發明説明（9 ) 特性之附著性，蝕刻性，及選擇性等。表2中表示靥於各 特性之離解種。 表2 離解種之特性與離解種之例 特性 離解種 附著性 cf2,c2f4,ch2,chf,cf,ch 蝕刻性 ch2,c2f4,cf3,f,chf2,cf,chf, CF2+,C2F4+,CF3+,F+,CHF2+, CF+)CHf 選擇性（對S i ) CF2)C2F4,chf2,cf,chf,cf2+, C2F4+,CHF2+,CF+,CHF+ 非選擇性 cf3)f,cf3+,f+ 非蝕刻性 ch2,hf,ch 垂直入射於基板 CF2+,C2F4+,CF3+,F+,CHF2+,CF+, CHF+,CH2+,CH+ 各向同性的入射 Cf2,C2F4，CF3，F,CHF2，CF，CHF, 於基板 ch2,ch (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐）__ 、-=* Α7 Β7 五、發明説明（10) 爲了提高選擇比，必須排除非選擇性離解種。又爲了 維持蝕刻之形狀精密度，必須使用兼有選擇性及附著性之 離解種。由表2所示特性可知選擇性之欄之離解種爲最佳 。蝕刻速率可藉由反應氣體之導入置，其混合比，功率等 通常之裝置控制形成β 從反結合性軌道之離解可根據分子軌道計算（註2) 得知。計算精密度可藉計算稀有氣體之準安定狀態與分子 之既知反應而評估。表3中表示單矽烷（S i Η4)之反 應測定結果（註3 )及計算結果。 ----------------.玎------遗 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作杜印製 13 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐）_ A7 B7 五、發明説明（u) 表3 SiH4之共鳴離解之計算結果 氣體 實測準 安定準 位能置 根據計算 之分子激 起能量 計算轉 變通路 離解種（與 實測成爲一致） He 21.2eV 21.2eV m SiHx + (單結合 Si * 軌道） A r 1 1 . 7eV 12.2eV 從8. 6 SiHx (非反結 轉變成 SiH* 合軌道） 8. 8eV Si* 之反結 合軌道 (請先閲讀背面之注意事項再填寫本頁) ,ιτ 經濟部中央揉準局貝工消费合作社印裝 (註 2.) K . Kobayash i, N. K u r i t a, H. Kumahora and Tago, Phys. Rev. B45, 11299 (1992); K.
Kobayash i, N. Kurita, H.Kumahora, and K. Tago, Phys. Rev. A 4 3, 5810 (199l);K. Tago, H.Kumahora, N. Sadaoka, and K. Kobayashi, Int. J. Supercomp. App 1 . 2,(1988) 58 ° (註 3)M.Tsuji, K. Kobayashi, S. Yamaguch i, and Y. Nishimura, Che. Phys. Lett. 158, 470(1989) 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X 297公釐）_ _ 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（12 ) 〇 由表3可知根據分子軌道計算，可在1 e V以內之精 確度預測分子之反結合性軌道之能量。 根據分子軌道計算，可知爲了產生表2之選擇性離解 種必須選擇之分子。根據表3所示之離解種，及產生該離 解種之分子之計算，可知中性離解所需之能量爲2 e V以 上，激起反結合性軌道所需之最小能量爲5至1 2 e V， 而離解種之離子化位能爲1 0至1 3 e V。 由此又可知離子離解所需之能量爲1 2 e V以上。因 此，可從H e ，N e選擇性的產生離子離解種及中性離解 種，而可從Ar ，Kr ，Xe選擇性的產生中性離解。 根據分子軌道計算算出從反結合性軌道之離解時，即 可得知各分子中是否有產生表2之選擇性離解種之反結合 性軌道之存在。表4中表示有這種反結合性軌道之存在， 而其激起能量接近稀有氣體之準安定準位能量之分子。所 產生之分子係在碳氟化合物系氣體中之C F4，C H F3, C 2 Η 4 * C^Fs。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）_ j 5 -----：— I：-I-----—IT:------啟. (請先閱讀背面之注意事項再填寫本頁) 308717 A7 B7 五、發明説明（I3 ) 經濟部中央標準局員工消費合作社印製 表4有產生選擇性離解種之反結合軌道之碳氟化合物計氣體分子 稀有氣體 選擇性 離臓 具有不產生非選擇性 離腫之反結合· 之肝 具有產生非選擇性離臓 之反結合軌道之肝 He cf2+ C2F4, CH2F2 C2F4+ C^Fe chf2+ CH2F2 cf2 C2F4 c2f4 C-iFs Ne cf2+ C2F4 UF8(從非反結合軌道轉變） C2F4+ CH2F2 CHFa chf2+ C2F4,CH2F2 cf2 C4F8(同上） C2F4 C4Fs(问上） CHF chf3 Ar CF2 C2F4,C4F8 chf3)cf4 chf2 chf3 CHF chf3 Kr cf2 ch2f2 cf4 c2f4 C4F8 chf2 CH2F2 CHFa CHF CH2F2 Xe cf2 CH2F<l CH2F2 C2F4 C4F8 (請先閱讀背面之注意事項再填寫本頁) ,-ιτ 级 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）_ 16 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（14) 使用與準安定狀態之稀有氣體之相互作用而形成之選 擇離開時，有少數等離子體中之電子所形成之離解之存在 。在實際蝕刻過程中’可能因離子之入射而彈出非選擇性 離解種之可能性。因此’有時爲了側壁保護而必須混合具 有附著性而蝕刻速度低之CHF或C F。此時’只要使用 從CH2F2之選擇離解即可。 若合併使用這種保護性之離解種時’即使使用非選擇 性離解種之產生量較小之C H F3之選擇離開仍可進行所 需之蝕刻。然而，因爲C H4之非選擇性離解種之產生量 多，故在組合時必須增多保護性氣體之量。 將不使用與準安定狀態之稀有氣體之相互作用所形成 之選擇離解之習用蝕刻法，或利用非選擇性離解種之產生 量多之選擇離解之蝕刻法與本發明之利用選擇離解之蝕刻 法組合，仍因混合比而可控制離解種之比率，故可產生良 好之結果。 若希望抑制等離子中之電子所形成之離解而進行利用 與準安定狀態之稀有氣體之相互作用所形成之選擇離解時 ，只要將稀有氣體等離子體室與導入氣體分子之離解反應 室在空間上予以分離即可。以格子分隔兩個室即可將正離 子與電氣上成爲中性之準安定狀態之稀有氣體導入離解反 應室內，故可進行選擇離解與離子捕助蝕刻。 以下參照圖式說明本發明之實施例。 (實施例1 ) 本紙張尺度適用中國國家橾準（CNS)A4规格（210X297公釐）_ 17 - (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局員i消費合作杜印製 A7 _ B7五、發明说明（l5 ) 第1圖爲本實施例中使用之微波等離子體蝕刻裝置 100之概略圖。圖中，101爲微波導波管，102a ，102b爲磁鐵，1〇3爲等離子體生成室，106爲 反應室。磁控管所產生之2. 4 5 GHZ之微波經過微波 導波管1 0 1被導入等離子體生成室》原料氣體G經過氣 體導入口104被導入等離子體生成室1〇3中。 將微波導入等離子體生成室1 0 3，利用設在等離子 體生成室103外側之磁石102a，l〇2b產生1K G a u s之磁場，藉此將原料氣體G在磁束密度爲8 7 5Ga u s之ECR位置由於電子回旋加速器共鳴而被等 離子體化。 此時，從原料氣體G產生之中性離解種及離子離解種 被輸送至反應室10 6之半導體基板（晶圚）1表面。支 持半導體基板1之晶圖支持台1 0 7連接於高頻電源 1 0 8，將高頻施加於半導體基板1而產生自我偏壓，控 制離子能量。 以下說明使用微波等離子體蝕刻裝置1 0 0之本實施 例之蝕刻過程。該過程係爲了在鄰接於做爲元件分離技術 廣泛的被利用之 L 0 C Ο S (Local Oxidation of Silicon)構造之場絕緣膜之矽基板上形成接觸而在絕緣 膜上形成連接孔之過程。 過去•爲了與基板形成接觸而形成之連接孔必須配置 成不會與場絕緣膜重疊。其理由爲將絕緣膜予以乾式蝕刻 而形成連接孔時，若因過度蝕刻而使基層之場絕緣膜被刻 本紙張尺度遥用中國國家搮準（€邶）八4規格（2丨0/297公釐）_18 _ (請先閱讀背面之注意事項再填寫本頁) *vs A7 B7 經濟部中央標準局貝工消费合作社印製 五 、發明説明 ( 16 ) 1 削 時 1 基 板 將 會 露 出 而 使 場 絕 緣 膜之元 件 分離 特 性 發 生 劣 1 化 0 I 然 而 9 在 不 容 許 連 接 孔 與 場 絕緣膜 有 重叠 之 配 置 設 計 /-—V 1 1 I 中 t 由 於 石 版 印 刷 技 術 過 程 之 光 罩對正 精 確度 之 限 制 > 非 請 先 閲 1 1 | 常 不 容 易 現 設 計 規 則 爲 0 3 仁m以 下 之L S I 〇 讀 背 1 I 因 此 > 本 發 明 中 1 首 先 如 第 2圖所 示 ，在 由 單 結 晶 矽 1 | * I 所 構 成 之 半 導 體 基 板 1 主 面 上 形 成L 0 C 0 S 構 造 之 場 絕 举 項 1 | 再 1 I 緣 膜 2 » 然 後 在 由 場 絕 緣 膜 2 包 圍之活 性 領域 內 > 利 用 常 填 寫 J 本 法 形 成 半 導 體 元 件 » 例 如 Μ I S F E T 0 頁 '—^ 1 I 上 述 Μ I S F E T 係 由 多 結 晶矽膜 所 構成 之 閘 極 3 » 1 I 氧 化 矽 膜 所 搶 稱 成 之 閘 極 絕 緣 膜 4 ，及形 成 於半 導 體 基 板 1 1 1 上 之 —· 對 半 導 體 領 域 ( 源 極 領 域 ，吸極 領 域） 5 6 所 構 訂 I 成 〇 閘 極 3 之 上 部 及 側 壁 由 氧 化 矽膜7 保 護。 ' 1 1 然 後 在 半 導 體 基 板 1 全 面 以C V D 法堆 積 膜 厚 1 1 5 0 0 至 2 0 0 0 A 左 右 之 氮 化 矽膜8 再於 其 上 以 1 1 C V D 法 堆 稹 膜 厚 5 0 0 0 至 1 0 0 0 0 A左 右 之 达 1 B P S G ( Bo r 〇 Phospho Si 1 i cate G 1 as S)膜 9 « 1 | 然 後 » 如 第 3 圖 所 示 > 於 上 述B P S G膜 9 上 形 成 光 1 I 阻 圖 型 1 0 9 該 光 阻 调 型 1 0 在 Μ I S F E T 之 一 方 之 半 1 1 | 導 體 領 域 5 上 方 具 有 開 孔 1 1 〇 該開孔 1 1被 配 置 成 其 一 1 1 端 重 叠 於 鄰 接 半 導 體 領 域 5 之 場 絕緣膜 2 之狀 態 〇 1 1 然 後 * 將 上 述 半 導 體 基 板 1 搬入微 波 等離 子 體 蝕 刻 裝 1 1 置 1 0 0 之 反 rrfag 應 室 1 0 6 內 9 以 光阻圖 型 10 做 爲 罩 幕 將 1 1 B P S G 膜 9 予 以 乾 式 蝕 刻 0 該 蝕刻係 以 B P S G 膜 1 6 1 1 本紙浪尺度適用中國國家標準（〇抑>八4規格（210';< 297公釐）__19 經濟部中央標準局負工消費合作社印袈 A7 _B7___ 五、發明説明（1了） 對基層氮化矽膜8之選擇比成爲最大之條件進行。亦即以 由表5所示碳氟化合物系反應氣體與惰性氣體之組合所構 成之混合氣體構成原料氣體G，將惰性氣體之比率設定爲 混合氣體全量之8 0%以上。將此時之處理壓力設定爲 100 至 500m Torr。 表5 蝕刻BPSG層，提高對S i3N4之選擇比之 條件 反應氣體（碳氟系氣體） 惰性氣體 C 4 F 8 He,Ar,Kr,Xe C 2 F 4 He,Ne,Ar 第4圓表示B P S G膜9之蝕刻進行至中途，而場絕 緣膜2上之氮化矽膜8露出於開孔11底部之狀態。 第5圖爲B P S G膜9之蝕刻終了時之狀態。本實施 例中，因爲以對氮化矽膜8之選擇比成爲最大之條件蝕刻 B P S G膜9，故氮化矽膜8成爲蝕刻之止動膜，即使進 行充分之過蝕刻，仍可防止場絕緣膜2被刻削。 第6圖表示以蝕刻法去除殘餘之氮化矽膜8，藉此完 成到達MI SFET之半導體領域5之連接孔1 2之狀態 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐）_ _ 一 訂 線 · ' - : (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局属工消费合作社印製 A7 __B7 五、發明説明（is) 〇 氮化矽膜8之蝕刻係使用微波等離子體蝕刻裝置 1 0 0以氮化矽膜8對基層之半導體基板1之選擇比成爲 最大之條件進行。亦即以由表6所示碳氟化合物系反應氣 體與惰性氣體之組合所構成之混合氣體構成原料氣體G， 將惰性氣體之比率設定爲混合氣體全量之8 0 %以上。此 時之處理壓力係設定爲1 00至500m To r r。 表6 蝕刻S i 3N4層以便提高對S i之選擇比之條件 反應氣體（碳氟化合物系氣體） 惰性氣體 CH2F2 He,Ar,Kr,Xe 如上所述，依照本實施例，不會刻削場絕緣膜2而可 形成一部分重叠於場絕緣膜2之連接孔1 2，故可實現設 計規則爲0. 3em左右之LSI 。 (實施例2 ) 第7圚爲本實施例中使用之等離子體蝕刻裝置2 0 0 之概略圖。該等離子體蝕刻裝置2 0 0之構造爲在石英製 圔筒2 0 1周圍設置天線2 0 2，在天線2 0 2上施加髙 頻而將電磁波導入圓筒2 0 1內。在真空室2 0 3外側設 本紙張尺度逋用中國國家標準（0阳）八4規格（210'乂 297公釐）_21_ (請先閱讀背面之注意事項再填寫本頁)
經濟部中央橾準局貝工消費合作杜印製 A7 B7 五、發明説明（l9 ) 置雙重線圈204，205 ’以便產生軸方向之磁場。從 氣體導入口 2 0 6導入之原料氣體G由該軸方向磁場及高 頻予以等離子體化，此時產生之中性離解種，離子種被輸 送至半導體基板1表面而進行蝕刻。 在上述實施例1中，蝕刻BPSG膜9時使用之罩幕 爲光阻圖型1 0 »然而，此時必須考慮光阻劑被蝕刻時產 生之生成物對選擇性產生之影響。亦即必須選擇由蝕刻而 產生之生成物不會產生非選擇性離解種之光阻材料或蝕刻 條件。 如第8圖所示，本實施例中在B P S G膜9上以 CVD法堆積膜厚5 0 0至2 0 0 0A左右之氮化矽膜 1 3 ，在該氮化矽膜1 3上形成光阻圖型1 0。該抗光圖 型1 0具有在MI SFET之一方之·半導體領域5上之開 孔1 1 ，而開孔1 1之一端重疊於鄰接半導體領域5之場 絕緣膜2。 然後，如第9圖所示，以光阻圖型1 0做爲罩幕，將 氮化矽膜13以一般之乾式蝕刻條件進行蝕刻。 然後’以灰化法去除光阻圖型1. 0後，以氮化矽膜 1 3做爲罩幕蝕刻BPSG膜9。蝕刻時，係以BPSG 膜9對氮化矽膜13(及氮化矽膜8)之選擇比成爲最大 之條件進行。亦即使用表7所示碳氟化合物系反應氣體與 惰性氣體之混合氣體，將惰性氣體之比率設定爲混合氣體 全量之8 0%以上，以處理壓力1 〇 〇至5 0 0m T 〇 r r進行蝕刻。 氏張尺度ii财酬家料（CNS ) A4«A ( 210X297公釐)~~ ~ -22 - ----------------.-IT------Λ . • * - (請先閱讀背面之注意事項再填寫本頁) 308717 A7 B7 五、發明説明（20 ) 表7 蝕刻BPSG層以便提高對S i3N4之選擇比之條 件 反應氣體 惰性氣體 F 8 He,Ar,Kr,Xe C2F4 He , Ne,Ar 經濟部中央標準局員工消费合作社印製 第1 0圖表示B P S G膜9之蝕刻進行至中途，場絕 緣膜2上之氮化矽膜8露出於開孔11底部時之狀態。 第1 1匾表示BPSG膜9之蝕刻終了時之狀態。因 爲B P S G膜9之蝕刻係在對氮化矽膜8之選擇比成爲最 大之條件下進行，故氮化矽膜8成爲蝕刻時之止動膜，即 使進行充分之過度蝕刻，仍可防止場絕緣膜2被刻削。 第1 2圖表示以蝕刻法去除殘餘之氮化矽膜8，1 3 ，藉此完成到達M I S F E T之半導體領域5之連接孔 1 2之狀態。 氮化矽膜8，1 3之蝕刻時係使用上述等離子體蝕刻 裝置2 0 0，而在氮化矽膜8，1 3對基層之半導體基板 1之選擇比成爲最大之條件下進行》亦即以由表8所示碳 氟化合物系反應氣體與惰性氣體之組合所構成之混合氣體 本紙張尺度逋用中國國家標隼（CNS ) A4*i格（2丨0X297公釐）~~ ---------/:------------^ , •. . (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員Μ消費合作杜印製 A7 B7___ 五、發明説明（2υ 構成原料氣體G，將惰性氣體之比率設定爲混合氣體全置 之8 0%以上。將此時之處理壓力設定爲1 0 0至 500m Torr之範圍內。 表8 蝕刻Si3F4層以便提高對Si之選擇比之條 件 如上所述，依照不使用光阻劑做爲蝕刻B P S G膜9 時之罩幕之本實施例，可排除因光阻劑被蝕刻而產生之生 成物對選擇性所產生之影響，故可更提高蝕刻之選擇性。 (實施例3 ) 第1 3圚爲本實施例所使用之微波等離子體蝕刻裝置 300之概略圖。圖中，310爲微波導波管，302爲 磁石，303爲等離子體生成物。磁控管所產生之2. 4 5 GHZ之微波通過微波導波管3 0 1被導入等離子體生 成室3 0 3內。 在上述等離子體生成室3 0 3中形成通過氣體導入口 3 0 4導入之惰性氣體之等離子體。在該等離子體中存在 ----------------IT------^- {請先閲讀背面之注意ί項再填寫本頁) 反應氣體 惰性氣體 C Η 2 F 2 He,Ar,Kr,Xe 本紙張尺度逋用中國國家標準（CNS ) Α4规格（2丨0Χ297公釐）_ 24 - 經濟部中央標準局貝工消费合作社印製 A7 ____B7_ 五、發明説明（22 ) 有電子，離子，及準安定原子。 在上述等離子體生成室3 0 3與反應室3 0 5之分界 處設有許多柵極3 0 6。將柵極3 0 6之電位交替的切換 成正負，即可將等離子體中之電子，離子中，只將離子導 入反應室3 0 5內。惰性氣體之準安定原子不受電場之影 響，故以各向同：性的擴散而被導入反應室3 0 5內。 反應氣體經由氣體導入口 3 0 7導入上述反應室 3 0 5中，而由於與上述惰性氣體之準安定原子之相互作 用，生成一定之離解種。該離解種與上述惰性氣體之離子 被輸送至半導體基板1表面而進行蝕刻。 以下說明使用上述微波等離子體蝕刻裝置3 0 0之蝕 刻過程。該過程係爲了在鄰接之2個Μ I S F E T之閘極 間之矽基板上形成接觸而在絕緣膜上形成連接孔之過程。 例如閘極間之空間被細微化成0 . 2 5 4 m左右，而 形成連接孔時使用之光罩之解像度爲0. 3#m時，不可 能在該閘極間形成連接孔。 因此，本實施例中，首先如第1 4圖所示的依照常法 在半導體基板1主面上形成場絕緣膜2，然後，在由該場 絕緣膜2包圍之活性領域內形成由閘極3，閘極絕緣膜4 ，1對半導體領域（源極領域，吸極領域）5，6所構成 之MI SFET。此時，鄰接之閘極3間之空隙爲 0 . 2 5 左右。閘極3之上部及側壁由氧化矽膜7保 護。 然後，以CVD法在半導體基板1全面堆稹膜厚 本紙張尺度逋用中國國家標準（CNS )八4规格（210X297公釐）_ 25 _ ---------i -------ir------Sf - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印裝 A7 _B7_ 五、發明説明（23 ) 5 0 0至2 Ο Ο 0A左右之氮化矽膜1 5，再於其上以 CVD法堆積膜厚5000至10，000A左右之 B P S G 膜 1 6。 然後，如第15圖所示，在BPSG膜16上形成光 阻圚型1 7。該光阻圖型1 7具有開口於MI SFET之 一方之半導體領域6上方之開孔1 8。該開孔1 8之直徑 爲大於閘極3間之空隙（0. 25#m左右）之 0. 3 。亦即該開孔1 8之一部分重叠於閘極3。 然後，將半導體基板1搬入微波等離子體蝕刻裝置 3 0 0之反應室3 0 5內，以光阻圖型1 7做爲罩幕將 BPSG膜16予以乾式蝕刻。該蝕刻係在BPSG膜 1 6對基層之氮化矽膜1 5之選擇比成爲最大之條件下進 行。 亦即以由上述表7所示碳氟化合物系反應氣體與惰性 氣體之組合所構成之混合氣體形成原料氣體G，將惰性氣 體之比率設定爲混合氣體全量之8 0 %以上。將此時之處 理壓力設定爲100至500m Torr» 第1 6圖表示BPSG膜1 6之蝕刻進行至中途，而 氮化矽膜1 5露出於開孔1 8底部時之狀態。 第17圖爲BPSG膜16之蝕刻終了時之狀態。本 賁施例中，因爲係以對氮化矽膜1 5之選擇比成爲最大之 條件蝕刻BPSG膜1 6，故氮化矽膜1 5成爲蝕刻之止 動膜，結果，即使進行充分之過度蝕刻，仍可防止保護閘 極3之氧化矽膜7被刻削。 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐）_ 26 — (請先閲讀背面之注意事項再填寫本頁) ，-° f. ! A7 B7 經濟部中央揉準局貝工消费合作社印製 五、發明説明（24 ) 第1 8圖爲以蝕刻法去除殘餘之氮化矽膜1 5 ，藉此 完成到達MISFET之半導體領域6之連接孔19時之 狀態。氮化矽膜1 5之蝕刻時係使用微波等離子體蝕刻裝 置3 0 0，以氮化矽膜1 5對基層之半導體基板1之選擇 比成爲最大之條件進行。亦即以由表8所示碳氟化合物系 反應氣體與惰性氣體之組合所構成之混合氣體形成原料氣 體G，將惰性氣體之比率設定爲混合氣體全量之8 0%以 上。將此時之處理壓設定爲1 00至500m To r r 之範圍內。 如上所述，依照本資施例，不會刻削保護閘極3之氧 化矽膜7而可形成重叠於閘極3之連接孔1 9。因此可實 現閘極3間之空隙爲0. 25//m左右之LSI。 (實施例4 ) 在上述實施例3中，使用光阻圖型1 7做爲蝕刻 B P S G膜1 6時之罩幕。然而，此時爲了防止光阻劑被 蝕刻時產生之生成物產生非選擇性離解種，必須選擇適當 之光阻材料或蝕刻條件。 因此，本實施例中，如第1 9園所示，以CVD法在 B P S G膜1 6上堆積膜厚5 0 0至2 0 0 0A左右之氮 化矽膜2 0，而在該氮化矽膜2 0上形成光阻圖型1 7 ° 然後，如第2 0圖所示，以光阻圖型1 7做爲罩幕以 —般之乾式蝕刻條件蝕刻氮化矽膜2 0。 然後，以灰化法去除光阻圖型1 7後，以氮化矽膜 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐）_ π _ ----------f- -------,玎^------線- {請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局貝工消費合作杜印製 五 、發明説明 ( 25 ) 1 2 0 /r.f. 做 爲 罩 幕 將 B P S G 膜 1 6 予 以 乾 式 蝕 刻 〇 該 蝕 刻 時 I 9 係 使 用 微 波 等 離 子 體 蝕 刻 裝 置 3 0 0 » 在 B P S G 膜 1 1 6 對 氮 化 矽 膜 2 0 ( 及 氮 化 矽 膜 1 5 ) 之 選 擇 比 成 爲 最 1 I 合 物 請 1 1 大 之 條 件 進 行 0 亦 即 使 用 上 述 表 7 所 示 之 碳 氟 化 系 反 先 閱 1 I 應 氣 體 與 惰 性 氣 體 之 混 合 氣 體 > 將 惰 性 氣 體 之 比 率 設 定 爲 讀 背 δ 1 1 I 混 合 氣 體 全 量 之 8 0 % 以 上 釁 而 以 處 理 壓 力 1 0 0 至 之 注 意 1 I 5 0 0 m T 0 r r 進 行 蝕 刻 〇 事 項 1 再 I 第 2 1 圖 表 示 B P S G 膜 1 6 之 蝕 刻 進 行 至 中 途 * 而 填 寫 1 t 本 | 氮 化 矽 膜 1 5 露 出 於 開 孔 1 8 底 部 之 狀 態 0 頁 '—✓ 1 1 第 2 2 圖 表 示 B P S G 膜 1 6 之 蝕 刻 終 了 時 之 狀 態 〇 1 1 因 爲 B P S G 膜 1 6 之 蝕 刻 係 在 對 氮 化 矽 膜 1 5 之 選 擇 比 成 爲 最 大 之 條 件 進 行 故 氣 化 矽 膜 1 5 成 爲 蝕 刻 之 止 動 膜 訂 |· 1 即 使 進 行 過 度 之 蝕 刻 仍 可 防 止 保 護 閘 極 3 之 氧 化 矽 膜 1 1 | 7 被 刻 削 0 1 1 第 2 3 圖 爲 以 蝕 刻 法 去 除 殘 蝕 之 氮 化 矽 膜 1 5 2 0 1 1 1 而 完 成 到 達 Μ I S F E T 之 半 導 體 領 域 6 之 連 接 孔 1 9 森 1 時 之 狀 態 0 氮 化 矽 膜 1 5 之 蝕 刻 時 係 使 用 微 波 等 離 子 體 1 1 蝕 刻 裝 置 3 0 0 而 以 氮 化 矽 膜 1 5 對 基 層 之 半 導 體 基 板 1 1 1 之 選 擇 比 成 爲 最 大 之 條 件 進 行 〇 亦 即 以 由 表 8 所 示 碳 氟 1 I 化 合 物 系 反 應 氣 體 與 惰 性 氣 體 之 組 合 所 構 成 之 混 合 氣 體 形 1 1 成 原 料 氣 體 G t 將 惰 性 氣 體 之 比 率 設 定 爲 混 合 氣 體 全 量 之 1 1 8 0 % 以 上 〇 將 此 時 之 處 理 壓 力 設 定 爲 1 0 0 至 5 0 0 m 1 1 丁 0 Γ Γ 之 範 圍 內 〇 1 1 如 此 * 依 照 不 使 用 光 阻 劑 做 爲 蝕 刻 B P S G 膜 1 6 時 1 1 本紙張尺度適用中國國家標準（CNS ) A4规格（2丨0X297公釐）_ μ A7 B7 五、發明説明（26) 之罩幕之本實施例，可排除光阻劑被蝕刻而產生之生成物 對選擇性產生之影響，故可更提高蝕刻之選擇性。 以上說明本發明之具體實施例，但本發明不受上述實 施例之限制，可在不超越其要旨之範圍內變更實施。 本發明中使用之反應氣體與惰性氣體不受實施例1至 4中所述之組合之限制，亦可爲如表9所示之組合。 I J πΐτ功* — (請先閱讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消费合作社印製 表9依照選擇性離籠之性質之惰性氣體與麵氣體種挪合之頒 稀有氣體 只產生選擇性離_ 產生選擇脸保護 性之離讎 產生選擇脸比 選擇性之離讎 He C2F4, C‘Fs J· CHsFa 少量 多量 Ne c2f4 CH2F2 C4F8, CHFa Ar C2F4,C^Fs CHFa CF4 Kr C4F8 ch2f2 chf3 CF<t Xe C4F8 CH2F2 本紙張尺度逋用中國國家橾準（CNS ) Α4规格（210 X 297公釐） 經濟部中央橾準局貝工消費合作社印製 3QQ717 A7 _B7 _ 五、發明説明（27 ) 假設表9所示之反應氣體與惰性氣體爲 A :只產生選擇離解種之惰性氣體與反應氣體種之組 合之集合； B :產生選擇性與保護性之離解種之惰性氣體與反應 氣體種之組合之集合； C :產生選擇性與少量非選擇性離解種之惰性氣體與 反應氣體種之組合之集合： D :產生選擇性與多量非選擇性離解種之惰性氣體與 反應氣體種之組合之集合： E :根據等離子體離解之反應氣體種之集合，
則本發明中使用之反應氣體與惰性氣體之組合中包含A之 要素及其組合，A與B之合併集合中包含A之要素之組合 ，A與B與C之合併集合中包含A之要素之組合，A與B 與D之合併集合中包含A之要素之要素之組合，A與B與 C與D之合併集合中包含A之要素之要素之組合，A與B 與C與D與E之合併集合中包含A之要素之要素之組合等 〇 本發明中，代表性之方法所產生之效果如下。 依照本發明，可精密的進行反應氣體之離解種之組成 控制，可實現高精密度，高選擇比之蝕刻，故可促進半導 體積體電路裝置之細微化，及髙度積體化。 圖式： 第1圓爲本發明之實施例1中所使用之微波等離子體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ _ ---------'------,訂------ ' (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消费合作杜印製 A7 _B7 五、發明説明（28) 蝕刻裝置之概略圖； 第2圖爲本發明之實施例1之半導體積體電路裝置之 製造方法之半導體基板之要部斷面圖； 第3圖爲本發明之實施例1之半導體稹體電路裝置之 製造方法之半導體基板之要部斷面圖； 第4圖爲本發明之一實施例1之半導體積體電路裝置 之製造方法之半導體基板之要部斷面圖； 第5圖爲本發明之實施例1之半導體積體電路裝置之 製造方法之半導體基板之要部斷面圖； 第6圖爲本發明之實施例1之半導體積體電路裝置之 製造方法之半導體基板之要部斷面圖； 第7圖爲本發明之實施例2中使用之等離子體蝕刻裝 置之概略圖； 第8圖爲本發明之實施例2之半導體積體電路裝置之 製造方法之半導體基板之要部斷面圖； 第9圖爲本發明之實施例2之半導體積體電路裝置之 製造方法之半導體基板之要部斷面圓； 第1 0圖爲本發明之實施例2之半導體積體電路裝置 之製造方法之半導體基板之要部斷面圖； 第1 1圚爲本發明之實施例2之半導體稹體電路裝置 之製造方法之半導體基板之要部斷面園； 第1 2圓爲本發明之實施例2之半導體積體電路裝置 之製造方法之半導體基板之要部斷面圖； 第1 3圖爲本發明之實施例3中使用之微波等離子體 本紙張尺度逋用中國國家標準（CNS > A4规格（210X297公釐）_ 31 _ ----------------ir------< - (請先閲讀背面之注意Ϋ項再填寫本頁) 308717 A7 B7 經濟部中央標準局貝工消费合作社印«. 五 、發明説明 ( 29 ) 1 蝕 刻 裝 置 之 概 略 圖 > 1 1 第 1 4 圖 爲 本 發 明 之 實 施 例 3 之 半 導 體 積 體 電 路 裝 置 I 之 製 造 方 法 之 半 導 體 基 板 之 要 部 斷 面 圖 t 1 I 第 1 5 圖 爲 本 發 明 之 實 施 例 3 之 半 導 Hdh *aCj ΒΞ 積 體 電 路 裝 置 請 先 閲 1 I 之 製 造 方 法 之 半 導 體 基 板 之 要 部 斷 面 圖 t 讀 背 面 1 1 1 第 1 6 圖 爲 本 發 明 之 實 施 例 3 之 半 導 體 積 體 電 路 裝 置 之 注 1 | 意 I 之 製 造 方 法 之 半 導 體 基 板 之 要 部 斷 面 圚 事 項 1 I 再 1 I 第 1 7 圖 爲 本 發 明 之 實 施 例 3 之 半 導 體 積 體 電 路 裝 置 填 寫 本 1 之 製 造 方 法 之 半 導 體 基 板 之 要 部 斷 面 圖 : 頁 1 1 第 1 8 圖 爲 本 發 明 之 實 施 例 3 之 半 導 體 稹 體 電 路 裝 置 1 1 之 製 造 方 法 之 半 導 體 基 板 之 要 部 斷 面 圖 .1 第 1 9 圖 爲 本 發 明 之 實 施 例 4 之 半 導 體 積 體 電 路 裝 置 1 訂 之 製 造 方 法 之 半 等 體 基 板 之 要 部 斷 面 1 〇:1 圖 ; 1 1 第 2 0 rwt 圔 爲 本 發 明 之 誉 施 例 4 之 半 導 體 積 體 fuZ. 電 路 裝 置 1 1 之 製 造 方 法 之 半 導 體 基 板 之 要 部 斷 面 圖 1 1 第 2 1 圖 爲 本 發 明 之 實 施 例 4 之 半 導 體 積 體 119. 電 路 裝 置 1 之 製 造 方 法 之 半 導 體 基 板 之 要 部 me BT 面 圖 ; 1 I 第 2 2 圖 爲 本 發 明 之 實 施 例 4 之 半 導 體 積 體 電 路 裝 置 1 I 之 製 造 方 法 之 半 導 體 基 板 之 要 部 斷 面 圖 1 1 第 2 3 rwi 圚 爲 本 發 明 之 實 施 例 4 之 半 導 體 檟 體 電 路 裝 置 1 1 之 製 造 方 法 之 半 導 體 基 板 之 要 部 斷 面 圖 0 1 1 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐>_

Claims (1)

  1. 六、申請專利範圍 附件1 : 第84102625號專利申請案 中文申請專利範園修正本 民國85年7月修正 1 .—種半導體積體電路裝置之製造方法，其特徴爲 :在以乾式蝕刻法蝕刻半導體基板之薄膜時，使在等離子 體中以準安定狀態激起之惰性氣體，及薄膜之乾式蝕刻時 需要之反應氣體互相作用而選擇性的形成之離解種。 2 .如申請專利範圍第1項之方法，其中將等離子體 乾式蝕刻裝置之等離子體生成室與反應室分離，阻止等離 子體中之電子被導入反應室內，藉此降低因與電子相撞而 解離之反應氣體之離解度。 3. —種半導體稹體電路裝置之製造方法，其特徵爲 :在以乾式蝕刻法蝕刻半導體基板上之氧化矽膜時，使在 等離子體中以準安定狀態激起之惰性氣體與碳氟化合物系 氣體互相作用而選擇性的形成所需之離解種。 經濟部中央標準局貝工消費合作社印袋 (請先閲讀背面之注意事項再填寫本頁) 4 .如申請專利範圍篇3項之方法，其中上述碳氟化 合物系氣體爲碳數量爲2或更多之鏈狀高碳氟化合物。 5.如申請專利範圍第3項之方法，其中上述碳氟化 合物系氣體爲碳數量2至6之範圍內之鏈狀高碳氟化合物 Ο · 6 .如申請專利範圍第3項之方法，其中上述碳氟化 合物系氣體爲碳數量3或更多之環狀高碳氟化合物。 7.如申請專利範圍第3 ，4 ，5或6項之方法，其 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 A8 δδ C8 D8 六、申請專利範圍 中上述惰性氣體係由He ，Ne ，Ar ，Kr或Xe所形 成之群中選擇之一種或2種以上之稀有氣體。 8. 如申請專利範圍第3，4 ，5 ，6或7項之方法 ，其中形成對氮化矽之選擇比高之離解種。 9. 如申請專利範圍第3，4 ，5，6 ，7或8項之 方法，其中將上述惰性氣體之比率設定爲全氣體流量之 5 0%以上，將處理壓力設定爲1 0 Om To r r至 ITorr之範圍內。 1 0 .如申請專利範圍第3，4 ，5，6 ，7或8項 之方法，其中將上述惰性氣體之比率設定爲全氣體流量之 80%以上，將處理壓力設定爲1 00m Torr至 500m Torr之範園內。 1 1 .如申請專利範圍第3 ，4 ，5 ，6 ，7 ，8 ， 9或1 0項之方法，其中使用無機材料做爲乾式蝕刻之罩 幕。 1 2 .—種半導體稹體電路裝置之製造方法，其特徵 爲：在以乾式蝕刻法蝕刻半導體基板上之氮化矽膜時，使 在等離子髏中以準安定狀態激起之惰性氣體與碳氟化合物 系氣體互相作用而選擇性的形成所需之離解種。 1 3.如申請專利範圍第1 2項之方法，其中上述惰 性氣體係使用從He，Ar，Kr或Xe所形成之群中選 擇之一種或2種以上之稀有氣髓，上述碳氟化合物系氣體 係使用二氟甲烷，藉此形成對矽之選擇比高之離解種。 14.如申請專利範圍第12或14項之方法，其中 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） ^^1 n nn ^^^1 HI ϋ— mf ^ n an n ^ J . '，不 、ve (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 經濟部中央標準局貝工消費合作社印策 -i-、 申請專利範丨 S 1 I 將 上 述 惰 性 氣 體 之 比 率 設 定 爲 全 氣 體 流 童 之 8 0 % 以 上 9 1 I 將 處 理 壓 力 設 定 爲 1 0 0 m T 0 r r 至 5 0 0 m 1 T 0 r r 之 範 園 0 —n 1 I 請 I 1 5 一 種 半 導 體 積 體 電 路 裝 置 之 製 造 方 法 ， 其 特 徴 先 閱 1 I 讀 1 I 爲 包 括 以 下 之 過 程 ( a ) 至 ( d ) > 背 面 1 1 ( a ) 在 半 導 體 基 板 主 面 上 形 成 L 0 C 0 S 構 造 之 場 意 1 事 1 絕 緣 膜 之 後 在 由 上 述 場 絕 緣 膜 包 圍 之 活 性 領 域 內 形 成 半 項 再 1 填 1 導 髏 元 件 之 過 程 » % 本 | ( b ) 在 上 述 半 導 體 基 板 全 面 甘 堆 積 第 1 絕 緣 膜 後 9 頁 1 1 I 在 上 述 第 1 絕 緣 膜 上 堆 稹 蝕 刻 速 率 與 上 述 第 1 絕 緣 膜 不 相 1 1 同 之 第 2 絕 緣 膜 之 過 程 1 ( C ) 使 在 等 離 子 體 中 以 準 安 定 狀 態 激 起 之 惰 性 氣 體 訂 與 碳 氟 化 合 物 系 氣 體 互 相 作 用 5 藉 此 選 擇 性 的 生 成 上 述 第 1 I 2 絕 緣 膜 收f 對 上 述 第 1 絕 緣 膜 之 選 擇 比 成 爲 所 需 數 値 之 離 解 1 I 種 以 該 離 解 種 蝕 刻 上 述 第 2 絕 緣 膜 之 過 程 * 及 1 1 ( d ) 使 在 等 離 子 體 中 以 準 安 定 狀 態 激 起 之 惰 性 氣 體 丨 .與 碳 氟 化 合 物 系 氣 體 互 相 作 用 ， 藉 此 選 擇 性 的 生 成 上 述 第 1 1 1 絕 緣 膜 對 上 述 半 導 體 基 板 之 選 擇 比 成 爲 所 需 數 値 之 離 解 1 1 種 9 以 該 離 解 種 蝕 刻 上 述 第 1 絕 緣 膜 而 形 成 連 接 於 上 述 半 I 導 體 元 件 ， 而 且 —- 部 分 重 叠 於 上 述 場 絕 緣 膜 之 接 觸 孔 之 過 I 程 Ο 1 1 | 1 6 如 丰 請 專 利 範 園 第 1 5 項 之 方 法 ， 其 中 以 形 成 1 1 1 於 上 述 第 2 絕 W 膜 上 之 m 機 材 料 做 爲 罩 -jf :τττ: 9 蝕 刻 上 述 第 2 1 1 絕 m 膜 0 1 1 本紙張尺度適用中國國家標準（CNS ) M说格（210X297公釐〉 經濟部中夾揲準局負工消费合作社印製 A8 B8 C8 D8 々、申請專利範圍 1 7.如申請專利範圍第1 5或1 6項之方法，其中 上述接觸孔之直徑爲0. 3#m或小於0. 3^m。 1 8.如申請專利範圍第1 5 ，1 6或1 7項之方法 ，其中以與上述第1絕緣膜相同之材料形成由上述無機材 料所形成之罩幕。 1 9 . 一種半導髏稹體電路裝置之製造方法，其特徵 爲包括如下（a)至（d)之過程， (a )在半導體基板主面上形成MI SFET之過程 » (b )在上述半導體基板全面上堆積第1絕緣膜後， 在上述第1絕緣膜上堆積蝕刻速率與上述第1絕緣膜不同 之第2絕緣膜之過程： (c )使在等離子體中以準安定狀態激起之惰性氣體 ，與碳氟化合物系氣體互相作用，藉此選擇性的生成上述 第2絕緣膜對上述第1絕緣膜之選擇比成爲所需數値之離 解種，以該離解種蝕刻上述第2絕緣膜之過程；及 (d )使在等離子體中以準安定狀態激起之惰性氣體 與碳氟化合物系氣體互相作用，藉此選擇性的生成上述第 1絕緣膜對上述半導體基板之選擇比成爲所需數値之離解 種，以該離解種蝕刻上述第1絕緣膜，藉此形成連接於上 述Μ I S F ET之閘極與其鄰接之Μ I S F Ε·Τ之閘極間 之半導體基板，而且一部分重叠於上述閘極之接觸孔之過 程。 2 0 .如申請專利範園第1 9項之方法，其中以形成 本紙張尺度逋用中國國家梯準（CNS ) A4規格（210X297公釐） ^^1 nn ^^^1 nn m· In HI HI IX . 私 In In ^^^1 (請先鬩讀背面之注意事項再填寫本頁) 經濟部中央揉準局負工消费合作社印製 A8 B8 C8 D8 七、申請專利範圍 於上述第2絕緣膜上之無機材料做爲罩幕蝕刻上述第2絕 緣膜。 21.如申請專利範圍第19項之方法，其中上述 MI SFET之閘極與其鄰接之MI SFET之閘極間之 空隙爲0. 2 5"m或0. 2 5#m以下。 2 2 .如申請專利範圍第1 9 ，2 0或2 1項之方法 ，其中以與上述第1絕緣膜相同之材料形成由上述無機材 料製成之軍幕。 2 3 . —種半導體積體電路裝置之製造方法，其特徵 爲包括： (a )在眞空氣相反應室內導入在其中一方之主面上 之幾乎全面上形成有氧化矽膜之被處理半導體晶圚之過程 (b )在上述眞空氣相反應室內，於至少主鏈之碳數 量爲2或2以上之環狀碳氟化合物系反應氣體與具有產生 特定之激起種或離解種之作用之添加惰氣體之存在下，以 等離子體乾式蝕刻法選擇性的去除上述被處理半導體晶園 之上述一方的主面上之上述氧化矽膜而進行圖型化之過程 0 2 4 .如申請專利範圍第2 3項之方法，其中上述等 離子體乾式蝕刻係在上述一方之主面上之上述_氧化矽膜上 未形成有主要由有機物所構成之薄膜之狀態下進行。 2 5.如申請專利範園第2 3項之方法，其中在上述 氧化矽膜下方形成有與其接觸而較其更薄之氮化矽膜。 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 1訂 經濟部中央標準局貝工消費合作社印褽 A8 B8 C8 D8 ^、申請專利範圍 2 6 .如申請專利範圍第2 4項之方法，其中在上述 氧化矽膜下方形成有與其接觸而較其更薄之氮化矽薄膜。 (請先閱讀背面之注意事項再填寫本頁) ’衣. - ，1T 本紙張尺度逋用中國國家標準（CNS ) Α4规格（210Χ297公釐）
TW084102625A 1994-06-13 1995-03-18 TW308717B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6130232A JPH07335612A (ja) 1994-06-13 1994-06-13 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
TW308717B true TW308717B (zh) 1997-06-21

Family

ID=15029273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084102625A TW308717B (zh) 1994-06-13 1995-03-18

Country Status (5)

Country Link
US (4) US5874013A (zh)
JP (1) JPH07335612A (zh)
KR (1) KR100384202B1 (zh)
CN (2) CN1143366C (zh)
TW (1) TW308717B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3623256B2 (ja) * 1993-06-30 2005-02-23 株式会社東芝 表面処理方法および表面処理装置
USRE39895E1 (en) * 1994-06-13 2007-10-23 Renesas Technology Corp. Semiconductor integrated circuit arrangement fabrication method
JPH1092792A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
US6376386B1 (en) 1997-02-25 2002-04-23 Fujitsu Limited Method of etching silicon nitride by a mixture of CH2 F2, CH3F or CHF3 and an inert gas
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
KR19990035454A (ko) * 1997-10-31 1999-05-15 윤종용 단일 챔버내에서 평면 광 도파로를 제작하는 방법
JP3910734B2 (ja) * 1997-12-03 2007-04-25 ジェームス・ダブリュー・ミッツェル 表面処理方法
KR100311487B1 (ko) * 1997-12-16 2001-11-15 김영환 산화막식각방법
US6242354B1 (en) * 1998-02-12 2001-06-05 National Semiconductor Corporation Semiconductor device with self aligned contacts having integrated silicide stringer removal and method thereof
US6403488B1 (en) * 1998-03-19 2002-06-11 Cypress Semiconductor Corp. Selective SAC etch process
US6074952A (en) * 1998-05-07 2000-06-13 Vanguard International Semiconductor Corporation Method for forming multi-level contacts
JP3956499B2 (ja) * 1998-09-07 2007-08-08 ソニー株式会社 半導体装置の製造方法
JP3764594B2 (ja) * 1998-10-12 2006-04-12 株式会社日立製作所 プラズマ処理方法
US6372634B1 (en) 1999-06-15 2002-04-16 Cypress Semiconductor Corp. Plasma etch chemistry and method of improving etch control
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3915365B2 (ja) * 2000-03-10 2007-05-16 コニカミノルタホールディングス株式会社 熱現像用ハロゲン化銀写真感光材料及びその製造方法
US6337285B1 (en) * 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
US6610614B2 (en) * 2001-06-20 2003-08-26 Texas Instruments Incorporated Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
JP2003068879A (ja) * 2001-08-27 2003-03-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
KR100474539B1 (ko) * 2002-07-15 2005-03-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
KR20070047624A (ko) * 2005-11-02 2007-05-07 주성엔지니어링(주) 박막 패턴 형성 방법
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
KR101926418B1 (ko) * 2012-05-16 2018-12-10 삼성전자주식회사 반도체 소자의 제조 방법
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
JP6929148B2 (ja) * 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920004171B1 (ko) * 1984-07-11 1992-05-30 가부시기가이샤 히다찌세이사꾸쇼 드라이에칭장치
US4966870A (en) * 1988-04-14 1990-10-30 International Business Machines Corporation Method for making borderless contacts
JP2949731B2 (ja) * 1989-09-25 1999-09-20 ソニー株式会社 半導体装置の製造方法
US5275972A (en) * 1990-02-19 1994-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
US5290383A (en) * 1991-03-24 1994-03-01 Tokyo Electron Limited Plasma-process system with improved end-point detecting scheme
JPH04342164A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体集積回路装置の形成方法
JPH04370934A (ja) * 1991-06-20 1992-12-24 Fujitsu Ltd 半導体装置の製造方法
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5324388A (en) * 1992-06-22 1994-06-28 Matsushita Electric Industrial Co., Ltd. Dry etching method and dry etching apparatus
JPH0689880A (ja) * 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
JP3109728B2 (ja) 1996-05-22 2000-11-20 東洋製罐株式会社 林檎の内部品質検査装置

Also Published As

Publication number Publication date
US5962347A (en) 1999-10-05
US6074958A (en) 2000-06-13
JPH07335612A (ja) 1995-12-22
KR960002600A (ko) 1996-01-26
CN1128899A (zh) 1996-08-14
CN1143366C (zh) 2004-03-24
US6309980B1 (en) 2001-10-30
US5874013A (en) 1999-02-23
KR100384202B1 (ko) 2003-08-14
CN1412824A (zh) 2003-04-23

Similar Documents

Publication Publication Date Title
TW308717B (zh)
US10249495B2 (en) Diamond like carbon layer formed by an electron beam plasma process
KR101044366B1 (ko) 기판을 처리하기 위한 플라즈마 방법 및 장치
JP5264834B2 (ja) エッチング方法及び装置、半導体装置の製造方法
JP6298814B2 (ja) プラズマを用いて物体を処理する装置
KR20140056068A (ko) 텅스텐 에칭의 방법
JPS6333566A (ja) イオン注入装置
KR20230113402A (ko) 고종횡비 탄소 층 에칭 동안 측벽 패시베이션 층을형성하는 비원자층 증착(ald) 방법
KR100270269B1 (ko) 마이크로파 플라즈마 처리장치 및 방법
WO2013047464A1 (ja) エッチング方法及び装置
TWI224817B (en) Etching method
JPH05102093A (ja) ペロブスカイト型酸化物膜のドライエツチング方法
JPS58204537A (ja) プラズマエツチング方法
KR20100016266A (ko) 건식 식각 장치와 건식 식각 방법
JP3865692B2 (ja) 半導体集積回路装置の製造方法
TW200523689A (en) A nitrous oxide stripping process for organosilicate glass
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
JP2003264227A (ja) トレンチ形成方法
JP4142492B2 (ja) プラズマ処理方法
KR20220025891A (ko) 선택적 패시베이션을 위해 타깃 증착 (targeted deposition) 을 사용하여 피처들을 에칭하기 위한 방법
JP2002057122A (ja) 半導体集積回路装置の製造方法
USRE39895E1 (en) Semiconductor integrated circuit arrangement fabrication method
JP2015050433A (ja) プラズマ処理方法
JP2010267670A (ja) プラズマ処理方法
JPH0892768A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent