CN1346152A - 薄膜晶体管及半导体器件 - Google Patents

薄膜晶体管及半导体器件 Download PDF

Info

Publication number
CN1346152A
CN1346152A CN01124907A CN01124907A CN1346152A CN 1346152 A CN1346152 A CN 1346152A CN 01124907 A CN01124907 A CN 01124907A CN 01124907 A CN01124907 A CN 01124907A CN 1346152 A CN1346152 A CN 1346152A
Authority
CN
China
Prior art keywords
semiconductor film
crystalline semiconductor
less
angles
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01124907A
Other languages
English (en)
Inventor
山崎舜平
三津木亨
笠原健司
浅见勇臣
高野圭惠
志知武司
小久保千穗
荒井康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1346152A publication Critical patent/CN1346152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Abstract

TFT具有由晶体半导体薄膜形成的沟道形成区,所述晶体半导体薄膜通过热处理使包含硅作为主要成分和锗的非晶半导体薄膜结晶而获得,锗的含量不小于0.1原子%但不大于10原子%同时添加金属元素,其中:通过电子背反射衍射图样方法测定时,相对于半导体薄膜的表面,不少于20%的晶格面{101}具有不大于10度的角度,相对于半导体薄膜的表面,不多于3%的晶格面{001}具有不大于10度的角度,以及相对于半导体薄膜的表面,不多于5%的晶格面{111}具有不大于10度的角度。

Description

薄膜晶体管及半导体器件
发明领域
本发明涉及薄膜晶体管，总的来说利用以多晶硅薄膜为代表的、具有各种方位角的结晶的半导体薄膜(以下简称晶体半导体薄膜)形成的薄膜晶体管，以及利用上述薄膜晶体管形成的一种半导体器件。尤其是，本发明涉及形成薄膜晶体管的沟道-形成区、源区和漏区的一种半导体薄膜，以及涉及装配有上述薄膜晶体管的一种半导体器件。在本说明书里，半导体器件表示通过利用半导体特性工作的器件，总的来说包括以液晶显示器和半导体集成电路(微处理器、信号处理电路和高频电路)为代表在内的显示设备。
现有技术
通过在玻璃衬底上或在石英衬底上形成晶体半导体薄膜来制造薄膜晶体管(以下缩写为TFTs)的技术已有阐述。这种技术的应用在以有源矩阵液晶显示器为代表的平板显示器领域中得以促进。TFTs在像素中用作开关元件或用于形成像素的外围的驱动电路中的元件。
硅主要用于形成沟道-形成区、源区、漏区或在TFTs的有源区中的低-浓度漏区(轻掺杂漏：LLD)的晶体半导体薄膜的一种材料。具有晶体结构的硅薄膜(以下称为晶体硅薄膜)是对通过等离子体CVD方法或低压CVD方法淀积在衬底上的非晶硅薄膜进行热处理或激光束辐照处理(以下在本说明书中称为激光处理)而形成。
然而，在执行热处理中，实施加热必须在不低于600℃的温度、不少于10小时下使非晶硅薄膜结晶。上述处理温度和处理时间并不适合于TFTs的生产率的观点。当考虑液晶显示器作为利用TFTs的应用产品时，大尺寸的加热炉是必需的，以便适用于处理衬底增加的面积，不仅在生产步骤中耗费大量的能源而且难以获得大面积的均匀的晶体。在激光处理的情况下，由于在激光振荡器的输出信号中缺乏稳定性，因而难以获得均匀的晶体。晶体质量中的离散度成为薄膜晶体管特性离散的原因，并且导致液晶显示器和场致(EL)发光显示器件的显示质量退化。
还建议了一种技术，该技术通过将促进硅结晶的金属元素掺入非晶硅薄膜，然后在迄今为止被介绍的温度还低的温度下进行热处理形成晶体硅薄膜。例如，根据日本专利申请(Kokai)号7-130652和8-78329，通过将金属元素如镍引入到非晶硅薄膜里，在550℃下实施4小时热处理从而获得晶体硅薄膜。
然而，在由上述常规方法形成的晶体硅薄膜中，晶体方位的晶面处于无序状态，并且特定的晶体方位的(晶体的)取向(orientation)的比率低。通过热处理或激光处理获得的晶体硅薄膜析出多个晶粒并取向在{111}面。然而，即使限定晶面方位，取向的比率也不超过整体薄膜的20％。
当取向的比率低时，在不同方位的晶体彼此邻接的晶粒界面上保持晶格的连续性几乎是不可能的，并且据估计将形成大量未配对的键。在晶界上未配对的键可能成为吸杂载流子(电子/极点)的中心，认为是载流子输送特性下降的原因。也就是说，尽管是通过利用上述晶体半导体薄膜制造出的TFT，但由于载流子被散射和被俘获，不能期望具有高电-场迁移率的TFT。此外，因为晶粒界面处于无序状态，难以利用具有特定的晶体方位的结晶颗粒形成沟道-形成区，导致TFT的电特性变得离散。
发明概述
本发明的一个目的是为了提供解决上述提及的问题的方法，以及为了提供利用晶体半导体薄膜的TFTs，所述晶体半导体薄膜是通过使非晶半导体薄膜结晶获得的并且具有高度的取向，以及提供一种装配有上述TFTs的半导体器件。
本发明提供一种具有由晶体半导体薄膜形成的沟道-形成区的TFT，所述晶体半导体薄膜通过热处理并且使包含硅作为主要成分以及锗的非晶半导体薄膜结晶获得，当往所述薄膜中里增添金属元素时，锗的含量不小于0.1原子％但不大于10原子％(最好为不小于1原子％、不大于5原子％)，其中：当通过电子背反射衍射图样方法测定时，不少于20％的晶格面{101}相对于半导体薄膜的表面具有不大于10度的角度，不多于3％的晶格面{001}相对于半导体薄膜的表面具有不大于10度的角度，以及不多于5％的晶格面{111}相对于半导体薄膜的表面具有不大于10度的角度。
本发明进一步地提供一种具有由晶体半导体薄膜形成的沟道-形成区的TFT，所述半导体薄膜通过热处理以及使包含硅作为主要成分和锗的非晶半导体薄膜结晶获得，当往所述薄膜中添加的金属元素时，锗的含量不小于0.1原子％但不大于5原子％(最好为不小于1原子％、不大于5原子％)，其中：当通过电子背反射衍射图样方法测定时，不少于20％的晶格面{101}相对于半导体薄膜的表面具有不大于5度的角度，不多于3％的晶格面{001}相对于半导体薄膜的表面具有不大于10度的角度，以及不多于5％的晶格面{111}相对于半导体薄膜的表面具有不大于10度的角度。
本发明进一步地提供一种具有由高度地取向的晶体半导体薄膜形成的沟道-形成区的TFT，所述晶体半导体薄膜具有从20nm到100nm的厚度并且含有浓度小于5×1018/cm3的氮和碳、包含浓度小于1×1019/cm3的氧、并且包含浓度小于1×1017/cm3的金属元素。
本发明进一步地提供具有由半导体薄膜形成的沟道-形成区的一种半导体器件，所述半导体薄膜通过热处理以及使包含硅作为主要成分和锗的非晶半导体薄膜结晶获得，当往所述薄膜中添加金属元素时，锗的含量不小于0.1原子％但不大于10原子％(最好为不小于1原子％、不大于5原子％)，其中：当通过电子背反射衍射图样方法测定时，不少于5％的晶格面{101}相对于半导体薄膜的表面具有不大于10度的角度，不多于3％的晶格面{001}相对于半导体薄膜的表面具有不大于10度的角度，以及不多于5％的晶格面{111}相对于半导体薄膜的表面具有不大于10度的角度。
本发明进一步地提供具有由半导体薄膜形成的沟道-形成区的一种半导体器件，所述半导体薄膜通过热处理并且使包含硅作为主要组分和锗的非晶半导体薄膜结晶获得，当往所述薄膜中添加金属元素时，锗的含量不小于0.1原子％但不大于5原子％(最好为不小于1原子％、不大于5原子％)，其中：当通过电子背反射衍射图样方法测定时，不少于20％的晶格面{101}相对于半导体薄膜的表面具有不大于5度的角度，不多于3％的晶格面{001}相对于半导体薄膜的表面具有不大于10度的角度，以及不多于5％的晶格面{111}相对于半导体薄膜的表面具有不大于10度的角度。
本发明进一步地提供具有由高度取向的晶体半导体薄膜形成的具有沟道-形成区的一种半导体器件，所述半导体薄膜具有从20nm到100nm的厚度并且含有浓度小于5×1018/cm3的氮和碳、包含浓度小于1×1019/cm3的氧，以及包含浓度小于1×1017/cm3的金属元素。
添加的金属元素是从Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au中选择出来的一种或多种。对添加金属元素的非晶硅薄膜的进行热处理，从而形成具有金属元素的硅的化合物(硅化合物)。然后这种化合物扩散以促进结晶。添加入非晶硅的锗不与这种化合物反应却滞留在它的边缘中产生局部应变。因此，应力增加成核的临界半径并且，减少成核密度。应力进一步地限制晶体取向。
为了产生上述的作用，通过实验已经获悉添加的锗的量必须不小于0.1原子％但不大于10原子％(最好为不小于1原子％但不大于5原子％)。当添加的锗的数量大于上述范围时、自发地并且显著地形成核(晶核不取决于添加金属元素的化合物)，作为硅和锗的合金，使提高所获得的晶体半导体薄膜的取向比率成为困难。当添加的锗的量太少时，应力达不到足够的程度，使提高取向的比率成为困难。
当使非晶半导体薄膜结晶时，假如大范围地观察，由于原子的重新排序导致薄膜的体积缩小。结果，张应力发生在衬底之上形成的晶体半导体薄膜中。然而，在含有原子半径大于硅的原子半径的锗的浓度为0.1到10原子％、最好为1到3原子％(的薄膜)中，由于结晶化体积收缩被抑制，并且产生小的内应力。也就是说，包含本发明所设想的浓度的锗，在晶体半导体薄膜中的应力可以被减轻。
晶体方位的分布可以通过利用电子背反射衍射图样(EBSP)获得。EBSP是通过提供具有特设的检测器的扫描电子显微镜(SEM)从一次电子的反向散射分析晶体方位角的一种方法(以下为了方便起见这种方法称为EBSP方法)。图2是它的原理示意图。电子枪(肖特基场效应发射电子枪)201、反射器202和样品室203组成，按与普通的扫描电子显微镜的同样的方法组成。为了测试EBSP，倾斜的载物台204具有大约60度的角度，并且设置样品209。在这种状态下，检测器206的荧光屏205被嵌入以致面对样品。参考数字207表示电子束；208表示背散射电子。
在这里，当电子射线落在具有晶体结构的样品上的时候，非弹性散射同样发生它的背面，并且由于在样品中的布拉格衍射同样观测到晶体方位特有的线性图样(通常称为Kikuchi成像)。根据EBSP方法，反射在检测器荧光屏上的Kikuchi成像被分析研究直到获得样品的晶体方位。
图3说明形成在衬底301上的多晶结构的晶体半导体薄膜302。由于每个结晶颗粒具有不同的晶体方位，晶体半导体薄膜302具有一种先决条件。通过在电子束下落之处移动样品的位置重复(映象)方位的分析，可以获得涉及平面样品的与晶体方位或取向相关的数据。入射电子束303的深度取决于扫描电子显微镜的电子枪的类型而变化。就肖特基电场致发射电子枪而言、可以发射例如非常精细如10到20nm的电子束。在映象中、对增加测试点的数目或对增加测量区的面积将获得晶体取向的更加有利的平均数据。实际上，在100×100μm2的范围之上测量大约10000测试点(1μm的间隔)到大约40000测试点(0.5μm)。参考数字304表示背散射电子。
当结晶颗粒的晶体方位通过映象全部获得的时候，薄膜的晶体取向的状态可以用统计方法表示。图4A是通过EBSP方法获得的说明背面极点的示意图。背面极点的示意图常常被用来显示多晶体结构的最佳取向并且同时表示晶格面与样品的特定的晶格面(在这里，薄膜的表面)一致。
图4A的一种扇状的结构通常被称作标准三角形，其中包含立方晶系的所有的指数。在这个示意图中的长度相应于晶体方位中的方位角。例如，由{001}和{101}限定45度角，由{101}和{111}限定35.26度角，以及由{111}和{001}限定54.74度角。白色点线表示来自{101}的5度和10度的剪切角的范围。
图4A是一个具有标准三角形的映象，其中所有测试点(在此实例中的11655测试点)被测绘在该映象中。可以知道邻近点{101}的密度高。图4B利用等高线示出这种测试点的密度。这些是方位分布函数的数值，以及当假定随机取向时在此情况下通过等值线表示的密度(图4A的点的密度)。在这里，数值表示当假定结晶颗粒在完全无序方式下取向时的放大值，例如当测试点在标准三角形中均匀分布时，并且是没有量纲的数值。
据悉当结晶颗粒优先地以特定的指数取向的时候(在这里，是{101})，集中接近指数的结晶颗粒的数目的比率通过数值表示，以致优先取向的程度可以被容易地推测。在图4A示出的背面极点的示意图中，例如，与{101}(通过白色点线在附图表示)成5度的剪切角和10度的剪切角范围中间存在的测试点的数目与测试点的总数的比率可以依照下列公式表示为取向的比率。
[公式1]
{101}取向的比率
＝在晶格面{101}和薄膜表面之间的容许的角度间的测试点的数目/测试点的总数
此比率可以按以下的方式进行说明。如在图4A中当分布在邻近{101}被集中、在实际的薄膜中单个晶粒具有几乎与衬底垂直的方位<101>如图6所示，但是在期望设置附近波动。波动的角度允许值设置为5度和10度，以及那些小于这些数值的比率用数字表示。参考数字601表示衬底；602表示晶体半导体薄膜。在图5中例如，给定的结晶颗粒的方位<101>505不包括在5度的容许范围503之内，然而包括在10度的容许范围504之内。在数据显现过后、如上所述容许的剪切角被设置成为5度和10度、并且表示为满足这种的结晶颗粒的比率。参考数字501表示薄膜的表面；502表示表面的正交线。
在背面极点的示意图中，如图4A所示，顶点表示{101}、{111}和{001}，以及另一个晶格面方位表现为剪切值相对于{101}增加。因为来自{101}的剪切角变成30度，因此，{112}显现。因此，当晶体方位的存在的比率通过EBSP确定时，结晶颗粒必须确定容许的剪切角，结晶颗粒按波动方式分布以至不能包含其它定位。本发明人发现当给定容许的剪切角到小于10度或小于5度时，取向在特定的方位中的结晶颗粒的存在的比率可以定量地通过总数据表示。
附图简述
图1是通过EBSP方法建立的本发明的晶体半导体薄膜的背面极点的示意图；
图2是说明本发明的EBSP器件的结构的示意图；
图3是说明通过本发明的EBSP测量样品的原理示意图；
图4A和4B是本发明从EBSP数据中获得的背面极点的示意图；
图5是说明本发明的与{101}取向的剪切角的示意图；
图6是说明本发明邻近{101}优先地取向的结晶颗粒的<101>方位中波动的示意图；
图7A-7D是说明实施例1的形成晶体半导体薄膜的方法的示意图；
图8A-8B是说明实施例2的形成晶体半导体薄膜的方法的示意图；
图9A-9C是说明实施例3的形成晶体半导体薄膜的方法的示意图；
图10A-10C是说明实施例4的形成晶体半导体薄膜的方法的示意图；
图11A和11B是说明实施例5的制造半导体器件的步骤的示意图；
图12A-12C是本发明制造半导体器件的步骤的示意图；
图13示出表示本发明使用SiH4、GeH4和H2气体的样品的C、N和O的浓度的SIMS数据；
图14示出本发明通过SIMS测试的样品(SGN5)和(SGN 10)中的Ge的浓度的图表；
图15是说明本发明的在GeH4的添加量和晶核产生的密度之间的相互关系的图表；
图16A和16B示出本发明通过θ-2θ方法获得的样品(SN)和(SGN10)的X射线衍射图；
图17是通过EBSP方法获得的本发明的样品(SN)的背面极点的示意图；
图18是通过EBSP方法获得的本发明的样品(SN)的背面极点的示意图；
图19A-19E是说明实施例6的制造CMOS结构的TFTs的步骤的示意图；
图20A-20E是说明实施例8的电子设备的实例的示意图；
图21A-21C是说明实施例8的电子设备的实例的示意图；
图22A-22D是说明实施例8的投影仪的实例的示意图；
图23A-23E是说明实施例8的形成晶体半导体薄膜的方法的示意图；
图24A是说明吸杂处理前后通过TXRF(全反射X-射线荧光光谱)测试的金属元素的浓度的图表，图24B是解释实施例7的TXRF的测量方法的示意图。
发明详述
[实施例类型]
本发明具有一种特征，其中用作TFT的沟道-形成区的晶体半导体薄膜是包含硅作为主要成分、并在{101}晶格面上高度取向的一种。按照一种典型的实施例，用于获得晶体半导体薄膜，金属元素被引入非晶半导体薄膜的表面，所述非晶半导体薄膜由等离子体CVD方法或低压CVD方法通过利用硅原子和锗原子的氢化物、氟化物或氯化物的气体形成，所述金属元素为了促进非晶半导体薄膜的结晶化，并且晶体半导体薄膜通过利用金属元素进行热处理形成。
作为用于形成晶体半导体薄膜的衬底，适合采用无碱的玻璃衬底例如硼硅酸铝玻璃或硼硅酸钡玻璃。典型地采用Coning公司的#7059玻璃衬底或#1737玻璃衬底。进一步地可以采用石英衬底或蓝宝石衬底。或者，可以在硅、锗、镓或砷的半导体衬底的表面上形成绝缘薄膜，利用它作为衬底。
当采用上述玻璃衬底时，氮化硅、氧化硅或者氮氧化硅的阻挡层就形成在非晶半导体薄膜和玻璃衬底之间。这样就防止包含在玻璃衬底中的杂质元素例如碱金属元素扩散到半导体薄膜里。例如，在等离子体CVD方法中SiH4、NH3和N2被用作反应气体形成氮化硅薄膜。或者，SiH4、N2O和NH3被用作反应气体形成氮氧化硅膜。形成的阻挡层保持20到200nm的厚度。
非晶半导体薄膜通过等离子体CVD方法、低压CVD方法或者通过任何其它适合的方法形成在衬底上。当应用等离子体CVD方法时，SiH4和GeH4的反应气体或者利用SiH4和H2稀释的GeH4的反应气体添加并引入反应室，然后通过15至200MHz的高-频放电使气体分解，在衬底上淀积非晶半导体薄膜。反应气体可以包括Si2H6或者SiF4来代替SiH4，或者可以包括GeF4来代替GeH4。即使采用低压CVD方法时，也可以采用类似的反应气体。更适宜地，反应气体用He稀释，并且非晶半导体薄膜在400至500℃温度下被淀积在衬底上。无论如何，为了减少杂质元素的浓度，用于本发明的气体是一种高纯度的气体，所述杂质元素例如氧、氮、碳可以被淀积的非晶半导体薄膜俘获。淀积的非晶半导体薄膜具有的厚度在20至100nm的范围。
用于本发明的非晶半导体薄膜包括硅作为主要成分并且锗在其中的含量不小于0.1原子％但不大于10原子％(最好为，不小于1原子％但不多于5原子％)。锗的含量可以依靠用作典型的反应气体SiH4和GeH4的混合比例控制。非晶半导体包含浓度为小于5×1018/cm3的氮和碳以及浓度为小于1×1019/cm3的氧，以致非晶半导体薄膜不会在结晶化的步骤中受到不利的影响而且形成的晶体半导体薄膜的电性能将不会受到不利的影响。
因此为了促进非晶半导体薄膜的结晶化，金属元素被引入到形成的非晶半导体薄膜的表面。可以采用的金属元素是从铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)以及金(Au)中被选择出来的一种或多种金属元素。这些金属元素公开能在本说明书公开的任何一项用于促进非晶半导体薄膜的结晶化。通过利用上述金属元素的任何一种可以获得同样的和相同的效果。然而，典型地采用镍。
金属元素被引入的部分可以是非晶半导体薄膜的整个的表面、或在非晶半导体薄膜的表面上的适合的位置如条状表面或者点状表面。在前一种情况下，位置可以是两者之一：在非晶半导体薄膜的衬底一侧上的表面或者在与衬底相反的一侧的表面。在后一种情况下，绝缘薄膜最好形成在非晶半导体薄膜上，并且金属元素是通过形成在绝缘薄膜中的开口被引入。在开口的尺寸上不必精确地限制，但是宽度可以是10至40μm。位于纵向之中的长度可以是任意地确定，比方说，从几十微米到几十厘米。
在引入这些金属元素的方法上不必具体地限制，并且可以依据任何方法来实施，只要在非晶半导体薄膜的表面上或者它的内部形成金属薄膜即可。可以采用例如溅射方法、汽化方法、等离子体加工方法(包括等离子体CVD方法在内)、吸附方法或者应用金属盐溶液的方法。等离子体加工方法利用从阴极在惰性气体的辉光放电气氛下溅射金属元素。应用金属盐溶液的方法是有用的，因为该方法更容易地调整金属元素的浓度。
作为金属盐，可以采用各种各样的盐。作为溶剂，可以采用水、酒精、醛、乙醚或者任何其它有机溶剂、或者水和有机溶剂的混合物。进一步讲，溶液没有必要地为金属盐能完全地溶解其中的一种溶液，可以是金属盐的部分或者全部在其中处于悬浮体状态的一种溶液。无论采用哪种方法，引入的金属元素离散分布在非晶半导体薄膜的表面上或者在其内部。
通过任何一个上述方法引入金属元素之后，利用金属元素使非晶半导体薄膜结晶。结晶化受到热处理、或者强光例如激光束、紫外线或者红外线的辐照的影响。热处理只不过对于获得优先地取向于{101}中的晶体硅薄膜是足够的。然而，更适宜地，进行热处理，然后，发射强光例如激光束(照射)。在热处理之后的激光处理修复并且消除留在结晶颗粒之中的晶体缺陷，并且能显著的改善形成的晶体的质量。
热处理可以在450至1000℃范围内实施。温度的上限认为是所采用的衬底能够承受的上限温度。例如，石英衬底可以承受的热处理温度为1000℃。然而，当采用玻璃衬底时，温度的上限不能高于它的畸变点。例如，当玻璃衬底具有667℃的畸变点时，温度的上限应该调整到大约660℃。适合的所需的时间的设置取决于加热温度以及后续的加工情况(例如，是否进行激光束照射的处理)。然而，适宜地，热处理操作是在550至600℃、4至24小时。当接着进行激光处理时、热处理操作在500至550℃、4至8小时。热处理操作可以是在空气中或者在氢气氛之中。然而，更适宜的热处理操作在氮气之中或者在惰性气氛之中。
采用波长比400nm更短的准分子激光、或者YAG或YVO4激光的二次谐波(波长为532nm)至四次谐波(波长为266nm)作为光源激光处理。激光束通过光学系统聚焦成为一条线或者一个点，然后以100至700mJ/cm2的能量密度发射；即聚焦的激光束扫描衬底的预定区执行处理工序。进一步地允许采用卤素灯、氙气灯、汞灯或金属卤灯作为光源来代替激光。
然而，通过上述步骤形成本发明的具有高度取向晶格面{101}的晶体半导体薄膜的机理还没有被验证，但是估计如下。
首先，通过400至500℃下的热处理实施结晶化，因此金属元素与硅反应直到形成硅化物，所述硅化物起晶核作用并促进晶体的生长。例如，当镍被用作典型的金属元素时，就形成硅化镍(以下撰写为NiSi2)。NiSi2的结构是荧石的结构，其中镍原子排列在金刚石结构的硅晶格之间。当镍原子从NiSi2处移走时，在那里将保持硅的晶体结构。从大量的试验结果已经知道，那些镍原子向非晶硅的侧面迁移可能由于位于非晶硅之中的固溶度大于位于晶体硅之中的固溶度。因此，可以建立一种模型，其中当位于非晶硅之中的镍迁移时镍形成晶体硅。
NiSi2没有特定取向。然而，当非晶半导体薄膜具有20至100nm的厚度时，仅在平行于衬底的表面的方向允许生长NiSi2。在这种情况下，在交界面上NiSi2与晶体硅的晶格面(111)接触的界面上能量最小。因此，平行于晶体硅薄膜的表面的晶格面是晶格面(110)并且这个晶格面被优先地取向。当晶体的生长方向平行于衬底的表面时，晶体生长与极点一样，在以极点状晶体作为轴的旋转的方向上存在自由度，并且晶格面(110)不必取向。因此认为其它晶格面可以析出。
为了提高晶体半导体薄膜的晶格面{101}的取向，本发明设计了采用包含浓度为0.1至10原子％的锗的方法，该方法作为加强在极点状晶体的自转方向上的限制以及用于降低自由度。
首先，已经观测到当在非晶硅中锗的浓度为0.1至10原子％时晶核的形成密度减少。图15示出它的结果，其中：随着在形成非晶硅薄膜的时候添加GeH4的含量的增加，晶核的密度降低，即随着被非晶硅薄膜俘获的锗浓度的增加，晶核的密度降低。当晶核NiSi2形成时，认为由于在原子间距中的差别，当排出锗时晶体进行生长。
因此，锗偏析在极点状晶体的外侧并且认为锗的存在降低了以极点状晶体作为轴的旋转方向上的自由度。结果，可以获得具有高度取向晶格面(110)的晶体半导体薄膜。
其次，以下将描述晶体的形成条件和取向之间的关系，这是利用晶体半导体薄膜通过EBSP方法观测，所述晶体半导体薄膜是根据本发明的上述描述获得的。表1示出了通过等离子体方法形成非晶硅薄膜的条件。高频电功率为0.35W/cm2(27MHZ)，并调制为周期频率10kHz(占空比为30％)的脉冲放电，然后提供给平板型等离子体CVD的阴极。其它相同的条件包括：反应气压为33.25Pa，衬底温度300℃以及电极间距离为35mm。
表1
项目 SGN30  SGN10  SGN5  SN
 SiH4流速 [sccm] 70  90  95  100
 GeH4(以H2为基是100％) [scm] 30  10  5  0
射频功率 [W/cm2] 0.35   ←  ←  ←
脉冲频率 [KHz] 10   ←  ←  ←
占空比 [％] 30   ←  ←  ←
压力 [Pa] 33.25   ←  ←  ←
衬底温度(Tsub) [℃] 300   ←  ←  ←
电极间的间距 [mm] 35   ←  ←  ←
为了改变锗相对于硅的含量，在总流速恒定的条件下调节被SiH4和H2稀释的成为100％的GeH4气体的流速的混合比例。在表1所述的条件下，在薄膜-形成条件#SGN30、#SGN10和#SGN5下，被H2稀释的成为10％的GeH4的流速变化为30、10和5sccm；SiH4的纯度不低于99.9999％、并且GeH4含有不多于1ppm数量的氮气和碳氢化合物以及不多于2ppm数量的CO2。在条件#SN下没有添加GeH4。淀积用于所有样品的非晶半导体薄膜的厚度设置为50nm。
在此种条件下形成的非晶半导体薄膜中所含的氮、碳和氧的含量通过二次离子质谱法(SIMS)测试。图13示出它的结果。用于测试的样品尺寸具有在硅衬底上按照#SN、#SGN5、#SGN10的顺序的叠层薄膜结构。在所有的这些成膜条件下，氮气和碳的含量小于5×1018/cm3并且氧的含量小于1×1019/cm3。
如此形成的非晶半导体薄膜是通过利用镍作为金属元素、经过在氮保护气氛中550℃、4小时的热处理以及经过激光处理使非晶半导体薄膜结晶的。镍是通过利用含有浓度为10ppm的醋酸镍的水溶液并且通过利用旋涂器被添加。激光处理操作是通过利用XeCl准分子激光器(波长为308nm)、调节辐照能量密度至300至600mJ/cm2、并且重叠比为90至95％。实施激光处理，用于使经过热处理结晶化后薄膜的未结晶部分结晶，以及用于修复在结晶颗粒中的缺陷。
保留在晶体半导体薄膜中的缺陷可以通过含有浓度为大约0.01到1原子％的氢的氢化处理有效地减少。氢化可以通过在包含氢的气氛中在350至500℃下进行热处理来完成。利用等离子体生成的氢同样可以完成氢化。由氟化物例如SiF4或GeF4的淀积形成的薄膜允许浓度为0.001到1原子％的氟保留在薄膜中，用于缺陷的补偿。
图14示出通过SIMS测定的由#SGN10和#SGN30晶化的锗浓度的结果。硅中锗的含量在#SON10中为3.5原子％并且在#SON30中为11.0原子％。由相对于SiH4的GeH4的流速比计算出在薄膜中被俘获的锗的比率是硅的3至4倍。这是因为，GeH4通过辉光放电分解所需能量小于SiH4分解需要的能量。因此认为#SGN5中含有锗的浓度大约为1.0原子％。
图16示出通过θ-2θ方法测量相同样品的衍射峰(220)的结果。峰值位置在样品#SN中为47.466以及在样品#SON中为47.417，表明由于锗的添加，导致峰值位置变化。
晶体方位的详细数据通过EBSP方法获得。图17是样品#SN的背面极点的示意图，以及图1是样品#SGN10的背面极点的示意图。从背面极点的示意图可以看出，晶格面{101}在样品#SGN10中高度取向，如图1所示。另一方面，如图17所示，在样品#SN中，介于晶格面{001}和晶格面{111}之间的一半位置，可以看见位于晶格面{101}和位于晶格面{311}上的取向。进一步地，作为参考基准数据，图18是通过600℃、20小时热处理、形成在石英衬底上的晶体硅薄膜的背面极点的示意图。在这种情况下，可以看出晶格面{111}具有高度取向。
表2示出样品的{101}、{001}、{111}和{311}的取向比的结果，着系些样品的范围是晶格面的角度与薄膜的表面的角度不大于5度和晶格面的角度与薄膜的表面的角度不大于10度，所述角度以背面极点的示意图为基础。表2之中，#HS表示相应于图18的数据。在这些样品中，晶格面{311}和{111}高度取向，即分别为18％(不大于10度)和12％(不大于10度)。样品#SN中，晶格面{101}和{311}高度取向。至于晶格面{311}，根据对称观点、等效晶格面的数目大于其它晶格面的数目。对于无序状态下取向的多晶体结构，发生概率相对地增加。
表2(％)
样品 {101} {001} {111} {311}
10° 5°  10°  5°  10°  5°  10°  5°
#SGN30  7  1  8  2  7  3  19  5
#SGN10  31  14  1  0  3  1  10  3
#SGN5  20  6  1  0  3  0  12  3
#SN  12  3  1  0  7  2  15  3
#HS  4  1  10  3  12  6  18  4
锗同样被添加到样品#SGN30、#SGN10、#SGN5中，趋向显示，表明在晶体取向方面变化取决于薄膜中锗含量的浓度。样品#SGN10和#SGN5中，值得特别注意的是与其它晶格面相比晶格面{101}高度取向。样品#SGN10中，在10度的剪切角以内取向比为31％并且即使在5度以内平均的取向比也为14％。样品#SGN10中，在10度的剪切角以内取向比为20％并且即使在5度以内的取向比也为6％。这种对于晶格面{101}非常高的取向比，在没有添加锗的其它样品中却不能实现。
然而，样品#SGN30中，当薄膜中锗的含量到了11原子％时，在晶格面{101}上的取向比却降低。因此，这些结果表明用于提高晶格面{101}的取向比的非晶硅薄膜中锗的含量的浓度存在适合的范围、并且此浓度的范围为0.1原子％至10原子％。
在晶格面{101}上呈现高度取向特性的晶体半导体薄膜的获得，不仅通过添加浓度范围为0.1至10原子％的锗，而且通过抑制薄膜中氧、氮和碳的浓度直到小于1×1019/cm3，更适宜地，碳和氮的浓度直到小于5×1018/cm3，并且氧的浓度直到小于1×1019/cm3，并且通过在20至100nm的范围选定薄膜厚度，以致产生这种增强效应，使晶体生长显著地平行于衬底的表面方向。
在晶格面{101}上具有高度取向比的晶体半导体薄膜可以满意地用作TFTs的沟道-形成区，并且可以作为决定元件的特性的沟道-形成区例如光-电器件的光电转换层。
其次，以下的描述是通过利用含锗的晶体硅薄膜制造TFTs的实例。图12A-12C是说明本发明的加工步骤的示意图。
图12A中，含锗的晶体硅薄膜812形成在衬底810上。这里，晶体硅薄膜812可以是经过以下实施例1至4的步骤制造出的任何一种薄膜。为了制造出TFTs，蚀刻衬底，形成用于元件隔离的预定的尺寸并且隔开成岛状。当衬底810是玻璃衬底时，形成阻挡层811。
绝缘薄膜813被用作TFTs中的栅-绝缘薄膜并且形成具有30至200nm的厚度。绝缘膜813是通过等离子体CVD方法由SiH4和N2O形成的氮氧化硅膜、或者是由TEOS或N2O形成的氮氧化硅膜。此实施例中，选择前一种薄膜并且形成保留有70nm的厚度。绝缘膜813可以通过实施例5中描述的方法形成。
在绝缘膜813上形成导电材料的栅电极814，所述导电材料包含从钽、钨、钛、铝和钼中被选择出来的一种或多种元素。
其次，参考图12B，形成杂质区816，所述杂质区用于形成TFT的源和漏区。杂质区816通过离子-掺杂方法形成。当TFT为n-沟道型时，添加磷或砷作为代表的元素周期表中的第15族的元素。当TFT为p-沟道型时，添加硼作为代表的元素周期表中的第13族的元素。
然后，通过氮化硅薄膜或者氮氧化硅膜，依赖等离子体CVD方法形成层间-绝缘膜817。添加的杂质元素必须在350至500℃下进行热处理用于活化。在形成层间-绝缘膜817之后执行热处理，直到释放出包含在氮化硅薄膜或者氮氧化硅膜中的氢，以致扩散进包含锗的晶体硅薄膜812中，从而补偿含有氢的晶体硅薄膜中的缺陷。然后，形成源和漏极818直到获得TFT。
通过本发明获得的由含锗并且高度取向在晶格面{101}上的晶体硅薄膜形成的沟道-形成区，对于栅-绝缘膜呈现优良的界面特性，在晶粒界面上以及结晶颗粒内部含有密度减少的缺陷，并且沟道-形成区呈现电场效应迁移率。虽然如上所述的TFT具有单-漏结构，TFT还可以形成具有低浓度漏(LDD)结构或者具有交迭在栅电极上的LDD结构。通过本发明形成的TFTs能被用于制造有源矩阵液晶显示器以及场致发光显示器件的TFTs，并且TFTs能被用于薄膜集成电路来代替利用传统的半导体衬底制造出的LSIs。
[实施例]
本发明将进一步地通过实施例进行详细描述，然而，本发明决不仅仅限制在实施例中，这是当然的事。
[实施例1]
形成晶体半导体薄膜的一种方法将参照图7A-7D进行描述，该方法是通过添加促进硅的结晶的金属元素进入含锗的非晶硅薄膜的整个表面之内，实施结晶化。首先，参照图7A，玻璃衬底701代表Coning公司的一种#1373玻璃衬底。在衬底701的表面上，形成有作为阻挡层702的氮氧化硅膜，所述薄膜通过等离子体CVD方法利用SiH4和N2O形成并保持100nm的厚度。形成阻挡层702，以使在玻璃衬底中含有的碱金属不会扩散进入形成其上的半导体薄膜之内。
含有锗的非晶硅薄膜703通过等离子体CVD方法形成，并且当引入GeH4气体进入反应室时通过辉光放电分解，淀积在衬底701上，所述GeH4气体SiH4和H2被稀释到10％。详细条件遵照表1。然而，这里提供的条件是#SGN5、或者#SGN10、或者它们的中间条件的那些条件。形成含有锗的非晶硅薄膜703、保持50nm的厚度。为了将含有锗的非晶硅薄膜703中的杂质例如氧、氮气和碳的含量减到最少，采用具有纯度不低于99.9999％的SiH4气体以及具有纯度不低于99.99％的GeH4气体组成。等离子体CVD器件的主要参数为：此器件的反应室的体积为13公升，为了防止有机物的蒸气从排气系统的侧面逆转地扩散，并且为了提高反应室中可以达到的真空度，以致当形成非晶半导体薄膜时杂质元素尽可能地不会被薄膜俘获，抽空速度为3001/秒的混合式分子泵被设置在第一载物台，抽空速度为40m3/小时的干燥泵被设置在第二载物台。
参照图7B，按重量的基础计算、含有镍浓度为10ppm的镍醋酸溶液通过利用旋涂器来施加，形成含镍层704。在这里，为了改善溶液的适应性，处理含有锗的非晶硅薄膜703的表面，即通过利用含有臭氧的水溶液形成非常薄的氧化膜，并且利用氢氟酸和过氧化氢水的混合溶液蚀刻氧化膜直到形成洁净的表面，然后通过用含有臭氧的水溶液处理直到形成非常薄的氧化膜。由于硅表面本身是疏水的，因此，形成的氧化膜使均匀地施加醋酸镍溶液成为可能。
其次，在500℃、1小时下实施热处理，释放包含在含有锗的非晶硅薄膜中的氢。然后，通过在550℃、4小时下实施热处理实施结晶化。由此，形成晶体半导体薄膜705，如图7C所示。
然后，为了提高结晶化的比率(薄膜的整个体积中结晶部分的比率)并且为了修复保留在结晶颗粒中的缺陷，实施激光处理，即用激光束706辐照晶体半导体薄膜705。采用具有波长为308nm并且振荡(频率)为30Hz的准分子激光束。穿过光学系统聚焦激光束至600mJ/cm2，并且在叠加率为90至95％下实施激光处理。由此，获得晶体半导体薄膜707，如图7D所示。
[实施例2]
不仅可以通过形成薄膜的方法1而且还可以通过添加锗的方法在非晶硅薄膜形成之后将锗添加到非晶硅薄膜中，所述形成薄膜的方法为利用含有以SiH4和GeH4为代表的元素的气体、采用等离子体CVD方法，所述添加锗的方法为离子注入法或离子-掺杂方法(或者还被称作等离子体-掺杂方法)。等离子体CVD方法中，由于在SiH4和GeH4之间存在离解能的差异，对于相同的高频电功率GeH4优先地被分解。在这种情况下，除非精确控制形成薄膜的条件，例如采用脉冲放电，否则将在非晶硅薄膜中形成一簇锗导致锗难以均匀地扩散。
图8A和8B是说明通过离子注入法或者离子掺杂方法添加锗的步骤的示意图。在图8A中，在玻璃衬底701上用与实施例1同样的方法形成阻挡层702，并且在其上形成非晶硅薄膜708并保持50nm的厚度。通过分解GeH4获得锗离子，然后在加速电压为30至100kev下将锗离子注入到非晶硅薄膜中。添加锗的数量为0.1到10原子％。在离子注入法或者离子掺杂方法中，添加锗的数量通过控制加速电压和剂量准确地进行控制。注入比硅的量更大的锗，破坏了非晶硅薄膜中的细小晶核，使获得更适合于形成晶体半导体薄膜的非晶硅薄膜成为可能。
由此，形成了添加锗的非晶硅薄膜710，如图8B中所示。然后，含有以重量为基础的10ppm的镍的镍醋酸溶液通过利用旋涂器涂敷形成含镍层704。然后，按实施例1同样的步骤实施直到获得晶体半导体薄膜707，如图7D所示。
[实施例3]
参照图9A-9C，如下所述是有选择地形成促进非晶半导体薄膜结晶的金属元素的方法。在图9A中，衬底720是以上所述的玻璃衬底或者石英衬底。当使用玻璃衬底时，按与实施例1的同样的方法形成阻挡层。
含有锗的非晶硅薄膜721可以采用与实施例1一样的等离子体CVD方法形成，或者可以与实施例2一样通过离子注入法或者通过离子掺杂方法引入锗。同样允许采用形成的方法，所述形成的方法是在450至500℃温度下通过低压CVD方法分解Si2H6和GeH4。
然后，形成二氧化硅薄膜722，所述薄膜722位于含有锗的非晶硅薄膜721上并保持150nm的厚度。虽然对形成二氧化硅薄膜的方法不必特别地限制，但是二氧化硅薄膜可以采用例如四乙基原硅酸酯(TEOS)和O2的混合物，并且在40Pa的反应压力、300至400℃的衬底的温度、高频(13.56 MHz)以及0.5至0.8W/cm2的电功率密度的放电条件下形成。
其次，在二氧化硅薄膜722中形成开槽部分723、然后施加按重量基础的含有10ppm的镍的镍醋酸溶液。然后，形成含镍层724，并且仅仅在开槽部分723的底部上同含有锗的非晶硅薄膜721接触。
通过热处理实施结晶化，所述热处理在500至650℃温度下进行4至24小时，例如，在570℃进行14小时。在这种情况下，首先在非晶硅薄膜与镍相接触的部分发生结晶化，然后，并且在平行于衬底的表面的方向延伸。如果采用显微镜观察，由此形成的晶体硅薄膜725由许多棒状或者针状晶体组成，每个晶体在特定的方向生长。此后，去除二氧化硅薄膜722直到获得晶体硅薄膜725。
[实施例4]
用于结晶化的金属元素保留在按照实施例1至3描述的方法形成的晶体硅薄膜中。如果用平均浓度的数值表示，尽管金属元素未必均匀分布在薄膜中，它却保留超过1×1019/cm3的浓度。在此种状态的硅薄膜能被用作包括TFTs在内的各种各样的半导体器件的沟道形成区。然而，更好地，希望通过吸杂消除金属元素。
此实施例涉及一种吸杂方法，参照图10A-10C。图10A中，衬底730是实施例1或2的玻璃衬底，或者是实施例3的石英衬底。当采用玻璃衬底时，与实施例1一样形成阻挡层。晶体硅薄膜731可以通过实施例1至3的任何一个方法形成。在晶体硅薄膜731的表面上形成用于掩膜的氧化硅薄膜732并保持150nm的厚度，并且在其中形成开口部分733以致暴露晶体硅薄膜。在实施例3的情况下，正好可以使用图9A示出的氧化硅薄膜722，以及图9B的步骤及其后续的步骤可以正好转为此实例的步骤。然后，通过离子掺杂方法添加磷直到形成浓度为1×1019至1×1022/cm3的磷添加区735。
接着参考图10B，在氮气氛中、550至800℃下实施5至24小时热处理，例如，在600℃下实施12小时。然后，添加磷到区735，区735用作吸杂位置，并且保留在晶化硅薄膜731中的催化元素可以在磷添加区735被析出。
然后，参照图10C，通过蚀刻除去用于掩膜的氧化硅薄膜732和添加磷的区735，直到获得晶体硅薄膜736，在所述薄膜736中用于结晶化的步骤的金属元素的浓度减少至小于1×1017/cm3
[实施例5]
此实施例涉及一种方法，采用该方法通过降低结晶颗粒中的缺陷或者通过降低界面到绝缘膜的能态、可以顺利地制造TFTs等等。如图11A示出，含有锗的晶体硅薄膜801可以是实施例3中形成的一种。此外，含有锗的晶体硅薄膜801可以是实施例4中描述的须经吸杂的一种。然而，在此实施例中，衬底必须具有至少大约700至1000℃的耐热性并且，因此使用石英衬底801。
在含有锗的晶体硅薄膜802上的绝缘膜803由含有氧化硅作为主要组分的材料形成。例如，通过等离子体CVD方法形成氮化硅薄膜或者氮氧化硅膜并保持50nm的厚度。
如图11B所示，在一种状态下实施热处理，其中在含有卤素(典型地为氯)和氧气氛中形成绝缘膜803。在此实施例中，在950℃实施30分钟热处理。选择的处理温度可以是从700至1100℃范围内，以及处理的加工时间可以在10分钟至8小时范围内。
经过热处理，在含有锗的晶体硅薄膜802和绝缘膜803之间的界面上形成大约20nm的氧化膜804，以及形成具有降低厚度的含有锗的晶体硅薄膜805。包含在绝缘膜803和含有锗的晶体硅薄膜802之内的杂质元素并且尤其是金属杂质元素，在卤素气氛中的氧化步骤中形成与卤素一起的化合物，并且，因此可以在气体状态下被除去。经过上述处理过程获得的在氧化膜804和含有锗的晶体硅薄膜805之间的界面具有低界面能态密度并且是非常良好的(界面)。
[实施例6]
参照图19A-19E，此实施例涉及通过按互补方式下结合n-沟道TFT920和p-沟道TFT921形成CMOS-型TFT的情况。
图19A中，含锗的晶体硅薄膜形成在衬底901上。含有锗的晶体硅薄膜可以是通过实施例1至4的步骤形成的任何一种。当衬底901是玻璃衬底时，形成阻挡层902。蚀刻含有锗的晶体硅薄膜直到形成用于元件隔离的预定尺寸，然后形成岛状物半导体层903和904。
第一绝缘薄膜905被用作TFT的栅-绝缘薄膜，并且形成具有30至200nm的厚度。第一绝缘膜905是通过等离子体CVD方法由SiH4和N2O形成的氮氧化硅膜或者是由TEOS和N2O形成的氮氧化硅膜。此实施例选择前一种方法形成的薄膜并保持75nm的厚度。此外，可以通过实施例5的方法形成第一绝缘膜905。
第一绝缘膜905上形成导电材料的栅电极906、907，所述导电材料含有从钽、钨、钛、铝和钼中被选择出来的一种或多种元素。
接着参考图19B，通过离子掺杂方法掺杂磷直到在n-沟道TFT920中形成LDD区。用H2稀释到0.1到5％的磷化氢(PH3)用作掺杂气体。掺杂条件将被适当地确定。然而，在这里，形成在每一个半导体层903和904中的第一杂质区908将有从1×1017至1×1019/cm3的平均浓度。此刻，栅电极906和907用作阻止掺杂磷的掩膜，并且以自对准的方式形成杂质区908。
以下参考图19C，通过利用光刻胶形成掩膜909，并且通过离子掺杂方法再次掺杂磷。由于这种掺杂，第二杂质区910和912具有从1×1020至1×1021/cm3的磷的平均浓度。这样，形成在半导体层903中的第一杂质区911用作LDD区，以及第二杂质区910用作源和漏区。
如图19D所示，在p-沟道TFT921中，通过利用光刻胶形成掩膜913，并且用硼掺杂半导体层904。用H2稀释到0.1至5％的乙硼烷(B2H6)用作掺杂气体。在半导体层904中形成的第三杂质区914中添加硼，其添加量是(半导体层904)从n-型转化为p-型所需磷浓度的1.5到3倍，并且，因此具有1.5×1020到3×1021/cm3的平均浓度。如此，形成在半导体层904中的第三杂质区914作为p-沟道TFT921的源和漏区。
然后，通过等离子体CVD方法形成的氮化硅薄膜和氮氧化硅膜形成层间-绝缘膜915。进一步地，添加的杂质元素必须在350至500℃下进行热处理用于活化。在形成层间-绝缘膜915之后，实施热处理直到释放出在氮化硅薄膜和氮氧化硅膜中含有的氢，执行氢化以致扩散进半导体层903和904中，因此补偿了在半导体和它的交界面中的缺陷。然后，形成源和漏极916和917，获得TFT。
由高度取向在晶格面{101}上的含有锗的晶体硅薄膜形成沟道-形成区918和919。这种沟道形成区相对于栅绝缘膜具有优良的界面特性，在晶粒界面上以及结晶颗粒内部具有减少的缺陷密度，并且使获得一种高场效应迁移率成为可能。
经过上述步骤，就获得CMOS-型TFT，其中n-沟道TFT920和p-沟道TFT921以互补的方式结合在一起。N-沟道TFT 920具有形成在沟道形成区和漏区之间的LDD区，并且防止在漏极端子电场的集中。上述CMOS-型TFTs使形成有源矩阵型的液晶显示器(LCD)或者EL(场致发光)显示器件的驱动电路成为可能。进一步讲，应用n-沟道TFT或者p-沟道TFT晶体管形成像素部分是允许的。进一步讲，采用作为TFT的晶体管用于获得薄膜集成电路替代迄今为止通过利用传统的半导体衬底制造的LSIs是可能的。
[实施例7]
用于结晶化的金属元素保留在按照实施例1至3解释的方法形成的晶体硅薄膜中。此实施例涉及一种除去金属元素的方法，其方式不同于实施例4的方法。该方法通过热处理并通过利用吸杂位置从晶化的硅薄膜除去金属元素组成，所述晶化的硅薄膜通过添加金属元素形成，所述吸杂位置指含有惰性气体元素的半导体薄膜或者添加有惰性气体元素的半导体薄膜。现在将参考图23A-23E对该方法进行描述。
首先，通过实施例1至3的任何一种方法获得在晶格面[101]上高度取向的晶体硅薄膜。参考数字2000表示具有绝缘表面的衬底，以及2001表示包括绝缘膜例如氧化硅薄膜、氮化硅薄膜或者氮氧化硅膜(SiOxNy)的基底绝缘膜。在这里，采用玻璃衬底，并且基底绝缘膜2001是通过利用SiH4、NH3和N2O作为反应气体形成的厚度为50至100nm的第一氮氧化硅膜以及通过利用SiH4和N2O作为反应气体形成的厚度为100至150nm的第二氮氧化硅膜组成叠层的一种双层结构。进一步讲，希望采用单层氮化硅薄膜作为基底绝缘膜2001。氮化硅薄膜的应用显示作为阻挡层的作用以及在吸杂步骤中提高气体吸杂效应的作用，所述阻挡层防止包含在玻璃衬底中的碱金属扩散进入到稍后形成的半导体薄膜之内，所述吸杂步骤将随后实施。在吸杂的时候，镍趋向往氧浓度高的区域里移动。因此，利用与半导体薄膜接触的基底绝缘膜作为氮化硅薄膜就获得巨大的效果。进一步讲，应用叠层结构是允许的，其中氮氧化硅膜和氮化硅薄膜依次形成叠层。或者，可以应用三层构造，其中第一氮氧化硅膜、第二氮氧化硅膜和氮化硅薄膜依次形成叠层。
其次，通过等离子体CVD方法、低压热CVD方法或者溅射方法，在基底绝缘膜上形成非晶半导体薄膜，随后通过在实施例1中描述的结晶化步骤形成含有锗的晶体硅薄膜2002(图23A)。
在此实施例中，通过等离子体CVD方法形成含有锗的非晶硅薄膜，用SiH4和H2稀释成10％的GeH4气体引入反应室中，通过辉光放电分解并淀积在基底绝缘膜2001上。因此，在获得的含有锗的非晶硅薄膜的表面上通过利用含有臭氧的水溶液形成非常薄的氧化膜。然后，通过利用氢氟酸和过氧化氢水的混合溶液蚀刻除去氧化膜直到形成清洁表面。然后，再次通过利用含有臭氧的水溶液处理形成非常薄的氧化膜。此后，按重量的基础计算、通过利用旋涂器将含有镍(浓度)为10ppm的镍醋酸溶液涂敷在它的整个的表面上由此形成含镍层。其次，在500℃下实施1小时热处理直到释放出包含在含有锗的非晶硅薄膜中的氢。然后，在退火炉中实施550℃、4小时下的热处理直到实现结晶化。
结晶化可以通过用从光源例如卤素灯、金属卤化物灯、氙弧灯碳弧灯、高压钠汽灯或者高压汞灯发射的强光辐照实施来代替利用退火炉的热处理。当采用灯光源时，用于加热的灯光源保持60至240秒的开启态、更好地为110至150秒，并且在650至750℃下、更好地在700℃下加热薄膜。
因此，经过晶化含有锗的非晶硅薄膜就获得含有锗的晶体硅薄膜2002。在(杂质)吸杂期间、镍势必往氧浓度高的的区域里迁移。所以期望在含有锗的晶体硅薄膜2002中设置的氧浓度不多于5×1018/cm3。
进一步讲，在上述结晶化之后，分析出的金属元素可以利用含有氢氟酸的蚀刻剂例如稀释的氢氟酸或者FFM(氢氟酸、过氧化氢水和纯水的混合溶液)来除去或者减少。进一步地，当用含有氢氟酸的蚀刻剂蚀刻表面时，希望通过利用上述灯光源的强光辐照使表面平坦。
进一步讲，在上述结晶化之后，薄膜可以利用强光例如激光束或者灯光源的光辐照以进一步的改善结晶化。激光束可以是具有波长不长于400nm的准分子激光束、或者YAG激光的第二谐波或者三次谐波。在利用用于改善结晶化的强光例如激光束或者灯光源的光辐照之后，可以利用含有氢氟酸的腐蚀液除去或者减少析出的金属元素。或者，可以通过利用灯光源的强光辐照使表面平坦。
接下来，实施吸杂直到除去包含在含有锗的晶体硅薄膜2002中的金属元素。首先，在含有锗的晶体硅薄膜上形成阻挡层2003。作为阻挡层2003，形成为多孔薄膜，该薄膜允许金属元素(在这种情况下主要为镍)穿透到吸杂位置，却不允许在除去吸杂位置的步骤中所用腐蚀溶液渗入其中。在这里，可以采用臭氧水溶液和氧化硅薄膜(SiOx)形成的化学氧化膜。在此说明书中，特别地将具有此种特性的薄膜被称为多孔薄膜。进一步地，阻挡层2003可以非常薄，并且可以是自然氧化的薄膜或者可以是通过在含有氧的气氛中利用紫外线辐照产生臭氧从而氧化的氧化膜。
接下来，在阻挡层2003上形成半导体薄膜2004，作为随后的吸杂处理步骤中的吸杂位置(图23B)。半导体薄膜2004是通过等离子体CVD方法、低压热CVD方法或者最好为溅射方法形成的非晶态结构的一种。半导体薄膜2004具有50至200nm的厚度，并且最好为150nm。在随后的吸杂处理中、镍势必往氧高度集中的区域里迁移。为了提高吸杂的效率，因此期望半导体薄膜2004含有氧(当通过SIMS分析测试时，浓度不低于5×1018/cm3，并且最好为不低于1×1019/cm3)。进一步地形成含有浓度为1×1020/cm3的惰性气体元素的半导体薄膜。
形成半导体薄膜的最佳方法是采用硅作为靶，通过溅射方法、并且惰性气体被用作溅射气体。根据溅射方法，在形成薄膜的时候减少压力以便在半导体薄膜中容易地俘获惰性气体。这种方法使形成含有惰性气体元素的半导体薄膜成为可能，所述惰性气体元素的浓度为1×1020至5×1021/cm3，并且最好为1×1020至1×1021/cm3。惰性气体元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中被选择出来的一种或者多种。一旦在半导体薄膜中注入电场加速的离子，当形成悬挂键和点阵畸变的同时，就会形成吸杂位置。在它们当中，希望采用适用而廉价的氩气(Ar)。用于添加惰性气体元素的处理时间可以短到大约一分钟或者两分钟，使高浓度的惰性气体元素能够被添加到半导体薄膜。因此，与使用磷吸收相比较显著地提高了生产率。
除了惰性气体元素，此外还可以添加从H、H2、O、O2、P和B中被选择出来的一种或者多种元素。一旦添加多种元素，就从复合的方法中达到吸杂效果。
此后，通过热处理或者通过用灯光源的强光辐照实施吸杂。当通过热处理实施吸杂时热处理可以在450至800℃、1至24小时、氮气氛下执行，例如，在500℃用4小时。进一步地，当采用灯光源的强光照射实施吸杂时，用于加热的灯光源保持120至300秒的开启态，并且，更好地在650到750℃、180秒下实施热处理。
由于吸杂，在图23D中镍朝箭头方向(垂直方向)迁移，因此就从由阻挡层2003覆盖的含锗的晶体硅薄膜2002中除去金属元素，或者就降低金属元素的浓度。与使用磷的吸杂相比，通过添加惰性气体元素进行吸杂非常有效，并且使实施添加的元素能够在高浓度例如1×1020至5×1021/cm3下，因此使执行结晶化的添加的金属元素的数量能够增加。也就是说，通过增加用于结晶化的金属元素的添加数量，就能在更短的一段时间完成结晶化。当用于结晶化的时间没有变化时，添加的金属元素的数量增加使采用更低的温度实施结晶化成为可能。进一步讲，一旦用于结晶化的添加的金属元素的数量增加，自然地产生核的数量减少，就形成良好的结晶体半导体薄膜。
在上述吸杂处理之后，半导体薄膜吸杂位置2005通过刻蚀有选择地除去。刻蚀法可以使用ClF3而不是使用等离子体的干法腐蚀，或者使用碱溶液例如含联胺的水溶液或氢氧化四乙铵(化学式为(CH3)4NOH)的湿法腐蚀。在这里，阻挡层2003用作腐蚀阻挡。然后，可以用氢氟酸除去阻挡层2003。
此后，将含锗的晶体硅薄膜腐蚀成需要的形状，形成隔离的岛状半导体层2006(图23E)。
图24A和24B显示吸杂处理前后金属元素(在这里为镍)的浓度的测量结果(通过全反射X射线荧光光谱学(TXRF))。如图24B所示，TXRF是根据X射线束以非常浅的角度入射到薄膜的表面上测定由杂质例如金属元素发射的X射线荧光的一种测量方法。TXRF主要地从离表面3到5nm的深度获取数据，并且进一步地能够估算保持在晶体硅薄膜中的镍的浓度。检测的灵敏度接近1010/cm2。
图24A中，纵坐标表示镍的浓度。没有吸杂处理的样品的数据包括5×1012的值(任意值)。然而，实施吸杂处理样品显示出较小值，据悉通过吸杂处理在结晶体半导体薄膜中的镍浓度降低至大约百分之一。当在温度为450℃和在500℃下实施的吸杂处理进行比较，可以知道在500℃下镍浓度更低。
该实施例中获得的含锗的晶体硅薄膜在晶格面[101]上高度取向并且在薄膜中含有足够低浓度的金属元素，并且使降低薄膜晶体管特性的截止电流成为可能。
[实施例8]
可以用本发明的半导体器件代替各种各样的电子设备中的显示设备以及集成电路、以及用于代替传统的集成电路。这种半导体器件，包括便携式数据终端(电子记事本、移动电脑、蜂窝电话等等)、摄像机、照相机、个人计算机、电视以及放映机。它们的例子如图20A到22D所示。
图20A示出一种蜂窝电话，该蜂窝电话包括显示面板2701、操作面板2702和连结部分2703，显示面板2701包括显示器件2704、语音输出单元2705和天线2709操作面板2702包括操作键2706、电源开关2707、语音输入单元2708等。本发明形成显示器件2704。
图20B示出一种摄像机，该摄像机包括机身9101、显示器件9102、语音输入单元103、操作开关9104、电池9105和映象单元9106。本发明用于提供显示器件9102。
图20C示出一种移动电脑或者便携式数据终端，由机身9201、照相单元9202、映象单元9203、操作开关9204和显示器件9205组成。本发明的半导体器件可以用于提供显示器件9205。
图20D示出一种由机身9401、喇叭9402、显示器件9403、接收器件9404和放大器部件9405组成的电视接收机。本发明可以用于提供显示器件9403。
图20E示出一种便携式笔记本，该笔记本由机身9501、显示器件9503、存储载体9504、操作开关9505和天线9506组成，该笔记本用于显示存储在小磁盘
(MD)中或者DVD中的数据以及用于显示由天线收到的数据。本发明可以用于提供显示器件9503以及存储载体9504。
图21A示出一种由机身9601、图象输入部分9602、显示器件9603以及键盘9604组成的一种个人电脑。本发明可以用于提供显示器件9603以及各种各样的包含在其中的集成电路。
图21B示出一种利用记录介质记录程序(以下简称为记录介质)的唱盘机，该唱盘机由机身9701、显示器件9702、扬声器9703、记录介质9704和操作开关9705组成。这种器件利用DVD(数字通用盘)或者CD作为记录介质，用户可以享有它欣赏音乐、电影、或者玩游戏、或者上因特网。本发明可以用于提供显示器件9702以及各种各样的包含在其中的集成电路。
图21C示出一种数字照相机，该数字照相机由机身9801、显示器件9802、目镜部分9803、操作开关9804以及映象单元(未示出)组成。本发明可以用于提供显示器件9802以及各种各样的包含在其中的集成电路。
图22A示出一种由投影机3601和荧光屏3602组成的正面型投影仪。本发明可以用于提供投影机3601和其它信号控制电路。
图22B示出一种由机身3701、投影机3702、反射器3703和荧光屏3704组成的背面型投影仪。本发明可以用于提供投影机3702及其他信号控制电路。
图22C是说明图22A和22B中投影机3601和3702的结构的示意图。投影机3601、3702由光源的光学系统3801，反射镜3802、3804至3806，分色镜3803，棱镜3807，液晶显示器3808，相差板3809和投影光学系统3810组成。投影光学系统3810由包括聚光透镜在内的光学系统组成。虽然本实施例示出三-平板型的实例，对此没有限制，可以使用单一的一种平板型。此外，图22C中按照箭头指示的光线路径中，用户可以适当地设置光学系统例如光学透镜、具有偏振用途的薄膜、用于调节相差的薄膜或者红外辐射(IR)薄膜。
图22D是说明图22C中的光源的光学系统3801的结构的示意图。在此实施例中，光源的光学系统3801由反射镜3811光源3812，透镜阵列3813、3814，偏振镜/变换器单元3815和聚焦透镜3816组成。如图22D示出的光源的光学系统只不过是一个实例，并且不必特别地对此进行限制。例如，用户可以适当地设置光源的光学系统，利用光学系统例如光学透镜、具有偏振用途的薄膜、用于调节相差的薄膜或者红外辐射(IR)薄膜。
虽然并未示意出，本发明可以进一步地将显示器件应用到导航系统以及电冰箱、洗衣机、微波炉和固定电话中。因此，本发明得到非常广泛的应用并且可以被用于各种各样的产品。
如上所述，本发明通过热处理使包含硅作为主要成分和锗的非晶半导体薄膜结晶，使获得晶体半导体薄膜成为可能，向非晶半导体薄膜添加金属元素时，锗的含量不小于0.1原子％但不大于10原子％(最好为不小于1原子％但不大于5原子％)，其中：通过电子背反射衍射图样方法测定时，相对于半导体薄膜的表面不少于20％的晶格面{101}具有不大于10度的角度，相对于半导体薄膜的表面不多于3％的晶格面{001}具有不大于10度的角度，以及相对于半导体薄膜的表面不多于5％的晶格面{111}具有不大于10度的角度。通过利用上述晶体半导体薄膜，允许形成薄膜晶体管的沟道形成区。
利用具有高度取向晶格面{101}的晶体半导体薄膜的TFTs能被用于制造有源矩阵液晶显示器以及场致发光(EL)显示器件，以及实现薄膜集成电路来代替通过利用传统的半导体衬底制造出的LSIs。

Claims (132)

1.一种薄膜晶体管，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
2.一种薄膜晶体管，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于5度的角度。
3.一种薄膜晶体管，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
其中：晶体半导体薄膜含有每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
4.一种薄膜晶体管，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
其中：晶体半导体薄膜含有每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
5.一种薄膜晶体管，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
6.一种薄膜晶体管，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不少于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
7.一种薄膜晶体管，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜包含浓度不小于0.1原子％但不大于10原子％的锗，其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
其中：晶体半导体薄膜含有每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
8.一种薄膜晶体管，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度，
其中：晶体半导体薄膜含有每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
9.根据权利要求1的晶体管，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
10.根据权利要求1的晶体管，
其中：晶体半导体薄膜含有从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种或多种金属元素。
11.根据权利要求1的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
12.一种薄膜晶体管，包括；
在晶体半导体薄膜中的至少一个沟道形成区，
其中：通过加热已添加金属元素的包括硅的非晶半导体薄膜形成的晶体半导体薄膜，
其中：非晶半导体薄膜薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
13.一种薄膜晶体管，包括：
在晶体半导体薄膜中的至少一个沟道形成区，
其中：通过加热已添加金属元素的包括硅的非晶半导体薄膜形成的晶体半导体薄膜，
其中：非晶半导体薄膜薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
14.一种薄膜晶体管，包括
在晶体半导体薄膜中的至少一个沟道形成区，
其中：通过加热已添加金属元素的包括硅的非晶半导体薄膜形成的晶体半导体薄膜，
其中：非晶半导体薄膜薄膜包含浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
其中：晶体半导体薄膜包含每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
15.一种薄膜晶体管，包括：
在晶体半导体薄膜中的至少一个沟道形成区，
其中：通过加热已添加金属元素的包括硅的非晶半导体薄膜形成的晶体半导体薄膜。
其中：非晶半导体薄膜薄膜包含浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
其中：晶体半导体薄膜包含每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
16.根据权利要求12的晶体管，
其中：金属元素的浓度小于1×1017/cm3
17.根据权利要求12的晶体管，
其中：金属元素是从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种。
18.根据权利要求12的晶体管，
其中：晶体半导体薄膜具有在20至100nm范围的厚度。
19.根据权利要求1的晶体管，
其中：晶体半导体薄膜包含氢或者卤族元素。
20.一种半导体器件，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
21.一种半导体器件，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
22.一种半导体器件，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
其中：晶体半导体薄膜包含每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
23.一种半导体器件，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于5度的角度。
其中：晶体半导体薄膜包含每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
24.一种半导体器件，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜包含浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
25.一种半导体器件，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜包含浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
26.一种半导体器件，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
其中：晶体半导体薄膜含有每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
27.一种半导体器件，包括：
在包括硅的晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度，
其中：晶体半导体薄膜含有每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
28.根据权利要求20的器件，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
29.根据权利要求20的器件，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种或多种金属元素。
30.根据权利要求20的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
31.一种半导体器件，包括：
在晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜通过加热已添加金属元素的包括硅的非晶半导体薄膜形成，
其中：非晶半导体薄膜薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
32.一种半导体器件，包括：
在晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜通过加热已添加金属元素的包括硅的非晶半导体薄膜形成，
其中：非晶半导体薄膜薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
33一种半导体器件，包括：
在晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜通过加热已添加金属元素的包括硅的非晶半导体薄膜形成，
其中：非晶半导体薄膜薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于20％的晶格面{101}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{111}具有不大于10度的角度。
其中：晶体半导体薄膜含有每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
34.一种半导体器件，包括：
在晶体半导体薄膜中的至少一个沟道形成区，
其中：晶体半导体薄膜通过加热已添加金属元素的包括硅的非晶半导体薄膜形成，
其中：非晶半导体薄膜薄膜含有浓度不小于0.1原子％但不大于10原子％的锗，
其中：通过电子背反射衍射图方法测定，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不少于5％的晶格面{101}具有不大于5度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于3％的晶格面{001}具有不大于10度的角度，相对于晶体半导体薄膜的表面、晶体半导体薄膜的不多于5％的晶格面{III}具有不大于10度的角度。
其中：晶体半导体薄膜含有每种的浓度小于5×1018/cm3的氮和碳，以及浓度小于1×1019/cm3的氧。
35.根据权利要求31的器件，
其中：金属元素的浓度小于1×1017/cm3
36.根据权利要求31的器件，
其中：金属元素是从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种。
37.根据权利要求31的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
38.根据权利要求20的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
39.根据权利要求2的晶体管，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
40.根据权利要求2的晶体管，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
41.根据权利要求2的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
42.根据权利要求2的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
43.根据权利要求3的晶体管，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
44.根据权利要求3的晶体管，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种或多种金属元素。
45.根据权利要求3的晶体管，
其中：晶体半导体薄膜具有20至10nm范围的厚度。
46.根据权利要求3的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
47.根据权利要求4的晶体管，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
48.根据权利要求4的晶体管，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种或多种金属元素。
49.根据权利要求4的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
50.根据权利要求4的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
51.根据权利要求5的晶体管，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
52.根据权利要求5的晶体管，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种或多种金属元素。
53.根据权利要求5的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
54.根据权利要求5的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
55.根据权利要求6的晶体管，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
56.根据权利要求6的晶体管，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种或多种金属元素。
57.根据权利要求6的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
58.根据权利要求6的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
59.根据权利要求7的晶体管，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
60.根据权利要求7的晶体管，
其中：晶体半导体薄膜包含从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
61.根据权利要求7的晶体管，
其中：晶体半导体薄膜具有20至10nm范围的厚度。
62.根据权利要求7的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
63.根据权利要求8的晶体管，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
64.根据权利要求8的晶体管，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、It、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
65.根据权利要求8的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
66.根据权利要求8的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
67.根据权利要求12的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
68.根据权利要求13的晶体管，
其中：金属元素的浓度小于1×1017/cm3
69.根据权利要求13的晶体管，
其中：金属元素是从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种。
70.根据权利要求13的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
71.根据权利要求13的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
72.根据权利要求14的晶体管，
其中：金属元素的浓度小于1×1017/cm3
73.根据权利要求14的晶体管，
其中：金属元素是从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种。
74.根据权利要求14的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
75.根据权利要求14的晶体管，
其中：晶体半导体薄膜含有氢或者卤族元素。
76.根据权利要求15的晶体管，
其中：金属元素的浓度小于1×1017/cm3
77.根据权利要求15的晶体管，
其中：金属元素是从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种。
78.根据权利要求15的晶体管，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
79.根据权利要求15的晶体管。
其中：晶体半导体薄膜含有氢或者卤族元素。
80.根据权利要求21的器件，
其中：晶体半导体薄膜包括浓度小于1×1017/cm3的金属元素。
81.根据权利要求21的器件。
其中：晶体半导体薄膜包含从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
82.根据权利要求21的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
83.根据权利要求21的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
84.根据权利要求22的器件，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
85.根据权利要求22的器件，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种或多种金属元素。
86.根据权利要求22的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
87.根据权利要求22的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
88.根据权利要求23的器件，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
89.根据权利要求23的器件，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
90.根据权利要求23的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
91.根据权利要求23的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
92.根据权利要求24的器件，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
93.根据权利要求24的器件，
其中：晶体半导体薄膜包括从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
94.根据权利要求24的器件，
其中：晶体半导体薄膜具有厚度在范围20至100nm。
95.根据权利要求24的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
96.根据权利要求25的器件，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
97.根据权利要求25的器件，
其中：晶体半导体薄膜含有从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
98.根据权利要求25的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
99.根据权利要求25的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
100.根据权利要求26的器件，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
101.根据权利要求26的器件，
其中：晶体半导体薄膜含有从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
102.根据权利要求26的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
103.根据权利要求26的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
104.根据权利要求27的器件，
其中：晶体半导体薄膜含有浓度小于1×1017/cm3的金属元素。
105.根据权利要求27的器件，
其中：晶体半导体薄膜含有从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种金属元素。
106.根据权利要求27的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
107.根据权利要求27的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
108.根据权利要求31的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
109.根据权利要求32的器件，
其中：金属元素的浓度小于1×1017/cm3
110.根据权利要求32的器件，
其中：金属元素是从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种。
111.根据权利要求32的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
112.根据权利要求32的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
113.根据权利要求33的器件，
其中：金属元素的浓度小于1×1017/cm3
114.根据权利要求33的器件，
其中：金属元素是从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种。
115.根据权利要求33的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
116.根据权利要求33的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
117.根据权利要求34的器件，
其中：金属元素的浓度小于1×1017/cm3
118.根据权利要求34的器件，
其中：金属元素是从由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu以及Au组成的组中选择出来的至少一种。
119.根据权利要求34的器件，
其中：晶体半导体薄膜具有20至100nm范围的厚度。
120.根据权利要求34的器件，
其中：晶体半导体薄膜含有氢或者卤族元素。
121.根据权利要求20的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、便携式电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
122.根据权利要求21的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
123.根据权利要求22的器件，
其中：半导体器件包括从由，蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
124.根据权利要求23的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
125.根据权利要求24的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
126.根据权利要求25的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
127.根据权利要求26的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
128.根据权利要求27的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
129.根据权利要求31的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
130.根据权利要求32的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
131.根据权利要求33的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
132.根据权利要求32的器件，
其中：半导体器件包括从由蜂窝电话、摄像机、移动电脑、便携式数据终端、电视接收机、便携式笔记本、个人电脑、利用记录介质记录程序的唱盘机、数字照相机、正面型投影机以及背面型投影机组成的组中选择出来的一种器件。
CN01124907A 2000-06-12 2001-06-12 薄膜晶体管及半导体器件 Pending CN1346152A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP176173/00 2000-06-12
JP2000176188 2000-06-12
JP176188/00 2000-06-12
JP2000176173 2000-06-12
JP177641/00 2000-06-13
JP177652/00 2000-06-13
JP2000177641 2000-06-13
JP2000177652 2000-06-13

Publications (1)

Publication Number Publication Date
CN1346152A true CN1346152A (zh) 2002-04-24

Family

ID=27481357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01124907A Pending CN1346152A (zh) 2000-06-12 2001-06-12 薄膜晶体管及半导体器件

Country Status (7)

Country Link
US (2) US6690068B2 (zh)
EP (1) EP1164635A3 (zh)
KR (1) KR100820248B1 (zh)
CN (1) CN1346152A (zh)
MY (1) MY124509A (zh)
SG (2) SG152040A1 (zh)
TW (1) TWI263336B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101669209B (zh) * 2007-04-25 2011-11-09 Lg化学株式会社 薄膜场效应晶体管及其制备方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6479313B1 (en) * 2001-05-25 2002-11-12 Kopin Corporation Method of manufacturing GaN-based p-type compound semiconductors and light emitting diodes
WO2002101833A1 (en) * 2001-06-07 2002-12-19 Amberwave Systems Corporation Multiple gate insulators with strained semiconductor heterostructures
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6994083B2 (en) * 2001-12-21 2006-02-07 Trudell Medical International Nebulizer apparatus and method
KR100466964B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 폴리실리콘 박막 제조방법
KR100864493B1 (ko) * 2002-05-23 2008-10-20 삼성전자주식회사 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
DE10236738B9 (de) * 2002-08-09 2010-07-15 Carl Zeiss Nts Gmbh Elektronenmikroskopiesystem und Elektronenmikroskopieverfahren
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US20050236616A1 (en) * 2004-04-26 2005-10-27 Horng-Huei Tseng Reliable semiconductor structure and method for fabricating
DE102005047081B4 (de) * 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
US8339031B2 (en) * 2006-09-07 2012-12-25 Saint-Gobain Glass France Substrate for an organic light-emitting device, use and process for manufacturing this substrate, and organic light-emitting device
KR20090091175A (ko) * 2006-11-17 2009-08-26 쌩-고벵 글래스 프랑스 유기 발광 소자용 전극, 산 식각 및 이를 포함하는 유기 발광 소자
KR100883350B1 (ko) * 2006-12-04 2009-02-11 한국전자통신연구원 쇼트키 장벽 박막 트랜지스터 제조방법
FR2913146B1 (fr) * 2007-02-23 2009-05-01 Saint Gobain Electrode discontinue, dispositif electroluminescent organique l'incorporant, et leurs fabrications
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
FR2924274B1 (fr) * 2007-11-22 2012-11-30 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant, et sa fabrication
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
FR2925981B1 (fr) * 2007-12-27 2010-02-19 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant.
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101015847B1 (ko) * 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
FR2936358B1 (fr) 2008-09-24 2011-01-21 Saint Gobain Procede de fabrication d'un masque a ouvertures submillimetriques pour grille electroconductrice submillimetrique, masque a ouverture submillimetriques, grille electroconductrice submillimetrique.
FR2936362B1 (fr) 2008-09-25 2010-09-10 Saint Gobain Procede de fabrication d'une grille submillimetrique electroconductrice revetue d'une grille surgrille, grille submillimetrique electroconductrice revetue d'une surgrille
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2944145B1 (fr) 2009-04-02 2011-08-26 Saint Gobain Procede de fabrication d'une structure a surface texturee pour dispositif a diode electroluminescente organique et structure a surface texturee
KR101592016B1 (ko) * 2009-07-08 2016-02-05 삼성디스플레이 주식회사 편광판 및 이를 포함하는 액정 표시 장치
KR20210131462A (ko) * 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
FR2955575B1 (fr) 2010-01-22 2012-02-24 Saint Gobain Substrat verrier revetu d'une couche haut indice sous un revetement electrode et dispositif electroluminescent organique comportant un tel substrat.
JP5595054B2 (ja) * 2010-01-29 2014-09-24 株式会社日立ハイテクサイエンス 電子顕微鏡及び試料分析方法
US8940610B2 (en) 2010-04-16 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Electrode for energy storage device and method for manufacturing the same
JP6785848B2 (ja) * 2015-12-30 2020-11-18 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ミリ秒アニールシステムのためのガスフロー制御

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JPH02219234A (ja) 1989-02-20 1990-08-31 Seiko Epson Corp 半導体装置
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2840699B2 (ja) 1990-12-12 1998-12-24 株式会社 半導体エネルギー研究所 被膜形成装置及び被膜形成方法
JP3131239B2 (ja) * 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JPH04349619A (ja) * 1991-05-28 1992-12-04 Nippondenso Co Ltd 単結晶半導体膜の製造方法
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
WO1995003629A1 (fr) 1993-07-26 1995-02-02 Seiko Epson Corporation Dispositif semi-conducteur a film mince, sa fabrication et son systeme d'affichage
JPH0786602A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd 薄膜トランジスタの製造方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW251379B (en) 1994-01-28 1995-07-11 Nat Science Committee Process of polysilicon, Ge or Si-Ge thin film transistor
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985703A (en) 1994-10-24 1999-11-16 Banerjee; Sanjay Method of making thin film transistors
JPH08271880A (ja) 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
JP3204489B2 (ja) * 1995-09-19 2001-09-04 シャープ株式会社 半導体装置の製造方法
TW310478B (en) 1995-12-08 1997-07-11 Nat Science Council A method to fabricate thin film transistor
US5943560A (en) 1996-04-19 1999-08-24 National Science Council Method to fabricate the thin film transistor
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4566295B2 (ja) * 1997-06-10 2010-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP4115589B2 (ja) * 1997-10-17 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4068219B2 (ja) 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11204434A (ja) 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11233788A (ja) 1998-02-09 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4489201B2 (ja) 1998-02-18 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4115584B2 (ja) 1998-03-27 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4493749B2 (ja) * 1998-07-15 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4841740B2 (ja) * 2000-04-26 2011-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI263336B (en) 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101669209B (zh) * 2007-04-25 2011-11-09 Lg化学株式会社 薄膜场效应晶体管及其制备方法

Also Published As

Publication number Publication date
EP1164635A2 (en) 2001-12-19
KR20010112599A (ko) 2001-12-20
SG103296A1 (en) 2004-04-29
TWI263336B (en) 2006-10-01
US20040108576A1 (en) 2004-06-10
US6690068B2 (en) 2004-02-10
MY124509A (en) 2006-06-30
KR100820248B1 (ko) 2008-04-08
EP1164635A3 (en) 2004-09-29
US7307282B2 (en) 2007-12-11
SG152040A1 (en) 2009-05-29
US20020008286A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
CN1346152A (zh) 薄膜晶体管及半导体器件
CN1135608C (zh) 半导体器件的制造方法
CN1269196C (zh) 薄膜半导体器件的制造方法
CN1218403C (zh) 半导体装置
JP4827325B2 (ja) 半導体装置の作製方法
CN1244891C (zh) 有源矩阵显示器
CN1206737C (zh) 半导体器件及其制造方法
CN1146955C (zh) 半导体器件的制造方法
CN1208807C (zh) 半导体器件及其制造方法
CN1722468A (zh) 便携式信息终端
CN1458694A (zh) 氮化硅膜、半导体装置及其制造方法
CN1195879A (zh) 半导体器件的制造方法
CN1169026A (zh) 半导体薄膜，半导体器件及其制造方法
CN1235269C (zh) 半导体器件以及半导体器件的制造方法
CN1166047A (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1282989C (zh) 半导体设备和其制造方法
CN100342484C (zh) 半导体器件及其制造方法
JP4619490B2 (ja) 半導体装置の検査方法
CN1353453A (zh) 底部栅极型薄膜晶体管及其制造方法和显示装置
JP4646460B2 (ja) 半導体装置の作製方法
JP4827324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication