KR100864493B1 - 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 - Google Patents
규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 Download PDFInfo
- Publication number
- KR100864493B1 KR100864493B1 KR1020020028668A KR20020028668A KR100864493B1 KR 100864493 B1 KR100864493 B1 KR 100864493B1 KR 1020020028668 A KR1020020028668 A KR 1020020028668A KR 20020028668 A KR20020028668 A KR 20020028668A KR 100864493 B1 KR100864493 B1 KR 100864493B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- gate
- silicon layer
- contact hole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Abstract
본 발명은 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것으로 규소층의 표면 처리 방법은 먼저 기판 위에 차단층을 형성하고, 차단층 표면을 오존 처리한다. 이후 차단층 위에 비정질 규소층을 형성한 후 비정질 규소층 표면을 오존 처리하여 이루어진다.
따라서 이를 이용한 박막 트랜지스터 기판을 제조하면, 박막 트랜지스터의 전기적 특성 및 균일성이 향상되어 우수한 박막 트랜지스터 기판을 제조할 수 있다.
박막 트랜지스터 기판, 오존, 세정
Description
도1은 비정질 규소층의 형성 전에 차단층을 오존으로 표면 처리를 한 경우와 불산으로 세정한 경우의 박막 트랜지스터의 특성을 비교하는 그래프이다.
도2는 비정질 규소층의 형성 후 레이저 열처리 전에 오존으로 표면 처리를 한 경우와 불산으로 세정 한 경우의 박막 트랜지스터의 특성을 비교하는 그래프이다.
도3은 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도4는 도3 의 ⅠV-ⅠV' 선에 대한 단면도이다.
도5a 내지 도5h는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다..
도6은 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도7은 도6의 VⅡ-VⅡ'-VⅡ" 선에 대한 단면도이다.
도8a 내지 도8e는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
※도면의 주요부분에 대한 부호 설명※
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 131 : 유지 전극선
133 : 유지 전극 140 : 게이트 절연층
150 : 다결정 규소층 151 : 채널 영역
152 : 소스영역 154 : 드레인 영역
171 : 데이터 선 173 : 드레인 전극
190 : 화소 전극
본 발명은 규소층의 표면 처리 방법 및 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
박막 트랜지스터 기판(Thin Film Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 제2 층간 절연층 등으로 이루어져 있다.
박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연층과 제2 층간 절연층등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터는 비정질 규소층 또는 다결정 규소층을 활성층으로 가지며, 게이트 전극과 활성층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터 기판의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다.
탑 게이트 방식에서는 다결정 규소층이 절연 기판 위에 형성되고, 다결정 규소층 위에 게이트 절연층이 형성되며, 게이트 절연층 위에 게이트 배선 및 유지 전극선이 형성된다. 또, 게이트 배선 및 유지 전극선의 위에는 제1 층간 절연층이 형성되며, 제1 층간 절연층 위에 데이터 배선이 형성된다. 화소 전극은 데이터 배선과 같은 층에 형성되거나 또는 데이터 배선 위에 형성되어 있는 제2 층간 절연층 위에 형성된다.
이 때, 제1 층간 절연층에 의하여 분리되는 데이터 배선과 게이트 배선 또는 제2 층간 절연층에 의하여 분리되는 데이터 배선과 화소 전극 사이에는 기생 용량이 형성된다. 이러한 기생 용량은 박막 트랜지스터 기판을 사용하는 표시 장치의 표시 품질을 저하시키므로 가능한 한 작은 값이 되도록 억제하는 것이 바람직하다.
또한, 게이트 절연층/다결정 규소층/차단층을 포함하여 구성되는 박막 트랜지스터의 특성은 다결정 규소층의 상,하부의 계면 상태에 따라서 좌우된다.
이러한 특성 때문에 다결정 규소층을 형성하기 위한 비정질 규소층을 형성하기 전,후에 세정을 실시하게 되는데 일반적으로 불산(HF) 세정을 이용한다. 그러나 불산으로 세정을 실시할 경우에는 유기물 제거와 함께 차단층도 약 200Å 식각하고 비정질 규소층 위에 형성되는 자연 산화층도 제거한다.
따라서 불산 세정을 사용하면 차단층을 식각하여 기판으로부터 방출되는 오염 입자가 규소층으로 침투하는 것을 막지 못하여 박막 트랜지스터의 전기적 특성을 떨어뜨리는 문제가 발생하고, 세정의 효과도 충분하지 못하다.
본 발명의 과제는 이러한 문제점을 해결하기 위한 것으로 세정 기능을 유지하면서 박막 트랜지스터의 특성을 향상시킬 수 있는 박막 트랜지스터의 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해서 본 발명에서는 기판 위에 차단층을 형성한 후 차단층 표면을 오존 처리하고, 차단층 위에 비정질 규소층을 형성한 후 비정질 규소층 표면을 오존 처리한다.
여기서 오존 처리는 오존수를 10~100ppm의 농도로 0~70℃를 유지하면서 1~10분 동안 세정하고, 연속하여 탈이온수로 헹구는 과정을 포함한다.
또한, 이를 이용한 박막 트랜지스터 기판의 제조 방법은 먼저 투명한 절연 기판 위에 차단층을 형성하는 단계, 차단층 위에 비정질 규소층을 형성하는 단계, 비정질 규소층을 결정화 한 후, 패터닝하여 다결정 규소층을 형성하는 단계, 다결정 규소층 위에 게이트 절연층을 형성하는 단계, 게이트 절연층 위에 게이트 배선 및 유지 전극 배선을 형성하는 단계, 다결정 규소층에 n형 또는 p형 불순물이 도핑된 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 게이트 배선 및 유지 전극 배선 위에 제1층간 절연층을 형성하는 단계, 제1층간 절연층에 소스 영역을 노출하는 제1 접촉구와 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계, 제1층간 절연층 위에 제1 접촉구를 통하여 소스 영역과 연결되는 데이터선과 제2 접촉구를 통하여 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 제2층간 절연층을 형성하는 단계, 제2층간 절연층 위에 드레인 전극을 노출하는 제3접촉구를 형성하는 단계, 제2층간 절연층 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계 및 차단층과 비정질 규소층 중의 적어도 하나의 표면을 오존 처리하는 단계를 포함하여 이루어진다.
또한, 박막 트랜지스터 기판의 다른 제조 방법은 투명 절연 기판 위에 차단층을 형성하는 단계, 차단층 위에 비정질 규소층을 형성하는 단계, 비정질 규소층을 결정화한 후 패터닝하여 다결정 규소층을 형성하는 단계, 다결정 규소층 위에 게이트 절연층을 형성하는 단계, 게이트 절연층 위에 도전층을 형성한 후 사진 식각 방법으로 패터닝하여 게이트 배선, 유지 전극 배선, 데이터 금속편, 게이트 패드를 형성하는 단계, 다결정 규소층에 n형 또는 p형 불순물이 도핑된 소스 영역 및 드레인 영역과 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 게이트 배선, 유지 전극 배선, 데이터 금속편 위에 층간 절연층을 형성하는 단계, 층간 절연층에 소스 영역을 노출하는 제1접촉구, 드레인 영역을 노출하는 제2접촉구, 데이터 금속편을 노출하는 제3접촉구를 형성하는 단계, 층간 절연층 위에 상기 제1접촉구를 통하여 소스 영역과 연결되고 제3접촉구를 통하여 데이터 금속편과 연결되는 데이터 연결부와 제2 접촉구를 통하여 드레인 영역과 연결되는 화소 전극을 형성하는 단계 및 차단층과 비정질 규소층 중의 적어도 하나의 표면을 오존 처리하는 단계를 포함하여 이루어진다.
이하 본 발명을 첨부된 도면과 함께 일실시예로 구체적으로 설명한다.
먼저 본 발명에 따른 규소층의 표면 처리방법은 투명한 절연 기판 상에 차단층을 형성하고 차단층을 오존(O3)수로 제1차 세정을 실시한다. 이후 차단층상에 남아있는 오존수를 제거하기 위해 탈이온수(Deionized)로 제1차 헹굼(rinse)을 실시한다.
그리고 차단층상에 비정질 규소층을 형성한 후 비정질 규소층을 오존수로 제2차 세정을 실시한다. 이후 비정질 규소층에 남아있는 오존수를 제거하기 위해 탈이온수로 제2차 헹굼을 실시한다.
이때 제1및 제2차 오존 세정은 오존수를 10~100ppm의 농도로 0~70℃를 유지하면서 1~10분 세정하는 것이 바람직하다. 농도, 온도, 세정의 최저치 미만일 경우 본 발명에서 얻고자 하는 세정 효과가 나타나지 않으며, 최대치를 넘길 경우 표면 의 특성 변화로 인한 박막 트랜지스터의 전기적 특성이 감소된다.
도1은 차단층을 형성한 후 불산 세정 및 오존을 이용한 표면 처리를 실시한 후에 측정한 Vg(Gate voltage)와 Ids(Source-Drain current) 특성을 나타낸 그래프이다.
도2는 비정질 규소층을 형성한 후 불산 세정 및 오존을 이용한 표면 처리를 실시한 후에 측정한 Vg와 Ids 특성을 나타낸 그래프이다.
일반적으로 박막 트랜지스터는 소스-드레인에 일정 전압이 인가되면 게이트 전압이 형성되면, 다결정 규소층에 채널이 형성되면서 전류가 증가된다.
이러한 특성을 나타낸 도1및 도2에서와 같이, 비정질 규소층을 증착하기 전에 차단층 표면을 오존 처리한 경우와, 비정질 규소층을 증착한 후 레이저 어닐링을 실시하기 전에 비정질 규소층 표면을 오존 처리한 경우를 종래의 불산을 이용한 세정과 비교할 때, 전류의 증가가 향상된 것을 확인할 수 있다.
기술된 바와 같이 본 발명에 따른 오존수를 이용한 표면처리를 차단층, 비정질 규소층상에 실시한 결과 종래의 불산을 이용한 세정에 비해 유기물의 제거 효과가 증대되고, 절연 기판으로부터의 오염이 발생되지 않으며, 박막트랜지스터의 전기적 특성 및 균일성(uniformity) 특성이 향상된다.
이는 오존수가 비정질 규소층의 표면을 강제적으로 산화시켜 강제 산화층을 형성시키기 때문으로 종래의 박막 특성이 열악한 자연 산화층에 비해 박막 특성이 개선된다.
이하에서는 본 발명에 따른 오존을 이용한 표면 처리 방법을 사용하여 박막 트랜지스터 기판을 제조하는 방법을 구체적으로 설명한다.
[실시예1]
도 3은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 나타내는 배치도이고, 도 4는 도 3의 ⅠV-ⅠV' 선에 대한 단면도이다.
도3내지 도4에 도시된 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 소스영역(152), 드레인 영역(154) 및 채널영역(151)이 포함된 다결정 규소층(150)이 형성되어 있으며, 다결정 규소층(150)을 포함하여 기판(110) 위에 게이트 절연층(140)이 형성되어 있다.
게이트 절연층(140)위에 가로 방향으로 긴 게이트 선(121)이 형성되어 있고, 게이트 선(121)의 일부가 세로 방향으로 연장되어 다결정 규소층(150)과 일부 중첩되어 있으며, 다결정 규소층(150)과 일부 중첩되는 게이트 선(121)이 게이트 전극(123)이 된다.
또한, 유지전극선(131)이 게이트 선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩되는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 다결정 규소층(150)의 해당 부분은 유지 전극 영역(156)이 된다.
이하 게이트 선(121) 및 게이트 전극(123)을 게이트 배선이라 하고 유지 전극(133) 및 유지 전극선(131)을 유지 전극 배선이라 한다.
게이트 배선(121, 123) 및 유지 전극 배선(131, 133)이 형성된 게이트 절연 층(140) 상에 제1층간 절연층(801)이 형성되어 있다. 제1층간 절연층(801)은 소스 영역(152)과 드레인 영역(154)을 각각 노출시키는 제1 접촉구(141)및 제2 접촉구(142)를 포함하고 있다.
제1층간 절연층(801) 위에 데이터선(171)이 세로 방향으로 길게 형성되어 게이트 선(121)과 수직으로 교차하고 있으며, 제1접촉구(141)를 통해 소스 영역(152)과 연결되어 있다. 또한, 드레인 전극(175)은 제2접촉구(142)를 통해 상부층과 연결되어 있다.
드레인 전극(175) 및 데이터선(171)을 포함하여 제1층간 절연층(801) 위에 제2층간 절연층(802)이 형성되어 있다. 제2층간 절연층(802)은 드레인 전극(173)을 노출시키는 제3 접촉구(143)를 가진다.
제2층간 절연층(802) 위에 화소 전극(190)이 형성되어 있으며 화소 전극(190)의 일부분은 제3접촉구(143)를 통해 드레인 전극(175)과 연결되어 있다.
기술된 제1실시예에 따른 박막트랜지스터 기판을 제조하는 방법을 상세히 설명한다.
도5a내지 도5h는 본 발명의 제1 실시예에 따른 제조 방법을 설명하기 위한 도면이다.
먼저 도5a에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단층(111)을 형성한 후 오존수로 제1차 표면 처리를 실시한다. 이때 사용되는 투명 절연 기판(110)으로는 유리, 석영 또는 사파이어등을 사용할 수 있으며, 차단층은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 약1,000Å의 두께로 증착하여 형성한다.
제1차 표면 처리는 먼저 오존수를 10~100ppm의 농도로 0~70℃를 유지하면서 1~10분 동안 세정하는 단계와, 그 후 차단층에 남아있는 오존수를 제거하기 위해 탈이온수로 차단층을 헹구는 단계를 포함한다.
도5b에 도시된 바와 같이, 오존 표면 처리를 통하여 불순물이 제거된 차단층 위에 비정질 규소층을 형성한 후 비정질 규소층을 오존수를 사용하여 제2차 표면 처리를 실시한다. 비정질 규소층(150A)은 비정질 규소를 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 약 500Å의 두께로 증착하여 형성한다.
제2차 표면 처리를 실시하는 과정은 제1차 표면 처리와 동일하다.
도5c에 도시된 바와 같이, 비정질 규소층(150A)을 레이저 열처리(laser annealing) 또는 로 열처리(furnace annealing)하여 결정화한 후 사진 식각 방법으로 패터닝하여 다결정 규소층(150)을 형성한다.
도5d에 도시된 바와 같이, 다결정 규소층(150) 상에 게이트 절연층(140)을 형성한 후 게이트 전극(123) 및 게이트 선(121)을 형성하고 동시에 유지 전극(133) 및 유지 전극선(131)을 형성한다.
게이트 절연층(140)은 화학 기상 증착 방법으로 질화규소 또는 산화규소 등의 절연물질을 500~3000Å의 두께로 증착하여 형성한다.
그리고 게이트 전극(123) 및 게이트 선(121)은 게이트 절연층(140) 위에 알루미늄 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 함유 금속의 단일층이나 알 루미늄 합금층과 크롬(Cr)이나 몰리브덴(Mo) 합금층 등으로 이루어지는 다중층의 도전 물질층을 증착하고 이를 사진 식각 방법으로 패터닝하여 형성한다.
이하, 게이트 선(121) 및 게이트 전극(123)을 게이트 배선이라 하며, 유지 전극(131) 및 유지 전극선(133)을 유지 전극 배선이라 한다.
이후 게이트 배선을 마스크로 하여 다결정 규소층상에 p형 또는 n형 도전형 불순물을 주입하여 소스 영역(152), 드레인 영역(154) 및 채널 영역(151)을 형성한다. 채널 영역(151)은 불순물이 도핑되지 않은 영역으로 게이트 전극(123) 아래에 위치하며 소스 영역(152)과 드레인 영역(154)을 분리시킨다. 또한, 다결정 규소층(150)과 유지 전극선(131)의 길이 및 폭의 차이 때문에 유지 전극선(131) 바깥에 노출되는 다결정 규소층(150a)이 생기고, 이들 영역도 도핑되어 있으며 유지 전극 영역(156)에 인접하고 드레인 영역(154)과는 분리되어 있다.
게이트 배선(121, 123) 및 유지 전극 배선(131, 133)의 형성과 다결정 규소층(150)에 p형 및 n형 도전형 불순물 주입 과정을 좀더 구체적으로 설명하면 다음과 같다.
감광층을 사용하는 사진 식각 공정으로 p형 박막 트랜지스터 영역의 게이트 도전층을 식각하여 p형 박막 트랜지스터의 게이트 배선(도시되지 않음)을 형성한 후 p형 불순물을 주입하여p형 박막 트랜지스터의 소스 영역, 드레인 영역, 채널 영역을 형성한다. 이 때, n 형 박막 트랜지스터가 형성될 부분은 감광층에 의해 덮여서 보호된다. 이어서 다른 감광층을 사용하는 사진 식각 공정으로 n형 박막 트랜지스터 영역의 게이트 도전층을 식각하여 n형 박막 트랜지스터의 게이트 배선(121, 123)을 형성하고 게이트 배선(121, 123)을 마스크로 하여 n형 불순물을 주입하여 n 형 박막 트랜지스터의 소스 영역(152), 드레인 영역(154), 채널 영역(151)을 형성한다. 이 때, p 형 박막 트랜지스터가 형성되어 있는 부분은 감광층에 의하여 덮여서 보호된다. 여기서 채널 영역(151)은 불순물이 주입되지 않은 영역으로 게이트 전극(123) 아래에 위치하며 소스 영역(152)과 드레인 영역(154)을 분리시킨다. n형 및 p형 박막 트랜지스터 영역의 형성 공정은 순서가 바뀌어도 무방하다.
다음, 도5e에서와 같이, 소스 영역(152), 드레인 영역(154) 및 채널 영역(151)이 형성된 기판 전면에 절연물질을 적층하여 제1층간 절연층(801)을 형성한다. 이후 제1층간 절연층(801)에 사진 식각 방법으로 소스 영역(152)과 드레인 영역(154)을 노출하는 제1접 촉구(141) 및 제2 접촉구(142)를 형성한다.
도5f에서와 같이, 형성된 제1 접촉구(141) 및 제2 접촉구(142) 내부를 포함하여 제1층간 절연층(801) 위에 도전층을 형성한 후 패터닝하여 데이터 선(171)과 드레인 전극(175)을 형성한다. 데이터 선(171)은 제1접촉구(141)를 통해 소스 영역(152)과 연결되고, 드레인 전극(175)은 제2 접촉구(142)를 통해 드레인 영역(175)과 연결된다.
데이터선(171)은 게이트선(121)과 수직으로 교차하도록 형성하며 데이터선(171)과 게이트선(121)에 의해 화소 전극(190)이 형성되는 화소 영역(PX)이 정의된다.
도5g에서와 같이, 데이터선(171) 및 드레인 전극(175)을 포함하여 제1층간 절연층(801) 위에 절연 물질을 적층하여 제2층간 절연층(802)을 형성한다. 이후 제2층간 절연층(802)에 사진 식각 방법으로 드레인 전극을 노출하는 제3 접촉구(143)를 형성한다.
도5h에서와 같이, 제3 접촉구(143) 내부를 포함하여 제2층간 절연층(802) 위에 ITO를 증착한 후, 이를 패터닝하여 화소 전극(190)을 형성한다. 화소 전극(190)은 제3접촉구(143)를 통해 드레인 전극(175)과 연결된다.
[실시예2]
도6은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도7은 도 6의 절단선 VⅡ-VⅡ'-VⅡ"대한 단면도이다.
도6 및 도7에 도시된 바와 같이, 투명한 절연 기판(110) 위에 소스 영역(152), 드레인 영역(154) 및 채널 영역(151)을 포함하는 다결정 규소층(150)이 형성되어 있고, 다결정 규소층(150)을 포함하여 기판(110) 위에 게이트 절연층(140)이 형성되어 있다.
게이트 절연층(140) 위에 가로방향으로 긴 게이트 선(121)이 형성되어 있고, 게이트 선(121)의 일부가 세로방향으로 연장되어 다결정 규소층(150)과 일부 중첩되며, 다결정 규소층(150)과 중첩된 게이트선(121)의 일부분은 게이트 전극(123)이 된다. 게이트선(121)의 일단에는 외부 회로(도시하지 않음)으로 주사 신호를 인가 받기 위한 게이트 패드(125)가 형성되어 있다. 또, 유지 전극선(131)이 게이트선(121)과 일정거리 이격되며 평행하게 위치하도록, 게이트선(121)과 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩되는 유지 전극선(131)의 일 부분은 유지 전극(131)이 되며, 유지 전극(131) 아래에 위치한 다결정 규소층(150)은 유지 전극 영역(156)이 된다.
그리고 게이트선(121)과 일정거리 이격되며 게이트선(121)과 수직한 방향으로 신장되며, 게이트선(121)과 동일한 층에 데이터 금속편(171a)이 형성되어 있다. 데이터 금속편(171a)은 인접한 두 게이트선(121) 사이에 게이트선(121)과 연결되지 않도록 형성되어 있다. 또, 데이터 금속편(171a)은 외부회로(도시하지 않음)으로부터 화상 신호를 인가받기 위한 데이터 패드(도시하지 않음)를 포함한다.
게이트선(121), 게이트 전극(123) 및 게이트 패드(125)를 게이트 배선이라 하고 유지 전극(133), 유지 전극선(131)을 유지 전극 배선이라 한다. 게이트 배선 및 유지 전극 배선을 포함하여 게이트 절연층(140) 위에 층간 절연층(180)이 형성되어 있다.
층간 절연층(180) 위에는 데이터 연결부(171b), 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(도시하지 않음)가 형성되어 있다. 데이터 연결부(171b)는 세로 방향으로 게이트선(121) 및 유지 전극선(131)과 교차하도록 형성되어 있다.
데이터 금속편(171a)은 층간 절연층(180)에 형성되어 있는 제3 접촉구(143)를 통해 데이터 연결부(171b)와 연결되어 있으며, 데이터 연결부(171b)는 제1 접촉구(141)를 통해 소스 영역(152)과 연결되어 있다. 즉, 데이터 연결부(171b)에 의하여 분리되어 있는 데이터 금속편(171a)들이 게이트선(121)및 유지 전극선(131)을 건너 연결된다. 그리고 화소 전극(190)은 층간 절연층(180)과 게이트 절연층(140)에 걸쳐 형성되어 있는 제2 접촉구(142)를 통해 드레인 영역(154)과 연결되어 있으 며, 보조 게이트 패드(95)와 보조 데이터 패드는 층간 절연층(180)에 형성되어 있는 제4 접촉구(144) 및 제5 접촉구(도시하지 않음)를 통해 각각 게이트 패드(125)와 데이터 패드에 연결되어 있다.
도 8a 내지 도 8e는 기술된 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 도면이다. 이하 첨부된 도면을 참조하여 그 제조 방법을 구체적으로 설명한다.
도 8a에 도시된 바와 같이, 투명한 절연 기판(110)상에 차단층(111)을 형성한 후 오존으로 제1차 표면 처리를 실시한다. 이때 사용하는 투명한 절연 기판(110)으로는 유리, 석영 또는 사파이어등을 사용할 수 있으며, 차단층(111)은 산화 규소 또는 질화 규소를 약1,000Å의 두께로 증착하여 형성한다.
제1차 표면 처리는 오존수를 10~100ppm의 농도로 0~70℃를 유지하면서 1~10분 동안 세정하는 단계와, 차단층(111)에 남아있는 오존수를 제거하기 위해 탈이온수로 헹구는 단계를 포함한다.
도8b에 도시된 바와 같이, 세정으로 불순물이 제거된 차단층 위에 비정질 규소층(150A)을 형성한 후 오존으로 제2차 표면 처리를 실시한다.
비정질 규소층(150A)은 화학 기상 증착 방법으로 약 500Å의 두께로 증착하여 형성한다.
제2차 표면 처리를 실시하는 과정은 제1차 표면 처리와 동일하다.
도8c에 도시된 바와 같이, 세정된 비정질 규소층(150A)을 레이저 열처리 또는 로 열처리하여 결정화 한 후 사진 식각 공정으로 패터닝하여 다결정 규소층(150)을 형성한다.
도8d에 도시된 바와 같이, 다결정 규소층(150) 위에 게이트 절연층(140)을 형성한다. 그리고 게이트 절연층(140) 위에 도전막을 형성한 후 패터닝하여 게이트 배선(121, 123, 125)을 형성한다. 이후 게이트 배선을 마스크로 불순물을 도핑하여 불순물이 도핑된 소스영역(152), 드레인 영역(154)과 불순물이 도핑되지 않은 채널 영역(151)을 형성한다.
게이트 절연층(140)은 화학 기상 증착 방법으로 질화규소 또는 산화규소 등의 절연물질을 500~3,000Å의 두께로 증착하여 형성한다.
그리고 게이트 배선(121, 123, 125)은 게이트 절연층(140) 위에 알루미늄 또는 알루미늄 네오디뮴과 같은 알루미늄 함유 금속의 단일층이나 알루미늄 상에 크롬이나 몰리브덴 합금과 같은 다중층의 도전물질을 증착하여 도전층을 형성한 후 도전층상에 사진 식각 방법으로 패터닝하여 형성한다. 이때 게이트 배선과 동시에 유지 전극 배선(131, 133) 및 데이터 금속편(171a)을 형성한다.
게이트 배선(121, 123, 125), 유지 전극 배선(131, 133) 및 데이터 금속편(171a)의 형성과 다결정 규소층(150)에 p형 및 n형 도전형 불순물 주입 과정을 좀더 구체적으로 설명하면 다음과 같다.
감광층을 사용하는 사진 식각 공정으로 p형 박막 트랜지스터 영역의 게이트 도전층을 식각하여 p형 박막 트랜지스터의 게이트 배선(도시되지 않음)을 형성한 후 p형 불순물을 주입하여 p형 박막 트랜지스터의 소스 영역, 드레인 영역, 채널 영역을 형성한다. 이때, n형 박막 트랜지스터가 형성될 부분은 감광층에 의하여 덮 여서 보호된다. 이어서 다른 감광층을 사용하는 사진 식각 공정으로 n형 박막 트랜지스터 영역의 게이트 도전층을 식각하여 n형 박막 트랜지스터의 게이트 배선(121, 123)을 형성하고 게이트 배선(121, 123)을 마스크로 하여 n형 불순물을 주입하여 n형 박막 트랜지스터의 소스 영역(152), 드레인 영역(154), 채널 영역(151)을 형성한다. 이 때, p형 박막 트랜지스터가 형성되어 있는 부분은 감광층에 의하여 덮여서 보호된다. 여기서 채널 영역(151)은 불순물이 주입되지 않은 영역으로 게이트 전극(123) 아래에 위치하며 소스 영역(152)과 드레인 영역(154)을 분리시킨다. n형 및 p형 박막 트랜지스터 영역의 형성 공정은 순서가 바뀌어도 무방하다. 또, 유지 전극 배선(131, 133) 및 데이터 금속편(171a)은 p형 박막 트랜지스터 영역의 게이트 배선과 함께 형성할 수도 있으나 n형 박막 트랜지스터 영역의 게이트 배선과 함께 형성하는 것이 바람직하다.
도8e에서와 같이, 소스 영역(152), 드레인 영역(154) 및 채널 영역(151)이 형성된 기판 전면에 절연 물질로 층간 절연층(180)을 형성한다. 이후 층간 절연층(180)에 사진 식각 방법으로 소스 영역(152)을 노출하는 제1 접촉구(141), 드레인 영역(154)을 노출하는 제2 접촉구(142), 데이터 금속편(171a)을 노출하는 제3 접촉구(143), 게이트 패드(125)를 노출하는 제4 접촉구(144) 및 데이터 패드를 노출하는 제5 접촉구를 형성한다.
형성된 제1 내지 제5 접촉구(141 내지 144) 내부를 포함하는 층간 절연층(180) 위에 도전층을 형성한 후 패터닝하여 데이터 연결부(171b) 및 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드를 형성한다.
여기서 데이터 금속편(171a)은 제3 접촉구(143)를 통해 데이터 연결부(171b)와 연결되며, 데이터 연결부(171b)는 제1 접촉구(141)를 통해 소스 영역(152)과 연결된다. 그리고 화소 전극(190)은 제2 접촉구(142)를 통해 드레인 영역(154)과 연결되며, 보조 게이트 패드(95)는 제4 접촉구를 통해 게이트 패드(125)와 연결되고, 보조 데이터 패드는 제5 접촉구를 통하여 데이터 패드와 연결된다.
실시예2에서는 동일 물질로 데이터 연결부(171b)와 화소 전극(190)을 동일층에 형성하고 화소 전극(190)과 데이터 연결부(171b)를 다결정 규소층(150)의 소스 및 드레인 영역(152, 154)에 각각 연결하기 위한 접촉구들(141, 142)을 동시에 형성하기 때문에 제1 실시예에 비해 마스크 수를 줄일 수 있다.
이상에서와 같이, 차단층과 규소층의 표면을 오존 처리하면 차단층과 규소층의 오염 입자를 제거할 수 있을 뿐만 아니라 이들의 표면 특성을 변화시킬 우수한 박막 트랜지스터를 형성할 수 있다.
또, 오존수를 이용한 표면 처리는 불산을 이용한 세정에 비해 유기물의 제거 효과가 우수하고, 차단층을 손상시키지 않으므로 절연 기판으로부터의 오염 입자 유입을 억제하므로 전기적 특성과 균일성 특성이 향상된 박막 트랜지스터를 형성할 수 있다.
Claims (11)
- 기판 위에 차단층을 형성하는 단계;상기 차단층 표면을 오존수로 세정하는 단계;상기 차단층 위에 비정질 규소층을 형성하는 단계;상기 비정질 규소층 표면을 오존수로 세정하는 단계를 포함하고,상기 오존수로 세정하는 단계는 상기 오존수를 10~100ppm의 농도로 0~70℃를 유지하면서 1~10분 동안 실시하는 규소층의 표면 처리 방법.
- 삭제
- 삭제
- 제1항에서,상기 오존수로 세정하는 단계는 오존수로 세정한 후 탈이온수로 헹구는 단계를 포함하는 규소층의 표면 처리 방법.
- 투명한 절연 기판 위에 차단층을 형성하는 단계;상기 차단층 표면을 오존수로 세정하는 단계,상기 차단층 위에 비정질 규소층을 형성하는 단계;상기 비정질 규소층을 오존수로 세정하는 단계,상기 비정질 규소층을 결정화 한 후, 패터닝하여 다결정 규소층을 형성하는 단계;상기 다결정 규소층 위에 게이트 절연층을 형성하는 단계;상기 게이트 절연층 위에 게이트 배선 및 유지 전극 배선을 형성하는 단계;상기 다결정 규소층에 n형 또는 p형 불순물이 도핑된 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 형성하는 단계;상기 게이트 배선 및 유지 전극 배선 위에 제1층간 절연층을 형성하는 단계;상기 제1층간 절연층에 소스 영역을 노출하는 제1 접촉구와 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계;상기 제1층간 절연층 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 데이터선과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;상기 데이터 배선 위에 제2층간 절연층을 형성하는 단계;상기 제2층간 절연층 위에 드레인 전극을 노출하는 제3접촉구를 형성하는 단계;상기 제2층간 절연층 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고,상기 오존수로 세정하는 단계는 상기 오존수를 10~100ppm의 농도로 0~70℃를 유지하면서 1~10분 동안 실시하는 는 박막 트랜지스터 기판의 제조 방법.
- 투명 절연 기판 위에 차단층을 형성하는 단계,상기 차단층을 오존수로 세정하는 단계,상기 차단층 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층을 오존수로 세정하는 단계,상기 비정질 규소층을 결정화한 후 패터닝하여 다결정 규소층을 형성하는 단계,상기 다결정 규소층 위에 게이트 절연층을 형성하는 단계,상기 게이트 절연층 위에 도전층을 형성한 후 사진 식각 방법으로 패터닝하여 게이트 배선, 유지 전극 배선, 데이터 금속편, 게이트 패드를 형성하는 단계,상기 다결정 규소층에 n형 또는 p형 불순물이 도핑된 소스 영역 및 드레인 영역과 불순물이 도핑되지 않은 채널 영역을 형성하는 단계,상기 게이트 배선, 유지 전극 배선, 데이터 금속편 위에 층간 절연층을 형성하는 단계,상기 층간 절연층에 상기 소스 영역을 노출하는 제1접촉구, 상기 드레인 영역을 노출하는 제2 접촉구, 상기 데이터 금속편을 노출하는 제3 접촉구를 형성하는 단계,상기 층간 절연층 위에 상기 제1접촉구를 통하여 상기 소스 영역과 연결되고 상기 제3접촉구를 통하여 상기 데이터 금속편과 연결되는 데이터 연결부 및 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 화소 전극을 형성하는 단계를 포함하고,상기 오존수로 세정하는 단계는 상기 오존수를 10~100ppm의 농도로 0~70℃를 유지하면서 1~10분 동안 실시하는 박막 트랜지스터 기판의 제조 방법.
- 제6항에 있어서,상기 데이터 금속편은 인접한 두 개의 게이트선 사이에 형성되고, 상기 데이터 연결부는 상기 게이트 배선 및 상기 유지 전극 배선과 교차하도록 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제6항 또는 제7항에서,상기 게이트 배선과 상기 데이터 금속편은 각각 게이트 패드와 데이터 패드를 포함하고, 상기 제1 내지 제3 접촉구를 형성하는 단계에서 상기 게이트 패드와 데이터 패드를 노출하는 제4및 제5 접촉구를 함께 형성하며, 상기 화소 전극 및 데이터 연결부를 형성하는 단계에서 상기 제4및 제5 접촉구를 통하여 상기 게이트 패드 및 상기 데이터 패드에 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 함께 형성하는 박막 트랜지스터 기판의 제조 방법.
- 삭제
- 제 6항 또는 제7항에서,상기 오존수로 세정하는 단계는 오존수로 세정 한 후 탈 이온수로 헹구는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020028668A KR100864493B1 (ko) | 2002-05-23 | 2002-05-23 | 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020028668A KR100864493B1 (ko) | 2002-05-23 | 2002-05-23 | 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030090385A KR20030090385A (ko) | 2003-11-28 |
| KR100864493B1 true KR100864493B1 (ko) | 2008-10-20 |
Family
ID=32384109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020028668A KR100864493B1 (ko) | 2002-05-23 | 2002-05-23 | 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100864493B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100291971B1 (ko) * | 1993-10-26 | 2001-10-24 | 야마자끼 순페이 | 기판처리장치및방법과박막반도체디바이스제조방법 |
| KR20010112599A (ko) * | 2000-06-12 | 2001-12-20 | 야마자끼 순페이 | 박막트랜지스터 및 반도체장치 |
-
2002
- 2002-05-23 KR KR1020020028668A patent/KR100864493B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100291971B1 (ko) * | 1993-10-26 | 2001-10-24 | 야마자끼 순페이 | 기판처리장치및방법과박막반도체디바이스제조방법 |
| KR20010112599A (ko) * | 2000-06-12 | 2001-12-20 | 야마자끼 순페이 | 박막트랜지스터 및 반도체장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030090385A (ko) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733543B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| US8455874B2 (en) | Display device and method of manufacturing the same | |
| US8329523B2 (en) | Array substrate for dislay device and method of fabricating the same | |
| KR20060000848A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR101682078B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR101026808B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100864493B1 (ko) | 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 | |
| JP3318439B2 (ja) | 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法 | |
| KR100544115B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2003255859A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR100870017B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100905469B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP2001036097A (ja) | 半導体装置 | |
| KR101050284B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR100992137B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100997967B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100848097B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR101018757B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100635069B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
| KR100997966B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20050063011A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20090028318A (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR20050054540A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20050063079A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110916 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |