JP4115589B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4115589B2 JP4115589B2 JP15671998A JP15671998A JP4115589B2 JP 4115589 B2 JP4115589 B2 JP 4115589B2 JP 15671998 A JP15671998 A JP 15671998A JP 15671998 A JP15671998 A JP 15671998A JP 4115589 B2 JP4115589 B2 JP 4115589B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor thin
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基板上に形成された結晶性半導体薄膜を利用した半導体装置に関する。
【０００２】
なお、本明細書中では薄膜トランジスタ（以下、ＴＦＴ）、半導体回路、電気光学装置および電子機器を全て「半導体装置」に範疇に含めて扱う。即ち、半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。
【０００３】
従って、上記特許請求の範囲に記載された半導体装置は、薄膜トランジスタ等の単体素子だけでなく、それを集積化した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。
【０００４】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは特に画像表示装置（例えば液晶表示装置：ＬＣＤ）のスイッチング素子としての開発が急がれている。
【０００５】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（演算回路、メモリ回路、クロックジェネレータなど）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００６】
現状においては、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶性珪素膜（ポリシリコン膜等）を利用したＴＦＴが必要とされる。
【０００７】
例えば、ガラス基板上に結晶性珪素膜を形成する方法としては、本出願人による特開平7-130652号公報、特開平8-78329 号公報に記載された技術が公知である。これらの公報記載の技術は、非晶質珪素膜の結晶化を助長する触媒元素を利用することにより、500 〜600 ℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成することを可能とするものである。
【０００８】
特に、特開平8-78329 に記載された技術は上記技術を応用して基板面とほぼ平行な結晶成長を行わすものであり、発明者らは形成された結晶化領域を特に横成長領域（またはラテラル成長領域）と呼んでいる。
【０００９】
しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、メガヘルツからギガヘルツにかけての極めて高速な動作を要求する高速ロジック回路を従来のＴＦＴで構成することは不可能なのが現状である。
【００１０】
【発明が解決しようとする課題】
本発明者らは、これまで結晶粒界を有する結晶性珪素膜（ポリシリコン膜と呼ばれる）の結晶性を向上させるために様々な思考錯誤を繰り返してきた。セミアモルファス半導体（特開昭57-160121 号公報等）やモノドメイン半導体（特開平8-139019号公報等）などが挙げられる。
【００１１】
上記公報に記載された半導体膜に共通の概念は、結晶粒界の実質的な無害化にある。即ち、結晶粒界を実質的になくし、キャリア（電子または正孔）の移動を円滑に行わせることが最大の課題であった。
【００１２】
しかしながら、上記公報に記載された半導体膜をもってしてもロジック回路が要求する高速動作を行うには不十分と言える。即ち、ロジック回路を内蔵したシステム・オン・パネルを実現するためには、従来にない全く新しい材料の開発が求められているのである。
【００１３】
本願発明は、その様な要求に答えるものであり、従来のＴＦＴでは作製不可能であった様な高速ロジック回路を構成しうる極めて高性能な半導体装置を実現することを課題とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
歪点が７５０℃以上であるガラス基板と、
前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性珪素膜と、
前記絶縁性珪素膜上に形成された複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜をチャネル形成領域とするＴＦＴと、
を構成に含む半導体装置であって、
前記チャネル形成領域の面方位は概略｛１１０｝配向であり、且つ、結晶粒界において９０％以上の結晶格子に連続性があることを特徴とする。
【００１５】
また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板と、
前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性珪素膜と、
前記絶縁性珪素膜上に形成された複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜をチャネル形成領域とするＴＦＴと、
を構成に含む半導体装置であって、
前記チャネル形成領域の面方位は概略｛１１０｝配向であり、且つ、結晶粒界を横切る様にして観測される格子縞の９０％以上が、前記結晶粒界を形成する異なる結晶粒間で直線的に連続していることを特徴とする。
【００１６】
また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板と、
前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性珪素膜と、
前記絶縁性珪素膜上に形成された複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜をチャネル形成領域とするＴＦＴと、
を構成に含む半導体装置であって、
前記チャネル形成領域に垂直に電子線を照射した際に観測される電子線回折パターンは、｛１１０｝配向に特有の規則性を示すことを特徴とする。
【００１７】
また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板の全面に対して非晶質半導体薄膜を形成する工程と、
第１の加熱処理により前記非晶質半導体薄膜を酸化し、完全に熱酸化膜に変成させる工程と、
前記ガラス基板の表面側に形成された熱酸化膜上に再び非晶質半導体薄膜を形成する工程と、
前記非晶質半導体薄膜上の一部又は全部に当該半導体薄膜の結晶化を助長する触媒元素を添加又は保持する工程と、
第２の加熱処理により前記非晶質半導体薄膜の一部又は全部を結晶化させ、結晶性半導体薄膜に変成させる工程と、
前記結晶性半導体薄膜中から前記触媒元素をゲッタリングする工程と、
前記ゲッタリング工程後の結晶性半導体薄膜をパターニングして活性層を形成し、当該活性層表面に熱酸化膜を形成する工程と、
を含むことを特徴とする。
【００１８】
また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板の全面に対して減圧熱ＣＶＤ法により絶縁性珪素膜を形成する工程と、
前記ガラス基板の表面側に形成された絶縁性珪素膜上に非晶質半導体薄膜を形成する工程と、
前記非晶質半導体薄膜上の一部又は全部に当該半導体薄膜の結晶化を助長する触媒元素を添加又は保持する工程と、
加熱処理により前記非晶質半導体薄膜の一部又は全部を結晶化させ、結晶性半導体薄膜に変成させる工程と、
前記結晶性半導体薄膜中から前記触媒元素をゲッタリングする工程と、
前記ゲッタリング工程後の結晶性半導体薄膜をパターニングして活性層を形成し、当該活性層表面に熱酸化膜を形成する工程と、
を含むことを特徴とする。
【００１９】
本願発明の重要な構成要件としては、
（１）基板として 750℃以上の温度に耐えうる耐熱性を有するガラス基板（歪点が 750℃以上であるガラス基板）を用いる。
（２）上記高耐熱性ガラス基板の外周面（少なくとも表面及び裏面、好ましくは全面）を絶縁性珪素膜で保護する。
（３）絶縁性珪素膜で包まれた上記高耐熱性ガラス基板上に、結晶粒界の整合性に優れた結晶性半導体薄膜を設ける。
という３点が挙げられる。
【００２０】
まず、本発明者らが開発した結晶粒界の整合性に優れた結晶性半導体薄膜を形成するためには、700 ℃を超える加熱処理が必要となる。この形成方法についての詳細は【発明の実施の形態】の欄で説明する。
【００２１】
上記理由により基板としては歪点が少なくとも 750℃以上である基板を用いる必要がある。その様な基板としては石英基板が一般的であるが、石英基板は高価であるため全体的なコストを上げてしまう。また、熱膨張係数が0.48×10-6℃-1であり、珪素の熱膨張係数（約4.15×10-6℃-1）の1/10程度と小さい。即ち、珪素との間に応力を発生しやすく、加熱処理の際に珪素のピーリング（膜剥がれ）などを引き起こしやすい。
【００２２】
そこで、本願発明では歪点が 750℃以上（代表的には 950〜1100℃、好ましくは1000〜1050℃）である耐熱性の高い結晶化ガラスを基板として用いる。結晶化ガラスは石英よりも薄くできるため、液晶モジュール等の製造コストを安く抑えられる。また、ガラス基板であるため大版化が可能であり、多面取りによるコストダウンも図れる。
【００２３】
さらに、熱膨張係数は結晶化ガラスを構成する成分組成を適切なものとすることで容易に変えることができる。そのため、結晶性半導体薄膜の熱膨張係数に近いものを選択するのも容易である。
【００２４】
本発明者らの目指すところはシステム・オン・パネルであり、安価で高性能な電子機器の実現である。その利点を生かすためには、コスト高な石英基板よりも安価な結晶化ガラスを基板として用いることの方が遙かに効果的である。
【００２５】
ただし、結晶化ガラスは様々な成分組成を持つため、半導体装置の製造過程における成分物質の流出が懸念される。そのため、結晶化ガラスを絶縁膜（結晶性珪素膜との相性を考慮すると絶縁性珪素膜が好ましい）で保護することが重要となる。そのためには、全プロセス過程において結晶化ガラスの少なくとも表面（素子が形成される側）及び裏面を絶縁膜で保護する必要がある。
【００２６】
なお、結晶化ガラスの側面は全体から見ると非常に小さい面積であるので露出していてもさほど問題とはならない。しかし、表面、側面及び裏面を絶縁膜で完全に包み込んでしまい、成分物質の流出を完全に防ぐことが最も好ましいことは言うまでもない。
【００２７】
ただし、絶縁膜を成膜する際の基板支持部（プッシャーピン等）の部分には成膜されない部分ができる。しかしながら、全体の面積と比較すると非常に微小な領域なので問題とはならない。
【００２８】
以上の点を考慮して、本願発明者らは絶縁性珪素膜で外周面（好ましくは全面）を保護された高耐熱性ガラス基板上に、結晶粒界の整合性に優れた結晶性半導体薄膜を設ける、という本願発明の構成に至ったのである。
【００２９】
【発明の実施の形態】
ここでは、結晶粒界の整合性に優れた結晶性半導体薄膜を形成する所までの工程について図１を用いて説明する。まず、基板として 0.5〜1.1mm 厚（代表的には 0.7mm厚）の結晶化ガラス基板１０１を用意する。結晶化ガラスはガラスセラミクスとも呼ばれ、ガラス生成の段階で微小な結晶を均一に成長させて得られたガラス基板と定義される。この様な結晶化ガラスは耐熱性が高く、熱膨張係数が小さいという特徴がある。
【００３０】
本願発明で用いるガラス基板には 750℃以上、好ましくは 950〜1100の歪点温度を有する高い耐熱性が要求される。現状ではその様な耐熱性を実現するガラス材料は結晶化ガラスしかないが、結晶化ガラスの定義に入らないガラス基板（例えば非晶質状態の高耐熱性ガラス基板等）であっても上記耐熱性を有する基板であれば本願発明に利用することができる。
【００３１】
なお、結晶化ガラスに関する詳細は「ガラスハンドブック；作花済夫 他，pp.197〜217 ，朝倉書店，1975」を参考にすると良い。
【００３２】
結晶化ガラスの種類も様々であるが、基本的には石英（SiO2）、アルミナ（Al2O3 ）を中心としたアルミノケイ酸塩ガラス、ホウケイ酸塩ガラス（B2O3が含まれる）などが実用的と言える。しかしながら、半導体装置用の基板として用いることを考慮すれば無アルカリガラスであることが望ましく、そういった意味で、MgO-Al2O3-SiO2系、PbO-ZnO-B2O3系、Al2O3-B2O3-SiO2 系、ZnO-B2O3-SiO2 系などが好ましい。
【００３３】
MgO-Al2O3-SiO2系の高絶縁結晶化ガラスは、核形成剤として、TiO2、SnO2、ZrO2などを含み、コージュライト（2MgO・2Al2O3・5SiO2 ）を主結晶相とする結晶化ガラスである。このタイプの結晶化ガラスは耐熱性が高く、電気絶縁性が高周波域でも優れている点に特徴がある。コージュライト系結晶化ガラスの組成例及び熱膨張係数を表１に示す。
【００３４】
【表１】
【００３５】
熱膨張係数は小さいほど熱によるシュリンケージ（熱による縮み）の影響が小さくなるため、微細パターン加工を行う半導体用基板としては好ましい。しかし、半導体薄膜の熱膨張係数との差が大きいと膜剥がれなどを起こしやすくなるため、なるべく半導体薄膜の熱膨張係数に近いものを用いることが望ましい。この様なことを考慮すると、SiO2が45〜57% 、Al2O3 が20〜27% 、MgO が11〜18% 、TiO2が 9〜12% のコージュライト系結晶化ガラスが好ましいと言える。
【００３６】
また、例えば透過型ＬＣＤを作製する場合には結晶化ガラスには透光性が要求される。その様な場合には無アルカリの透明結晶化ガラスを用いると良い。例えば、結晶相が充填β−石英固溶体で、熱膨張係数が 1.1〜3.0 ×10-6℃の結晶化ガラスとして、表２に示す様な結晶化ガラスがある。
【００３７】
【表２】
【００３８】
本願発明の構成要件の第１は、以上の様な結晶化ガラスを基板として用いることである。勿論、適切な工夫（本願発明の様に絶縁膜で完全に保護する等）を施せばアルカリ系結晶化ガラス（Na2O-Al2O3-SiO2 系、Li2O-Al2O3-SiO2 系等）を用いることもできる。また、熱膨張係数が非常に小さい（またはゼロに近い）結晶化ガラスでも、 2.0〜3.0 ×10-6℃の熱膨張係数を有するガラスをコーティングして、半導体薄膜との熱膨張係数の差を緩和することも可能である。
【００３９】
以上の様な構成の結晶化ガラス１０１を用意したら、結晶化ガラス１０１に対して非晶質珪素膜１０２を成膜する。成膜は減圧熱ＣＶＤ法で行い、成膜ガスとしてはシラン（SiH4）又はジシラン（Si2H6 ）を用いる。なお、膜厚は50〜250 nm（代表的には 100〜150 nm）とすれば良い。（図１（Ａ））
【００４０】
この様に減圧熱ＣＶＤ法で成膜すると基板１０１を包み込む様にして表面、裏面及び側面に対して非晶質珪素膜１０２を成膜することができる。なお、厳密には基板を保持するためのプッシャーピンが接する部分に非晶質珪素膜１０２は成膜されない。しかし、全体の面積から見れば微々たるものである。
【００４１】
次に、加熱処理を行い、非晶質珪素膜１０２を完全に熱酸化することで熱酸化膜１０３を形成する。この場合、非晶質珪素膜１０２は完全に熱酸化して熱酸化膜１０３に変化するため、熱酸化膜１０３の膜厚は 100〜500 nm（代表的には 200〜300 nm）となる。
【００４２】
また、加熱処理の条件は公知のドライＯ2 酸化、ウェットＯ2 酸化、スチーム酸化、パイロジェニック酸化、酸素分圧酸化、塩酸（ＨＣｌ）酸化のいずれの手段によっても構わない。処理温度及び処理時間はプロセスを考慮した上で適切な条件を設定すれば良い。
【００４３】
なお、この加熱処理は結晶化ガラスの歪点以上、徐冷点以下の温度で行い、その温度で保持した後、徐冷するといった処理を行うことが好ましい。この様な処理を行うと熱酸化膜の形成と同時にガラスのシュリンケージ対策を行うことができる。即ち、上述の処理によって予め基板を十分に縮ませておくことでその後の加熱処理による基板のシュリンケージ量を低減することができる。これに関連した技術は特開平8-250744号公報に記載されている。
【００４４】
以上の様にして、熱酸化膜（酸化珪素膜）１０３が形成されるが、前述の様に非晶質珪素膜１０２は基板１０１を包み込む様にして形成されているので、熱酸化膜１０３も基板１０１を包み込む様にして形成される。即ち、結晶化ガラス基板１０１は完全に絶縁性珪素膜で包まれるので、成分物質の流出を防止することが可能となる。
【００４５】
なお、ここではSixOy で表される酸化珪素膜を絶縁性珪素膜として用いているが、他にもSixNy で表される窒化珪素膜やSiOxNyで表される酸化窒化珪素膜などの絶縁性珪素膜を用いることも可能である。
【００４６】
こうして、本願発明の重要な構成のうちの二つ、結晶化ガラスを用いる点と結晶化ガラスを絶縁性珪素膜で包み込む点とが達成される。
【００４７】
次に、結晶粒界の整合性に優れた結晶性半導体薄膜を形成するための技術について説明する。図１（Ｂ）に示す状態が得られたら、非晶質半導体薄膜１０４を減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法により形成する。
【００４８】
ただし、減圧熱ＣＶＤ法で成膜した場合には裏面及び側面に成膜された膜を後の結晶化工程を行う前に除去しておくことが好ましい。本発明者らの経験では、裏面や側面に非晶質半導体薄膜を残したまま結晶化工程を行うと結晶状態が悪化する様である（原因は不明）。
【００４９】
なお、非晶質半導体薄膜１０４としては代表的には非晶質珪素膜を用いれば良い。この他、半導体薄膜としてSix Ge1-x （0<X<1)で示される珪素とゲルマニウムの化合物を利用することも可能である。非晶質半導体薄膜１０４の膜厚は25〜100nm （好ましくは30〜60nm）とする。
【００５０】
なお、成膜中に混入する炭素、酸素、窒素等の不純物は後の結晶化を阻害する恐れがあるので徹底的に低減することが好ましい。具体的には炭素及び窒素の濃度はいずれも 5×1018atoms/cm3 未満（代表的には 5×1017atoms/cm3 以下）とし、酸素の濃度は 1.5×1019atoms/cm3 未満（代表的には 1×1018atoms/cm3 以下）とするこのが望ましい。成膜時に上記濃度としておけば、完成したＴＦＴにおける上記不純物の濃度も上述の範囲に収まる。
【００５１】
なお、成膜時にＴＦＴのしきい値電圧（Ｖth）を制御するための不純物元素（１３族元素、代表的にはボロン又は１５族元素、代表的にはリン）を添加することは有効である。添加量は上記Ｖth制御用不純物を添加しない場合のＶthを鑑みて決定する必要がある。
【００５２】
次に、非晶質半導体薄膜１０４の結晶化工程を行う。結晶化の手段としては本発明者らによる特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用するのが好ましい。
【００５３】
特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜１０５を形成する。そして、非晶質半導体薄膜１０４の結晶化を助長する触媒元素を含有した溶液をスピンコート法により塗布し、触媒元素含有層１０６を形成する。（図１（Ｃ））
【００５４】
なお、触媒元素としてはニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）から選ばれた一種または複数種の元素を用いることができる。特に、珪素との格子の整合性に優れたニッケルを用いることが好ましい。
【００５５】
また、上記触媒元素の添加工程はスピンコート法に限らず、マスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００５６】
次に、触媒元素の添加工程が終了したら、500 ℃２時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃、好ましくは570 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質半導体薄膜１０４の結晶化を行う。（図１（Ｄ））
【００５７】
この時、非晶質半導体薄膜１０４の結晶化は触媒元素を添加した領域で発生した核から優先的に進行し、基板１０１の基板面に対してほぼ平行に成長した結晶領域１０７が形成される。本発明者らはこの結晶領域１０７を横成長領域と呼んでいる。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。（図１（Ｄ））
【００５８】
結晶化のための加熱処理が終了したら、マスク絶縁膜１０５を除去した後、触媒元素を除去するための加熱処理（触媒元素のゲッタリング工程）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００５９】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。そのため加熱処理温度を好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1hrとする。
【００６０】
代表的には酸素雰囲気に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（好ましくは３体積％）の濃度で含有させ、950 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記濃度以上とすると、横成長領域１０７の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００６１】
また、ハロゲン元素を含む化合物してはＨＣｌガス以外にもＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲン元素を含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００６２】
この工程においては横成長領域１０７中の触媒元素が塩素の作用によりゲッタリングされ、揮発性の塩化物となって大気中へ離脱して除去される。そして、この工程後の横成長領域１０８中における触媒元素の濃度は 5×1017atoms/cm3 以下（代表的には 2×1017atoms/cm3 以下）にまで低減される。
【００６３】
こうして得られた横成長領域１０８は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。
【００６４】
〔活性層の結晶構造に関する知見〕
上記作製工程に従って形成した横成長領域を用いたＴＦＴの活性層は、微視的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【００６５】
ここで、棒状または偏平棒状結晶同士の結晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図１０に示す。なお、本明細書中において結晶粒界とは、棒状または偏平棒状結晶が接した境界に形成される粒界を指すものと定義する。従って、例えば横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【００６６】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。
【００６７】
ＨＲ−ＴＥＭでは結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。なお、格子縞は白と黒の縞模様となって現れるが、コントラストの相違であって原子の位置を示すものではない。
【００６８】
図１０（Ａ）は本願発明で得られる結晶性珪素膜の代表的なＴＥＭ写真であり、異なる二つの結晶粒が写真左上から右下にかけて見られる結晶粒界で接した状態が観察されている。この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であった。
【００６９】
なお、後述するが複数の結晶粒を調べた結果、殆ど全てが概略｛１１０｝配向であることをＸ線回折や電子線回折によって確認している。なお、多数観察した中には（０１１）面や（２００）面などもあるはずだが、それら等価な面はまとめて｛１１０｝面と表すことにする。
【００７０】
ところで、図１０（Ａ）に図示した様に、面内には｛１１１｝面、｛１００｝面に対応する格子縞が観察されている。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的に格子縞と格子縞の間隔から確認できる。
【００７１】
なお、図１０（Ａ）において格子縞の見え方に差が見られるのは、結晶粒の微妙な傾きの違いによるものである。即ち、片方の結晶粒の結晶面に垂直に電子線が照射される様に設定すると、他方の結晶粒は僅かに斜めから電子線が照射される状態になるため、格子縞の見え方が変わるのである。
【００７２】
ここで｛１１１｝面に対応する格子縞に注目する。図１０（Ａ）において粒界を挟んで上側の結晶粒の｛１１１｝面に対応する格子縞は、下側の結晶粒の｛１１１｝面に対応する格子縞と約70°（正確には70.5°）の角度をなして交わっている。
【００７３】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【００７４】
なお、参考までに従来の高温ポリシリコン膜のＨＲーＴＥＭ写真を図１０（Ｂ）に示す。図１０（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１１０｝面が主体となる配向ではなかった。ただし、ここでは図１０（Ａ）と比較するために｛１１１｝面に対応する格子縞が現れる様な結晶粒を観察した。
【００７５】
図１０（Ｂ）を詳細に観察して見ると、図中において矢印で示す様に、結晶粒界では格子縞が途切れた部分が多数確認できる。この様な部分では未結合手（結晶欠陥と呼べる）が存在することになる、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【００７６】
ただし、確かに本願発明の半導体薄膜にも図１０（Ｂ）に示した様な未結合手は存在する。これは本願発明の半導体薄膜が多結晶である以上しかたのないことである。しかしながら、本願発明の半導体薄膜を広範囲に渡って詳細にＴＥＭ観察した結果、その様な未結合手はごく僅かであることが判明している。
【００７７】
本出願人は、本願発明で用いる半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の高温ポリシリコン膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手（又は不対結合手又は未結合手）と呼ぶ。
【００７８】
本願発明で用いる半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本出願人の調べでは、全体の結合手に対する不整合結合手の存在割合は10％以下（好ましくは５％以下、さらに好ましくは３％以下）であった。即ち、全体の結合手の90％以上（好ましくは95％以上、さらに好ましくは97％以上）が整合結合手によって構成されている。
【００７９】
この事からも本願発明の結晶性珪素膜は従来の高温ポリシコンとは明らかに異なる半導体膜であると言えよう。
【００８０】
次に、本願発明の半導体薄膜を電子線回折によって調べた結果を図２（Ａ）に示す。また、リファレンスとして従来の高温ポリシリコン膜の電子線回折パターンを図２（Ｂ）に示す。なお、図２（Ａ）、（Ｂ）において電子線の照射エリアの径はそれぞれ4.25μｍ、1.35μｍである。本実施例では複数箇所を測定したうちの代表的な写真を示す。
【００８１】
図２（Ａ）の場合、〈１１０〉入射に対応する回折スポット（回折斑点）が比較的きれいに現れており、電子線の照射エリア内では殆ど全ての結晶粒が｛１１０｝配向していることが確認できる。
【００８２】
なお、本出願人は特開平７−３２１３３９号公報に記載した手法に従ってＸ線回折を行い、本願発明の半導体薄膜について配向比率を算出した。同公報では下記数１に示す様な算出方法で配向比率を定義している。
【００８３】
【数１】
【００８４】
本願発明の半導体薄膜の配向性をＸ線回折で調べた結果、Ｘ線回折パターンには（２２０）面に相当するピークが現れた。その結果を図１１に示す。勿論、（２２０）は｛１１０｝と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向面であり、配向比率は0.7 以上（典型的には0.9 以上）であることが判明した。
【００８５】
一方、図２（Ｂ）に示す従来の高温ポリシリコン膜の場合、回折スポットには明瞭な規則性が見られず、ほぼランダムに配向している、換言すれば｛１１０｝面以外の面方位の結晶粒が不規則に混在することが判明した。
【００８６】
なお、各回折スポットは同心円上の広がりを僅かにもっているが、これは個々の結晶粒が結晶軸まわりにある程度の回転角をもって隣接しているためと予想される。即ち、単結晶ならば完全に円形の回折スポットが得られるはずであるが、本願発明で用いる半導体薄膜は多結晶であるが故に、回折スポットのゆらぎを生じるのである。
【００８７】
しかしながら、回折スポットが円形に近いという事は複数の結晶粒間に存在する回転角が非常に小さいことを意味する。従って、回折スポットが極めて円形に近い本願発明の半導体薄膜は実質的に単結晶に近いことに他ならない。
【００８８】
以上の様に、図１に示した作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造（正確には結晶粒界の構造）を有する半導体薄膜である。本出願人はこの様な結晶構造を有する半導体薄膜を連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）呼んでいる。従って、本願発明で利用するＴＦＴの活性層は、この様な特異な結晶構造を有するＣＧＳ膜で形成される。
【００８９】
なお、ＣＧＳ膜を形成するにあたって結晶化に要した温度以上の温度でのアニール工程（ここでは図１（Ｅ）に示す工程）は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【００９０】
図１２（Ａ）は図５（Ｃ）に示した結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【００９１】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図１２（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【００９２】
一方、図１２（Ｂ）に示す様に、同倍率で見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【００９３】
即ち、図１２（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【００９４】
この様に、図１２（Ａ）と（Ｂ）の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶シリコン膜が図１２（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【００９５】
本出願人は、図１（Ｅ）の工程によって起こる現象について次の様なモデルを考えている。まず、図１２（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【００９６】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されると、Si-Ni 結合は切れる。そのため、シリコンの余った結合手はすぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【００９７】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、本発明ではニッケルとの結合が切れて未結合手が多く発生するためシリコンの再結合がさらにスムーズに行われると推測できる。
【００９８】
また、同時に結晶シリコン膜が熱酸化される際に発生する余剰シリコン原子が欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。
【００９９】
また、本出願人は結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルを考えている。
【０１００】
結晶シリコン膜と下地膜となる酸化珪素膜とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質シリコン膜から結晶シリコン膜に変成した段階（図１２（Ａ））では、結晶シリコン膜が冷却される時に非常に大きな応力が結晶シリコン膜にかかる。
【０１０１】
この事について、図１３を用いて説明する。図１３（Ａ）は結晶化工程後の結晶シリコン膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化された結晶シリコン膜は冷却期間（ａ）を経て室温まで冷やされる。
【０１０２】
ここで図１３（Ｂ）に示すのは冷却期間（ａ）にある時の結晶シリコン膜であり、１０は石英基板、１１は結晶シリコン膜である。この時、結晶シリコン膜１１と石英基板１０との界面１２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【０１０３】
即ち、熱膨張係数の差によって引っ張られた結晶シリコン膜１１は石英基板１０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥１３を容易に生じてしまうと考えられる。
【０１０４】
こうして得られた結晶シリコン膜が図１２（Ａ）に示した様な状態となるのである。そしてその後、図１３（Ａ）に示す様に温度（ｔ2 ）で触媒元素のゲッタリング工程が施され、その結果、結晶シリコン膜中の欠陥が前述の理由によって消滅する。
【０１０５】
ここで重要なことは触媒元素のゲッタリング工程が行われると同時に結晶シリコン膜石英基板に固着され、石英基板との密着性が高まる点である。即ち、このゲッタリング工程は結晶シリコン膜と石英基板（下地）との固着工程を兼ねていると考えられる。
【０１０６】
こうしてゲッタリング＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、石英基板１０とアニール後の結晶シリコン膜１４との界面１５が非常に密着性の高い状態となっている点である。（図１３（Ｃ））
【０１０７】
この様に密着性が高いと石英基板１０に対して結晶シリコン膜１４が完全に固着されるので、結晶シリコン膜の冷却段階において結晶シリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。
【０１０８】
なお、図１３（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げてゲッタリング＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶シリコン膜を得ることは可能である。
【０１０９】
こうして得られた本発明の結晶シリコン膜（図１２（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図１２（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０１１０】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本発明の結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１１１】
（ＴＦＴの電気特性に関する知見）
上述のＣＧＳを活性層とするＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本発明者らが試作したＴＦＴからは次に示す様なデータが得られている。
【０１１２】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１１３】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１１４】
（回路特性に関する知見）
次に、ＣＧＳ膜を利用して作製したＴＦＴを用いたリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲイト長： 0.6μｍ
【０１１５】
このリングオシレータによって発振周波数を調べた結果、最大値で1.04ＧＨｚの発振周波数を得るとができた。また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲイト絶縁膜の膜厚30nm、ゲイト長 0.6μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数100 ＭＨｚの出力パルスが得られた。
【０１１６】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本発明のＴＦＴが単結晶シリコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する性能を有していることを示している。
【０１１７】
（ＴＦＴ特性とＣＧＳの関係に関する知見）
上述の様な優れたＴＦＴ特性及び回路特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有するＣＧＳ膜を利用している点によるところが大きい。その理由について以下に考察する。
【０１１８】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１１９】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１２０】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１２１】
本出願人が本願発明の半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０１２２】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０１２３】
従って、図１０（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０１２４】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１２５】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本願発明の半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０１２６】
ここで、本願発明の半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図１４（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０１２７】
図１４（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０１２８】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図１４（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図１４（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０１２９】
なお、本出願人は図１０（Ａ）に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。
【０１３０】
以上の構成からなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【０１３１】
【実施例】
〔実施例１〕
本実施例では、本願発明の構成を有する半導体装置の作製工程について図３を用いて説明する。具体的にはＮＴＦＴ（Ｎチャネル型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦＴ）とを相補的に組み合わせたＣＭＯＳ回路で構成される駆動回路及びロジック回路と、ＮＴＦＴで構成される画素マトリクス回路とを同一基板上に一体形成する例を示す。
【０１３２】
なお、ロジック回路とは、シフトレジスタなどに代表される駆動回路とは別の機能を有する信号処理回路であり、Ｄ／Ａコンバータ回路、メモリ回路、γ補正回路、さらには演算処理回路など、従来外付けＩＣで行っていた様な信号処理を行う回路の総称を意味する。
【０１３３】
まず、図１を用いて説明した作製工程に従って、触媒元素のゲッタリング工程までを終了させる。そして、横成長領域のみから構成される活性層３０３〜３０５を形成する。３０３はＣＭＯＳ回路のＰＴＦＴの活性層、３０４はＣＭＯＳ回路のＮＴＦＴの活性層、３０５は画素マトリクス回路の活性層であり、それぞれの膜厚は30nmとなる様に調節してある。
【０１３４】
なお、本実施例では基板３０１としてSiO2:65%、Al2O3:25% 、MgO:10% 、ZrO2:10%の組成を有する結晶化ガラスを用いる。この基板３０１は透明である点に特徴がある。また、３０２は非晶質珪素膜を熱酸化させて得た酸化珪素膜であり、膜厚は 400nmである。
【０１３５】
こうして図３（Ａ）の状態が得られる。次に、酸化珪素膜から構成されるゲイト絶縁膜３０６を 120nmの膜厚に形成する。なお、他にも酸化窒化珪素膜又は窒化珪素膜を用いることができる。さらに、これら絶縁性珪素膜を自由に組み合わせて積層構造としても良い。
【０１３６】
ゲイト絶縁膜３０６を形成したら、その状態で 800〜1000℃（好ましくは 900〜950 ℃）の温度範囲で熱酸化工程を行う。この時、活性層とゲイト絶縁膜との界面で熱酸化反応が進行するため、活性層は薄膜化され、ゲイト絶縁膜の膜厚は増加する。この構成はエッジシニング現象（活性層端部で熱酸化膜が極端に薄くなる現象）によるゲイト絶縁膜の絶縁破壊を抑える上で効果的である。
【０１３７】
また、この時、加熱処理の雰囲気は酸化雰囲気でも良いが、ハロゲン元素（代表的には塩化水素）を含む雰囲気で行うとさらに効果的である。なぜならば塩化水素が分解して生成する塩素（Ｃｌ）は、活性層とゲイト絶縁膜との間の界面準位を低減する効果を有すると考えられるからである。
【０１３８】
また、 800〜1000℃の温度範囲で加熱処理を行うことによりゲイト絶縁膜自体の膜質も向上する。
【０１３９】
次に、ゲイト絶縁膜３０６の上にＮ型導電性を呈する結晶性珪素膜からなるゲイト電極３０７〜３０９を形成する。ゲイト電極３０７〜３０９の膜厚は 200〜300 nmの範囲で選択すれば良い。（図３（Ｂ））
【０１４０】
ゲイト電極３０７〜３０９を形成したら、ゲイト電極３０７〜３０９をマスクとしてドライエッチング法によりゲイト絶縁膜３０６をエッチングする。本実施例では酸化珪素膜をエッチングするためにＣＨＦ3 ガスを用いる。
【０１４１】
この工程によりゲイト電極（及びゲイト配線）の直下のみにゲイト絶縁膜が残存する状態となる。勿論、ゲイト電極の下に残った部分が実際にゲイト絶縁膜として機能する部分である。
【０１４２】
次に、ＰＴＦＴとなる領域をレジストマスク３１０で隠し、Ｎ型を付与する不純物（本実施例ではリン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時形成される低濃度不純物領域３１１、３１２の一部は後にＬＤＤ（Lightly Doped Drain ）領域となるので、 1×1017〜 5×1018atoms/cm3 の濃度でリンを添加しておく。（図３（Ｃ））
【０１４３】
次に、レジストマスク３１０を除去した後、ＮＴＦＴとなる領域をレジストマスク３１３で隠し、Ｐ型を付与する不純物（本実施例ではボロン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域３１４を形成する。（図３（Ｄ））
【０１４４】
こうして図３（Ｄ）の状態が得られたら、レジストマスク３１３を除去した後、エッチバック法を用いてサイドウォール３１５〜３１７を形成する。本実施例ではサイドウォール３１５〜３１７を窒化珪素膜を用いて構成する。
【０１４５】
なお、サイドウォールの材料として酸化珪素膜を用いる場合、結晶化ガラス３０１の側面を保護する酸化珪素膜３０２の膜厚が薄いとエッチバック工程でなくなってしまう場合も起こりうる。ガラス側面は全体の面積よりも十分に小さいためガラス成分の流出はさほど問題とならないが、予め酸化珪素膜３０２の膜厚を厚くしてエッチバック工程後も残る様にしておくことは有効である。
【０１４６】
こうしてサイドウォール３１５〜３１７を形成したら、再びＰＴＦＴとなる領域をレジストマスク３１８で隠し、リンを添加する。この時は先程の添加工程よりもドーズ量を高くする。
【０１４７】
このリンの添加工程によりＣＭＯＳ回路を構成するＮＴＦＴのソース領域３１９、ドレイン領域３２０、低濃度不純物領域（ＬＤＤ領域）３２１、チャネル形成領域３２２が画定する。また、画素マトリクス回路を構成するＮＴＦＴのソース領域３２３、ドレイン領域３２４、低濃度不純物領域（ＬＤＤ領域）３２５、チャネル形成領域３２６が画定する。（図４（Ａ））
【０１４８】
次に、レジストマスク３１５を除去した後、レジストマスク３２７でＮＴＦＴとなる領域を隠し、ボロンを先程よりも高いドーズ量で添加する。このボロンの添加工程によりＣＭＯＳ回路を構成するＰＴＦＴのソース領域３２８、ドレイン領域３２９、低濃度不純物領域（ＬＤＤ領域）３３０、チャネル形成領域３３１が画定する。（図４（Ｂ））
【０１４９】
以上の様にして、活性層への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。
【０１５０】
なお、チャネル形成領域３２２、３２６、３３１は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が 1×1014〜 1×1017atoms/cm3 の範囲に収まっていることを指す。
【０１５１】
次に、25nm厚の窒化珪素膜と 900nm厚の酸化珪素膜との積層膜からなる第１の層間絶縁膜３３２を形成する。そして、Ti/Al/Ti（膜厚は順に100/500/100 nm）からなる積層膜で構成されるソース電極３３３〜３３５、ドレイン電極３３６、３３７を形成する。
【０１５２】
次に、50nm厚の窒化珪素膜３３８、20nm厚の酸化珪素膜（図示せず）、１μｍ厚のポリイミド膜３３９の積層構造からなる第２の層間絶縁膜を形成する。なお、ポリイミド以外にもアクリル、ポリアミド等の他の有機性樹脂膜を用いることができる。また、この場合の20nm厚の酸化珪素膜はポリイミド膜３３９をドライエッチングする際のエッチングストッパーとして機能する。
【０１５３】
第２の層間絶縁膜を形成したら、後に補助容量を形成する領域においてポリイミド膜３３９をエッチングして開口部を設ける。この時、開口部の底部には窒化珪素膜３３８のみ残すか、窒化珪素膜３３８と酸化珪素膜（図示せず）を残すかのいずれかの状態とする。
【０１５４】
そして、300 nm厚のチタン膜を成膜し、パターニングによりブラックマスク３４０を形成する。このブラックマスク３４０は画素マトリクス回路上において、ＴＦＴや配線部など遮光を要する部分に配置される。
【０１５５】
この時、前述の開口部では画素マトリクス回路のドレイン電極３３７とブラックマスク３４０とが窒化珪素膜３３８（又は窒化珪素膜と酸化珪素膜との積層膜）を挟んで近接した状態となる。本実施例ではブラックマスク３４０を固定電位に保持して、ドレイン電極３３７を下部電極、ブラックマスク３４０を上部電極とする補助容量３４１を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。
【０１５６】
こうしてブラックマスク３４０及び補助容量３４１を形成したら、１μｍ厚のポリイミド膜を形成して第３の層間絶縁膜３４２とする。そして、コンタクトホールを形成して透明導電膜（代表的にはＩＴＯ）で構成される画素電極３４３を
120nmの厚さに形成する。
【０１５７】
最後に、水素雰囲気中で 350℃２時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図４（Ｃ）に示す様なアクティブマトリクス基板が完成する。後は、公知のセル組み工程によって対向基板との間に液晶層を挟持すればアクティブマトリクス型の液晶表示装置（透過型）が完成する。
【０１５８】
なお、アクティブマトリクス基板の構造は本実施例に限定されず、あらゆる構造とすることができる。即ち、本願発明の構成要件を満たしうる構造であれば、ＴＦＴ構造や回路配置等は実施者が自由に設計することができる。
【０１５９】
例えば、本実施例では画素電極として透明導電膜を用いているが、これをアルミニウム合金膜など反射性の高い材料に変えれば容易に反射型のアクティブマトリクス型液晶表示装置を実現することができる。また、この場合、アクティブマトリクス基板の母体となる結晶化ガラスは透明である必要はなく、遮光性の基板を用いても構わない。
【０１６０】
〔実施例２〕
本実施例では実施例１の構成において結晶化ガラスを保護するための絶縁性珪素膜を減圧熱ＣＶＤ法により形成する場合の例について説明する。
【０１６１】
まず、基板としてSiO2: 52.5、Al2O3:26.5、MgO:11.9、TiO2:11.4 を組成成分とする結晶化ガラスを用意する。これは核形成剤としてTiO2を利用した無アルカリのコージュライト系結晶化ガラスである。
【０１６２】
次に、結晶化ガラスの表面、裏面及び側面に対して酸化窒化珪素膜を形成する。本実施例では成膜ガスとしてシラン（SiH4) と亜酸化窒素（N2O)を用いた減圧熱ＣＶＤ法により酸化窒化珪素膜を形成する。
【０１６３】
この場合、成膜温度は 800〜850 ℃（本実施例では850 ℃）で行い、それぞれの成膜ガスの流量はSiH4：10〜30sccm、N2O ： 300〜900sccm とする。また、反応圧力は 0.5〜1.0torr とすれば良い。
【０１６４】
また、成膜ガスとしてシランと二酸化窒素（N2O)又は一酸化窒素(NO)を用いれば 600〜650 ℃の温度で酸化窒化珪素膜を形成することもできる。その場合、反応圧力は 0.1〜1.0torr とし、それぞれのガス流量はSiH4：10〜30sccm、NO2 又はNO： 300〜900sccm とすれば良い。
【０１６５】
本実施例の場合、減圧熱ＣＶＤ法により酸化窒化珪素膜を形成するため、結晶化ガラスの全面が絶縁膜で包まれる形となる。また、結晶化ガラスの歪点が850 ℃以下であればシュリンケージ対策も成膜と同時に行うことが可能である。
【０１６６】
また、成膜ガスを異なるものとすることで結晶化ガラスの保護膜として窒化珪素膜を形成することもできる。その場合、成膜ガスとして40〜50sccmのジクロールシラン（SiH2Cl2)と 200〜250sccm のアンモニア（NH3)とを用い、成膜温度を 750〜800 ℃、反応圧力を 0.1〜0.5torr とすれば良い。
【０１６７】
窒化珪素膜はガラス成分の流出を阻止するには最適な絶縁膜であるが応力が強いのでＴＦＴの下地膜としては不向きであった。しかしながら、本願発明では結晶化ガラスの少なくとも表面及び裏面に窒化珪素膜が形成されるので窒化珪素膜の応力が基板の裏表で相殺され、基板の反り等は発生しない。
【０１６８】
〔実施例３〕
本実施例では、実施例１または実施例２においてゲイト絶縁膜として減圧熱ＣＶＤ法により成膜した絶縁性珪素膜を用いる場合の例を示す。説明には図５を用いる。図５に示す状態は、ゲイト電極を形成した後にゲイト絶縁膜をエッチングした直後の状態である。
【０１６９】
図５において、５０１は結晶化ガラス、５０２は結晶化ガラスからの成分物質の流出を阻止するための保護膜（下地膜）となる酸化窒化珪素膜である。結晶化ガラス５０１の表面側には活性層５０３〜５０５が形成され、ゲイト絶縁膜を成膜した後、ゲイト電極５０６〜５０８が形成される。
【０１７０】
このゲイト電極５０６〜５０８をマスクとしてドライエッチングを行うことでゲイト電極直下にゲイト絶縁膜５０９〜５１１が残存する。
【０１７１】
本実施例の最も重要な構成は、ゲイト絶縁膜として減圧熱ＣＶＤ法により成膜した絶縁性珪素膜（本実施例では酸化窒化珪素膜）を用いる点にある。即ち、ゲイト絶縁膜も結晶化ガラス５０１の表面、裏面及び側面側の全ての面に成膜される点が特徴である。
【０１７２】
従って、ゲイト絶縁膜（酸化窒化珪素膜）のエッチング工程が終了した時点（図５の状態）では基板の表面側はゲイト電極でマスクされた部分以外は完全に除去され、基板の裏面及び側面にはそのまま酸化窒化珪素膜５１２が残る。なお、側面に形成された酸化窒化珪素膜は条件によっては除去されてしまうが、側面は除去されてしまっても問題ない。
【０１７３】
本実施例の構成を用いれば、後の工程で裏面及び側面が酸化窒化珪素膜をエッチングしうるエッチャント又はエッチングガスに曝されることがあっても結晶化ガラス５０１に直接成膜した酸化窒化珪素膜５０２を残すことができる。即ち、ガラス基板からの成分物質の流出を徹底的に阻止することが可能である。
【０１７４】
〔実施例４〕
実施例１ではゲイト電極としてＮ型導電性を呈する結晶性珪素膜を利用しているが、導電性を有する材料であればあらゆる材料を用いることができる。特に、直視用の液晶表示装置を作製する場合には、画素マトリクス回路の面積が大きくなるため配線抵抗の小さい材料を用いることが好ましい。
【０１７５】
その様な場合には、ゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることが望ましい。本実施例ではゲイト電極として２wt% のスカンジウムを含有したアルミニウム膜を用いる。
【０１７６】
アルミニウムを主成分とする材料をゲイト電極として利用する場合には、本発明者らによる特開平7-135318号公報に記載された技術を利用すると良い。同公報では実施例１で用いたサイドウォールの代わりにゲイト電極を陽極酸化して得られる陽極酸化膜を利用している。
【０１７７】
本実施例の様にゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることで配線抵抗の小さいゲイト配線を形成することが可能となり、応答速度の速いアクティブマトリクス基板を作製することができる。
【０１７８】
なお、本実施例は実施例１〜３の構成と組み合わせることが可能である。
【０１７９】
〔実施例５〕
実施例１において、活性層中にＴＦＴのしきい値電圧（Ｖth）を制御するための不純物元素を添加することは有効である。非晶質半導体薄膜の成膜時に添加しうることは既に述べたが、少なくともチャネル形成領域にさえ添加されていれば良いので、ゲイト電極の形成前であれば何時添加しても良い。
【０１８０】
成膜時以外に添加する場合には、イオンインプランテーション法またはプラズマドーピング法による添加、気相中からの拡散による添加、固相中からの拡散による添加などの手段を用いることができる。これらの手段は、例えばＮＴＦＴとＰＴＦＴとで添加する不純物を異ならせるといった具合に選択的な添加が可能であるため有効である。
【０１８１】
また、添加する不純物元素としては、Ｖthをプラス側に移動させるのであれば１３族元素（ボロン、ガリウム又はインジウム）を用い、マイナス側に移動させるのであれば１５元素（リン、砒素又はアンチモン）を用いる。
【０１８２】
なお、本実施例は実施例１〜４の構成と組み合わせることが可能である。
【０１８３】
〔実施例６〕
実施例１〜５はトップゲイト型ＴＦＴ（プレーナ型ＴＦＴ）を例にとって説明してきたが、本願発明の構成はボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に適用することもできる。本実施例では、本願発明の構成を逆スタガ型ＴＦＴに対して適用した場合の例を図６に示す。
【０１８４】
図６において、６０１は結晶化ガラス、６０２は非晶質珪素膜を熱酸化して得られた酸化珪素膜であり、基板全面を包む様にして形成される。また、６０３はタンタル（Ta) と窒化タンタル（TaN)とを積層したゲイト電極である。
【０１８５】
本実施例の場合、活性層に対する触媒元素のゲッタリング処理がゲイト電極６０３の形成後に形成されるので、ゲイト電極６０３としては700 ℃を超える加熱処理に耐えうるだけの耐熱性を有する材料を用いる。その様な材料としては、タンタル以外にもクロム、タングステン、モリブデン、導電性を呈する結晶性珪素膜が挙げられる。
【０１８６】
次に、ゲイト電極６０３の上にはゲイト絶縁膜６０４が形成される。本実施例では減圧熱ＣＶＤ法により酸化窒化珪素膜を成膜してゲイト絶縁膜としている。そのため、基板の表面側のみならず裏面及び側面にもゲイト絶縁膜６０４が形成され、基板全体を包み込んでいる。
【０１８７】
ゲイト絶縁膜６０４の上にはソース領域６０５、ドレイン領域６０６、低濃度不純物領域（ＬＤＤ領域）６０７、チャネル形成領域６０８で構成される活性層が形成されている。本実施例の場合、ソース／ドレイン領域はイオンインプランテーション法またはプラズマドーピング法により形成している。勿論、気相法や固相法を用いた拡散による添加を行ってもよい。
【０１８８】
また、６０９で示されるのはチャネル保護膜であるが、これは絶縁性珪素膜で構成される。本実施例の場合、チャネル保護膜６０９はチャネル形成領域６０８を保護するだけでなく、ソース／ドレイン領域と低濃度不純物領域とを形成するためのドーピングマスクとしても活用する。
【０１８９】
具体的には、最初、低濃度不純物領域及びチャネル形成領域となる部分の上にチャネル保護膜を形成し、そのチャネル保護膜をマスクとして不純物を添加することによりソース／ドレイン領域を形成する。その後、チャネル保護膜をチャネル形成領域となる部分の上のみ残して除去し、次の不純物添加によって低濃度不純物領域を形成する。
【０１９０】
そして、活性層への不純物添加が終了したら、ファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段を用いるか、それらを併用して熱アニール工程を行い、不純物の活性化を行う。その際、不純物添加工程の後もそのまま残されたチャネル保護膜６０９は、ソース／ドレイン領域または低濃度不純物領域からチャネル形成領域へと不純物が拡散するのを防ぐ効果を持つ。
【０１９１】
次に、層間絶縁膜６１０として、２μｍ厚のアクリル膜が形成される。勿論、ポリイミド等の他の有機性樹脂膜であっても良い。この場合、チャネル保護膜６０９はアクリル膜でなる層間絶縁膜６１０とチャネル形成領域６０８とが直接接触するのを防ぎ、有機汚染によるＴＦＴ特性の変化を阻止することができる。
【０１９２】
そして、層間絶縁膜６１０に対してコンタクトホールを形成してアルミニウムを主成分とする材料からなるソース電極６１１とドレイン電極６１２とを形成し、最後に水素化を行って図６に示す様な逆スタガ型ＴＦＴが完成する。
【０１９３】
なお、本実施例では単体の逆スタガ型ＴＦＴの作製工程しか説明していないが、本実施例の構造の逆スタガ型ＴＦＴでＣＭＯＳ回路を構成したり、画素マトリクス回路を構成したりすることは実施例１の作製工程を参考にすれば容易であるので説明は省略する。
【０１９４】
従って、本実施例に示した様な構造の逆スタガ型ＴＦＴを用いてアクティブマトリクス基板を完成させ、アクティブマトリクス型液晶表示装置を実現することは容易である。
【０１９５】
〔実施例７〕
図１（Ｅ）に示す工程では触媒元素のゲッタリング手段としてハロゲン元素を含む雰囲気中での加熱処理を行っているが、本実施例では別の手段によって触媒元素を除去する場合の例について図７を用いて説明する。
【０１９６】
まず、図１（Ａ）〜（Ｄ）までの工程を終了したら、マスク絶縁膜１０５を再度パターニングして新たな開口部７０１を形成する。（図７（Ａ））
【０１９７】
次に、１５族から選ばれた元素（本実施例ではリン）を添加する。この時の添加量は 1×1019〜 1×1021atoms/cm3 で良い。また、ここではリンの添加手段としてプラズマドーピング法を利用している。
【０１９８】
このリンの添加工程によって、開口部７０１で露出した領域には高濃度のリンが添加される。本明細書ではこの領域７０２をゲッタリング領域と呼ぶ。また、マスク絶縁膜１０５でマスクされてリンが添加されなかった領域７０３を被ゲッタリング領域と呼ぶ。（図７（Ｂ））
【０１９９】
次に、図７（Ｃ）に示す様に、 600〜800 ℃の温度範囲で２〜24時間の加熱処理を行い、被ゲッタリング領域７０３中に含まれる触媒元素をゲッタリング領域７０２中へと移動させる。これはリンによる金属元素のゲッタリング効果を利用した現象である。なお、処理温度が 600℃未満ではゲッタリング能力が著しく低下してしまい、 800℃を超えるとリンが被ゲッタリング領域７０３へ逆拡散してしまうので好ましくない。
【０２００】
以上の様にして、触媒元素をゲッタリング領域７０２へと捕獲することで処理後の被ゲッタリング領域７０４中に残存する触媒元素の濃度は 5×1017atoms/cm3 以下にまで低減される。後は、活性層を形成する際にゲッタリング領域を完全にエッチングして除去してしまえば良い。
【０２０１】
なお、本実施例の構成は実施例１〜６の全ての構成と組み合わせることが可能である。また、本実施例の作製工程を利用しても、前述のＣＧＳ膜を形成することができる。
【０２０２】
〔実施例８〕
本実施例では、図３（Ｃ）に示したアクティブマトリクス基板の画素構造についてより具体的に説明する。画素ＴＦＴの断面構造を図１５（Ａ）に、その上面図を図１５（Ｂ）に示す。図１５（Ａ）、（Ｂ）において、２１は活性層、２２はゲイト線、２３はソース線、２４はドレイン電極、２５はブラックマスク、２６はドレイン電極２４と画素電極２７とを接続するためのコンタクトホールである。
【０２０３】
本実施例の特徴は、画素ＴＦＴの上方においてドレイン電極２４とブラックマスク２５との間で補助容量を形成する点にある。
【０２０４】
また、画素ＴＦＴの構造を上面から見た図を図１５（Ｂ）に示す。なお、図１５（Ａ）は図１５（Ｂ）をＡ−Ａ’で切断した時の断面図に相当する。また、図１５（Ａ）と図１５（Ｂ）には共通の符号を用いている。
【０２０５】
この様に、ゲイト線２３と重なる様な配置でドレイン電極２５が形成され、誘電体２８を挟んで対向するブラックマスク２５との間に補助容量が形成されている。なお、本実施例ではドレイン電極２５としてチタン膜をアルミニウム膜で挟んだ三層構造を採用している。
【０２０６】
本実施例の場合、ドレイン電極２５を形成した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層構造でなる層間絶縁膜を形成し、その上にブラックマスク２５を形成する。
【０２０７】
この時、ブラックマスク２５の形成前に、後に補助容量となる領域のアクリル膜のみを除去して開口部を形成しておく。すると、開口部の底には酸化珪素膜と窒化珪素膜しか残らず、この二層構造でなる絶縁層が補助容量の誘電体２８として機能するのである。
【０２０８】
〔実施例９〕
実施例１〜８に示した構成を有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図８に示す。図８は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。
【０２０９】
図８において、８０１は結晶化ガラス、８０２は結晶化ガラスの全面を包む様にして形成された絶縁性珪素膜である。大版基板から多面取りによって複数枚のアクティブマトリクス基板を切り出す場合には切断面となる側面には絶縁性珪素膜が存在しないが、それ以外の側面には絶縁性珪素膜が残るというのが本願発明の特徴である。勿論、アクティブマトリクス基板として完成してしまっているので絶縁性珪素膜で保護されていなくても成分物質が流出する心配はない。
【０２１０】
そして、この様な構成の基板上に実質的に結晶粒界が存在しないという特徴を有する半導体薄膜でもって複数のＴＦＴが形成されている。これらのＴＦＴは基板上に画素マトリクス回路８０３、ゲイト側駆動回路８０４、ソース側駆動回路８０５、ロジック回路８０６を構成する。その様なアクティブマトリクス基板に対して対向基板８０７が貼り合わされる。アクティブマトリクス基板と対向基板８０７との間には液晶層（図示せず）が挟持される。
【０２１１】
また、図８に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。また、前述の一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにＦＰＣ（フレキシブル・プリント・サーキット）８０８を取り付ける。ここには必要に応じてＩＣチップ（単結晶シリコン上に形成されたMOSFETで構成される半導体回路）を搭載しても構わない。
【０２１２】
本願発明で利用する半導体薄膜を活性層としたＴＦＴは極めて高い動作速度を有しているため、数百ＭＨｚ〜数ＧＨｚの高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成することが可能である。即ち、図８に示す液晶モジュールはシステム・オン・パネルを具現化したものである。
【０２１３】
なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型ＥＬ（エレクトロルミネッセンス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。
【０２１４】
なお、上述の液晶表示装置、ＥＬ表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【０２１５】
〔実施例１０〕
本願発明は実施例９に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。
【０２１６】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明のＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【０２１７】
〔実施例１１〕
本実施例では、実施例９や実施例１０に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図９に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０２１８】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０２１９】
図９（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。
【０２２０】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。
【０２２１】
図９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。
【０２２２】
図９（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０２２３】
図９（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０２２４】
図９（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０２２５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。
【０２２６】
【発明の効果】
本願発明では安価で大版化の可能な結晶化ガラスを使用し、且つ、結晶化ガラスを安全に（汚染の心配なく）活用するためにガラスの少なくとも表面及び裏面（好ましくは全面）を絶縁性珪素膜で保護するといった構成を採用している。
【０２２７】
そして、その上に結晶粒界の整合性に優れた（実質的に結晶粒界の存在しない）特異な結晶構造を有する半導体薄膜を用いてＴＦＴを作製することでシステム・オン・パネルを実現し、高性能な電気光学装置や半導体回路、さらにはそれらを搭載した電子機器を低価格で提供することができる。
【図面の簡単な説明】
【図１】 半導体薄膜の作製工程を示す図。
【図２】 電子回折パターンを示す写真。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタの構成を示す図。
【図６】 薄膜トランジスタの構成を示す図。
【図７】 薄膜トランジスタの作製工程を示す図。
【図８】 液晶モジュールの構成を示す図。
【図９】 電子機器の構成を示す図。
【図１０】 ＣＧＳ膜の結晶粒の格子縞を示すＴＥＭ写真。
【図１１】 ＣＧＳ膜のＸ線回折の結果を示す図。
【図１２】 ＣＧＳ膜の粒内欠陥の様子を示すＴＥＭ写真。
【図１３】 欠陥の生成及び消滅に関するモデルを説明するための図。
【図１４】 ＣＧＳ膜の暗視野像を示すＴＥＭ写真。
【図１５】 画素ＴＦＴの上面及び断面構造を示す図。
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基板上に形成された結晶性半導体薄膜を利用した半導体装置に関する。
【０００２】
なお、本明細書中では薄膜トランジスタ（以下、ＴＦＴ）、半導体回路、電気光学装置および電子機器を全て「半導体装置」に範疇に含めて扱う。即ち、半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。
【０００３】
従って、上記特許請求の範囲に記載された半導体装置は、薄膜トランジスタ等の単体素子だけでなく、それを集積化した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。
【０００４】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは特に画像表示装置（例えば液晶表示装置：ＬＣＤ）のスイッチング素子としての開発が急がれている。
【０００５】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（演算回路、メモリ回路、クロックジェネレータなど）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００６】
現状においては、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶性珪素膜（ポリシリコン膜等）を利用したＴＦＴが必要とされる。
【０００７】
例えば、ガラス基板上に結晶性珪素膜を形成する方法としては、本出願人による特開平7-130652号公報、特開平8-78329 号公報に記載された技術が公知である。これらの公報記載の技術は、非晶質珪素膜の結晶化を助長する触媒元素を利用することにより、500 〜600 ℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成することを可能とするものである。
【０００８】
特に、特開平8-78329 に記載された技術は上記技術を応用して基板面とほぼ平行な結晶成長を行わすものであり、発明者らは形成された結晶化領域を特に横成長領域（またはラテラル成長領域）と呼んでいる。
【０００９】
しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、メガヘルツからギガヘルツにかけての極めて高速な動作を要求する高速ロジック回路を従来のＴＦＴで構成することは不可能なのが現状である。
【００１０】
【発明が解決しようとする課題】
本発明者らは、これまで結晶粒界を有する結晶性珪素膜（ポリシリコン膜と呼ばれる）の結晶性を向上させるために様々な思考錯誤を繰り返してきた。セミアモルファス半導体（特開昭57-160121 号公報等）やモノドメイン半導体（特開平8-139019号公報等）などが挙げられる。
【００１１】
上記公報に記載された半導体膜に共通の概念は、結晶粒界の実質的な無害化にある。即ち、結晶粒界を実質的になくし、キャリア（電子または正孔）の移動を円滑に行わせることが最大の課題であった。
【００１２】
しかしながら、上記公報に記載された半導体膜をもってしてもロジック回路が要求する高速動作を行うには不十分と言える。即ち、ロジック回路を内蔵したシステム・オン・パネルを実現するためには、従来にない全く新しい材料の開発が求められているのである。
【００１３】
本願発明は、その様な要求に答えるものであり、従来のＴＦＴでは作製不可能であった様な高速ロジック回路を構成しうる極めて高性能な半導体装置を実現することを課題とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
歪点が７５０℃以上であるガラス基板と、
前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性珪素膜と、
前記絶縁性珪素膜上に形成された複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜をチャネル形成領域とするＴＦＴと、
を構成に含む半導体装置であって、
前記チャネル形成領域の面方位は概略｛１１０｝配向であり、且つ、結晶粒界において９０％以上の結晶格子に連続性があることを特徴とする。
【００１５】
また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板と、
前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性珪素膜と、
前記絶縁性珪素膜上に形成された複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜をチャネル形成領域とするＴＦＴと、
を構成に含む半導体装置であって、
前記チャネル形成領域の面方位は概略｛１１０｝配向であり、且つ、結晶粒界を横切る様にして観測される格子縞の９０％以上が、前記結晶粒界を形成する異なる結晶粒間で直線的に連続していることを特徴とする。
【００１６】
また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板と、
前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性珪素膜と、
前記絶縁性珪素膜上に形成された複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜をチャネル形成領域とするＴＦＴと、
を構成に含む半導体装置であって、
前記チャネル形成領域に垂直に電子線を照射した際に観測される電子線回折パターンは、｛１１０｝配向に特有の規則性を示すことを特徴とする。
【００１７】
また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板の全面に対して非晶質半導体薄膜を形成する工程と、
第１の加熱処理により前記非晶質半導体薄膜を酸化し、完全に熱酸化膜に変成させる工程と、
前記ガラス基板の表面側に形成された熱酸化膜上に再び非晶質半導体薄膜を形成する工程と、
前記非晶質半導体薄膜上の一部又は全部に当該半導体薄膜の結晶化を助長する触媒元素を添加又は保持する工程と、
第２の加熱処理により前記非晶質半導体薄膜の一部又は全部を結晶化させ、結晶性半導体薄膜に変成させる工程と、
前記結晶性半導体薄膜中から前記触媒元素をゲッタリングする工程と、
前記ゲッタリング工程後の結晶性半導体薄膜をパターニングして活性層を形成し、当該活性層表面に熱酸化膜を形成する工程と、
を含むことを特徴とする。
【００１８】
また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板の全面に対して減圧熱ＣＶＤ法により絶縁性珪素膜を形成する工程と、
前記ガラス基板の表面側に形成された絶縁性珪素膜上に非晶質半導体薄膜を形成する工程と、
前記非晶質半導体薄膜上の一部又は全部に当該半導体薄膜の結晶化を助長する触媒元素を添加又は保持する工程と、
加熱処理により前記非晶質半導体薄膜の一部又は全部を結晶化させ、結晶性半導体薄膜に変成させる工程と、
前記結晶性半導体薄膜中から前記触媒元素をゲッタリングする工程と、
前記ゲッタリング工程後の結晶性半導体薄膜をパターニングして活性層を形成し、当該活性層表面に熱酸化膜を形成する工程と、
を含むことを特徴とする。
【００１９】
本願発明の重要な構成要件としては、
（１）基板として 750℃以上の温度に耐えうる耐熱性を有するガラス基板（歪点が 750℃以上であるガラス基板）を用いる。
（２）上記高耐熱性ガラス基板の外周面（少なくとも表面及び裏面、好ましくは全面）を絶縁性珪素膜で保護する。
（３）絶縁性珪素膜で包まれた上記高耐熱性ガラス基板上に、結晶粒界の整合性に優れた結晶性半導体薄膜を設ける。
という３点が挙げられる。
【００２０】
まず、本発明者らが開発した結晶粒界の整合性に優れた結晶性半導体薄膜を形成するためには、700 ℃を超える加熱処理が必要となる。この形成方法についての詳細は【発明の実施の形態】の欄で説明する。
【００２１】
上記理由により基板としては歪点が少なくとも 750℃以上である基板を用いる必要がある。その様な基板としては石英基板が一般的であるが、石英基板は高価であるため全体的なコストを上げてしまう。また、熱膨張係数が0.48×10-6℃-1であり、珪素の熱膨張係数（約4.15×10-6℃-1）の1/10程度と小さい。即ち、珪素との間に応力を発生しやすく、加熱処理の際に珪素のピーリング（膜剥がれ）などを引き起こしやすい。
【００２２】
そこで、本願発明では歪点が 750℃以上（代表的には 950〜1100℃、好ましくは1000〜1050℃）である耐熱性の高い結晶化ガラスを基板として用いる。結晶化ガラスは石英よりも薄くできるため、液晶モジュール等の製造コストを安く抑えられる。また、ガラス基板であるため大版化が可能であり、多面取りによるコストダウンも図れる。
【００２３】
さらに、熱膨張係数は結晶化ガラスを構成する成分組成を適切なものとすることで容易に変えることができる。そのため、結晶性半導体薄膜の熱膨張係数に近いものを選択するのも容易である。
【００２４】
本発明者らの目指すところはシステム・オン・パネルであり、安価で高性能な電子機器の実現である。その利点を生かすためには、コスト高な石英基板よりも安価な結晶化ガラスを基板として用いることの方が遙かに効果的である。
【００２５】
ただし、結晶化ガラスは様々な成分組成を持つため、半導体装置の製造過程における成分物質の流出が懸念される。そのため、結晶化ガラスを絶縁膜（結晶性珪素膜との相性を考慮すると絶縁性珪素膜が好ましい）で保護することが重要となる。そのためには、全プロセス過程において結晶化ガラスの少なくとも表面（素子が形成される側）及び裏面を絶縁膜で保護する必要がある。
【００２６】
なお、結晶化ガラスの側面は全体から見ると非常に小さい面積であるので露出していてもさほど問題とはならない。しかし、表面、側面及び裏面を絶縁膜で完全に包み込んでしまい、成分物質の流出を完全に防ぐことが最も好ましいことは言うまでもない。
【００２７】
ただし、絶縁膜を成膜する際の基板支持部（プッシャーピン等）の部分には成膜されない部分ができる。しかしながら、全体の面積と比較すると非常に微小な領域なので問題とはならない。
【００２８】
以上の点を考慮して、本願発明者らは絶縁性珪素膜で外周面（好ましくは全面）を保護された高耐熱性ガラス基板上に、結晶粒界の整合性に優れた結晶性半導体薄膜を設ける、という本願発明の構成に至ったのである。
【００２９】
【発明の実施の形態】
ここでは、結晶粒界の整合性に優れた結晶性半導体薄膜を形成する所までの工程について図１を用いて説明する。まず、基板として 0.5〜1.1mm 厚（代表的には 0.7mm厚）の結晶化ガラス基板１０１を用意する。結晶化ガラスはガラスセラミクスとも呼ばれ、ガラス生成の段階で微小な結晶を均一に成長させて得られたガラス基板と定義される。この様な結晶化ガラスは耐熱性が高く、熱膨張係数が小さいという特徴がある。
【００３０】
本願発明で用いるガラス基板には 750℃以上、好ましくは 950〜1100の歪点温度を有する高い耐熱性が要求される。現状ではその様な耐熱性を実現するガラス材料は結晶化ガラスしかないが、結晶化ガラスの定義に入らないガラス基板（例えば非晶質状態の高耐熱性ガラス基板等）であっても上記耐熱性を有する基板であれば本願発明に利用することができる。
【００３１】
なお、結晶化ガラスに関する詳細は「ガラスハンドブック；作花済夫 他，pp.197〜217 ，朝倉書店，1975」を参考にすると良い。
【００３２】
結晶化ガラスの種類も様々であるが、基本的には石英（SiO2）、アルミナ（Al2O3 ）を中心としたアルミノケイ酸塩ガラス、ホウケイ酸塩ガラス（B2O3が含まれる）などが実用的と言える。しかしながら、半導体装置用の基板として用いることを考慮すれば無アルカリガラスであることが望ましく、そういった意味で、MgO-Al2O3-SiO2系、PbO-ZnO-B2O3系、Al2O3-B2O3-SiO2 系、ZnO-B2O3-SiO2 系などが好ましい。
【００３３】
MgO-Al2O3-SiO2系の高絶縁結晶化ガラスは、核形成剤として、TiO2、SnO2、ZrO2などを含み、コージュライト（2MgO・2Al2O3・5SiO2 ）を主結晶相とする結晶化ガラスである。このタイプの結晶化ガラスは耐熱性が高く、電気絶縁性が高周波域でも優れている点に特徴がある。コージュライト系結晶化ガラスの組成例及び熱膨張係数を表１に示す。
【００３４】
【表１】
熱膨張係数は小さいほど熱によるシュリンケージ（熱による縮み）の影響が小さくなるため、微細パターン加工を行う半導体用基板としては好ましい。しかし、半導体薄膜の熱膨張係数との差が大きいと膜剥がれなどを起こしやすくなるため、なるべく半導体薄膜の熱膨張係数に近いものを用いることが望ましい。この様なことを考慮すると、SiO2が45〜57% 、Al2O3 が20〜27% 、MgO が11〜18% 、TiO2が 9〜12% のコージュライト系結晶化ガラスが好ましいと言える。
【００３６】
また、例えば透過型ＬＣＤを作製する場合には結晶化ガラスには透光性が要求される。その様な場合には無アルカリの透明結晶化ガラスを用いると良い。例えば、結晶相が充填β−石英固溶体で、熱膨張係数が 1.1〜3.0 ×10-6℃の結晶化ガラスとして、表２に示す様な結晶化ガラスがある。
【００３７】
【表２】
本願発明の構成要件の第１は、以上の様な結晶化ガラスを基板として用いることである。勿論、適切な工夫（本願発明の様に絶縁膜で完全に保護する等）を施せばアルカリ系結晶化ガラス（Na2O-Al2O3-SiO2 系、Li2O-Al2O3-SiO2 系等）を用いることもできる。また、熱膨張係数が非常に小さい（またはゼロに近い）結晶化ガラスでも、 2.0〜3.0 ×10-6℃の熱膨張係数を有するガラスをコーティングして、半導体薄膜との熱膨張係数の差を緩和することも可能である。
【００３９】
以上の様な構成の結晶化ガラス１０１を用意したら、結晶化ガラス１０１に対して非晶質珪素膜１０２を成膜する。成膜は減圧熱ＣＶＤ法で行い、成膜ガスとしてはシラン（SiH4）又はジシラン（Si2H6 ）を用いる。なお、膜厚は50〜250 nm（代表的には 100〜150 nm）とすれば良い。（図１（Ａ））
【００４０】
この様に減圧熱ＣＶＤ法で成膜すると基板１０１を包み込む様にして表面、裏面及び側面に対して非晶質珪素膜１０２を成膜することができる。なお、厳密には基板を保持するためのプッシャーピンが接する部分に非晶質珪素膜１０２は成膜されない。しかし、全体の面積から見れば微々たるものである。
【００４１】
次に、加熱処理を行い、非晶質珪素膜１０２を完全に熱酸化することで熱酸化膜１０３を形成する。この場合、非晶質珪素膜１０２は完全に熱酸化して熱酸化膜１０３に変化するため、熱酸化膜１０３の膜厚は 100〜500 nm（代表的には 200〜300 nm）となる。
【００４２】
また、加熱処理の条件は公知のドライＯ2 酸化、ウェットＯ2 酸化、スチーム酸化、パイロジェニック酸化、酸素分圧酸化、塩酸（ＨＣｌ）酸化のいずれの手段によっても構わない。処理温度及び処理時間はプロセスを考慮した上で適切な条件を設定すれば良い。
【００４３】
なお、この加熱処理は結晶化ガラスの歪点以上、徐冷点以下の温度で行い、その温度で保持した後、徐冷するといった処理を行うことが好ましい。この様な処理を行うと熱酸化膜の形成と同時にガラスのシュリンケージ対策を行うことができる。即ち、上述の処理によって予め基板を十分に縮ませておくことでその後の加熱処理による基板のシュリンケージ量を低減することができる。これに関連した技術は特開平8-250744号公報に記載されている。
【００４４】
以上の様にして、熱酸化膜（酸化珪素膜）１０３が形成されるが、前述の様に非晶質珪素膜１０２は基板１０１を包み込む様にして形成されているので、熱酸化膜１０３も基板１０１を包み込む様にして形成される。即ち、結晶化ガラス基板１０１は完全に絶縁性珪素膜で包まれるので、成分物質の流出を防止することが可能となる。
【００４５】
なお、ここではSixOy で表される酸化珪素膜を絶縁性珪素膜として用いているが、他にもSixNy で表される窒化珪素膜やSiOxNyで表される酸化窒化珪素膜などの絶縁性珪素膜を用いることも可能である。
【００４６】
こうして、本願発明の重要な構成のうちの二つ、結晶化ガラスを用いる点と結晶化ガラスを絶縁性珪素膜で包み込む点とが達成される。
【００４７】
次に、結晶粒界の整合性に優れた結晶性半導体薄膜を形成するための技術について説明する。図１（Ｂ）に示す状態が得られたら、非晶質半導体薄膜１０４を減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法により形成する。
【００４８】
ただし、減圧熱ＣＶＤ法で成膜した場合には裏面及び側面に成膜された膜を後の結晶化工程を行う前に除去しておくことが好ましい。本発明者らの経験では、裏面や側面に非晶質半導体薄膜を残したまま結晶化工程を行うと結晶状態が悪化する様である（原因は不明）。
【００４９】
なお、非晶質半導体薄膜１０４としては代表的には非晶質珪素膜を用いれば良い。この他、半導体薄膜としてSix Ge1-x （0<X<1)で示される珪素とゲルマニウムの化合物を利用することも可能である。非晶質半導体薄膜１０４の膜厚は25〜100nm （好ましくは30〜60nm）とする。
【００５０】
なお、成膜中に混入する炭素、酸素、窒素等の不純物は後の結晶化を阻害する恐れがあるので徹底的に低減することが好ましい。具体的には炭素及び窒素の濃度はいずれも 5×1018atoms/cm3 未満（代表的には 5×1017atoms/cm3 以下）とし、酸素の濃度は 1.5×1019atoms/cm3 未満（代表的には 1×1018atoms/cm3 以下）とするこのが望ましい。成膜時に上記濃度としておけば、完成したＴＦＴにおける上記不純物の濃度も上述の範囲に収まる。
【００５１】
なお、成膜時にＴＦＴのしきい値電圧（Ｖth）を制御するための不純物元素（１３族元素、代表的にはボロン又は１５族元素、代表的にはリン）を添加することは有効である。添加量は上記Ｖth制御用不純物を添加しない場合のＶthを鑑みて決定する必要がある。
【００５２】
次に、非晶質半導体薄膜１０４の結晶化工程を行う。結晶化の手段としては本発明者らによる特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用するのが好ましい。
【００５３】
特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜１０５を形成する。そして、非晶質半導体薄膜１０４の結晶化を助長する触媒元素を含有した溶液をスピンコート法により塗布し、触媒元素含有層１０６を形成する。（図１（Ｃ））
【００５４】
なお、触媒元素としてはニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）から選ばれた一種または複数種の元素を用いることができる。特に、珪素との格子の整合性に優れたニッケルを用いることが好ましい。
【００５５】
また、上記触媒元素の添加工程はスピンコート法に限らず、マスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００５６】
次に、触媒元素の添加工程が終了したら、500 ℃２時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃、好ましくは570 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質半導体薄膜１０４の結晶化を行う。（図１（Ｄ））
【００５７】
この時、非晶質半導体薄膜１０４の結晶化は触媒元素を添加した領域で発生した核から優先的に進行し、基板１０１の基板面に対してほぼ平行に成長した結晶領域１０７が形成される。本発明者らはこの結晶領域１０７を横成長領域と呼んでいる。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。（図１（Ｄ））
【００５８】
結晶化のための加熱処理が終了したら、マスク絶縁膜１０５を除去した後、触媒元素を除去するための加熱処理（触媒元素のゲッタリング工程）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００５９】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。そのため加熱処理温度を好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1hrとする。
【００６０】
代表的には酸素雰囲気に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（好ましくは３体積％）の濃度で含有させ、950 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記濃度以上とすると、横成長領域１０７の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００６１】
また、ハロゲン元素を含む化合物してはＨＣｌガス以外にもＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲン元素を含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００６２】
この工程においては横成長領域１０７中の触媒元素が塩素の作用によりゲッタリングされ、揮発性の塩化物となって大気中へ離脱して除去される。そして、この工程後の横成長領域１０８中における触媒元素の濃度は 5×1017atoms/cm3 以下（代表的には 2×1017atoms/cm3 以下）にまで低減される。
【００６３】
こうして得られた横成長領域１０８は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。
【００６４】
〔活性層の結晶構造に関する知見〕
上記作製工程に従って形成した横成長領域を用いたＴＦＴの活性層は、微視的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【００６５】
ここで、棒状または偏平棒状結晶同士の結晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図１０に示す。なお、本明細書中において結晶粒界とは、棒状または偏平棒状結晶が接した境界に形成される粒界を指すものと定義する。従って、例えば横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【００６６】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。
【００６７】
ＨＲ−ＴＥＭでは結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。なお、格子縞は白と黒の縞模様となって現れるが、コントラストの相違であって原子の位置を示すものではない。
【００６８】
図１０（Ａ）は本願発明で得られる結晶性珪素膜の代表的なＴＥＭ写真であり、異なる二つの結晶粒が写真左上から右下にかけて見られる結晶粒界で接した状態が観察されている。この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であった。
【００６９】
なお、後述するが複数の結晶粒を調べた結果、殆ど全てが概略｛１１０｝配向であることをＸ線回折や電子線回折によって確認している。なお、多数観察した中には（０１１）面や（２００）面などもあるはずだが、それら等価な面はまとめて｛１１０｝面と表すことにする。
【００７０】
ところで、図１０（Ａ）に図示した様に、面内には｛１１１｝面、｛１００｝面に対応する格子縞が観察されている。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的に格子縞と格子縞の間隔から確認できる。
【００７１】
なお、図１０（Ａ）において格子縞の見え方に差が見られるのは、結晶粒の微妙な傾きの違いによるものである。即ち、片方の結晶粒の結晶面に垂直に電子線が照射される様に設定すると、他方の結晶粒は僅かに斜めから電子線が照射される状態になるため、格子縞の見え方が変わるのである。
【００７２】
ここで｛１１１｝面に対応する格子縞に注目する。図１０（Ａ）において粒界を挟んで上側の結晶粒の｛１１１｝面に対応する格子縞は、下側の結晶粒の｛１１１｝面に対応する格子縞と約70°（正確には70.5°）の角度をなして交わっている。
【００７３】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【００７４】
なお、参考までに従来の高温ポリシリコン膜のＨＲーＴＥＭ写真を図１０（Ｂ）に示す。図１０（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１１０｝面が主体となる配向ではなかった。ただし、ここでは図１０（Ａ）と比較するために｛１１１｝面に対応する格子縞が現れる様な結晶粒を観察した。
【００７５】
図１０（Ｂ）を詳細に観察して見ると、図中において矢印で示す様に、結晶粒界では格子縞が途切れた部分が多数確認できる。この様な部分では未結合手（結晶欠陥と呼べる）が存在することになる、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【００７６】
ただし、確かに本願発明の半導体薄膜にも図１０（Ｂ）に示した様な未結合手は存在する。これは本願発明の半導体薄膜が多結晶である以上しかたのないことである。しかしながら、本願発明の半導体薄膜を広範囲に渡って詳細にＴＥＭ観察した結果、その様な未結合手はごく僅かであることが判明している。
【００７７】
本出願人は、本願発明で用いる半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の高温ポリシリコン膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手（又は不対結合手又は未結合手）と呼ぶ。
【００７８】
本願発明で用いる半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本出願人の調べでは、全体の結合手に対する不整合結合手の存在割合は10％以下（好ましくは５％以下、さらに好ましくは３％以下）であった。即ち、全体の結合手の90％以上（好ましくは95％以上、さらに好ましくは97％以上）が整合結合手によって構成されている。
【００７９】
この事からも本願発明の結晶性珪素膜は従来の高温ポリシコンとは明らかに異なる半導体膜であると言えよう。
【００８０】
次に、本願発明の半導体薄膜を電子線回折によって調べた結果を図２（Ａ）に示す。また、リファレンスとして従来の高温ポリシリコン膜の電子線回折パターンを図２（Ｂ）に示す。なお、図２（Ａ）、（Ｂ）において電子線の照射エリアの径はそれぞれ4.25μｍ、1.35μｍである。本実施例では複数箇所を測定したうちの代表的な写真を示す。
【００８１】
図２（Ａ）の場合、〈１１０〉入射に対応する回折スポット（回折斑点）が比較的きれいに現れており、電子線の照射エリア内では殆ど全ての結晶粒が｛１１０｝配向していることが確認できる。
【００８２】
なお、本出願人は特開平７−３２１３３９号公報に記載した手法に従ってＸ線回折を行い、本願発明の半導体薄膜について配向比率を算出した。同公報では下記数１に示す様な算出方法で配向比率を定義している。
【００８３】
【数１】
本願発明の半導体薄膜の配向性をＸ線回折で調べた結果、Ｘ線回折パターンには（２２０）面に相当するピークが現れた。その結果を図１１に示す。勿論、（２２０）は｛１１０｝と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向面であり、配向比率は0.7 以上（典型的には0.9 以上）であることが判明した。
【００８５】
一方、図２（Ｂ）に示す従来の高温ポリシリコン膜の場合、回折スポットには明瞭な規則性が見られず、ほぼランダムに配向している、換言すれば｛１１０｝面以外の面方位の結晶粒が不規則に混在することが判明した。
【００８６】
なお、各回折スポットは同心円上の広がりを僅かにもっているが、これは個々の結晶粒が結晶軸まわりにある程度の回転角をもって隣接しているためと予想される。即ち、単結晶ならば完全に円形の回折スポットが得られるはずであるが、本願発明で用いる半導体薄膜は多結晶であるが故に、回折スポットのゆらぎを生じるのである。
【００８７】
しかしながら、回折スポットが円形に近いという事は複数の結晶粒間に存在する回転角が非常に小さいことを意味する。従って、回折スポットが極めて円形に近い本願発明の半導体薄膜は実質的に単結晶に近いことに他ならない。
【００８８】
以上の様に、図１に示した作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造（正確には結晶粒界の構造）を有する半導体薄膜である。本出願人はこの様な結晶構造を有する半導体薄膜を連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）呼んでいる。従って、本願発明で利用するＴＦＴの活性層は、この様な特異な結晶構造を有するＣＧＳ膜で形成される。
【００８９】
なお、ＣＧＳ膜を形成するにあたって結晶化に要した温度以上の温度でのアニール工程（ここでは図１（Ｅ）に示す工程）は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【００９０】
図１２（Ａ）は図５（Ｃ）に示した結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【００９１】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図１２（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【００９２】
一方、図１２（Ｂ）に示す様に、同倍率で見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【００９３】
即ち、図１２（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【００９４】
この様に、図１２（Ａ）と（Ｂ）の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶シリコン膜が図１２（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【００９５】
本出願人は、図１（Ｅ）の工程によって起こる現象について次の様なモデルを考えている。まず、図１２（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【００９６】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されると、Si-Ni 結合は切れる。そのため、シリコンの余った結合手はすぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【００９７】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、本発明ではニッケルとの結合が切れて未結合手が多く発生するためシリコンの再結合がさらにスムーズに行われると推測できる。
【００９８】
また、同時に結晶シリコン膜が熱酸化される際に発生する余剰シリコン原子が欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。
【００９９】
また、本出願人は結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルを考えている。
【０１００】
結晶シリコン膜と下地膜となる酸化珪素膜とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質シリコン膜から結晶シリコン膜に変成した段階（図１２（Ａ））では、結晶シリコン膜が冷却される時に非常に大きな応力が結晶シリコン膜にかかる。
【０１０１】
この事について、図１３を用いて説明する。図１３（Ａ）は結晶化工程後の結晶シリコン膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化された結晶シリコン膜は冷却期間（ａ）を経て室温まで冷やされる。
【０１０２】
ここで図１３（Ｂ）に示すのは冷却期間（ａ）にある時の結晶シリコン膜であり、１０は石英基板、１１は結晶シリコン膜である。この時、結晶シリコン膜１１と石英基板１０との界面１２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【０１０３】
即ち、熱膨張係数の差によって引っ張られた結晶シリコン膜１１は石英基板１０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥１３を容易に生じてしまうと考えられる。
【０１０４】
こうして得られた結晶シリコン膜が図１２（Ａ）に示した様な状態となるのである。そしてその後、図１３（Ａ）に示す様に温度（ｔ2 ）で触媒元素のゲッタリング工程が施され、その結果、結晶シリコン膜中の欠陥が前述の理由によって消滅する。
【０１０５】
ここで重要なことは触媒元素のゲッタリング工程が行われると同時に結晶シリコン膜石英基板に固着され、石英基板との密着性が高まる点である。即ち、このゲッタリング工程は結晶シリコン膜と石英基板（下地）との固着工程を兼ねていると考えられる。
【０１０６】
こうしてゲッタリング＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、石英基板１０とアニール後の結晶シリコン膜１４との界面１５が非常に密着性の高い状態となっている点である。（図１３（Ｃ））
【０１０７】
この様に密着性が高いと石英基板１０に対して結晶シリコン膜１４が完全に固着されるので、結晶シリコン膜の冷却段階において結晶シリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。
【０１０８】
なお、図１３（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げてゲッタリング＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶シリコン膜を得ることは可能である。
【０１０９】
こうして得られた本発明の結晶シリコン膜（図１２（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図１２（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０１１０】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本発明の結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１１１】
（ＴＦＴの電気特性に関する知見）
上述のＣＧＳを活性層とするＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本発明者らが試作したＴＦＴからは次に示す様なデータが得られている。
【０１１２】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１１３】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１１４】
（回路特性に関する知見）
次に、ＣＧＳ膜を利用して作製したＴＦＴを用いたリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲイト長： 0.6μｍ
【０１１５】
このリングオシレータによって発振周波数を調べた結果、最大値で1.04ＧＨｚの発振周波数を得るとができた。また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲイト絶縁膜の膜厚30nm、ゲイト長 0.6μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数100 ＭＨｚの出力パルスが得られた。
【０１１６】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本発明のＴＦＴが単結晶シリコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する性能を有していることを示している。
【０１１７】
（ＴＦＴ特性とＣＧＳの関係に関する知見）
上述の様な優れたＴＦＴ特性及び回路特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有するＣＧＳ膜を利用している点によるところが大きい。その理由について以下に考察する。
【０１１８】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１１９】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１２０】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１２１】
本出願人が本願発明の半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０１２２】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０１２３】
従って、図１０（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０１２４】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１２５】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本願発明の半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０１２６】
ここで、本願発明の半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図１４（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０１２７】
図１４（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０１２８】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図１４（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図１４（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０１２９】
なお、本出願人は図１０（Ａ）に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。
【０１３０】
以上の構成からなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【０１３１】
【実施例】
〔実施例１〕
本実施例では、本願発明の構成を有する半導体装置の作製工程について図３を用いて説明する。具体的にはＮＴＦＴ（Ｎチャネル型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦＴ）とを相補的に組み合わせたＣＭＯＳ回路で構成される駆動回路及びロジック回路と、ＮＴＦＴで構成される画素マトリクス回路とを同一基板上に一体形成する例を示す。
【０１３２】
なお、ロジック回路とは、シフトレジスタなどに代表される駆動回路とは別の機能を有する信号処理回路であり、Ｄ／Ａコンバータ回路、メモリ回路、γ補正回路、さらには演算処理回路など、従来外付けＩＣで行っていた様な信号処理を行う回路の総称を意味する。
【０１３３】
まず、図１を用いて説明した作製工程に従って、触媒元素のゲッタリング工程までを終了させる。そして、横成長領域のみから構成される活性層３０３〜３０５を形成する。３０３はＣＭＯＳ回路のＰＴＦＴの活性層、３０４はＣＭＯＳ回路のＮＴＦＴの活性層、３０５は画素マトリクス回路の活性層であり、それぞれの膜厚は30nmとなる様に調節してある。
【０１３４】
なお、本実施例では基板３０１としてSiO2:65%、Al2O3:25% 、MgO:10% 、ZrO2:10%の組成を有する結晶化ガラスを用いる。この基板３０１は透明である点に特徴がある。また、３０２は非晶質珪素膜を熱酸化させて得た酸化珪素膜であり、膜厚は 400nmである。
【０１３５】
こうして図３（Ａ）の状態が得られる。次に、酸化珪素膜から構成されるゲイト絶縁膜３０６を 120nmの膜厚に形成する。なお、他にも酸化窒化珪素膜又は窒化珪素膜を用いることができる。さらに、これら絶縁性珪素膜を自由に組み合わせて積層構造としても良い。
【０１３６】
ゲイト絶縁膜３０６を形成したら、その状態で 800〜1000℃（好ましくは 900〜950 ℃）の温度範囲で熱酸化工程を行う。この時、活性層とゲイト絶縁膜との界面で熱酸化反応が進行するため、活性層は薄膜化され、ゲイト絶縁膜の膜厚は増加する。この構成はエッジシニング現象（活性層端部で熱酸化膜が極端に薄くなる現象）によるゲイト絶縁膜の絶縁破壊を抑える上で効果的である。
【０１３７】
また、この時、加熱処理の雰囲気は酸化雰囲気でも良いが、ハロゲン元素（代表的には塩化水素）を含む雰囲気で行うとさらに効果的である。なぜならば塩化水素が分解して生成する塩素（Ｃｌ）は、活性層とゲイト絶縁膜との間の界面準位を低減する効果を有すると考えられるからである。
【０１３８】
また、 800〜1000℃の温度範囲で加熱処理を行うことによりゲイト絶縁膜自体の膜質も向上する。
【０１３９】
次に、ゲイト絶縁膜３０６の上にＮ型導電性を呈する結晶性珪素膜からなるゲイト電極３０７〜３０９を形成する。ゲイト電極３０７〜３０９の膜厚は 200〜300 nmの範囲で選択すれば良い。（図３（Ｂ））
【０１４０】
ゲイト電極３０７〜３０９を形成したら、ゲイト電極３０７〜３０９をマスクとしてドライエッチング法によりゲイト絶縁膜３０６をエッチングする。本実施例では酸化珪素膜をエッチングするためにＣＨＦ3 ガスを用いる。
【０１４１】
この工程によりゲイト電極（及びゲイト配線）の直下のみにゲイト絶縁膜が残存する状態となる。勿論、ゲイト電極の下に残った部分が実際にゲイト絶縁膜として機能する部分である。
【０１４２】
次に、ＰＴＦＴとなる領域をレジストマスク３１０で隠し、Ｎ型を付与する不純物（本実施例ではリン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時形成される低濃度不純物領域３１１、３１２の一部は後にＬＤＤ（Lightly Doped Drain ）領域となるので、 1×1017〜 5×1018atoms/cm3 の濃度でリンを添加しておく。（図３（Ｃ））
【０１４３】
次に、レジストマスク３１０を除去した後、ＮＴＦＴとなる領域をレジストマスク３１３で隠し、Ｐ型を付与する不純物（本実施例ではボロン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域３１４を形成する。（図３（Ｄ））
【０１４４】
こうして図３（Ｄ）の状態が得られたら、レジストマスク３１３を除去した後、エッチバック法を用いてサイドウォール３１５〜３１７を形成する。本実施例ではサイドウォール３１５〜３１７を窒化珪素膜を用いて構成する。
【０１４５】
なお、サイドウォールの材料として酸化珪素膜を用いる場合、結晶化ガラス３０１の側面を保護する酸化珪素膜３０２の膜厚が薄いとエッチバック工程でなくなってしまう場合も起こりうる。ガラス側面は全体の面積よりも十分に小さいためガラス成分の流出はさほど問題とならないが、予め酸化珪素膜３０２の膜厚を厚くしてエッチバック工程後も残る様にしておくことは有効である。
【０１４６】
こうしてサイドウォール３１５〜３１７を形成したら、再びＰＴＦＴとなる領域をレジストマスク３１８で隠し、リンを添加する。この時は先程の添加工程よりもドーズ量を高くする。
【０１４７】
このリンの添加工程によりＣＭＯＳ回路を構成するＮＴＦＴのソース領域３１９、ドレイン領域３２０、低濃度不純物領域（ＬＤＤ領域）３２１、チャネル形成領域３２２が画定する。また、画素マトリクス回路を構成するＮＴＦＴのソース領域３２３、ドレイン領域３２４、低濃度不純物領域（ＬＤＤ領域）３２５、チャネル形成領域３２６が画定する。（図４（Ａ））
【０１４８】
次に、レジストマスク３１５を除去した後、レジストマスク３２７でＮＴＦＴとなる領域を隠し、ボロンを先程よりも高いドーズ量で添加する。このボロンの添加工程によりＣＭＯＳ回路を構成するＰＴＦＴのソース領域３２８、ドレイン領域３２９、低濃度不純物領域（ＬＤＤ領域）３３０、チャネル形成領域３３１が画定する。（図４（Ｂ））
【０１４９】
以上の様にして、活性層への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。
【０１５０】
なお、チャネル形成領域３２２、３２６、３３１は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が 1×1014〜 1×1017atoms/cm3 の範囲に収まっていることを指す。
【０１５１】
次に、25nm厚の窒化珪素膜と 900nm厚の酸化珪素膜との積層膜からなる第１の層間絶縁膜３３２を形成する。そして、Ti/Al/Ti（膜厚は順に100/500/100 nm）からなる積層膜で構成されるソース電極３３３〜３３５、ドレイン電極３３６、３３７を形成する。
【０１５２】
次に、50nm厚の窒化珪素膜３３８、20nm厚の酸化珪素膜（図示せず）、１μｍ厚のポリイミド膜３３９の積層構造からなる第２の層間絶縁膜を形成する。なお、ポリイミド以外にもアクリル、ポリアミド等の他の有機性樹脂膜を用いることができる。また、この場合の20nm厚の酸化珪素膜はポリイミド膜３３９をドライエッチングする際のエッチングストッパーとして機能する。
【０１５３】
第２の層間絶縁膜を形成したら、後に補助容量を形成する領域においてポリイミド膜３３９をエッチングして開口部を設ける。この時、開口部の底部には窒化珪素膜３３８のみ残すか、窒化珪素膜３３８と酸化珪素膜（図示せず）を残すかのいずれかの状態とする。
【０１５４】
そして、300 nm厚のチタン膜を成膜し、パターニングによりブラックマスク３４０を形成する。このブラックマスク３４０は画素マトリクス回路上において、ＴＦＴや配線部など遮光を要する部分に配置される。
【０１５５】
この時、前述の開口部では画素マトリクス回路のドレイン電極３３７とブラックマスク３４０とが窒化珪素膜３３８（又は窒化珪素膜と酸化珪素膜との積層膜）を挟んで近接した状態となる。本実施例ではブラックマスク３４０を固定電位に保持して、ドレイン電極３３７を下部電極、ブラックマスク３４０を上部電極とする補助容量３４１を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。
【０１５６】
こうしてブラックマスク３４０及び補助容量３４１を形成したら、１μｍ厚のポリイミド膜を形成して第３の層間絶縁膜３４２とする。そして、コンタクトホールを形成して透明導電膜（代表的にはＩＴＯ）で構成される画素電極３４３を
120nmの厚さに形成する。
【０１５７】
最後に、水素雰囲気中で 350℃２時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図４（Ｃ）に示す様なアクティブマトリクス基板が完成する。後は、公知のセル組み工程によって対向基板との間に液晶層を挟持すればアクティブマトリクス型の液晶表示装置（透過型）が完成する。
【０１５８】
なお、アクティブマトリクス基板の構造は本実施例に限定されず、あらゆる構造とすることができる。即ち、本願発明の構成要件を満たしうる構造であれば、ＴＦＴ構造や回路配置等は実施者が自由に設計することができる。
【０１５９】
例えば、本実施例では画素電極として透明導電膜を用いているが、これをアルミニウム合金膜など反射性の高い材料に変えれば容易に反射型のアクティブマトリクス型液晶表示装置を実現することができる。また、この場合、アクティブマトリクス基板の母体となる結晶化ガラスは透明である必要はなく、遮光性の基板を用いても構わない。
【０１６０】
〔実施例２〕
本実施例では実施例１の構成において結晶化ガラスを保護するための絶縁性珪素膜を減圧熱ＣＶＤ法により形成する場合の例について説明する。
【０１６１】
まず、基板としてSiO2: 52.5、Al2O3:26.5、MgO:11.9、TiO2:11.4 を組成成分とする結晶化ガラスを用意する。これは核形成剤としてTiO2を利用した無アルカリのコージュライト系結晶化ガラスである。
【０１６２】
次に、結晶化ガラスの表面、裏面及び側面に対して酸化窒化珪素膜を形成する。本実施例では成膜ガスとしてシラン（SiH4) と亜酸化窒素（N2O)を用いた減圧熱ＣＶＤ法により酸化窒化珪素膜を形成する。
【０１６３】
この場合、成膜温度は 800〜850 ℃（本実施例では850 ℃）で行い、それぞれの成膜ガスの流量はSiH4：10〜30sccm、N2O ： 300〜900sccm とする。また、反応圧力は 0.5〜1.0torr とすれば良い。
【０１６４】
また、成膜ガスとしてシランと二酸化窒素（N2O)又は一酸化窒素(NO)を用いれば 600〜650 ℃の温度で酸化窒化珪素膜を形成することもできる。その場合、反応圧力は 0.1〜1.0torr とし、それぞれのガス流量はSiH4：10〜30sccm、NO2 又はNO： 300〜900sccm とすれば良い。
【０１６５】
本実施例の場合、減圧熱ＣＶＤ法により酸化窒化珪素膜を形成するため、結晶化ガラスの全面が絶縁膜で包まれる形となる。また、結晶化ガラスの歪点が850 ℃以下であればシュリンケージ対策も成膜と同時に行うことが可能である。
【０１６６】
また、成膜ガスを異なるものとすることで結晶化ガラスの保護膜として窒化珪素膜を形成することもできる。その場合、成膜ガスとして40〜50sccmのジクロールシラン（SiH2Cl2)と 200〜250sccm のアンモニア（NH3)とを用い、成膜温度を 750〜800 ℃、反応圧力を 0.1〜0.5torr とすれば良い。
【０１６７】
窒化珪素膜はガラス成分の流出を阻止するには最適な絶縁膜であるが応力が強いのでＴＦＴの下地膜としては不向きであった。しかしながら、本願発明では結晶化ガラスの少なくとも表面及び裏面に窒化珪素膜が形成されるので窒化珪素膜の応力が基板の裏表で相殺され、基板の反り等は発生しない。
【０１６８】
〔実施例３〕
本実施例では、実施例１または実施例２においてゲイト絶縁膜として減圧熱ＣＶＤ法により成膜した絶縁性珪素膜を用いる場合の例を示す。説明には図５を用いる。図５に示す状態は、ゲイト電極を形成した後にゲイト絶縁膜をエッチングした直後の状態である。
【０１６９】
図５において、５０１は結晶化ガラス、５０２は結晶化ガラスからの成分物質の流出を阻止するための保護膜（下地膜）となる酸化窒化珪素膜である。結晶化ガラス５０１の表面側には活性層５０３〜５０５が形成され、ゲイト絶縁膜を成膜した後、ゲイト電極５０６〜５０８が形成される。
【０１７０】
このゲイト電極５０６〜５０８をマスクとしてドライエッチングを行うことでゲイト電極直下にゲイト絶縁膜５０９〜５１１が残存する。
【０１７１】
本実施例の最も重要な構成は、ゲイト絶縁膜として減圧熱ＣＶＤ法により成膜した絶縁性珪素膜（本実施例では酸化窒化珪素膜）を用いる点にある。即ち、ゲイト絶縁膜も結晶化ガラス５０１の表面、裏面及び側面側の全ての面に成膜される点が特徴である。
【０１７２】
従って、ゲイト絶縁膜（酸化窒化珪素膜）のエッチング工程が終了した時点（図５の状態）では基板の表面側はゲイト電極でマスクされた部分以外は完全に除去され、基板の裏面及び側面にはそのまま酸化窒化珪素膜５１２が残る。なお、側面に形成された酸化窒化珪素膜は条件によっては除去されてしまうが、側面は除去されてしまっても問題ない。
【０１７３】
本実施例の構成を用いれば、後の工程で裏面及び側面が酸化窒化珪素膜をエッチングしうるエッチャント又はエッチングガスに曝されることがあっても結晶化ガラス５０１に直接成膜した酸化窒化珪素膜５０２を残すことができる。即ち、ガラス基板からの成分物質の流出を徹底的に阻止することが可能である。
【０１７４】
〔実施例４〕
実施例１ではゲイト電極としてＮ型導電性を呈する結晶性珪素膜を利用しているが、導電性を有する材料であればあらゆる材料を用いることができる。特に、直視用の液晶表示装置を作製する場合には、画素マトリクス回路の面積が大きくなるため配線抵抗の小さい材料を用いることが好ましい。
【０１７５】
その様な場合には、ゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることが望ましい。本実施例ではゲイト電極として２wt% のスカンジウムを含有したアルミニウム膜を用いる。
【０１７６】
アルミニウムを主成分とする材料をゲイト電極として利用する場合には、本発明者らによる特開平7-135318号公報に記載された技術を利用すると良い。同公報では実施例１で用いたサイドウォールの代わりにゲイト電極を陽極酸化して得られる陽極酸化膜を利用している。
【０１７７】
本実施例の様にゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることで配線抵抗の小さいゲイト配線を形成することが可能となり、応答速度の速いアクティブマトリクス基板を作製することができる。
【０１７８】
なお、本実施例は実施例１〜３の構成と組み合わせることが可能である。
【０１７９】
〔実施例５〕
実施例１において、活性層中にＴＦＴのしきい値電圧（Ｖth）を制御するための不純物元素を添加することは有効である。非晶質半導体薄膜の成膜時に添加しうることは既に述べたが、少なくともチャネル形成領域にさえ添加されていれば良いので、ゲイト電極の形成前であれば何時添加しても良い。
【０１８０】
成膜時以外に添加する場合には、イオンインプランテーション法またはプラズマドーピング法による添加、気相中からの拡散による添加、固相中からの拡散による添加などの手段を用いることができる。これらの手段は、例えばＮＴＦＴとＰＴＦＴとで添加する不純物を異ならせるといった具合に選択的な添加が可能であるため有効である。
【０１８１】
また、添加する不純物元素としては、Ｖthをプラス側に移動させるのであれば１３族元素（ボロン、ガリウム又はインジウム）を用い、マイナス側に移動させるのであれば１５元素（リン、砒素又はアンチモン）を用いる。
【０１８２】
なお、本実施例は実施例１〜４の構成と組み合わせることが可能である。
【０１８３】
〔実施例６〕
実施例１〜５はトップゲイト型ＴＦＴ（プレーナ型ＴＦＴ）を例にとって説明してきたが、本願発明の構成はボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に適用することもできる。本実施例では、本願発明の構成を逆スタガ型ＴＦＴに対して適用した場合の例を図６に示す。
【０１８４】
図６において、６０１は結晶化ガラス、６０２は非晶質珪素膜を熱酸化して得られた酸化珪素膜であり、基板全面を包む様にして形成される。また、６０３はタンタル（Ta) と窒化タンタル（TaN)とを積層したゲイト電極である。
【０１８５】
本実施例の場合、活性層に対する触媒元素のゲッタリング処理がゲイト電極６０３の形成後に形成されるので、ゲイト電極６０３としては700 ℃を超える加熱処理に耐えうるだけの耐熱性を有する材料を用いる。その様な材料としては、タンタル以外にもクロム、タングステン、モリブデン、導電性を呈する結晶性珪素膜が挙げられる。
【０１８６】
次に、ゲイト電極６０３の上にはゲイト絶縁膜６０４が形成される。本実施例では減圧熱ＣＶＤ法により酸化窒化珪素膜を成膜してゲイト絶縁膜としている。そのため、基板の表面側のみならず裏面及び側面にもゲイト絶縁膜６０４が形成され、基板全体を包み込んでいる。
【０１８７】
ゲイト絶縁膜６０４の上にはソース領域６０５、ドレイン領域６０６、低濃度不純物領域（ＬＤＤ領域）６０７、チャネル形成領域６０８で構成される活性層が形成されている。本実施例の場合、ソース／ドレイン領域はイオンインプランテーション法またはプラズマドーピング法により形成している。勿論、気相法や固相法を用いた拡散による添加を行ってもよい。
【０１８８】
また、６０９で示されるのはチャネル保護膜であるが、これは絶縁性珪素膜で構成される。本実施例の場合、チャネル保護膜６０９はチャネル形成領域６０８を保護するだけでなく、ソース／ドレイン領域と低濃度不純物領域とを形成するためのドーピングマスクとしても活用する。
【０１８９】
具体的には、最初、低濃度不純物領域及びチャネル形成領域となる部分の上にチャネル保護膜を形成し、そのチャネル保護膜をマスクとして不純物を添加することによりソース／ドレイン領域を形成する。その後、チャネル保護膜をチャネル形成領域となる部分の上のみ残して除去し、次の不純物添加によって低濃度不純物領域を形成する。
【０１９０】
そして、活性層への不純物添加が終了したら、ファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段を用いるか、それらを併用して熱アニール工程を行い、不純物の活性化を行う。その際、不純物添加工程の後もそのまま残されたチャネル保護膜６０９は、ソース／ドレイン領域または低濃度不純物領域からチャネル形成領域へと不純物が拡散するのを防ぐ効果を持つ。
【０１９１】
次に、層間絶縁膜６１０として、２μｍ厚のアクリル膜が形成される。勿論、ポリイミド等の他の有機性樹脂膜であっても良い。この場合、チャネル保護膜６０９はアクリル膜でなる層間絶縁膜６１０とチャネル形成領域６０８とが直接接触するのを防ぎ、有機汚染によるＴＦＴ特性の変化を阻止することができる。
【０１９２】
そして、層間絶縁膜６１０に対してコンタクトホールを形成してアルミニウムを主成分とする材料からなるソース電極６１１とドレイン電極６１２とを形成し、最後に水素化を行って図６に示す様な逆スタガ型ＴＦＴが完成する。
【０１９３】
なお、本実施例では単体の逆スタガ型ＴＦＴの作製工程しか説明していないが、本実施例の構造の逆スタガ型ＴＦＴでＣＭＯＳ回路を構成したり、画素マトリクス回路を構成したりすることは実施例１の作製工程を参考にすれば容易であるので説明は省略する。
【０１９４】
従って、本実施例に示した様な構造の逆スタガ型ＴＦＴを用いてアクティブマトリクス基板を完成させ、アクティブマトリクス型液晶表示装置を実現することは容易である。
【０１９５】
〔実施例７〕
図１（Ｅ）に示す工程では触媒元素のゲッタリング手段としてハロゲン元素を含む雰囲気中での加熱処理を行っているが、本実施例では別の手段によって触媒元素を除去する場合の例について図７を用いて説明する。
【０１９６】
まず、図１（Ａ）〜（Ｄ）までの工程を終了したら、マスク絶縁膜１０５を再度パターニングして新たな開口部７０１を形成する。（図７（Ａ））
【０１９７】
次に、１５族から選ばれた元素（本実施例ではリン）を添加する。この時の添加量は 1×1019〜 1×1021atoms/cm3 で良い。また、ここではリンの添加手段としてプラズマドーピング法を利用している。
【０１９８】
このリンの添加工程によって、開口部７０１で露出した領域には高濃度のリンが添加される。本明細書ではこの領域７０２をゲッタリング領域と呼ぶ。また、マスク絶縁膜１０５でマスクされてリンが添加されなかった領域７０３を被ゲッタリング領域と呼ぶ。（図７（Ｂ））
【０１９９】
次に、図７（Ｃ）に示す様に、 600〜800 ℃の温度範囲で２〜24時間の加熱処理を行い、被ゲッタリング領域７０３中に含まれる触媒元素をゲッタリング領域７０２中へと移動させる。これはリンによる金属元素のゲッタリング効果を利用した現象である。なお、処理温度が 600℃未満ではゲッタリング能力が著しく低下してしまい、 800℃を超えるとリンが被ゲッタリング領域７０３へ逆拡散してしまうので好ましくない。
【０２００】
以上の様にして、触媒元素をゲッタリング領域７０２へと捕獲することで処理後の被ゲッタリング領域７０４中に残存する触媒元素の濃度は 5×1017atoms/cm3 以下にまで低減される。後は、活性層を形成する際にゲッタリング領域を完全にエッチングして除去してしまえば良い。
【０２０１】
なお、本実施例の構成は実施例１〜６の全ての構成と組み合わせることが可能である。また、本実施例の作製工程を利用しても、前述のＣＧＳ膜を形成することができる。
【０２０２】
〔実施例８〕
本実施例では、図３（Ｃ）に示したアクティブマトリクス基板の画素構造についてより具体的に説明する。画素ＴＦＴの断面構造を図１５（Ａ）に、その上面図を図１５（Ｂ）に示す。図１５（Ａ）、（Ｂ）において、２１は活性層、２２はゲイト線、２３はソース線、２４はドレイン電極、２５はブラックマスク、２６はドレイン電極２４と画素電極２７とを接続するためのコンタクトホールである。
【０２０３】
本実施例の特徴は、画素ＴＦＴの上方においてドレイン電極２４とブラックマスク２５との間で補助容量を形成する点にある。
【０２０４】
また、画素ＴＦＴの構造を上面から見た図を図１５（Ｂ）に示す。なお、図１５（Ａ）は図１５（Ｂ）をＡ−Ａ’で切断した時の断面図に相当する。また、図１５（Ａ）と図１５（Ｂ）には共通の符号を用いている。
【０２０５】
この様に、ゲイト線２３と重なる様な配置でドレイン電極２５が形成され、誘電体２８を挟んで対向するブラックマスク２５との間に補助容量が形成されている。なお、本実施例ではドレイン電極２５としてチタン膜をアルミニウム膜で挟んだ三層構造を採用している。
【０２０６】
本実施例の場合、ドレイン電極２５を形成した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層構造でなる層間絶縁膜を形成し、その上にブラックマスク２５を形成する。
【０２０７】
この時、ブラックマスク２５の形成前に、後に補助容量となる領域のアクリル膜のみを除去して開口部を形成しておく。すると、開口部の底には酸化珪素膜と窒化珪素膜しか残らず、この二層構造でなる絶縁層が補助容量の誘電体２８として機能するのである。
【０２０８】
〔実施例９〕
実施例１〜８に示した構成を有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図８に示す。図８は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。
【０２０９】
図８において、８０１は結晶化ガラス、８０２は結晶化ガラスの全面を包む様にして形成された絶縁性珪素膜である。大版基板から多面取りによって複数枚のアクティブマトリクス基板を切り出す場合には切断面となる側面には絶縁性珪素膜が存在しないが、それ以外の側面には絶縁性珪素膜が残るというのが本願発明の特徴である。勿論、アクティブマトリクス基板として完成してしまっているので絶縁性珪素膜で保護されていなくても成分物質が流出する心配はない。
【０２１０】
そして、この様な構成の基板上に実質的に結晶粒界が存在しないという特徴を有する半導体薄膜でもって複数のＴＦＴが形成されている。これらのＴＦＴは基板上に画素マトリクス回路８０３、ゲイト側駆動回路８０４、ソース側駆動回路８０５、ロジック回路８０６を構成する。その様なアクティブマトリクス基板に対して対向基板８０７が貼り合わされる。アクティブマトリクス基板と対向基板８０７との間には液晶層（図示せず）が挟持される。
【０２１１】
また、図８に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。また、前述の一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにＦＰＣ（フレキシブル・プリント・サーキット）８０８を取り付ける。ここには必要に応じてＩＣチップ（単結晶シリコン上に形成されたMOSFETで構成される半導体回路）を搭載しても構わない。
【０２１２】
本願発明で利用する半導体薄膜を活性層としたＴＦＴは極めて高い動作速度を有しているため、数百ＭＨｚ〜数ＧＨｚの高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成することが可能である。即ち、図８に示す液晶モジュールはシステム・オン・パネルを具現化したものである。
【０２１３】
なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型ＥＬ（エレクトロルミネッセンス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。
【０２１４】
なお、上述の液晶表示装置、ＥＬ表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【０２１５】
〔実施例１０〕
本願発明は実施例９に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。
【０２１６】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明のＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【０２１７】
〔実施例１１〕
本実施例では、実施例９や実施例１０に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図９に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０２１８】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０２１９】
図９（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。
【０２２０】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。
【０２２１】
図９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。
【０２２２】
図９（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０２２３】
図９（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０２２４】
図９（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０２２５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。
【０２２６】
【発明の効果】
本願発明では安価で大版化の可能な結晶化ガラスを使用し、且つ、結晶化ガラスを安全に（汚染の心配なく）活用するためにガラスの少なくとも表面及び裏面（好ましくは全面）を絶縁性珪素膜で保護するといった構成を採用している。
【０２２７】
そして、その上に結晶粒界の整合性に優れた（実質的に結晶粒界の存在しない）特異な結晶構造を有する半導体薄膜を用いてＴＦＴを作製することでシステム・オン・パネルを実現し、高性能な電気光学装置や半導体回路、さらにはそれらを搭載した電子機器を低価格で提供することができる。
【図面の簡単な説明】
【図１】 半導体薄膜の作製工程を示す図。
【図２】 電子回折パターンを示す写真。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタの構成を示す図。
【図６】 薄膜トランジスタの構成を示す図。
【図７】 薄膜トランジスタの作製工程を示す図。
【図８】 液晶モジュールの構成を示す図。
【図９】 電子機器の構成を示す図。
【図１０】 ＣＧＳ膜の結晶粒の格子縞を示すＴＥＭ写真。
【図１１】 ＣＧＳ膜のＸ線回折の結果を示す図。
【図１２】 ＣＧＳ膜の粒内欠陥の様子を示すＴＥＭ写真。
【図１３】 欠陥の生成及び消滅に関するモデルを説明するための図。
【図１４】 ＣＧＳ膜の暗視野像を示すＴＥＭ写真。
【図１５】 画素ＴＦＴの上面及び断面構造を示す図。
Claims (6)
- ガラス基板の表面及び裏面に酸化窒化珪素膜を形成し、
前記酸化窒化珪素膜上に非晶質半導体薄膜を形成し、
前記非晶質半導体薄膜上の一部又は全部に当該半導体薄膜の結晶化を助長する触媒元素を添加又は保持し、
その後、加熱処理により前記非晶質半導体薄膜の一部又は全部を結晶化させ、結晶性半導体薄膜を形成し、
前記結晶性珪素膜の一部に対して選択的に１５族から選ばれた不純物元素を添加し、前記不純物元素が添加されなかった領域中に残存する前記触媒元素を、加熱処理により前記不純物元素が添加された領域に移動させてゲッタリングし、
前記ゲッタリング後の結晶性半導体薄膜をパターニングして活性層を形成し、
前記活性層上に、前記ガラス基板の表面及び裏面を覆う酸化窒化珪素膜を形成し、
当該酸化窒化珪素膜を用いてゲート絶縁膜を形成することを特徴とする半導体装置の作製方法。 - 請求項１において、
前記酸化窒化珪素膜は、ＣＶＤ法によって形成されることを特徴とする半導体装置の作製方法。 - 請求項１または請求項２において、
前記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂから選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項３のいずれか一項において、
前記ガラス基板は結晶化ガラスであることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一項において、
前記ガラス基板の歪み点は７５０℃以上であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一項において、
前記ガラス基板の歪み点は９５０〜１１００℃であることを特徴とする半導体装置の作製方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15671998A JP4115589B2 (ja) | 1997-10-17 | 1998-05-21 | 半導体装置の作製方法 |
| TW087117206A TW408351B (en) | 1997-10-17 | 1998-10-15 | Semiconductor device and method of manufacturing the same |
| US09/173,567 US6605497B2 (en) | 1997-10-17 | 1998-10-16 | Method of manufacturing semiconductor device over glass substrate having heat resistance |
| KR10-1998-0043423A KR100517394B1 (ko) | 1997-10-17 | 1998-10-17 | 반도체장치및그제조방법 |
| US10/422,778 US6890805B2 (en) | 1997-10-17 | 2003-04-25 | Method of manufacturing semiconductor device including thin film transistor over thermal oxidation film over a glass substrate having distortion point of not lower than 750° C |
| US11/118,444 US20050189592A1 (en) | 1997-10-17 | 2005-05-02 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-303526 | 1997-10-17 | ||
| JP30352697 | 1997-10-17 | ||
| JP15671998A JP4115589B2 (ja) | 1997-10-17 | 1998-05-21 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186563A JPH11186563A (ja) | 1999-07-09 |
| JP4115589B2 true JP4115589B2 (ja) | 2008-07-09 |
Family
ID=26484402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15671998A Expired - Fee Related JP4115589B2 (ja) | 1997-10-17 | 1998-05-21 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115589B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| JP4896286B2 (ja) * | 2000-01-07 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI263336B (en) * | 2000-06-12 | 2006-10-01 | Semiconductor Energy Lab | Thin film transistors and semiconductor device |
| JP4674937B2 (ja) * | 2000-08-02 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5432480B2 (ja) * | 2008-07-02 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | Ｓｉ基板上のＧａＮ系デバイスの熱処理方法 |
| JP5436101B2 (ja) * | 2008-09-05 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1998
- 1998-05-21 JP JP15671998A patent/JP4115589B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186563A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4068219B2 (ja) | 半導体装置の作製方法 | |
| KR100517394B1 (ko) | 반도체장치및그제조방법 | |
| JP4318768B2 (ja) | 半導体装置の作製方法 | |
| JP4566294B2 (ja) | 連続粒界結晶シリコン膜、半導体装置 | |
| JP4401448B2 (ja) | 半導体装置の作製方法 | |
| US6639244B1 (en) | Semiconductor device and method of fabricating the same | |
| US7678624B2 (en) | Semiconductor device and method for manufacturing same | |
| JPH11163363A (ja) | 半導体装置およびその作製方法 | |
| JPH11204435A (ja) | 半導体装置及びその作製方法 | |
| JP4183786B2 (ja) | 半導体装置の作製方法 | |
| JP4583540B2 (ja) | 半導体装置およびその作製方法 | |
| JP4115589B2 (ja) | 半導体装置の作製方法 | |
| JP4566295B2 (ja) | 半導体装置の作製方法 | |
| KR101265329B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| JP2007201502A (ja) | 半導体装置およびその作製方法 | |
| JP5427482B2 (ja) | マイクロプロセッサ | |
| KR20080047773A (ko) | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4493749B2 (ja) | 半導体装置の作製方法 | |
| JP4493750B2 (ja) | 半導体装置の作製方法 | |
| JP4489823B2 (ja) | 半導体装置の作製方法 | |
| CN108878456B (zh) | 结晶金属氧化物层的制造方法、主动元件基板及制造方法 | |
| JP4642130B2 (ja) | ガラス基板上に単結晶シリコン薄膜を形成する方法 | |
| JP4693938B2 (ja) | 半導体装置の作製方法 | |
| JP4646343B2 (ja) | 半導体装置の作製方法 | |
| KR101256674B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |