JP4646343B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4646343B2 JP4646343B2 JP33825298A JP33825298A JP4646343B2 JP 4646343 B2 JP4646343 B2 JP 4646343B2 JP 33825298 A JP33825298 A JP 33825298A JP 33825298 A JP33825298 A JP 33825298A JP 4646343 B2 JP4646343 B2 JP 4646343B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- acid solution
- island
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基板上に形成された半導体薄膜およびそれを活性層とする半導体装置に関する。特に、半導体薄膜として珪素を主成分とする材料を利用する場合の構成に関する。
【０００２】
なお、本明細書中において「半導体装置」とは半導体を利用して機能する装置全てを指しており、次の様なものが半導体装置の範疇に含まれるものとする。
（１） 薄膜トランジスタ（ＴＦＴ）等の単体素子。
（２） （１）の単体素子を利用した半導体回路
（３） （１）、（２）で構成される電気光学装置。
（４） （２）、（３）を具備した電子デバイス。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数百〜数千・程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００５】
現状においては、活性層として非晶質シリコン膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶シリコン膜（ポリシリコン膜、多結晶シリコン膜等）を利用したＴＦＴが必要とされる。
【０００６】
例えば、ガラス基板上に結晶性珪素膜を形成する方法としては、本出願人による特開平7-130652号公報、特開平8-78329 号公報に記載された技術が公知である。これらの公報記載の技術は、非晶質シリコン膜の結晶化を助長する触媒元素を利用することにより、500 〜600 ℃、４時間程度の加熱処理によって結晶性の優れた結晶シリコン膜を形成することを可能とするものである。
【０００７】
特に、特開平8-78329 に記載された技術は上記技術を応用して基板面とほぼ平行な結晶成長を行わすものであり、発明者らは形成された結晶化領域を特に横成長領域（またはラテラル成長領域）と呼んでいる。
【０００８】
しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、メガヘルツからギガヘルツにかけての極めて高速な動作を要求する高速ロジック回路を従来のＴＦＴで構成することは不可能なのが現状である。
【０００９】
【発明が解決しようとする課題】
【００１０】
以上のように、ロジック回路を内蔵したシステム・オン・パネルを実現するためには、従来にない全く新しい材料の開発が求められているのである。
【００１１】
本願発明は、その様な要求に答えるものであり、従来のＴＦＴでは作製不可能であった様な高速ロジック回路を構成しうる極めて高性能なＴＦＴの作製方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
基板上に第１半導体層を形成する工程と、
前記第１半導体層に触媒元素を添加し、熱処理により第２半導体層に変化させる工程と、
前記第２半導体層を加熱した酸性溶液中に浸す工程と、
前記第２半導体層を用いてＴＦＴを形成する工程と、
を有することを特徴とする。
【００１３】
また、他の発明の構成は、
基板上に第１半導体層を形成する工程と、
前記第１半導体層に触媒元素を添加し、第１熱処理により第２半導体層に変化させる工程と、
前記第２半導体層を加熱した酸性溶液中に浸す工程と、
前記第２半導体層を島状に加工して活性層を形成する工程と、
前記活性層を覆って絶縁膜を形成する工程と、
酸化性雰囲気中で第２熱処理を行う工程と、
を有することを特徴とする。
【００１４】
また、前記構成において、前記第２熱処理は７００〜１１５０℃の温度範囲で行われる。また、前記酸性溶液としては硫酸溶液、硝酸溶液、シュウ酸溶液、塩酸溶液またはリン酸溶液から選ばれた溶液、若しくはそれら酸性溶液を組み合わせた混合溶液を用いることができる。
【００１５】
その際、前記酸性溶液は１００〜４００℃（代表的には２５０〜３００℃）に加熱される。実際には酸性溶液が気化しない温度であればよく、その条件さえ満たせば４００℃以上に加熱してあっても問題はない。
【００１６】
以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００１７】
【実施例】
〔実施例１〕
本実施例では、本願発明を用いてＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを同一基板上に形成し、ＡＭ−ＬＣＤ（アクティブマトリクス型液晶ディスプレイ）を作製する例を示す。具体的にはドライバー回路としてＣＭＯＳ回路を備え、画素マトリクス回路として画素ＴＦＴを備えたＡＭ−ＬＣＤを例に示す。
【００１８】
まず、絶縁表面を有する基板として石英基板１１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。
【００１９】
１２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が10〜75nm（好ましくは15〜45nm）となる様に調節する。勿論、非晶質珪素膜の代わりに他の非晶質半導体膜を用いることも可能であるし、微結晶半導体膜であっても良い。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【００２０】
本実施例の場合、非晶質珪素膜１２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも 5×10１８atoms/cm３未満（好ましくは 1×10１８atoms/cm３以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【００２１】
なお、非晶質珪素膜１２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜１２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００２２】
次に、非晶質珪素膜１２の結晶化工程を行う。結晶化の手段としては本発明者による特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では同公報の実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用する。
【００２３】
特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜１３を形成する。マスク絶縁膜１３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００２４】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）等を用いることができる。（図１（Ａ））
【００２５】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００２６】
次に、触媒元素の添加工程が終了したら、５００℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜１２を結晶質珪素膜に変化（結晶化）させる。本実施例では窒素雰囲気で５８０℃１４時間の加熱処理を行う。
【００２７】
この時、非晶質珪素膜１２の結晶化はニッケルを添加した領域１５、１６で発生した核から優先的に進行し、基板１１の基板面に対してほぼ平行に成長した結晶領域１７、１８が形成される。本発明者らはこの結晶領域１７、１８を横成長領域と呼んでいる。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。（図１（Ｂ））
【００２８】
なお、上述の特開平7-130652号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００２９】
結晶化のための加熱処理が終了したら、マスク絶縁膜１３を除去してパターニングを行い、横成長領域１７、１８のみでなる島状半導体層（活性層）１９〜２１を形成する。本実施例では活性層１９がＣＭＯＳ回路のＮチャネル型ＴＦＴに、活性層２０がＣＭＯＳ回路のＰチャネル型ＴＦＴに、活性層２１が画素マトリクス回路の画素ＴＦＴに用いられる。
【００３０】
次に、活性層１９〜２１を基板ごと３００℃に加熱した酸性溶液中（本実施例では硫酸溶液中）に浸し、結晶化に用いたニッケルを除去または低減する。本明細書では本プロセスは触媒元素のゲッタリング工程と呼んでいる。
【００３１】
なお、本実施例では活性層を形成した後でこのゲッタリング工程を行うが、活性層を形成する前（パターニング前）に行っても良い。しかし活性層を形成した後の方が除去すべきニッケルの絶対量が少ないのでゲッタリング工程を短時間で済ませることができる。
【００３２】
本工程において、加熱した硫酸溶液中でニッケルは溶解して溶けだし、表面近傍から容易に除去される。すると内部のニッケルは濃度の低い表面近傍に拡散してきてさらに多くのニッケルが溶け出す。これを繰り返して、活性層中のニッケル濃度は１×１０17atoms/cm3以下（好ましくは１×１０17atoms/cm3以下）にまで低減される。なお、本明細書中における元素の濃度はＳＩＭＳ（質量二次イオン分析）による測定値の最小値で定義される。
【００３３】
なお、硫酸溶液と活性層との接触性を高めるために、予め活性層の表面は自然酸化膜等を除去して清浄化しておくことが望ましい。こうすることでゲッタリング効率を高めることができる。
【００３４】
また、この触媒元素のゲッタリング工程は。気化しない温度（具体的には沸点以下の温度）に保たれた硫酸溶液中に少なくとも活性層表面の一部を接触させることによって内部に残存するニッケルを除去することができる。硫酸溶液は温度が高いほどゲッタリング効果が高い（ニッケルが拡散しやすくなるから）が、気化しては再現性のあるプロセスが実現できないため、沸点以下の温度で処理する必要がある。
【００３５】
また、処理時間は長いほど良いが、スループットとの兼ね合いを考慮して決定しなければならない。本実施例で用いる酸性溶液の場合、１００〜４００℃（代表的には２５０〜３００℃）とすれば良い。本実施例では３００℃に加熱した硫酸溶液に３０分浸すことで十分にニッケルを除去することができる。
【００３６】
なお、本工程を実施するにあたって、加熱した硫酸溶液中へ基板ごと浸す方法をとっても良いし、加熱した硫酸溶液を基板上に滴下して基板を回転させることによって均一に硫酸溶液と接するような方法としても良い。
【００３７】
また、本実施例ではニッケルを例にとって説明しているが、前述した他の触媒元素でも同様の現象によってゲッタリングされる。また、さらに、硫酸溶液以外に塩酸溶液、リン酸溶液、硝酸溶液、シュウ酸溶液を用いても良いし、それらの混合溶液（例えば王水）或いはそれら酸性溶液の金属塩溶液などを用いても良い。いずれにしても処理溶液が気化しない温度で処理することが重要である。
【００３８】
この時、例えば処理溶液の外圧を調節することで意図的に沸点を高めることは有効である。こうして少しでも高い温度でゲッタリング処理を行うことができれば、ゲッタリング効率の向上、スループットの向上にもつながる。例えば、硫酸溶液は常圧で沸点が３２０℃前後であるが、外圧を高めることで沸点を４００℃以上に上げることも可能である。そういう場合は４００℃で硫酸溶液を加熱して用いるようなことができる。
【００３９】
なお、本実施例では酸性溶液を主体として説明しているが、触媒元素を溶解して且つ珪素膜を溶解しない溶液であれば中性溶液でもアルカリ溶液でも用いることは可能である。
【００４０】
次に、珪素を含む絶縁膜でなるゲイト絶縁膜２２を形成する。ゲイト絶縁膜２２の膜厚は後の熱酸化工程による増加分も考慮して20〜250nm の範囲で調節すれば良い。また、成膜方法は公知の気相法（プラズマＣＶＤ法、スパッタ法等）を用いれば良い。
【００４１】
次に、７００〜１１５０℃（代表的には８００〜１０００℃）の温度で０．１〜６時間（代表的には０．５〜１時間）の熱処理を行う。この時、処理雰囲気は酸化性雰囲気としておく。本実施例では酸素雰囲気で９５０℃３０分の熱処理工程を行う。
【００４２】
この熱処理（熱酸化）工程により活性層１９〜２１は酸化され熱酸化膜（酸化珪素膜）が活性層とゲート絶縁膜２２との間に形成される。即ち、活性層の膜厚は減少し、ゲート絶縁膜の膜厚は増加する。本実施例では最終的に活性層１９〜２１の膜厚が３５nmとなり、ゲート絶縁膜２２の膜厚が１００nmとなる様に調節している。
【００４３】
また、酸素雰囲気の代わりに酸素雰囲気中に対してハロゲン元素を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中で熱処理を行うことも有効である。ハロゲン元素を含む化合物ガスとしては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２から選ばれた一種または複数種のものを用いることが出来る。
【００４４】
この工程においてハロゲン元素を含有させることで、ハロゲン元素のゲッタリング作用により活性層中に残存したニッケルをさらに低減することができる。このように硫酸溶液によるゲッタリング工程とハロゲン元素によるゲッタリング工程とを組み合わせることで、触媒元素のさらなる除去が可能となる。
【００４５】
また、上記加熱処理により活性層１９〜２１とゲイト絶縁膜２２の界面では熱酸化反応が進行し、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００４６】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、水素または窒素雰囲気中で８００〜１１００℃程度の熱処理を行なうことで、ゲイト絶縁膜２２の膜質の向上を図ることも有効である。
【００４７】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型２３〜２５を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。なお、これ以外にもタンタル膜、導電性を有する珪素膜等を用いることもできる。（図２（Ａ））
【００４８】
ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース領域、ドレイン領域及び低濃度不純物領域とを形成する技術が開示されている。
【００４９】
まず、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜２６〜２８を形成する。
【００５０】
この多孔性の陽極酸化膜２６〜２８は時間に比例して膜厚が増加する。また、上面にレジストマスクが残っているのでゲイト電極の原型２３〜２５の側面のみに形成される。なお、特開平7-135318号公報記載の技術では、この膜厚が後に低濃度不純物領域（ＬＤＤ領域とも呼ばれる）の長さになる。本実施例では膜厚が５００nmとなる様な条件で陽極酸化処理を行う。
【００５１】
次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜２９〜３１が形成される。なお、多孔性の陽極酸化膜の内部にも電解溶液が浸透するので、その内側にも形成される。
【００５２】
この無孔性の陽極酸化膜２９〜３１は印加する電圧に応じて膜厚が決定する。本実施例では、100 nm程度の膜厚で形成される様に印加電圧を80Ｖとして陽極酸化処理を行う。
【００５３】
そして、上述の２回に渡る陽極酸化処理の後に残ったアルミニウム膜３２〜３４が実質的にゲイト電極として機能する。
【００５４】
こうして図２（Ｂ）の状態が得られたら、次にゲイト電極２３〜２５、多孔性の陽極酸化膜２６〜２８をマスクとしてゲイト絶縁膜２２をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜２６〜２８を除去する。こうして形成されるゲイト絶縁膜３５〜３７の端部は多孔性の陽極酸化膜２６〜２８の膜厚分だけ露出した状態となる。（図２（Ｃ））
【００５５】
次に、基板全体に対してＮ型を付与する不純物（本実施例ではリン）を添加する。本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ-領域を形成する。この時、加速電圧が80keV 程度と高いので不純物元素は活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。このｎ-領域は不純物濃度が 1×10１８〜 1×10１９atoms/cm３となる様に調節する。
【００５６】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ+領域を形成する。この時は加速電圧が10keV 程度と低いのでゲイト絶縁膜がマスクとして機能する。また、このｎ+領域はシート抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に調節する。
【００５７】
以上の工程でＣＭＯＳ回路のＮチャネル型ＴＦＴでは、ソース領域３８、ドレイン領域３９、低濃度不純物領域（ＬＤＤ領域）４０、チャネル形成領域４１が形成される。また、画素マトリクス回路の画素ＴＦＴ（Ｎチャネル型ＴＦＴ）では、ソース領域４２、ドレイン領域４３、低濃度不純物領域（ＬＤＤ領域）４４、チャネル形成領域４５が形成される。なお、Ｐチャネル型ＴＦＴとなる領域にも同様の構造が形成されているが、ここでは説明しない。
【００５８】
この時、ソース領域３８と４２及びドレイン領域３９と４３は前述のｎ+領域で形成され、低濃度不純物領域４０と４４はｎ-領域で形成される。また、ゲイト電極直下の領域は不純物元素が添加されず、真性または実質的に真性なチャネル形成領域４１と４５になる。なお、実質的に真性とは、意図的に添加された不純物を含まないことを指す。ただし、ここでいう不純物にしきい値電圧の制御やパンチスルーを防止するために添加されたボロンやガリウムは含まない。
【００５９】
次に、Ｎチャネル型ＴＦＴをレジストマスク４６で覆い、Ｐ型を付与する不純物（本実施例ではボロン）の添加工程を行う。この工程では加速電圧を70keVと高めに設定し、ｎ+領域の３倍程度のボロンを添加する。この時もシート抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に調節する。
【００６０】
この工程によりＰチャネル型ＴＦＴのソース領域４７、ドレイン領域４８及びチャネル形成領域４９が形成される。このように本実施例ではＮチャネル型ＴＦＴのみに低濃度不純物領域を設けた構造を採用する。
【００６１】
以上の様にして図３（Ａ）の状態を得たら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物元素の活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００６２】
次に、第１層間絶縁膜５０を500 nmの厚さに形成する。第１層間絶縁膜５０としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれらの積層膜を用いることができる。
【００６３】
なお、有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、・成膜方法が簡単である点、・容易に膜厚を厚くできる点、・比誘電率が低いので寄生容量を低減できる点、・平坦性に優れている点などが挙げられる。
【００６４】
次に、コンタクトホールを形成した後、チタンでアルミニウム合金膜を挟んだ三層構造でなるソース配線（ソース電極含む）５１〜５３、ドレイン配線（ドレイン電極含む）５４、５５を形成する。（図３（Ｂ））
【００６５】
次に、５０nm厚の窒化珪素膜５６を形成し、その上に１μm厚の第２層間絶縁膜（本実施例ではアクリル膜）５７を形成する。アクリル膜５７は一部に開口部が設けられ、その上にチタン膜でなるブラックマスク５８が形成される。なお、ＣＭＯＳ回路上ではブラックマスク５８と同一材料で引き回し用の配線５９が形成される。
【００６６】
この時、画素マトリクス回路ではブラックマスク５８とドレイン電極５５とが窒化珪素膜５６を介して重なる。本実施例の構造ではこの部分を保持容量として用いるという特徴がある。
【００６７】
次に、第３層間絶縁膜（本実施例ではアクリル膜）６０を１μmの厚さに形成し、コンタクトホールを開けて透明導電膜（代表的にはＩＴＯ膜）でなる画素電極６１を形成する。最後に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を終端する。
【００６８】
以上の工程によって、図３（Ｃ）に示す様な構造のＣＭＯＳ回路と画素マトリクス回路とを作製することができる。なお、画素ＴＦＴはシングルゲート構造で図示されているが、オフ電流（ＴＦＴがオフ状態にある時に流れるドレイン電流）を低減するためにはダブルゲート構造やトリプルゲート構造と呼ばれるマルチゲート構造とした方が良い。
【００６９】
〔活性層の結晶構造に関する知見〕
上記作製工程に従って形成した半導体層は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができた。
【００７０】
また、電子線回折及びＸ線回折を利用して半導体層の表面（チャネルを形成する部分）が結晶軸に多少のずれが含まれているものの主たる配向面が｛１１０｝面であることを確認した。本出願人がスポット径約1.5μmの電子線回折写真を詳細に観察した結果、｛１１０｝面に対応する回折斑点がきれいに現れているが、各斑点は同心円上に広がりを持っていることが確認された。その広がりは電子線スポットの中央と回折斑点の中央とを結ぶ線分を中心として±２°（典型的には±1.5°以内、好ましくは±0.5°以内）に収まっている。
【００７１】
また、この様な回折スポットの分布は、同一の結晶軸を有する個々の結晶粒が互いに結晶軸周りに回転した配置で集合している際に現れることが知られている。即ち、ある結晶面内に含まれる特定の軸（軸Ａと呼ぶ）と、隣接する他の結晶面内に含まれる軸Ａと等価な軸（軸Ｂと呼ぶ）とがなす角を回転角と呼ぶと、その回転角に相当する分だけ回折スポットの現れる位置がずれるのである。
【００７２】
従って、複数の結晶粒が互いにある回転角を持った位置関係で集合している場合、個々の結晶粒が示す回折スポットの集合体として一つの電子線回折パターンが観察される。
【００７３】
即ち、本実施例の半導体層の様に±２°以内（典型的には±1.5°以内、好ましくは±0.5°以内）の範囲で回折スポットが広がりを持つ場合、隣接する結晶粒の間では等価な軸がなす回転角の絶対値が４°以内（典型的には３°以内、好ましくは１°以内）であることを意味している。
【００７４】
なお、結晶軸が〈１１０〉軸の場合、結晶面内に含まれる等価な軸としては〈１１１〉軸が挙げられるが、本実施例の半導体層では〈１１１〉軸同士が７０．５（又は７０．４という説もある）の回転角をもって接した結晶粒界が多く見られる。この場合も等価な軸が７０．５°±２°の回転角をもっていると言える。
【００７５】
即ち、本実施例の半導体層は隣接する結晶粒の間では等価な軸又は等価な軸に対して７０．５°の回転関係にある軸がなす回転角の絶対値が４°以内（典型的には３°以内、好ましくは１°以内）であるとも言える。
【００７６】
また、本出願人は個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察し、結晶粒界において結晶格子に連続性があることを確認した。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認できた。
【００７７】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【００７８】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【００７９】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【００８０】
本出願人が本実施例の作製工程によって得た半導体層を詳細にＴＥＭを用いて観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛２１１｝双晶粒界であることが判明した。
【００８１】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【００８２】
本実施例の半導体層は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界は｛２１１｝双晶粒界であるという結論に辿り着いた。
【００８３】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【００８４】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本実施例を実施して得た半導体層は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【００８５】
なお、本発明者らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、本願発明の結晶性珪素膜について配向比率を算出した。同公報では下記数１に示す様な算出方法で配向比率を定義している。
【００８６】
【数１】
【００８７】
この測定の結果、｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【００８８】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する結晶性半導体薄膜は実質的に結晶粒界が存在しない見なすことができる。
【００８９】
またさらに、７００〜１１５０℃という熱処理工程によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【００９０】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では実施例１の作製工程に従って作製された結晶性珪素膜のスピン密度は少なくとも 5×10１７spins/cm３以下（好ましくは 3×10１７spins/cm３以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【００９１】
また、この熱処理工程を還元雰囲気、特に水素雰囲気で行えば僅かに残った欠陥も水素終端されて不活性化される。こうすることで結晶粒内の欠陥は実質的に存在しないと見なすことができる。
【００９２】
以上の事から、本願発明を実施することで得られた半導体層は結晶粒内及び結晶粒界が実質的に存在しないため、単結晶半導体薄膜又は実質的な単結晶半導体薄膜と考えて良い。以上の様な結晶構造および特徴を有する本発明の半導体層を本出願人は連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼んでいる。
【００９３】
〔ＴＦＴの電気特性に関する知見〕
本実施例で作製したＴＦＴは純粋な単結晶珪素を用いたＭＯＳＦＥＴに匹敵する電気特性を示した。本発明者らが試作したＴＦＴからは次に示す様なデータが得られている。
【００９４】
（１）スイッチング性能（オン／オフ動作切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μＦＥ）が、Ｎチャネル型ＴＦＴで 200〜650cm２/Vs （代表的には 300〜500cm２/Vs ）、Ｐチャネル型ＴＦＴで100〜300cm２/Vs （代表的には 150〜200cm２/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖｔｈ）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【００９５】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【００９６】
〔回路特性に関する知見〕
次に、本願発明を実施して形成したＴＦＴを用いて作製されたリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲイト長： 0.6μｍ
【００９７】
このリングオシレータによって発振周波数を調べた結果、最大値で１ＧＨｚ付近の発振周波数を得ることができた。また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲイト絶縁膜の膜厚30nm、ゲイト長０．５μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数１００ＭＨｚ近くの出力パルスが得られた。
【００９８】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本発明のＴＦＴが単結晶シリコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する性能を有していることを示している。
【００９９】
〔実施例２〕
実施例１では半導体膜として珪素膜を用いる例を示したが、ＳｉＸＧｅ１−Ｘ（０＜Ｘ＜１、好ましくは0.9 ≦Ｘ≦0.99）で示される様にゲルマニウムを１〜１０％含有した珪素膜を用いることも有効である。
【０１００】
この様な化合物半導体膜を用いた場合、Ｎ型ＴＦＴおよびＰ型ＴＦＴを作製した際にしきい値電圧を小さくできる。また、電界効果移動度（モビリティと呼ばれる）を大きくできる。
【０１０１】
〔実施例３〕
実施例１では活性層に対して意図的に不純物を添加しないのでチャネル形成領域が真性または実質的に真性となる。なお、実質的に真性であるとは、半導体層の活性化エネルギーがほぼ1/2 である（フェルミレベルが禁制体のほぼ中央に位置する）こと、スピン密度よりも不純物濃度が低いこと、意図的に不純物を添加していないこと、のいずれかを満たすことである。
【０１０２】
しかし、本願発明では公知のチャネルドープ技術を利用してＴＦＴのしきい値電圧の制御やいわゆるパンチスルーを防止することも可能である。本願発明はもともとしきい値電圧が非常に小さいので不純物を添加する濃度は非常に微量なもので良い。添加濃度が微量ですむということは、キャリアの移動度を落とさずにしきい値電圧の制御が可能となるため非常に好ましい。
【０１０３】
本実施例の構成は実施例２を実施例１と組み合わせた場合においても同様である。
【０１０４】
〔実施例４〕
本実施例では本願発明を利用して液晶パネルを構成する場合の例を示す。図４に示すのはＡＭ−ＬＣＤの断面を簡略化した図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。
【０１０５】
なお、実施例１でＣＭＯＳ回路と画素マトリクス回路の構造（ＴＦＴ構造）に関する説明を既に行ったので、本実施例では必要な箇所のみを説明することにする。
【０１０６】
まず、実施例１に示した作製工程に従って図３（Ｃ）の状態を得る。なお、画素ＴＦＴをマルチゲイト構造とするなどの変更は実施者の自由である。
【０１０７】
そして、アクティブマトリクス基板の準備として配向膜６５を形成する。次に、対向基板を用意する。対向基板は、ガラス基板６６、透明導電膜６７、配向膜６８とで構成される。なお、対向基板側には必要に応じてブラックマスクやカラーフィルターが形成されるがここでは省略する。
【０１０８】
こうして用意したアクティブマトリクス基板と対向基板とを公知のセル組み工程によって貼り合わせる。そして、両基板の間に液晶材料６９を封入して図４に示す様なＡＭ−ＬＣＤが完成する。
【０１０９】
液晶材料６９は液晶の動作モード（ＥＣＢモード、ゲストホストモード等）によって自由に選定することができる。
【０１１０】
また、図４に示した様なＡＭ−ＬＣＤの外観を図５に簡略化して示す。図５において、７０は石英基板、７１は画素マトリクス回路、７２はソースドライバー回路、７３はゲイトドライバー回路、７４は信号処理回路、７５は対向基板である。
【０１１１】
信号処理回路７４は画像表示を行うために必要な各種の信号を処理するメモリ回路、Ｄ／Ａ（またはＡ／Ｄ）コンバータ回路、パルスジェネレータ回路、信号分割回路、γ補正回路等を指す。
【０１１２】
また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子７６が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１１３】
本実施例の構成は、は実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０１１４】
〔実施例５〕
本実施例では、実施例１と異なる構造のＴＦＴに本願発明を適用した場合の例について説明する。説明には図６を用いる。
【０１１５】
まず、石英基板６０１上にゲイト電極６０２を形成する。ゲイト電極６０２は後の熱酸化工程に耐えられる様にタンタル膜、タングステン膜、モリブデン膜、シリコン膜またはそれらの合金膜やシリサイド膜等の耐熱性の高い薄膜を利用することが必要である。
【０１１６】
次に、ゲイト電極６０２を覆う様にしてゲイト絶縁膜６０３を形成する。その上には、後に活性層となる非晶質珪素膜を50nmの厚さに形成する。そして、実施例１と同様に開口部を有するマスク絶縁膜６０５を形成した後、ニッケル含有層６０６を形成する。（図６（Ａ））
【０１１７】
こうして図６（Ａ）の状態が得られたら、結晶化のための加熱処理を行い、横成長領域でなる結晶質珪素膜６０７を得る。（図６（Ｂ））
【０１１８】
次に、マスク絶縁膜６０５を除去して３００℃の硫酸溶液中に基板ごと浸し、結晶質珪素膜６０７中に残存したニッケルを除去する。詳細な説明は実施例１で説明したので省略する。（図６（Ｃ））
【０１１９】
こうしてゲッタリング工程が完了したら、酸化珪素膜でなるチャネル保護膜６０８を形成する。このチャネル保護膜６０８の形成には裏面露光法を用いることで必要なマスク枚数を減らすことができる。
【０１２０】
そして、レジストマスク（図示せず）を形成してＮ型またはＰ型を付与する不純物を添加することによってソース領域６０９、ドレイン領域６１０を形成する。次に、レジストマスクを除去して保護膜６１１を形成する。この保護膜６１１は０〜７０nmとする。この膜厚が厚すぎると次の不純物添加工程のスループットが悪くなってしまう。
【０１２１】
保護膜６１１を形成したら、チャネル保護膜６０８をマスクとして用いることのできる加速電圧で活性層に対して前述の不純物添加工程と同一の不純物を添加する。この工程により低濃度不純物領域６１２が形成される。また、チャネル保護膜６０８の下はチャネル形成領域６１３となる。
【０１２２】
図６（Ｄ）の状態が得られたら、結晶質珪素膜をパターニングして島状の活性層とし、層間絶縁膜６１４、ソース配線６１５、ドレイン配線６１６を形成する。最後に、素子全体に対して水素雰囲気中で加熱処理を行い、図６（Ｅ）に示す様な構造の逆スタガ型ＴＦＴが完成する。
【０１２３】
なお、本実施例に示した構造は逆スタガ型ＴＦＴの一例であり、本実施例の構造に限定されるものではない。また、他のボトムゲイト型ＴＦＴに適用することも可能である。
【０１２４】
また、本実施例の構成は、実施例１〜４のいずれの実施例に記載された構成とも自由に組み合わせることが可能である。
【０１２５】
〔実施例６〕
本実施例では、実施例１とは異なるＴＦＴ構造を採用した場合の例について説明する。具体的には、図７に示すように低濃度不純物領域を形成するにあたってサイドウォールを利用した場合について説明する。
【０１２６】
本実施例ではゲート電極７０１〜７０３としてタングステンとモリブデンを１：１に混合した合金膜を用いる。なお、ゲート電極７０３は二つあるかのように図示しているが、本実施例ではダブルゲート構造を採用しているため、実際には二つのＴＦＴが直列に接続されて一つの画素ＴＦＴを形成している。
【０１２７】
本実施例の場合、まずゲート電極７０１〜７０３をマスクにして、活性層に対してボロンを添加し、Ｐチャネル型ＴＦＴのソース領域またはドレイン領域となるｐ+領域を形成する。その際、Ｎチャネル型ＴＦＴはレジストマスクで隠しておく。この時、後に添加されるリンよりも高い濃度でボロンを添加しておく必要がある。
【０１２８】
次に、Ｐチャネル型ＴＦＴをレジストマスクで隠してリンを添加し、ｎ-領域を形成する。添加条件は実施例１に従えば良い。この添加工程が終了したらレジストマスクは除去しておく。
【０１２９】
ｎ-領域を形成したら、ゲート電極７０１〜７０３を覆って珪素膜（非晶質でも結晶質でも良い）を形成し、ドライエッチング法による異方性エッチングを行ってサイドウォール７０４〜７０６を形成する。
【０１３０】
次に、レジストマスクによってＰチャネル型ＴＦＴを隠し、Ｎチャネル型ＴＦＴのゲート電極７０１、７０３及びサイドウォール７０４、７０６をマスクにして再びリンを添加する。添加条件は前述のリンの添加工程と同じで良いが、添加する濃度は前回よりも高くする。こうしてＮチャネル型ＴＦＴのソース領域またはドレイン領域となるｎ+領域を形成する。
【０１３１】
その後の工程は実施例１に従えば良いので説明は省略する。ＴＦＴ構造は本実施例に限定されるものではない。
【０１３２】
なお、本実施例ではゲート絶縁膜を最後まで残しているが、途中でサイドウォールをマスクにしてゲート絶縁膜をエッチングし、ソース領域またはドレイン領域となる部分を露呈させることもできる。このような技術を用いると、公知のサリサイド技術との組み合わせが可能となる。
【０１３３】
また、本実施例ではゲート電極としてタングステンとモリブデンの合金膜を用いているが、他の金属や導電性を有する珪素膜をゲート電極として用いることも可能である。その場合、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとでゲート電極の導電型を異ならせるデュアルゲイト型ＴＦＴとすることも可能である。
【０１３４】
なお、本実施例の構成は、実施例１〜５のいずれの実施例に記載された構成とも自由に組み合わせることが可能である。
【０１３５】
〔実施例７〕
本実施例では、画素マトリクス回路を構成する画素ＴＦＴの構造について説明する。本実施例の画素ＴＦＴの断面構造を図８（Ａ）に示す。図８（Ａ）において、８０１は活性層、８０２はソース配線、８０３はゲート配線、８０４はドレイン電極、８０５はブラックマスク、８０６はドレイン電極８０４と画素電極８０７とを接続するためのコンタクトホールである。
【０１３６】
本実施例の特徴は、画素ＴＦＴの上方においてドレイン電極８０４とブラックマスク８０５との間で保持容量を形成する点にある。
【０１３７】
また、図８（Ａ）をＡ−Ａ’で示される破線で切断した時の断面図を図８（Ｂ）に示す。なお、図８（Ａ）と図８（Ｂ）には共通の符号を用いる。
【０１３８】
この様に、ゲート配線８０３と重なる様な配置でドレイン電極８０５が形成され、誘電体層８０８を挟んで対向するブラックマスク８０５との間に保持容量が形成されている。なお、本実施例ではドレイン電極８０５としてチタン膜をアルミニウム膜で挟んだ三層構造を採用している。
【０１３９】
本実施例の場合、ドレイン電極８０５を形成した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層構造でなる層間絶縁膜を形成し、その上にブラックマスク８０５を形成する。
【０１４０】
この時、ブラックマスク８０５の形成前に、後に保持容量となる領域のアクリル膜のみを除去して開口部を形成しておく。すると、開口部の底には酸化珪素膜と窒化珪素膜しか残らず、この二層構造でなる絶縁層が保持容量の誘電体層８０８として機能するのである。
【０１４１】
〔実施例８〕
本願発明は図５に示した液晶表示装置以外にも、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ（エレクトロクロミクス）表示装置またはイメージセンサ等の他の電気光学装置を作製することも可能である。
【０１４２】
勿論、本実施例の電気光学装置を作製する際に、実施例１〜実施例７のいずれの実施例に記載された構成を用いても良い。
【０１４３】
〔実施例９〕
本願発明を実施して形成されたＴＦＴは様々な電気光学装置や半導体回路に適用することができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本願発明は適用できる。
【０１４４】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９に示す。
【０１４５】
図９（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を音声出力部２００２、音声入力部２００３、表示装置２００４やその他の信号制御回路に適用することができる。
【０１４６】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１４７】
図９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１４８】
図９（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０１４９】
図９（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３やその他の信号制御回路に適用することができる。
【０１５０】
図９（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【０１５１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜８のどのような組み合わせからなる構成を用いても実現することができる。
【０１５２】
【発明の効果】
本明細書で開示する発明によれば、実質的に単結晶半導体に匹敵する結晶性を有する半導体薄膜を実現することができる。そして、その様な半導体薄膜を用いることで単結晶上に作製したＩＧＦＥＴ（ＭＯＳＦＥＴ）に匹敵する、或いは凌駕する高い性能を有したＴＦＴを実現することができる。
【０１５３】
以上の様なＴＦＴを用いて構成される半導体回路や電気光学装置およびそれらを部品として組み込んだ電子デバイスは、極めて高い性能を有し、機能性、携帯性、信頼性の面で非常に優れたものとなる。
【図面の簡単な説明】
【図１】 ＡＭ−ＬＣＤの作製工程を示す図。
【図２】 ＡＭ−ＬＣＤの作製工程を示す図。
【図３】 ＡＭ−ＬＣＤの作製工程を示す図。
【図４】 ＡＭ−ＬＣＤの断面構造を示す図。
【図５】 ＡＭ−ＬＣＤの外観を示す図。
【図６】 ＡＭ−ＬＣＤの作製工程を示す図。
【図７】 ＡＭ−ＬＣＤの断面構造を示す図。
【図８】 画素の断面構造を示す図。
【図９】 電子デバイスの一例を示す図。
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基板上に形成された半導体薄膜およびそれを活性層とする半導体装置に関する。特に、半導体薄膜として珪素を主成分とする材料を利用する場合の構成に関する。
【０００２】
なお、本明細書中において「半導体装置」とは半導体を利用して機能する装置全てを指しており、次の様なものが半導体装置の範疇に含まれるものとする。
（１） 薄膜トランジスタ（ＴＦＴ）等の単体素子。
（２） （１）の単体素子を利用した半導体回路
（３） （１）、（２）で構成される電気光学装置。
（４） （２）、（３）を具備した電子デバイス。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数百〜数千・程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００５】
現状においては、活性層として非晶質シリコン膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶シリコン膜（ポリシリコン膜、多結晶シリコン膜等）を利用したＴＦＴが必要とされる。
【０００６】
例えば、ガラス基板上に結晶性珪素膜を形成する方法としては、本出願人による特開平7-130652号公報、特開平8-78329 号公報に記載された技術が公知である。これらの公報記載の技術は、非晶質シリコン膜の結晶化を助長する触媒元素を利用することにより、500 〜600 ℃、４時間程度の加熱処理によって結晶性の優れた結晶シリコン膜を形成することを可能とするものである。
【０００７】
特に、特開平8-78329 に記載された技術は上記技術を応用して基板面とほぼ平行な結晶成長を行わすものであり、発明者らは形成された結晶化領域を特に横成長領域（またはラテラル成長領域）と呼んでいる。
【０００８】
しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、メガヘルツからギガヘルツにかけての極めて高速な動作を要求する高速ロジック回路を従来のＴＦＴで構成することは不可能なのが現状である。
【０００９】
【発明が解決しようとする課題】
【００１０】
以上のように、ロジック回路を内蔵したシステム・オン・パネルを実現するためには、従来にない全く新しい材料の開発が求められているのである。
【００１１】
本願発明は、その様な要求に答えるものであり、従来のＴＦＴでは作製不可能であった様な高速ロジック回路を構成しうる極めて高性能なＴＦＴの作製方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
基板上に第１半導体層を形成する工程と、
前記第１半導体層に触媒元素を添加し、熱処理により第２半導体層に変化させる工程と、
前記第２半導体層を加熱した酸性溶液中に浸す工程と、
前記第２半導体層を用いてＴＦＴを形成する工程と、
を有することを特徴とする。
【００１３】
また、他の発明の構成は、
基板上に第１半導体層を形成する工程と、
前記第１半導体層に触媒元素を添加し、第１熱処理により第２半導体層に変化させる工程と、
前記第２半導体層を加熱した酸性溶液中に浸す工程と、
前記第２半導体層を島状に加工して活性層を形成する工程と、
前記活性層を覆って絶縁膜を形成する工程と、
酸化性雰囲気中で第２熱処理を行う工程と、
を有することを特徴とする。
【００１４】
また、前記構成において、前記第２熱処理は７００〜１１５０℃の温度範囲で行われる。また、前記酸性溶液としては硫酸溶液、硝酸溶液、シュウ酸溶液、塩酸溶液またはリン酸溶液から選ばれた溶液、若しくはそれら酸性溶液を組み合わせた混合溶液を用いることができる。
【００１５】
その際、前記酸性溶液は１００〜４００℃（代表的には２５０〜３００℃）に加熱される。実際には酸性溶液が気化しない温度であればよく、その条件さえ満たせば４００℃以上に加熱してあっても問題はない。
【００１６】
以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００１７】
【実施例】
〔実施例１〕
本実施例では、本願発明を用いてＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを同一基板上に形成し、ＡＭ−ＬＣＤ（アクティブマトリクス型液晶ディスプレイ）を作製する例を示す。具体的にはドライバー回路としてＣＭＯＳ回路を備え、画素マトリクス回路として画素ＴＦＴを備えたＡＭ−ＬＣＤを例に示す。
【００１８】
まず、絶縁表面を有する基板として石英基板１１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。
【００１９】
１２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が10〜75nm（好ましくは15〜45nm）となる様に調節する。勿論、非晶質珪素膜の代わりに他の非晶質半導体膜を用いることも可能であるし、微結晶半導体膜であっても良い。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【００２０】
本実施例の場合、非晶質珪素膜１２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも 5×10１８atoms/cm３未満（好ましくは 1×10１８atoms/cm３以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【００２１】
なお、非晶質珪素膜１２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜１２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００２２】
次に、非晶質珪素膜１２の結晶化工程を行う。結晶化の手段としては本発明者による特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では同公報の実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用する。
【００２３】
特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜１３を形成する。マスク絶縁膜１３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００２４】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）等を用いることができる。（図１（Ａ））
【００２５】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００２６】
次に、触媒元素の添加工程が終了したら、５００℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜１２を結晶質珪素膜に変化（結晶化）させる。本実施例では窒素雰囲気で５８０℃１４時間の加熱処理を行う。
【００２７】
この時、非晶質珪素膜１２の結晶化はニッケルを添加した領域１５、１６で発生した核から優先的に進行し、基板１１の基板面に対してほぼ平行に成長した結晶領域１７、１８が形成される。本発明者らはこの結晶領域１７、１８を横成長領域と呼んでいる。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。（図１（Ｂ））
【００２８】
なお、上述の特開平7-130652号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００２９】
結晶化のための加熱処理が終了したら、マスク絶縁膜１３を除去してパターニングを行い、横成長領域１７、１８のみでなる島状半導体層（活性層）１９〜２１を形成する。本実施例では活性層１９がＣＭＯＳ回路のＮチャネル型ＴＦＴに、活性層２０がＣＭＯＳ回路のＰチャネル型ＴＦＴに、活性層２１が画素マトリクス回路の画素ＴＦＴに用いられる。
【００３０】
次に、活性層１９〜２１を基板ごと３００℃に加熱した酸性溶液中（本実施例では硫酸溶液中）に浸し、結晶化に用いたニッケルを除去または低減する。本明細書では本プロセスは触媒元素のゲッタリング工程と呼んでいる。
【００３１】
なお、本実施例では活性層を形成した後でこのゲッタリング工程を行うが、活性層を形成する前（パターニング前）に行っても良い。しかし活性層を形成した後の方が除去すべきニッケルの絶対量が少ないのでゲッタリング工程を短時間で済ませることができる。
【００３２】
本工程において、加熱した硫酸溶液中でニッケルは溶解して溶けだし、表面近傍から容易に除去される。すると内部のニッケルは濃度の低い表面近傍に拡散してきてさらに多くのニッケルが溶け出す。これを繰り返して、活性層中のニッケル濃度は１×１０17atoms/cm3以下（好ましくは１×１０17atoms/cm3以下）にまで低減される。なお、本明細書中における元素の濃度はＳＩＭＳ（質量二次イオン分析）による測定値の最小値で定義される。
【００３３】
なお、硫酸溶液と活性層との接触性を高めるために、予め活性層の表面は自然酸化膜等を除去して清浄化しておくことが望ましい。こうすることでゲッタリング効率を高めることができる。
【００３４】
また、この触媒元素のゲッタリング工程は。気化しない温度（具体的には沸点以下の温度）に保たれた硫酸溶液中に少なくとも活性層表面の一部を接触させることによって内部に残存するニッケルを除去することができる。硫酸溶液は温度が高いほどゲッタリング効果が高い（ニッケルが拡散しやすくなるから）が、気化しては再現性のあるプロセスが実現できないため、沸点以下の温度で処理する必要がある。
【００３５】
また、処理時間は長いほど良いが、スループットとの兼ね合いを考慮して決定しなければならない。本実施例で用いる酸性溶液の場合、１００〜４００℃（代表的には２５０〜３００℃）とすれば良い。本実施例では３００℃に加熱した硫酸溶液に３０分浸すことで十分にニッケルを除去することができる。
【００３６】
なお、本工程を実施するにあたって、加熱した硫酸溶液中へ基板ごと浸す方法をとっても良いし、加熱した硫酸溶液を基板上に滴下して基板を回転させることによって均一に硫酸溶液と接するような方法としても良い。
【００３７】
また、本実施例ではニッケルを例にとって説明しているが、前述した他の触媒元素でも同様の現象によってゲッタリングされる。また、さらに、硫酸溶液以外に塩酸溶液、リン酸溶液、硝酸溶液、シュウ酸溶液を用いても良いし、それらの混合溶液（例えば王水）或いはそれら酸性溶液の金属塩溶液などを用いても良い。いずれにしても処理溶液が気化しない温度で処理することが重要である。
【００３８】
この時、例えば処理溶液の外圧を調節することで意図的に沸点を高めることは有効である。こうして少しでも高い温度でゲッタリング処理を行うことができれば、ゲッタリング効率の向上、スループットの向上にもつながる。例えば、硫酸溶液は常圧で沸点が３２０℃前後であるが、外圧を高めることで沸点を４００℃以上に上げることも可能である。そういう場合は４００℃で硫酸溶液を加熱して用いるようなことができる。
【００３９】
なお、本実施例では酸性溶液を主体として説明しているが、触媒元素を溶解して且つ珪素膜を溶解しない溶液であれば中性溶液でもアルカリ溶液でも用いることは可能である。
【００４０】
次に、珪素を含む絶縁膜でなるゲイト絶縁膜２２を形成する。ゲイト絶縁膜２２の膜厚は後の熱酸化工程による増加分も考慮して20〜250nm の範囲で調節すれば良い。また、成膜方法は公知の気相法（プラズマＣＶＤ法、スパッタ法等）を用いれば良い。
【００４１】
次に、７００〜１１５０℃（代表的には８００〜１０００℃）の温度で０．１〜６時間（代表的には０．５〜１時間）の熱処理を行う。この時、処理雰囲気は酸化性雰囲気としておく。本実施例では酸素雰囲気で９５０℃３０分の熱処理工程を行う。
【００４２】
この熱処理（熱酸化）工程により活性層１９〜２１は酸化され熱酸化膜（酸化珪素膜）が活性層とゲート絶縁膜２２との間に形成される。即ち、活性層の膜厚は減少し、ゲート絶縁膜の膜厚は増加する。本実施例では最終的に活性層１９〜２１の膜厚が３５nmとなり、ゲート絶縁膜２２の膜厚が１００nmとなる様に調節している。
【００４３】
また、酸素雰囲気の代わりに酸素雰囲気中に対してハロゲン元素を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中で熱処理を行うことも有効である。ハロゲン元素を含む化合物ガスとしては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２から選ばれた一種または複数種のものを用いることが出来る。
【００４４】
この工程においてハロゲン元素を含有させることで、ハロゲン元素のゲッタリング作用により活性層中に残存したニッケルをさらに低減することができる。このように硫酸溶液によるゲッタリング工程とハロゲン元素によるゲッタリング工程とを組み合わせることで、触媒元素のさらなる除去が可能となる。
【００４５】
また、上記加熱処理により活性層１９〜２１とゲイト絶縁膜２２の界面では熱酸化反応が進行し、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００４６】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、水素または窒素雰囲気中で８００〜１１００℃程度の熱処理を行なうことで、ゲイト絶縁膜２２の膜質の向上を図ることも有効である。
【００４７】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型２３〜２５を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。なお、これ以外にもタンタル膜、導電性を有する珪素膜等を用いることもできる。（図２（Ａ））
【００４８】
ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース領域、ドレイン領域及び低濃度不純物領域とを形成する技術が開示されている。
【００４９】
まず、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜２６〜２８を形成する。
【００５０】
この多孔性の陽極酸化膜２６〜２８は時間に比例して膜厚が増加する。また、上面にレジストマスクが残っているのでゲイト電極の原型２３〜２５の側面のみに形成される。なお、特開平7-135318号公報記載の技術では、この膜厚が後に低濃度不純物領域（ＬＤＤ領域とも呼ばれる）の長さになる。本実施例では膜厚が５００nmとなる様な条件で陽極酸化処理を行う。
【００５１】
次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜２９〜３１が形成される。なお、多孔性の陽極酸化膜の内部にも電解溶液が浸透するので、その内側にも形成される。
【００５２】
この無孔性の陽極酸化膜２９〜３１は印加する電圧に応じて膜厚が決定する。本実施例では、100 nm程度の膜厚で形成される様に印加電圧を80Ｖとして陽極酸化処理を行う。
【００５３】
そして、上述の２回に渡る陽極酸化処理の後に残ったアルミニウム膜３２〜３４が実質的にゲイト電極として機能する。
【００５４】
こうして図２（Ｂ）の状態が得られたら、次にゲイト電極２３〜２５、多孔性の陽極酸化膜２６〜２８をマスクとしてゲイト絶縁膜２２をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜２６〜２８を除去する。こうして形成されるゲイト絶縁膜３５〜３７の端部は多孔性の陽極酸化膜２６〜２８の膜厚分だけ露出した状態となる。（図２（Ｃ））
【００５５】
次に、基板全体に対してＮ型を付与する不純物（本実施例ではリン）を添加する。本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ-領域を形成する。この時、加速電圧が80keV 程度と高いので不純物元素は活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。このｎ-領域は不純物濃度が 1×10１８〜 1×10１９atoms/cm３となる様に調節する。
【００５６】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ+領域を形成する。この時は加速電圧が10keV 程度と低いのでゲイト絶縁膜がマスクとして機能する。また、このｎ+領域はシート抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に調節する。
【００５７】
以上の工程でＣＭＯＳ回路のＮチャネル型ＴＦＴでは、ソース領域３８、ドレイン領域３９、低濃度不純物領域（ＬＤＤ領域）４０、チャネル形成領域４１が形成される。また、画素マトリクス回路の画素ＴＦＴ（Ｎチャネル型ＴＦＴ）では、ソース領域４２、ドレイン領域４３、低濃度不純物領域（ＬＤＤ領域）４４、チャネル形成領域４５が形成される。なお、Ｐチャネル型ＴＦＴとなる領域にも同様の構造が形成されているが、ここでは説明しない。
【００５８】
この時、ソース領域３８と４２及びドレイン領域３９と４３は前述のｎ+領域で形成され、低濃度不純物領域４０と４４はｎ-領域で形成される。また、ゲイト電極直下の領域は不純物元素が添加されず、真性または実質的に真性なチャネル形成領域４１と４５になる。なお、実質的に真性とは、意図的に添加された不純物を含まないことを指す。ただし、ここでいう不純物にしきい値電圧の制御やパンチスルーを防止するために添加されたボロンやガリウムは含まない。
【００５９】
次に、Ｎチャネル型ＴＦＴをレジストマスク４６で覆い、Ｐ型を付与する不純物（本実施例ではボロン）の添加工程を行う。この工程では加速電圧を70keVと高めに設定し、ｎ+領域の３倍程度のボロンを添加する。この時もシート抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に調節する。
【００６０】
この工程によりＰチャネル型ＴＦＴのソース領域４７、ドレイン領域４８及びチャネル形成領域４９が形成される。このように本実施例ではＮチャネル型ＴＦＴのみに低濃度不純物領域を設けた構造を採用する。
【００６１】
以上の様にして図３（Ａ）の状態を得たら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物元素の活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００６２】
次に、第１層間絶縁膜５０を500 nmの厚さに形成する。第１層間絶縁膜５０としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれらの積層膜を用いることができる。
【００６３】
なお、有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、・成膜方法が簡単である点、・容易に膜厚を厚くできる点、・比誘電率が低いので寄生容量を低減できる点、・平坦性に優れている点などが挙げられる。
【００６４】
次に、コンタクトホールを形成した後、チタンでアルミニウム合金膜を挟んだ三層構造でなるソース配線（ソース電極含む）５１〜５３、ドレイン配線（ドレイン電極含む）５４、５５を形成する。（図３（Ｂ））
【００６５】
次に、５０nm厚の窒化珪素膜５６を形成し、その上に１μm厚の第２層間絶縁膜（本実施例ではアクリル膜）５７を形成する。アクリル膜５７は一部に開口部が設けられ、その上にチタン膜でなるブラックマスク５８が形成される。なお、ＣＭＯＳ回路上ではブラックマスク５８と同一材料で引き回し用の配線５９が形成される。
【００６６】
この時、画素マトリクス回路ではブラックマスク５８とドレイン電極５５とが窒化珪素膜５６を介して重なる。本実施例の構造ではこの部分を保持容量として用いるという特徴がある。
【００６７】
次に、第３層間絶縁膜（本実施例ではアクリル膜）６０を１μmの厚さに形成し、コンタクトホールを開けて透明導電膜（代表的にはＩＴＯ膜）でなる画素電極６１を形成する。最後に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を終端する。
【００６８】
以上の工程によって、図３（Ｃ）に示す様な構造のＣＭＯＳ回路と画素マトリクス回路とを作製することができる。なお、画素ＴＦＴはシングルゲート構造で図示されているが、オフ電流（ＴＦＴがオフ状態にある時に流れるドレイン電流）を低減するためにはダブルゲート構造やトリプルゲート構造と呼ばれるマルチゲート構造とした方が良い。
【００６９】
〔活性層の結晶構造に関する知見〕
上記作製工程に従って形成した半導体層は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができた。
【００７０】
また、電子線回折及びＸ線回折を利用して半導体層の表面（チャネルを形成する部分）が結晶軸に多少のずれが含まれているものの主たる配向面が｛１１０｝面であることを確認した。本出願人がスポット径約1.5μmの電子線回折写真を詳細に観察した結果、｛１１０｝面に対応する回折斑点がきれいに現れているが、各斑点は同心円上に広がりを持っていることが確認された。その広がりは電子線スポットの中央と回折斑点の中央とを結ぶ線分を中心として±２°（典型的には±1.5°以内、好ましくは±0.5°以内）に収まっている。
【００７１】
また、この様な回折スポットの分布は、同一の結晶軸を有する個々の結晶粒が互いに結晶軸周りに回転した配置で集合している際に現れることが知られている。即ち、ある結晶面内に含まれる特定の軸（軸Ａと呼ぶ）と、隣接する他の結晶面内に含まれる軸Ａと等価な軸（軸Ｂと呼ぶ）とがなす角を回転角と呼ぶと、その回転角に相当する分だけ回折スポットの現れる位置がずれるのである。
【００７２】
従って、複数の結晶粒が互いにある回転角を持った位置関係で集合している場合、個々の結晶粒が示す回折スポットの集合体として一つの電子線回折パターンが観察される。
【００７３】
即ち、本実施例の半導体層の様に±２°以内（典型的には±1.5°以内、好ましくは±0.5°以内）の範囲で回折スポットが広がりを持つ場合、隣接する結晶粒の間では等価な軸がなす回転角の絶対値が４°以内（典型的には３°以内、好ましくは１°以内）であることを意味している。
【００７４】
なお、結晶軸が〈１１０〉軸の場合、結晶面内に含まれる等価な軸としては〈１１１〉軸が挙げられるが、本実施例の半導体層では〈１１１〉軸同士が７０．５（又は７０．４という説もある）の回転角をもって接した結晶粒界が多く見られる。この場合も等価な軸が７０．５°±２°の回転角をもっていると言える。
【００７５】
即ち、本実施例の半導体層は隣接する結晶粒の間では等価な軸又は等価な軸に対して７０．５°の回転関係にある軸がなす回転角の絶対値が４°以内（典型的には３°以内、好ましくは１°以内）であるとも言える。
【００７６】
また、本出願人は個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察し、結晶粒界において結晶格子に連続性があることを確認した。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認できた。
【００７７】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【００７８】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【００７９】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【００８０】
本出願人が本実施例の作製工程によって得た半導体層を詳細にＴＥＭを用いて観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛２１１｝双晶粒界であることが判明した。
【００８１】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【００８２】
本実施例の半導体層は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界は｛２１１｝双晶粒界であるという結論に辿り着いた。
【００８３】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【００８４】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本実施例を実施して得た半導体層は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【００８５】
なお、本発明者らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、本願発明の結晶性珪素膜について配向比率を算出した。同公報では下記数１に示す様な算出方法で配向比率を定義している。
【００８６】
【数１】
この測定の結果、｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【００８８】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する結晶性半導体薄膜は実質的に結晶粒界が存在しない見なすことができる。
【００８９】
またさらに、７００〜１１５０℃という熱処理工程によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【００９０】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では実施例１の作製工程に従って作製された結晶性珪素膜のスピン密度は少なくとも 5×10１７spins/cm３以下（好ましくは 3×10１７spins/cm３以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【００９１】
また、この熱処理工程を還元雰囲気、特に水素雰囲気で行えば僅かに残った欠陥も水素終端されて不活性化される。こうすることで結晶粒内の欠陥は実質的に存在しないと見なすことができる。
【００９２】
以上の事から、本願発明を実施することで得られた半導体層は結晶粒内及び結晶粒界が実質的に存在しないため、単結晶半導体薄膜又は実質的な単結晶半導体薄膜と考えて良い。以上の様な結晶構造および特徴を有する本発明の半導体層を本出願人は連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼んでいる。
【００９３】
〔ＴＦＴの電気特性に関する知見〕
本実施例で作製したＴＦＴは純粋な単結晶珪素を用いたＭＯＳＦＥＴに匹敵する電気特性を示した。本発明者らが試作したＴＦＴからは次に示す様なデータが得られている。
【００９４】
（１）スイッチング性能（オン／オフ動作切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μＦＥ）が、Ｎチャネル型ＴＦＴで 200〜650cm２/Vs （代表的には 300〜500cm２/Vs ）、Ｐチャネル型ＴＦＴで100〜300cm２/Vs （代表的には 150〜200cm２/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖｔｈ）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【００９５】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【００９６】
〔回路特性に関する知見〕
次に、本願発明を実施して形成したＴＦＴを用いて作製されたリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲイト長： 0.6μｍ
【００９７】
このリングオシレータによって発振周波数を調べた結果、最大値で１ＧＨｚ付近の発振周波数を得ることができた。また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲイト絶縁膜の膜厚30nm、ゲイト長０．５μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数１００ＭＨｚ近くの出力パルスが得られた。
【００９８】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本発明のＴＦＴが単結晶シリコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する性能を有していることを示している。
【００９９】
〔実施例２〕
実施例１では半導体膜として珪素膜を用いる例を示したが、ＳｉＸＧｅ１−Ｘ（０＜Ｘ＜１、好ましくは0.9 ≦Ｘ≦0.99）で示される様にゲルマニウムを１〜１０％含有した珪素膜を用いることも有効である。
【０１００】
この様な化合物半導体膜を用いた場合、Ｎ型ＴＦＴおよびＰ型ＴＦＴを作製した際にしきい値電圧を小さくできる。また、電界効果移動度（モビリティと呼ばれる）を大きくできる。
【０１０１】
〔実施例３〕
実施例１では活性層に対して意図的に不純物を添加しないのでチャネル形成領域が真性または実質的に真性となる。なお、実質的に真性であるとは、半導体層の活性化エネルギーがほぼ1/2 である（フェルミレベルが禁制体のほぼ中央に位置する）こと、スピン密度よりも不純物濃度が低いこと、意図的に不純物を添加していないこと、のいずれかを満たすことである。
【０１０２】
しかし、本願発明では公知のチャネルドープ技術を利用してＴＦＴのしきい値電圧の制御やいわゆるパンチスルーを防止することも可能である。本願発明はもともとしきい値電圧が非常に小さいので不純物を添加する濃度は非常に微量なもので良い。添加濃度が微量ですむということは、キャリアの移動度を落とさずにしきい値電圧の制御が可能となるため非常に好ましい。
【０１０３】
本実施例の構成は実施例２を実施例１と組み合わせた場合においても同様である。
【０１０４】
〔実施例４〕
本実施例では本願発明を利用して液晶パネルを構成する場合の例を示す。図４に示すのはＡＭ−ＬＣＤの断面を簡略化した図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。
【０１０５】
なお、実施例１でＣＭＯＳ回路と画素マトリクス回路の構造（ＴＦＴ構造）に関する説明を既に行ったので、本実施例では必要な箇所のみを説明することにする。
【０１０６】
まず、実施例１に示した作製工程に従って図３（Ｃ）の状態を得る。なお、画素ＴＦＴをマルチゲイト構造とするなどの変更は実施者の自由である。
【０１０７】
そして、アクティブマトリクス基板の準備として配向膜６５を形成する。次に、対向基板を用意する。対向基板は、ガラス基板６６、透明導電膜６７、配向膜６８とで構成される。なお、対向基板側には必要に応じてブラックマスクやカラーフィルターが形成されるがここでは省略する。
【０１０８】
こうして用意したアクティブマトリクス基板と対向基板とを公知のセル組み工程によって貼り合わせる。そして、両基板の間に液晶材料６９を封入して図４に示す様なＡＭ−ＬＣＤが完成する。
【０１０９】
液晶材料６９は液晶の動作モード（ＥＣＢモード、ゲストホストモード等）によって自由に選定することができる。
【０１１０】
また、図４に示した様なＡＭ−ＬＣＤの外観を図５に簡略化して示す。図５において、７０は石英基板、７１は画素マトリクス回路、７２はソースドライバー回路、７３はゲイトドライバー回路、７４は信号処理回路、７５は対向基板である。
【０１１１】
信号処理回路７４は画像表示を行うために必要な各種の信号を処理するメモリ回路、Ｄ／Ａ（またはＡ／Ｄ）コンバータ回路、パルスジェネレータ回路、信号分割回路、γ補正回路等を指す。
【０１１２】
また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子７６が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１１３】
本実施例の構成は、は実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０１１４】
〔実施例５〕
本実施例では、実施例１と異なる構造のＴＦＴに本願発明を適用した場合の例について説明する。説明には図６を用いる。
【０１１５】
まず、石英基板６０１上にゲイト電極６０２を形成する。ゲイト電極６０２は後の熱酸化工程に耐えられる様にタンタル膜、タングステン膜、モリブデン膜、シリコン膜またはそれらの合金膜やシリサイド膜等の耐熱性の高い薄膜を利用することが必要である。
【０１１６】
次に、ゲイト電極６０２を覆う様にしてゲイト絶縁膜６０３を形成する。その上には、後に活性層となる非晶質珪素膜を50nmの厚さに形成する。そして、実施例１と同様に開口部を有するマスク絶縁膜６０５を形成した後、ニッケル含有層６０６を形成する。（図６（Ａ））
【０１１７】
こうして図６（Ａ）の状態が得られたら、結晶化のための加熱処理を行い、横成長領域でなる結晶質珪素膜６０７を得る。（図６（Ｂ））
【０１１８】
次に、マスク絶縁膜６０５を除去して３００℃の硫酸溶液中に基板ごと浸し、結晶質珪素膜６０７中に残存したニッケルを除去する。詳細な説明は実施例１で説明したので省略する。（図６（Ｃ））
【０１１９】
こうしてゲッタリング工程が完了したら、酸化珪素膜でなるチャネル保護膜６０８を形成する。このチャネル保護膜６０８の形成には裏面露光法を用いることで必要なマスク枚数を減らすことができる。
【０１２０】
そして、レジストマスク（図示せず）を形成してＮ型またはＰ型を付与する不純物を添加することによってソース領域６０９、ドレイン領域６１０を形成する。次に、レジストマスクを除去して保護膜６１１を形成する。この保護膜６１１は０〜７０nmとする。この膜厚が厚すぎると次の不純物添加工程のスループットが悪くなってしまう。
【０１２１】
保護膜６１１を形成したら、チャネル保護膜６０８をマスクとして用いることのできる加速電圧で活性層に対して前述の不純物添加工程と同一の不純物を添加する。この工程により低濃度不純物領域６１２が形成される。また、チャネル保護膜６０８の下はチャネル形成領域６１３となる。
【０１２２】
図６（Ｄ）の状態が得られたら、結晶質珪素膜をパターニングして島状の活性層とし、層間絶縁膜６１４、ソース配線６１５、ドレイン配線６１６を形成する。最後に、素子全体に対して水素雰囲気中で加熱処理を行い、図６（Ｅ）に示す様な構造の逆スタガ型ＴＦＴが完成する。
【０１２３】
なお、本実施例に示した構造は逆スタガ型ＴＦＴの一例であり、本実施例の構造に限定されるものではない。また、他のボトムゲイト型ＴＦＴに適用することも可能である。
【０１２４】
また、本実施例の構成は、実施例１〜４のいずれの実施例に記載された構成とも自由に組み合わせることが可能である。
【０１２５】
〔実施例６〕
本実施例では、実施例１とは異なるＴＦＴ構造を採用した場合の例について説明する。具体的には、図７に示すように低濃度不純物領域を形成するにあたってサイドウォールを利用した場合について説明する。
【０１２６】
本実施例ではゲート電極７０１〜７０３としてタングステンとモリブデンを１：１に混合した合金膜を用いる。なお、ゲート電極７０３は二つあるかのように図示しているが、本実施例ではダブルゲート構造を採用しているため、実際には二つのＴＦＴが直列に接続されて一つの画素ＴＦＴを形成している。
【０１２７】
本実施例の場合、まずゲート電極７０１〜７０３をマスクにして、活性層に対してボロンを添加し、Ｐチャネル型ＴＦＴのソース領域またはドレイン領域となるｐ+領域を形成する。その際、Ｎチャネル型ＴＦＴはレジストマスクで隠しておく。この時、後に添加されるリンよりも高い濃度でボロンを添加しておく必要がある。
【０１２８】
次に、Ｐチャネル型ＴＦＴをレジストマスクで隠してリンを添加し、ｎ-領域を形成する。添加条件は実施例１に従えば良い。この添加工程が終了したらレジストマスクは除去しておく。
【０１２９】
ｎ-領域を形成したら、ゲート電極７０１〜７０３を覆って珪素膜（非晶質でも結晶質でも良い）を形成し、ドライエッチング法による異方性エッチングを行ってサイドウォール７０４〜７０６を形成する。
【０１３０】
次に、レジストマスクによってＰチャネル型ＴＦＴを隠し、Ｎチャネル型ＴＦＴのゲート電極７０１、７０３及びサイドウォール７０４、７０６をマスクにして再びリンを添加する。添加条件は前述のリンの添加工程と同じで良いが、添加する濃度は前回よりも高くする。こうしてＮチャネル型ＴＦＴのソース領域またはドレイン領域となるｎ+領域を形成する。
【０１３１】
その後の工程は実施例１に従えば良いので説明は省略する。ＴＦＴ構造は本実施例に限定されるものではない。
【０１３２】
なお、本実施例ではゲート絶縁膜を最後まで残しているが、途中でサイドウォールをマスクにしてゲート絶縁膜をエッチングし、ソース領域またはドレイン領域となる部分を露呈させることもできる。このような技術を用いると、公知のサリサイド技術との組み合わせが可能となる。
【０１３３】
また、本実施例ではゲート電極としてタングステンとモリブデンの合金膜を用いているが、他の金属や導電性を有する珪素膜をゲート電極として用いることも可能である。その場合、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとでゲート電極の導電型を異ならせるデュアルゲイト型ＴＦＴとすることも可能である。
【０１３４】
なお、本実施例の構成は、実施例１〜５のいずれの実施例に記載された構成とも自由に組み合わせることが可能である。
【０１３５】
〔実施例７〕
本実施例では、画素マトリクス回路を構成する画素ＴＦＴの構造について説明する。本実施例の画素ＴＦＴの断面構造を図８（Ａ）に示す。図８（Ａ）において、８０１は活性層、８０２はソース配線、８０３はゲート配線、８０４はドレイン電極、８０５はブラックマスク、８０６はドレイン電極８０４と画素電極８０７とを接続するためのコンタクトホールである。
【０１３６】
本実施例の特徴は、画素ＴＦＴの上方においてドレイン電極８０４とブラックマスク８０５との間で保持容量を形成する点にある。
【０１３７】
また、図８（Ａ）をＡ−Ａ’で示される破線で切断した時の断面図を図８（Ｂ）に示す。なお、図８（Ａ）と図８（Ｂ）には共通の符号を用いる。
【０１３８】
この様に、ゲート配線８０３と重なる様な配置でドレイン電極８０５が形成され、誘電体層８０８を挟んで対向するブラックマスク８０５との間に保持容量が形成されている。なお、本実施例ではドレイン電極８０５としてチタン膜をアルミニウム膜で挟んだ三層構造を採用している。
【０１３９】
本実施例の場合、ドレイン電極８０５を形成した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層構造でなる層間絶縁膜を形成し、その上にブラックマスク８０５を形成する。
【０１４０】
この時、ブラックマスク８０５の形成前に、後に保持容量となる領域のアクリル膜のみを除去して開口部を形成しておく。すると、開口部の底には酸化珪素膜と窒化珪素膜しか残らず、この二層構造でなる絶縁層が保持容量の誘電体層８０８として機能するのである。
【０１４１】
〔実施例８〕
本願発明は図５に示した液晶表示装置以外にも、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ（エレクトロクロミクス）表示装置またはイメージセンサ等の他の電気光学装置を作製することも可能である。
【０１４２】
勿論、本実施例の電気光学装置を作製する際に、実施例１〜実施例７のいずれの実施例に記載された構成を用いても良い。
【０１４３】
〔実施例９〕
本願発明を実施して形成されたＴＦＴは様々な電気光学装置や半導体回路に適用することができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本願発明は適用できる。
【０１４４】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９に示す。
【０１４５】
図９（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を音声出力部２００２、音声入力部２００３、表示装置２００４やその他の信号制御回路に適用することができる。
【０１４６】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１４７】
図９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１４８】
図９（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０１４９】
図９（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３やその他の信号制御回路に適用することができる。
【０１５０】
図９（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【０１５１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜８のどのような組み合わせからなる構成を用いても実現することができる。
【０１５２】
【発明の効果】
本明細書で開示する発明によれば、実質的に単結晶半導体に匹敵する結晶性を有する半導体薄膜を実現することができる。そして、その様な半導体薄膜を用いることで単結晶上に作製したＩＧＦＥＴ（ＭＯＳＦＥＴ）に匹敵する、或いは凌駕する高い性能を有したＴＦＴを実現することができる。
【０１５３】
以上の様なＴＦＴを用いて構成される半導体回路や電気光学装置およびそれらを部品として組み込んだ電子デバイスは、極めて高い性能を有し、機能性、携帯性、信頼性の面で非常に優れたものとなる。
【図面の簡単な説明】
【図１】 ＡＭ−ＬＣＤの作製工程を示す図。
【図２】 ＡＭ−ＬＣＤの作製工程を示す図。
【図３】 ＡＭ−ＬＣＤの作製工程を示す図。
【図４】 ＡＭ−ＬＣＤの断面構造を示す図。
【図５】 ＡＭ−ＬＣＤの外観を示す図。
【図６】 ＡＭ−ＬＣＤの作製工程を示す図。
【図７】 ＡＭ−ＬＣＤの断面構造を示す図。
【図８】 画素の断面構造を示す図。
【図９】 電子デバイスの一例を示す図。
Claims (3)
- 基板上に非晶質または微結晶の半導体層を形成し、
前記半導体層にニッケルを添加し、
第１熱処理により、前記半導体層を結晶化させ、
前記結晶化させた半導体層を島状に加工して島状半導体層を形成し、
硫酸溶液、硝酸溶液、または塩酸溶液から選ばれたいずれかの溶液中に、前記島状半導体層が形成された前記基板ごと浸すことにより、前記島状半導体層中の前記ニッケルを前記溶液へ溶解させることで低減し、
前記島状半導体層を覆ってゲート絶縁膜を形成し、
酸素雰囲気中に対してハロゲン元素を０．５体積％乃至１０体積％の濃度で含有させた雰囲気中で、７００℃乃至１１５０℃の温度で第２熱処理を行うことにより、前記島状半導体層と前記ゲート絶縁膜との間に熱酸化膜を形成するとともに、前記ハロゲン元素のゲッタリング作用により前記島状半導体層中の前記ニッケルを低減し、
前記島状半導体層を用いてＴＦＴを形成する
ことを特徴とする半導体装置の作製方法。 - 請求項１において、
前記硫酸溶液、前記硝酸溶液、または前記塩酸溶液から選ばれたいずれかの溶液は、前記溶液が気化しない温度で加熱されていることを特徴とする半導体装置の作製方法。 - 請求項１又は請求項２において、
前記硫酸溶液、前記硝酸溶液、または前記塩酸溶液から選ばれたいずれかの溶液中に前記島状半導体層が形成された前記基板ごと浸す前に、前記島状半導体層表面の自然酸化膜を除去することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33825298A JP4646343B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33825298A JP4646343B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000164879A JP2000164879A (ja) | 2000-06-16 |
| JP2000164879A5 JP2000164879A5 (ja) | 2006-03-30 |
| JP4646343B2 true JP4646343B2 (ja) | 2011-03-09 |
Family
ID=18316374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33825298A Expired - Fee Related JP4646343B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4646343B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260651A (ja) * | 1993-03-05 | 1994-09-16 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| JPH07192998A (ja) * | 1993-12-27 | 1995-07-28 | Sharp Corp | 半導体装置の製造方法 |
| JPH08139334A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH09116159A (ja) * | 1995-10-18 | 1997-05-02 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH09312259A (ja) * | 1996-01-19 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH09312260A (ja) * | 1996-01-19 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
1998
- 1998-11-27 JP JP33825298A patent/JP4646343B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260651A (ja) * | 1993-03-05 | 1994-09-16 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| JPH07192998A (ja) * | 1993-12-27 | 1995-07-28 | Sharp Corp | 半導体装置の製造方法 |
| JPH08139334A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH09116159A (ja) * | 1995-10-18 | 1997-05-02 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH09312259A (ja) * | 1996-01-19 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH09312260A (ja) * | 1996-01-19 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000164879A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6495973B2 (ja) | 液晶表示装置 | |
| JP4401448B2 (ja) | 半導体装置の作製方法 | |
| JP4318768B2 (ja) | 半導体装置の作製方法 | |
| JP4601731B2 (ja) | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 | |
| JP4566294B2 (ja) | 連続粒界結晶シリコン膜、半導体装置 | |
| JP4068219B2 (ja) | 半導体装置の作製方法 | |
| JP4376979B2 (ja) | 半導体装置の作製方法 | |
| US6307214B1 (en) | Semiconductor thin film and semiconductor device | |
| JP3592535B2 (ja) | 半導体装置の作製方法 | |
| JP4030193B2 (ja) | 半導体装置の作製方法 | |
| JP3645378B2 (ja) | 半導体装置の作製方法 | |
| JP2000174282A (ja) | 半導体装置 | |
| JPH09312403A (ja) | 半導体装置およびその作製方法 | |
| JPH09312404A (ja) | 半導体装置およびその作製方法 | |
| JP4583540B2 (ja) | 半導体装置およびその作製方法 | |
| US6624051B1 (en) | Semiconductor thin film and semiconductor device | |
| JPH11251600A (ja) | 半導体装置およびその作製方法 | |
| JP3961310B2 (ja) | 半導体装置の作製方法 | |
| JPH11261075A (ja) | 半導体装置およびその作製方法 | |
| JP4566295B2 (ja) | 半導体装置の作製方法 | |
| JP4646343B2 (ja) | 半導体装置の作製方法 | |
| JPH11261076A (ja) | 半導体装置およびその作製方法 | |
| JP4602155B2 (ja) | 半導体装置の作製方法 | |
| JP2000040812A (ja) | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 | |
| JP4127467B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |