JP2000164879A - 半導体装置の作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 極めて結晶性に優れた半導体薄膜及びそれを
用いた高性能な半導体装置を提供する。 【解決手段】 非晶質半導体薄膜を、触媒元素を利用し
て結晶化させた後、熱硫酸溶液中に浸すことにより前記
触媒元素を除去する。こうして得られる結晶性半導体薄
膜は概略｛１１０｝配向を示し、結晶粒界において殆ど
の結晶格子に連続性を有するという特徴がある。この結
晶粒界はキャリアの移動度向上に大きく寄与し、非常に
高性能な半導体装置を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
絶縁表面を有する基板上に形成された半導体薄膜および
それを活性層とする半導体装置に関する。特に、半導体
薄膜として珪素を主成分とする材料を利用する場合の構
成に関する。

【０００２】なお、本明細書中において「半導体装置」
とは半導体を利用して機能する装置全てを指しており、
次の様なものが半導体装置の範疇に含まれるものとす
る。 （１） 薄膜トランジスタ（ＴＦＴ）等の単体素子。 （２） （１）の単体素子を利用した半導体回路 （３） （１）、（２）で構成される電気光学装置。 （４） （２）、（３）を具備した電子デバイス。

【０００３】

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数百〜数千・程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。

【０００４】例えば、液晶表示装置においてはマトリク
ス状に配列された画素領域を個々に制御する画素マトリ
クス回路、画素マトリクス回路を制御する駆動回路、さ
らに外部からのデータ信号を処理するロジック回路（プ
ロセッサ回路やメモリ回路など）等のあらゆる電気回路
にＴＦＴを応用する試みがなされている。

【０００５】現状においては、活性層として非晶質シリ
コン膜（アモルファスシリコン膜）を用いたＴＦＴが実
用化されているが、駆動回路やロジック回路などの様
に、さらなる高速動作性能を求められる電気回路には、
結晶シリコン膜（ポリシリコン膜、多結晶シリコン膜
等）を利用したＴＦＴが必要とされる。

【０００６】例えば、ガラス基板上に結晶性珪素膜を形
成する方法としては、本出願人による特開平7-130652号
公報、特開平8-78329 号公報に記載された技術が公知で
ある。これらの公報記載の技術は、非晶質シリコン膜の
結晶化を助長する触媒元素を利用することにより、500
〜600 ℃、４時間程度の加熱処理によって結晶性の優れ
た結晶シリコン膜を形成することを可能とするものであ
る。

【０００７】特に、特開平8-78329 に記載された技術は
上記技術を応用して基板面とほぼ平行な結晶成長を行わ
すものであり、発明者らは形成された結晶化領域を特に
横成長領域（またはラテラル成長領域）と呼んでいる。

【０００８】しかし、この様なＴＦＴを用いて駆動回路
を構成してもまだまだ要求される性能を完全に満たすに
は及ばない。特に、メガヘルツからギガヘルツにかけて
の極めて高速な動作を要求する高速ロジック回路を従来
のＴＦＴで構成することは不可能なのが現状である。

【０００９】

【発明が解決しようとする課題】

【００１０】以上のように、ロジック回路を内蔵したシ
ステム・オン・パネルを実現するためには、従来にない
全く新しい材料の開発が求められているのである。

【００１１】本願発明は、その様な要求に答えるもので
あり、従来のＴＦＴでは作製不可能であった様な高速ロ
ジック回路を構成しうる極めて高性能なＴＦＴの作製方
法を提供することを課題とする。

【００１２】

【課題を解決するための手段】本明細書で開示する発明
の構成は、基板上に第１半導体層を形成する工程と、前
記第１半導体層に触媒元素を添加し、熱処理により第２
半導体層に変化させる工程と、前記第２半導体層を加熱
した酸性溶液中に浸す工程と、前記第２半導体層を用い
てＴＦＴを形成する工程と、を有することを特徴とす
る。

【００１３】また、他の発明の構成は、基板上に第１半
導体層を形成する工程と、前記第１半導体層に触媒元素
を添加し、第１熱処理により第２半導体層に変化させる
工程と、前記第２半導体層を加熱した酸性溶液中に浸す
工程と、前記第２半導体層を島状に加工して活性層を形
成する工程と、前記活性層を覆って絶縁膜を形成する工
程と、酸化性雰囲気中で第２熱処理を行う工程と、を有
することを特徴とする。

【００１４】また、前記構成において、前記第２熱処理
は７００〜１１５０℃の温度範囲で行われる。また、前
記酸性溶液としては硫酸溶液、硝酸溶液、シュウ酸溶
液、塩酸溶液またはリン酸溶液から選ばれた溶液、若し
くはそれら酸性溶液を組み合わせた混合溶液を用いるこ
とができる。

【００１５】その際、前記酸性溶液は１００〜４００℃
（代表的には２５０〜３００℃）に加熱される。実際に
は酸性溶液が気化しない温度であればよく、その条件さ
え満たせば４００℃以上に加熱してあっても問題はな
い。

【００１６】以上のような本発明の構成について、以下
に記載する実施例でもって詳細な説明を行うこととす
る。

【００１７】

【実施例】〔実施例１〕本実施例では、本願発明を用い
てＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを同一基板
上に形成し、ＡＭ−ＬＣＤ（アクティブマトリクス型液
晶ディスプレイ）を作製する例を示す。具体的にはドラ
イバー回路としてＣＭＯＳ回路を備え、画素マトリクス
回路として画素ＴＦＴを備えたＡＭ−ＬＣＤを例に示
す。

【００１８】まず、絶縁表面を有する基板として石英基
板１１を準備する。石英基板の代わりに熱酸化膜を形成
したシリコン基板を用いることもできる。また、石英基
板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化
して絶縁膜とする様な方法をとっても良い。さらに、絶
縁膜として窒化珪素膜を形成した石英基板、セラミック
ス基板またはシリコン基板を用いても良い。

【００１９】１２は非晶質珪素膜であり、最終的な膜厚
（熱酸化後の膜減りを考慮した膜厚）が10〜75nm（好ま
しくは15〜45nm）となる様に調節する。勿論、非晶質珪
素膜の代わりに他の非晶質半導体膜を用いることも可能
であるし、微結晶半導体膜であっても良い。なお、成膜
に際して膜中の不純物濃度の管理を徹底的に行うことは
重要である。

【００２０】本実施例の場合、非晶質珪素膜１２中にお
いて代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ
（酸素）、Ｓ（硫黄）の濃度はいずれも 5×10１８atom
s/cm３未満（好ましくは 1×10１８atoms/cm３以下）と
なる様に管理している。各不純物がこれ以上の濃度で存
在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜
質を低下させる原因となりうる。

【００２１】なお、非晶質珪素膜１２中の水素濃度も非
常に重要なパラメータであり、水素含有量を低く抑えた
方が結晶性の良い膜が得られる様である。そのため、非
晶質珪素膜１２の成膜は減圧熱ＣＶＤ法であることが好
ましい。なお、成膜条件を最適化することでプラズマＣ
ＶＤ法を用いることも可能である。

【００２２】次に、非晶質珪素膜１２の結晶化工程を行
う。結晶化の手段としては本発明者による特開平7-1306
52号公報記載の技術を用いる。同公報の実施例１および
実施例２のどちらの手段でも良いが、本願発明では同公
報の実施例２に記載した技術内容（特開平8-78329 号公
報に詳しい）を利用する。

【００２３】特開平8-78329 号公報記載の技術は、まず
触媒元素の添加領域を選択するマスク絶縁膜１３を形成
する。マスク絶縁膜１３は触媒元素を添加するために複
数箇所の開口部を有している。この開口部の位置によっ
て結晶領域の位置を決定することができる。

【００２４】そして、非晶質珪素膜の結晶化を助長する
触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピ
ンコート法により塗布し、Ｎｉ含有層１４を形成する。
なお、触媒元素としてはニッケル以外にも、コバルト
（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐ
ｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）
等を用いることができる。（図１（Ａ））

【００２５】また、上記触媒元素の添加工程は、レジス
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。

【００２６】次に、触媒元素の添加工程が終了したら、
５００℃１時間程度の水素出しの後、不活性雰囲気、水
素雰囲気または酸素雰囲気中において５００〜７００℃
（代表的には５５０〜６５０℃）の温度で４〜２４時間
の加熱処理を加えて非晶質珪素膜１２を結晶質珪素膜に
変化（結晶化）させる。本実施例では窒素雰囲気で５８
０℃１４時間の加熱処理を行う。

【００２７】この時、非晶質珪素膜１２の結晶化はニッ
ケルを添加した領域１５、１６で発生した核から優先的
に進行し、基板１１の基板面に対してほぼ平行に成長し
た結晶領域１７、１８が形成される。本発明者らはこの
結晶領域１７、１８を横成長領域と呼んでいる。横成長
領域は比較的揃った状態で個々の結晶が集合しているた
め、全体的な結晶性に優れるという利点がある。（図１
（Ｂ））

【００２８】なお、上述の特開平7-130652号公報の実施
例１に記載された技術を用いた場合も微視的には横成長
領域と呼びうる領域が形成されている。しかしながら、
核発生が面内において不均一に起こるので結晶粒界の制
御性の面で難がある。

【００２９】結晶化のための加熱処理が終了したら、マ
スク絶縁膜１３を除去してパターニングを行い、横成長
領域１７、１８のみでなる島状半導体層（活性層）１９
〜２１を形成する。本実施例では活性層１９がＣＭＯＳ
回路のＮチャネル型ＴＦＴに、活性層２０がＣＭＯＳ回
路のＰチャネル型ＴＦＴに、活性層２１が画素マトリク
ス回路の画素ＴＦＴに用いられる。

【００３０】次に、活性層１９〜２１を基板ごと３００
℃に加熱した酸性溶液中（本実施例では硫酸溶液中）に
浸し、結晶化に用いたニッケルを除去または低減する。
本明細書では本プロセスは触媒元素のゲッタリング工程
と呼んでいる。

【００３１】なお、本実施例では活性層を形成した後で
このゲッタリング工程を行うが、活性層を形成する前
（パターニング前）に行っても良い。しかし活性層を形
成した後の方が除去すべきニッケルの絶対量が少ないの
でゲッタリング工程を短時間で済ませることができる。

【００３２】本工程において、加熱した硫酸溶液中でニ
ッケルは溶解して溶けだし、表面近傍から容易に除去さ
れる。すると内部のニッケルは濃度の低い表面近傍に拡
散してきてさらに多くのニッケルが溶け出す。これを繰
り返して、活性層中のニッケル濃度は１×１０¹⁷atoms/
cm³以下（好ましくは１×１０¹⁷atoms/cm³以下）にまで
低減される。なお、本明細書中における元素の濃度はＳ
ＩＭＳ（質量二次イオン分析）による測定値の最小値で
定義される。

【００３３】なお、硫酸溶液と活性層との接触性を高め
るために、予め活性層の表面は自然酸化膜等を除去して
清浄化しておくことが望ましい。こうすることでゲッタ
リング効率を高めることができる。

【００３４】また、この触媒元素のゲッタリング工程
は。気化しない温度（具体的には沸点以下の温度）に保
たれた硫酸溶液中に少なくとも活性層表面の一部を接触
させることによって内部に残存するニッケルを除去する
ことができる。硫酸溶液は温度が高いほどゲッタリング
効果が高い（ニッケルが拡散しやすくなるから）が、気
化しては再現性のあるプロセスが実現できないため、沸
点以下の温度で処理する必要がある。

【００３５】また、処理時間は長いほど良いが、スルー
プットとの兼ね合いを考慮して決定しなければならな
い。本実施例で用いる酸性溶液の場合、１００〜４００
℃（代表的には２５０〜３００℃）とすれば良い。本実
施例では３００℃に加熱した硫酸溶液に３０分浸すこと
で十分にニッケルを除去することができる。

【００３６】なお、本工程を実施するにあたって、加熱
した硫酸溶液中へ基板ごと浸す方法をとっても良いし、
加熱した硫酸溶液を基板上に滴下して基板を回転させる
ことによって均一に硫酸溶液と接するような方法として
も良い。

【００３７】また、本実施例ではニッケルを例にとって
説明しているが、前述した他の触媒元素でも同様の現象
によってゲッタリングされる。また、さらに、硫酸溶液
以外に塩酸溶液、リン酸溶液、硝酸溶液、シュウ酸溶液
を用いても良いし、それらの混合溶液（例えば王水）或
いはそれら酸性溶液の金属塩溶液などを用いても良い。
いずれにしても処理溶液が気化しない温度で処理するこ
とが重要である。

【００３８】この時、例えば処理溶液の外圧を調節する
ことで意図的に沸点を高めることは有効である。こうし
て少しでも高い温度でゲッタリング処理を行うことがで
きれば、ゲッタリング効率の向上、スループットの向上
にもつながる。例えば、硫酸溶液は常圧で沸点が３２０
℃前後であるが、外圧を高めることで沸点を４００℃以
上に上げることも可能である。そういう場合は４００℃
で硫酸溶液を加熱して用いるようなことができる。

【００３９】なお、本実施例では酸性溶液を主体として
説明しているが、触媒元素を溶解して且つ珪素膜を溶解
しない溶液であれば中性溶液でもアルカリ溶液でも用い
ることは可能である。

【００４０】次に、珪素を含む絶縁膜でなるゲイト絶縁
膜２２を形成する。ゲイト絶縁膜２２の膜厚は後の熱酸
化工程による増加分も考慮して20〜250nm の範囲で調節
すれば良い。また、成膜方法は公知の気相法（プラズマ
ＣＶＤ法、スパッタ法等）を用いれば良い。

【００４１】次に、７００〜１１５０℃（代表的には８
００〜１０００℃）の温度で０．１〜６時間（代表的に
は０．５〜１時間）の熱処理を行う。この時、処理雰囲
気は酸化性雰囲気としておく。本実施例では酸素雰囲気
で９５０℃３０分の熱処理工程を行う。

【００４２】この熱処理（熱酸化）工程により活性層１
９〜２１は酸化され熱酸化膜（酸化珪素膜）が活性層と
ゲート絶縁膜２２との間に形成される。即ち、活性層の
膜厚は減少し、ゲート絶縁膜の膜厚は増加する。本実施
例では最終的に活性層１９〜２１の膜厚が３５nmとな
り、ゲート絶縁膜２２の膜厚が１００nmとなる様に調節
している。

【００４３】また、酸素雰囲気の代わりに酸素雰囲気中
に対してハロゲン元素を0.5 〜10体積％（本実施例では
３体積％）の濃度で含有させた雰囲気中で熱処理を行う
ことも有効である。ハロゲン元素を含む化合物ガスとし
ては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ
３、ＢＣｌ３、Ｆ２、Ｂｒ２から選ばれた一種または複
数種のものを用いることが出来る。

【００４４】この工程においてハロゲン元素を含有させ
ることで、ハロゲン元素のゲッタリング作用により活性
層中に残存したニッケルをさらに低減することができ
る。このように硫酸溶液によるゲッタリング工程とハロ
ゲン元素によるゲッタリング工程とを組み合わせること
で、触媒元素のさらなる除去が可能となる。

【００４５】また、上記加熱処理により活性層１９〜２
１とゲイト絶縁膜２２の界面では熱酸化反応が進行し、
非常に界面準位の少ない半導体／絶縁膜界面を得ること
ができる。また、活性層端部における熱酸化膜の形成不
良（エッジシニング）を防ぐ効果もある。

【００４６】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、水素または窒素雰囲気中で８００〜
１１００℃程度の熱処理を行なうことで、ゲイト絶縁膜
２２の膜質の向上を図ることも有効である。

【００４７】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極の原型２３〜２５を形成する。本実施例では２wt%
のスカンジウムを含有したアルミニウム膜を用いる。な
お、これ以外にもタンタル膜、導電性を有する珪素膜等
を用いることもできる。（図２（Ａ））

【００４８】ここで本発明者らによる特開平7-135318号
公報記載の技術を利用する。同公報には、陽極酸化によ
り形成した酸化膜を利用して自己整合的にソース領域、
ドレイン領域及び低濃度不純物領域とを形成する技術が
開示されている。

【００４９】まず、アルミニウム膜のパターニングに使
用したレジストマスク（図示せず）を残したまま３％シ
ュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸
化膜２６〜２８を形成する。

【００５０】この多孔性の陽極酸化膜２６〜２８は時間
に比例して膜厚が増加する。また、上面にレジストマス
クが残っているのでゲイト電極の原型２３〜２５の側面
のみに形成される。なお、特開平7-135318号公報記載の
技術では、この膜厚が後に低濃度不純物領域（ＬＤＤ領
域とも呼ばれる）の長さになる。本実施例では膜厚が５
００nmとなる様な条件で陽極酸化処理を行う。

【００５１】次に、図示しないレジストマスクを除去し
た後、エチレングリコール溶液に３％の酒石酸を混合し
た電解溶液中で陽極酸化処理を行う。この処理では緻密
な無孔性の陽極酸化膜２９〜３１が形成される。なお、
多孔性の陽極酸化膜の内部にも電解溶液が浸透するの
で、その内側にも形成される。

【００５２】この無孔性の陽極酸化膜２９〜３１は印加
する電圧に応じて膜厚が決定する。本実施例では、100
nm程度の膜厚で形成される様に印加電圧を80Ｖとして陽
極酸化処理を行う。

【００５３】そして、上述の２回に渡る陽極酸化処理の
後に残ったアルミニウム膜３２〜３４が実質的にゲイト
電極として機能する。

【００５４】こうして図２（Ｂ）の状態が得られたら、
次にゲイト電極２３〜２５、多孔性の陽極酸化膜２６〜
２８をマスクとしてゲイト絶縁膜２２をドライエッチン
グ法によりエッチングする。そして、多孔性の陽極酸化
膜２６〜２８を除去する。こうして形成されるゲイト絶
縁膜３５〜３７の端部は多孔性の陽極酸化膜２６〜２８
の膜厚分だけ露出した状態となる。（図２（Ｃ））

【００５５】次に、基板全体に対してＮ型を付与する不
純物（本実施例ではリン）を添加する。本実施例では、
まず１回目の不純物添加を高加速電圧で行い、ｎ^-領域
を形成する。この時、加速電圧が80keV 程度と高いので
不純物元素は活性層表面だけでなく露出したゲイト絶縁
膜の端部の下にも添加される。このｎ^-領域は不純物濃
度が 1×10１８〜 1×10１９atoms/cm３となる様に調節
する。

【００５６】さらに、２回目の不純物添加を低加速電圧
で行い、ｎ⁺領域を形成する。この時は加速電圧が10keV
程度と低いのでゲイト絶縁膜がマスクとして機能す
る。また、このｎ⁺領域はシート抵抗が 500Ω以下（好
ましくは 300Ω以下）となる様に調節する。

【００５７】以上の工程でＣＭＯＳ回路のＮチャネル型
ＴＦＴでは、ソース領域３８、ドレイン領域３９、低濃
度不純物領域（ＬＤＤ領域）４０、チャネル形成領域４
１が形成される。また、画素マトリクス回路の画素ＴＦ
Ｔ（Ｎチャネル型ＴＦＴ）では、ソース領域４２、ドレ
イン領域４３、低濃度不純物領域（ＬＤＤ領域）４４、
チャネル形成領域４５が形成される。なお、Ｐチャネル
型ＴＦＴとなる領域にも同様の構造が形成されている
が、ここでは説明しない。

【００５８】この時、ソース領域３８と４２及びドレイ
ン領域３９と４３は前述のｎ⁺領域で形成され、低濃度
不純物領域４０と４４はｎ^-領域で形成される。また、
ゲイト電極直下の領域は不純物元素が添加されず、真性
または実質的に真性なチャネル形成領域４１と４５にな
る。なお、実質的に真性とは、意図的に添加された不純
物を含まないことを指す。ただし、ここでいう不純物に
しきい値電圧の制御やパンチスルーを防止するために添
加されたボロンやガリウムは含まない。

【００５９】次に、Ｎチャネル型ＴＦＴをレジストマス
ク４６で覆い、Ｐ型を付与する不純物（本実施例ではボ
ロン）の添加工程を行う。この工程では加速電圧を70ke
Vと高めに設定し、ｎ⁺領域の３倍程度のボロンを添加す
る。この時もシート抵抗が500Ω以下（好ましくは 300
Ω以下）となる様に調節する。

【００６０】この工程によりＰチャネル型ＴＦＴのソー
ス領域４７、ドレイン領域４８及びチャネル形成領域４
９が形成される。このように本実施例ではＮチャネル型
ＴＦＴのみに低濃度不純物領域を設けた構造を採用す
る。

【００６１】以上の様にして図３（Ａ）の状態を得た
ら、ファーネスアニール、レーザーアニール、ランプア
ニール等の組み合わせによって不純物元素の活性化を行
う。それと同時に添加工程で受けた活性層の損傷も修復
される。

【００６２】次に、第１層間絶縁膜５０を500 nmの厚さ
に形成する。第１層間絶縁膜５０としては酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそ
れらの積層膜を用いることができる。

【００６３】なお、有機性樹脂膜としてはポリイミド、
アクリル、ポリアミド、ポリイミドアミド等が用いられ
る。有機性樹脂膜の利点は、・成膜方法が簡単である
点、・容易に膜厚を厚くできる点、・比誘電率が低いの
で寄生容量を低減できる点、・平坦性に優れている点な
どが挙げられる。

【００６４】次に、コンタクトホールを形成した後、チ
タンでアルミニウム合金膜を挟んだ三層構造でなるソー
ス配線（ソース電極含む）５１〜５３、ドレイン配線
（ドレイン電極含む）５４、５５を形成する。（図３
（Ｂ））

【００６５】次に、５０nm厚の窒化珪素膜５６を形成
し、その上に１μm厚の第２層間絶縁膜（本実施例では
アクリル膜）５７を形成する。アクリル膜５７は一部に
開口部が設けられ、その上にチタン膜でなるブラックマ
スク５８が形成される。なお、ＣＭＯＳ回路上ではブラ
ックマスク５８と同一材料で引き回し用の配線５９が形
成される。

【００６６】この時、画素マトリクス回路ではブラック
マスク５８とドレイン電極５５とが窒化珪素膜５６を介
して重なる。本実施例の構造ではこの部分を保持容量と
して用いるという特徴がある。

【００６７】次に、第３層間絶縁膜（本実施例ではアク
リル膜）６０を１μmの厚さに形成し、コンタクトホー
ルを開けて透明導電膜（代表的にはＩＴＯ膜）でなる画
素電極６１を形成する。最後に、基板全体を350 ℃の水
素雰囲気で１〜２時間加熱し、素子全体の水素化を行う
ことで膜中（特に活性層中）のダングリングボンド（不
対結合手）を終端する。

【００６８】以上の工程によって、図３（Ｃ）に示す様
な構造のＣＭＯＳ回路と画素マトリクス回路とを作製す
ることができる。なお、画素ＴＦＴはシングルゲート構
造で図示されているが、オフ電流（ＴＦＴがオフ状態に
ある時に流れるドレイン電流）を低減するためにはダブ
ルゲート構造やトリプルゲート構造と呼ばれるマルチゲ
ート構造とした方が良い。

【００６９】〔活性層の結晶構造に関する知見〕上記作
製工程に従って形成した半導体層は、微視的に見れば複
数の針状又は棒状の結晶（以下、棒状結晶と略記する）
が集まって並んだ結晶構造を有する。このことはＴＥＭ
（透過型電子顕微鏡法）による観察で容易に確認するこ
とができた。

【００７０】また、電子線回折及びＸ線回折を利用して
半導体層の表面（チャネルを形成する部分）が結晶軸に
多少のずれが含まれているものの主たる配向面が｛１１
０｝面であることを確認した。本出願人がスポット径約
1.5μmの電子線回折写真を詳細に観察した結果、｛１１
０｝面に対応する回折斑点がきれいに現れているが、各
斑点は同心円上に広がりを持っていることが確認され
た。その広がりは電子線スポットの中央と回折斑点の中
央とを結ぶ線分を中心として±２°（典型的には±1.5
°以内、好ましくは±0.5°以内）に収まっている。

【００７１】また、この様な回折スポットの分布は、同
一の結晶軸を有する個々の結晶粒が互いに結晶軸周りに
回転した配置で集合している際に現れることが知られて
いる。即ち、ある結晶面内に含まれる特定の軸（軸Ａと
呼ぶ）と、隣接する他の結晶面内に含まれる軸Ａと等価
な軸（軸Ｂと呼ぶ）とがなす角を回転角と呼ぶと、その
回転角に相当する分だけ回折スポットの現れる位置がず
れるのである。

【００７２】従って、複数の結晶粒が互いにある回転角
を持った位置関係で集合している場合、個々の結晶粒が
示す回折スポットの集合体として一つの電子線回折パタ
ーンが観察される。

【００７３】即ち、本実施例の半導体層の様に±２°以
内（典型的には±1.5°以内、好ましくは±0.5°以内）
の範囲で回折スポットが広がりを持つ場合、隣接する結
晶粒の間では等価な軸がなす回転角の絶対値が４°以内
（典型的には３°以内、好ましくは１°以内）であるこ
とを意味している。

【００７４】なお、結晶軸が〈１１０〉軸の場合、結晶
面内に含まれる等価な軸としては〈１１１〉軸が挙げら
れるが、本実施例の半導体層では〈１１１〉軸同士が７
０．５（又は７０．４という説もある）の回転角をもっ
て接した結晶粒界が多く見られる。この場合も等価な軸
が７０．５°±２°の回転角をもっていると言える。

【００７５】即ち、本実施例の半導体層は隣接する結晶
粒の間では等価な軸又は等価な軸に対して７０．５°の
回転関係にある軸がなす回転角の絶対値が４°以内（典
型的には３°以内、好ましくは１°以内）であるとも言
える。

【００７６】また、本出願人は個々の棒状結晶が接して
形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子
顕微鏡法）により観察し、結晶粒界において結晶格子に
連続性があることを確認した。これは観察される格子縞
が結晶粒界において連続的に繋がっていることから容易
に確認できた。

【００７７】なお、結晶粒界における結晶格子の連続性
は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ
ることに起因する。本明細書における平面状粒界の定義
は、「Characterization of High-Efficiency Cast-Si
Solar Cell Wafers by MBICMeasurement ；Ryuichi Shi
mokawa and Yutaka Hayashi，Japanese Journal ofAppl
ied Physics vol.27，No.5，pp.751-758，1988」に記載
された「Planar boundary 」である。

【００７８】上記論文によれば、平面状粒界には双晶粒
界、特殊な積層欠陥、特殊なtwist粒界などが含まれ
る。この平面状粒界は電気的に不活性であるという特徴
を持つ。即ち、結晶粒界でありながらキャリアの移動を
阻害するトラップとして機能しないため、実質的に存在
しないと見なすことができる。

【００７９】特に結晶軸（結晶面に垂直な軸）が〈１１
０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒
界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す
指針となるパラメータであり、Σ値が小さいほど整合性
の良い粒界であることが知られている。

【００８０】本出願人が本実施例の作製工程によって得
た半導体層を詳細にＴＥＭを用いて観察した結果、結晶
粒界の殆ど（９０％以上、典型的には９５％以上）がΣ
３の対応粒界、即ち｛２１１｝双晶粒界であることが判
明した。

【００８１】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。

【００８２】本実施例の半導体層は、結晶粒界において
隣接する結晶粒の各格子縞がまさに約70.5°の角度で連
続しており、その事からこの結晶粒界は｛２１１｝双晶
粒界であるという結論に辿り着いた。

【００８３】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の結晶粒界も存在した。

【００８４】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、本実施例を実施して得た
半導体層は面方位が概略｛１１０｝で揃っているからこ
そ、広範囲に渡ってこの様な対応粒界を形成しうる。

【００８５】なお、本発明者らは特開平7-321339号公報
に記載した手法に従ってＸ線回折を行い、本願発明の結
晶性珪素膜について配向比率を算出した。同公報では下
記数１に示す様な算出方法で配向比率を定義している。

【００８６】

【数１】

【００８７】この測定の結果、｛１１０｝面が主たる配
向であり、配向比率は０．７以上（典型的には０．９以
上）であることが判明した。

【００８８】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。従って、この様な結晶構造を有する結晶性半導体
薄膜は実質的に結晶粒界が存在しない見なすことができ
る。

【００８９】またさらに、７００〜１１５０℃という熱
処理工程によって結晶粒内に存在する欠陥が殆ど消滅し
ていることがＴＥＭ観察によって確認されている。これ
はこの熱処理工程の前後で欠陥数が大幅に低減されてい
ることからも明らかである。

【００９０】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では実施例１の作製工程に従
って作製された結晶性珪素膜のスピン密度は少なくとも
5×10１７spins/cm３以下（好ましくは 3×10１７spin
s/cm３以下）であることが判明している。ただし、この
測定値は現存する測定装置の検出限界に近いので、実際
のスピン密度はさらに低いと予想される。

【００９１】また、この熱処理工程を還元雰囲気、特に
水素雰囲気で行えば僅かに残った欠陥も水素終端されて
不活性化される。こうすることで結晶粒内の欠陥は実質
的に存在しないと見なすことができる。

【００９２】以上の事から、本願発明を実施することで
得られた半導体層は結晶粒内及び結晶粒界が実質的に存
在しないため、単結晶半導体薄膜又は実質的な単結晶半
導体薄膜と考えて良い。以上の様な結晶構造および特徴
を有する本発明の半導体層を本出願人は連続粒界結晶シ
リコン（Continuous Grain Silicon：ＣＧＳ）と呼んで
いる。

【００９３】〔ＴＦＴの電気特性に関する知見〕本実施
例で作製したＴＦＴは純粋な単結晶珪素を用いたＭＯＳ
ＦＥＴに匹敵する電気特性を示した。本発明者らが試作
したＴＦＴからは次に示す様なデータが得られている。

【００９４】（１）スイッチング性能（オン／オフ動作
切り換えの俊敏性）の指標となるサブスレッショルド係
数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴと
もに60〜100mV/decade（代表的には60〜85mV/decade ）
と小さい。 （２）ＴＦＴの動作速度の指標となる電界効果移動度
（μＦＥ）が、Ｎチャネル型ＴＦＴで 200〜650cm２/Vs
（代表的には 300〜500cm２/Vs ）、Ｐチャネル型ＴＦ
Ｔで100〜300cm２/Vs （代表的には 150〜200cm２/Vs
）と大きい。 （３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
ｔｈ）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャ
ネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。

【００９５】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。

【００９６】〔回路特性に関する知見〕次に、本願発明
を実施して形成したＴＦＴを用いて作製されたリングオ
シレータによる周波数特性を示す。リングオシレータと
はＣＭＯＳ構造でなるインバータ回路を奇数段リング状
に接続した回路であり、インバータ回路１段あたりの遅
延時間を求めるのに利用される。実験に使用したリング
オシレータの構成は次の様になっている。 段数：９段 ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm ＴＦＴのゲイト長： 0.6μｍ

【００９７】このリングオシレータによって発振周波数
を調べた結果、最大値で１ＧＨｚ付近の発振周波数を得
ることができた。また、実際にＬＳＩ回路のＴＥＧの一
つであるシフトレジスタを作製して動作周波数を確認し
た。その結果、ゲイト絶縁膜の膜厚30nm、ゲイト長０．
５μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回
路において動作周波数１００ＭＨｚ近くの出力パルスが
得られた。

【００９８】以上の様なリングシレータおよびシフトレ
ジスタの驚異的なデータは、本発明のＴＦＴが単結晶シ
リコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕
する性能を有していることを示している。

【００９９】〔実施例２〕実施例１では半導体膜として
珪素膜を用いる例を示したが、ＳｉＸＧｅ１−Ｘ（０＜
Ｘ＜１、好ましくは0.9 ≦Ｘ≦0.99）で示される様にゲ
ルマニウムを１〜１０％含有した珪素膜を用いることも
有効である。

【０１００】この様な化合物半導体膜を用いた場合、Ｎ
型ＴＦＴおよびＰ型ＴＦＴを作製した際にしきい値電圧
を小さくできる。また、電界効果移動度（モビリティと
呼ばれる）を大きくできる。

【０１０１】〔実施例３〕実施例１では活性層に対して
意図的に不純物を添加しないのでチャネル形成領域が真
性または実質的に真性となる。なお、実質的に真性であ
るとは、半導体層の活性化エネルギーがほぼ1/2 である
（フェルミレベルが禁制体のほぼ中央に位置する）こ
と、スピン密度よりも不純物濃度が低いこと、意図的に
不純物を添加していないこと、のいずれかを満たすこと
である。

【０１０２】しかし、本願発明では公知のチャネルドー
プ技術を利用してＴＦＴのしきい値電圧の制御やいわゆ
るパンチスルーを防止することも可能である。本願発明
はもともとしきい値電圧が非常に小さいので不純物を添
加する濃度は非常に微量なもので良い。添加濃度が微量
ですむということは、キャリアの移動度を落とさずにし
きい値電圧の制御が可能となるため非常に好ましい。

【０１０３】本実施例の構成は実施例２を実施例１と組
み合わせた場合においても同様である。

【０１０４】〔実施例４〕本実施例では本願発明を利用
して液晶パネルを構成する場合の例を示す。図４に示す
のはＡＭ−ＬＣＤの断面を簡略化した図であり、ドライ
バー回路やロジック回路を構成する領域にはＣＭＯＳ回
路を、画素マトリクス回路を構成する領域には画素ＴＦ
Ｔを示している。

【０１０５】なお、実施例１でＣＭＯＳ回路と画素マト
リクス回路の構造（ＴＦＴ構造）に関する説明を既に行
ったので、本実施例では必要な箇所のみを説明すること
にする。

【０１０６】まず、実施例１に示した作製工程に従って
図３（Ｃ）の状態を得る。なお、画素ＴＦＴをマルチゲ
イト構造とするなどの変更は実施者の自由である。

【０１０７】そして、アクティブマトリクス基板の準備
として配向膜６５を形成する。次に、対向基板を用意す
る。対向基板は、ガラス基板６６、透明導電膜６７、配
向膜６８とで構成される。なお、対向基板側には必要に
応じてブラックマスクやカラーフィルターが形成される
がここでは省略する。

【０１０８】こうして用意したアクティブマトリクス基
板と対向基板とを公知のセル組み工程によって貼り合わ
せる。そして、両基板の間に液晶材料６９を封入して図
４に示す様なＡＭ−ＬＣＤが完成する。

【０１０９】液晶材料６９は液晶の動作モード（ＥＣＢ
モード、ゲストホストモード等）によって自由に選定す
ることができる。

【０１１０】また、図４に示した様なＡＭ−ＬＣＤの外
観を図５に簡略化して示す。図５において、７０は石英
基板、７１は画素マトリクス回路、７２はソースドライ
バー回路、７３はゲイトドライバー回路、７４は信号処
理回路、７５は対向基板である。

【０１１１】信号処理回路７４は画像表示を行うために
必要な各種の信号を処理するメモリ回路、Ｄ／Ａ（また
はＡ／Ｄ）コンバータ回路、パルスジェネレータ回路、
信号分割回路、γ補正回路等を指す。

【０１１２】また、こうして形成された液晶パネルには
外部端子としてＦＰＣ（Flexible Print Circuit）端子
７６が取り付けられる。一般的に液晶モジュールと呼ば
れるのはＦＰＣを取り付けた状態の液晶パネルである。

【０１１３】本実施例の構成は、は実施例１〜３のいず
れの構成とも自由に組み合わせることが可能である。

【０１１４】〔実施例５〕本実施例では、実施例１と異
なる構造のＴＦＴに本願発明を適用した場合の例につい
て説明する。説明には図６を用いる。

【０１１５】まず、石英基板６０１上にゲイト電極６０
２を形成する。ゲイト電極６０２は後の熱酸化工程に耐
えられる様にタンタル膜、タングステン膜、モリブデン
膜、シリコン膜またはそれらの合金膜やシリサイド膜等
の耐熱性の高い薄膜を利用することが必要である。

【０１１６】次に、ゲイト電極６０２を覆う様にしてゲ
イト絶縁膜６０３を形成する。その上には、後に活性層
となる非晶質珪素膜を50nmの厚さに形成する。そして、
実施例１と同様に開口部を有するマスク絶縁膜６０５を
形成した後、ニッケル含有層６０６を形成する。（図６
（Ａ））

【０１１７】こうして図６（Ａ）の状態が得られたら、
結晶化のための加熱処理を行い、横成長領域でなる結晶
質珪素膜６０７を得る。（図６（Ｂ））

【０１１８】次に、マスク絶縁膜６０５を除去して３０
０℃の硫酸溶液中に基板ごと浸し、結晶質珪素膜６０７
中に残存したニッケルを除去する。詳細な説明は実施例
１で説明したので省略する。（図６（Ｃ））

【０１１９】こうしてゲッタリング工程が完了したら、
酸化珪素膜でなるチャネル保護膜６０８を形成する。こ
のチャネル保護膜６０８の形成には裏面露光法を用いる
ことで必要なマスク枚数を減らすことができる。

【０１２０】そして、レジストマスク（図示せず）を形
成してＮ型またはＰ型を付与する不純物を添加すること
によってソース領域６０９、ドレイン領域６１０を形成
する。次に、レジストマスクを除去して保護膜６１１を
形成する。この保護膜６１１は０〜７０nmとする。この
膜厚が厚すぎると次の不純物添加工程のスループットが
悪くなってしまう。

【０１２１】保護膜６１１を形成したら、チャネル保護
膜６０８をマスクとして用いることのできる加速電圧で
活性層に対して前述の不純物添加工程と同一の不純物を
添加する。この工程により低濃度不純物領域６１２が形
成される。また、チャネル保護膜６０８の下はチャネル
形成領域６１３となる。

【０１２２】図６（Ｄ）の状態が得られたら、結晶質珪
素膜をパターニングして島状の活性層とし、層間絶縁膜
６１４、ソース配線６１５、ドレイン配線６１６を形成
する。最後に、素子全体に対して水素雰囲気中で加熱処
理を行い、図６（Ｅ）に示す様な構造の逆スタガ型ＴＦ
Ｔが完成する。

【０１２３】なお、本実施例に示した構造は逆スタガ型
ＴＦＴの一例であり、本実施例の構造に限定されるもの
ではない。また、他のボトムゲイト型ＴＦＴに適用する
ことも可能である。

【０１２４】また、本実施例の構成は、実施例１〜４の
いずれの実施例に記載された構成とも自由に組み合わせ
ることが可能である。

【０１２５】〔実施例６〕本実施例では、実施例１とは
異なるＴＦＴ構造を採用した場合の例について説明す
る。具体的には、図７に示すように低濃度不純物領域を
形成するにあたってサイドウォールを利用した場合につ
いて説明する。

【０１２６】本実施例ではゲート電極７０１〜７０３と
してタングステンとモリブデンを１：１に混合した合金
膜を用いる。なお、ゲート電極７０３は二つあるかのよ
うに図示しているが、本実施例ではダブルゲート構造を
採用しているため、実際には二つのＴＦＴが直列に接続
されて一つの画素ＴＦＴを形成している。

【０１２７】本実施例の場合、まずゲート電極７０１〜
７０３をマスクにして、活性層に対してボロンを添加
し、Ｐチャネル型ＴＦＴのソース領域またはドレイン領
域となるｐ⁺領域を形成する。その際、Ｎチャネル型Ｔ
ＦＴはレジストマスクで隠しておく。この時、後に添加
されるリンよりも高い濃度でボロンを添加しておく必要
がある。

【０１２８】次に、Ｐチャネル型ＴＦＴをレジストマス
クで隠してリンを添加し、ｎ^-領域を形成する。添加条
件は実施例１に従えば良い。この添加工程が終了したら
レジストマスクは除去しておく。

【０１２９】ｎ^-領域を形成したら、ゲート電極７０１
〜７０３を覆って珪素膜（非晶質でも結晶質でも良い）
を形成し、ドライエッチング法による異方性エッチング
を行ってサイドウォール７０４〜７０６を形成する。

【０１３０】次に、レジストマスクによってＰチャネル
型ＴＦＴを隠し、Ｎチャネル型ＴＦＴのゲート電極７０
１、７０３及びサイドウォール７０４、７０６をマスク
にして再びリンを添加する。添加条件は前述のリンの添
加工程と同じで良いが、添加する濃度は前回よりも高く
する。こうしてＮチャネル型ＴＦＴのソース領域または
ドレイン領域となるｎ⁺領域を形成する。

【０１３１】その後の工程は実施例１に従えば良いので
説明は省略する。ＴＦＴ構造は本実施例に限定されるも
のではない。

【０１３２】なお、本実施例ではゲート絶縁膜を最後ま
で残しているが、途中でサイドウォールをマスクにして
ゲート絶縁膜をエッチングし、ソース領域またはドレイ
ン領域となる部分を露呈させることもできる。このよう
な技術を用いると、公知のサリサイド技術との組み合わ
せが可能となる。

【０１３３】また、本実施例ではゲート電極としてタン
グステンとモリブデンの合金膜を用いているが、他の金
属や導電性を有する珪素膜をゲート電極として用いるこ
とも可能である。その場合、Ｎチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴとでゲート電極の導電型を異ならせるデ
ュアルゲイト型ＴＦＴとすることも可能である。

【０１３４】なお、本実施例の構成は、実施例１〜５の
いずれの実施例に記載された構成とも自由に組み合わせ
ることが可能である。

【０１３５】〔実施例７〕本実施例では、画素マトリク
ス回路を構成する画素ＴＦＴの構造について説明する。
本実施例の画素ＴＦＴの断面構造を図８（Ａ）に示す。
図８（Ａ）において、８０１は活性層、８０２はソース
配線、８０３はゲート配線、８０４はドレイン電極、８
０５はブラックマスク、８０６はドレイン電極８０４と
画素電極８０７とを接続するためのコンタクトホールで
ある。

【０１３６】本実施例の特徴は、画素ＴＦＴの上方にお
いてドレイン電極８０４とブラックマスク８０５との間
で保持容量を形成する点にある。

【０１３７】また、図８（Ａ）をＡ−Ａ’で示される破
線で切断した時の断面図を図８（Ｂ）に示す。なお、図
８（Ａ）と図８（Ｂ）には共通の符号を用いる。

【０１３８】この様に、ゲート配線８０３と重なる様な
配置でドレイン電極８０５が形成され、誘電体層８０８
を挟んで対向するブラックマスク８０５との間に保持容
量が形成されている。なお、本実施例ではドレイン電極
８０５としてチタン膜をアルミニウム膜で挟んだ三層構
造を採用している。

【０１３９】本実施例の場合、ドレイン電極８０５を形
成した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層
構造でなる層間絶縁膜を形成し、その上にブラックマス
ク８０５を形成する。

【０１４０】この時、ブラックマスク８０５の形成前
に、後に保持容量となる領域のアクリル膜のみを除去し
て開口部を形成しておく。すると、開口部の底には酸化
珪素膜と窒化珪素膜しか残らず、この二層構造でなる絶
縁層が保持容量の誘電体層８０８として機能するのであ
る。

【０１４１】〔実施例８〕本願発明は図５に示した液晶
表示装置以外にも、アクティブマトリクス型のＥＬ（エ
レクトロルミネッセンス）表示装置、ＥＣ（エレクトロ
クロミクス）表示装置またはイメージセンサ等の他の電
気光学装置を作製することも可能である。

【０１４２】勿論、本実施例の電気光学装置を作製する
際に、実施例１〜実施例７のいずれの実施例に記載され
た構成を用いても良い。

【０１４３】〔実施例９〕本願発明を実施して形成され
たＴＦＴは様々な電気光学装置や半導体回路に適用する
ことができる。即ち、それら電気光学装置や半導体回路
を部品として組み込んだ電子機器全てに本願発明は適用
できる。

【０１４４】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、プロジェクショ
ンＴＶ、ヘッドマウントディスプレイ（ゴーグル型ディ
スプレイ）、カーナビゲーション、パーソナルコンピュ
ータ、携帯情報端末（モバイルコンピュータ、携帯電話
または電子書籍等）などが挙げられる。それらの一例を
図９に示す。

【０１４５】図９（Ａ）は携帯電話であり、本体２００
１、音声出力部２００２、音声入力部２００３、表示装
置２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明を音声出力部２００２、音声入
力部２００３、表示装置２００４やその他の信号制御回
路に適用することができる。

【０１４６】図９（Ｂ）はビデオカメラであり、本体２
１０１、表示装置２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明を表示装置２１０２、音声入
力部２１０３やその他の信号制御回路に適用することが
できる。

【０１４７】図９（Ｃ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
装置２２０５で構成される。本願発明は表示装置２２０
５やその他の信号制御回路に適用できる。

【０１４８】図９（Ｄ）はゴーグル型ディスプレイであ
り、本体２３０１、表示装置２３０２、アーム部２３０
３で構成される。本発明は表示装置２３０２やその他の
信号制御回路に適用することができる。

【０１４９】図９（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３やその他の信号制御回路に適用す
ることができる。

【０１５０】図９（Ｆ）はフロント型プロジェクターで
あり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０２やその他の信号制御回路
に適用することができる。

【０１５１】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜８のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０１５２】

【発明の効果】本明細書で開示する発明によれば、実質
的に単結晶半導体に匹敵する結晶性を有する半導体薄膜
を実現することができる。そして、その様な半導体薄膜
を用いることで単結晶上に作製したＩＧＦＥＴ（ＭＯＳ
ＦＥＴ）に匹敵する、或いは凌駕する高い性能を有した
ＴＦＴを実現することができる。

【０１５３】以上の様なＴＦＴを用いて構成される半導
体回路や電気光学装置およびそれらを部品として組み込
んだ電子デバイスは、極めて高い性能を有し、機能性、
携帯性、信頼性の面で非常に優れたものとなる。

【図面の簡単な説明】

【図１】 ＡＭ−ＬＣＤの作製工程を示す図。

【図２】 ＡＭ−ＬＣＤの作製工程を示す図。

【図３】 ＡＭ−ＬＣＤの作製工程を示す図。

【図４】 ＡＭ−ＬＣＤの断面構造を示す図。

【図５】 ＡＭ−ＬＣＤの外観を示す図。

【図６】 ＡＭ−ＬＣＤの作製工程を示す図。

【図７】 ＡＭ−ＬＣＤの断面構造を示す図。

【図８】 画素の断面構造を示す図。

【図９】 電子デバイスの一例を示す図。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 DA02 DB02 DB03 FA01 GB09 JA01 JA10 5F110 AA02 AA17 AA19 AA30 BB04 CC02 CC08 DD01 DD03 DD05 DD13 DD14 DD24 EE03 EE04 EE05 EE06 EE08 EE23 EE28 EE34 FF02 FF23 FF28 FF30 FF36 GG02 GG14 GG15 GG25 GG33 GG34 GG35 GG45 GG47 HJ01 HJ04 HJ13 HJ23 HL03 HL04 HL06 HL12 HM15 NN03 NN22 NN23 NN24 NN27 PP10 PP34 QQ04 QQ12 QQ24 QQ28

Claims (7)

【特許請求の範囲】
1. 【請求項１】基板上に第１半導体層を形成する工程と、 前記第１半導体層に触媒元素を添加し、熱処理により第
   ２半導体層に変化させる工程と、 前記第２半導体層を加熱した酸性溶液中に浸す工程と、 前記第２半導体層を用いてＴＦＴを形成する工程と、 を有することを特徴とする半導体装置の作製方法。
2. 【請求項２】基板上に第１半導体層を形成する工程と、 前記第１半導体層に触媒元素を添加し、第１熱処理によ
   り第２半導体層に変化させる工程と、 前記第２半導体層を加熱した酸性溶液中に浸す工程と、 前記第２半導体層を島状に加工して活性層を形成する工
   程と、 前記活性層を覆って絶縁膜を形成する工程と、 酸化性雰囲気中で第２熱処理を行う工程と、 を有することを特徴とする半導体装置の作製方法。
3. 【請求項３】請求項２において、前記第２熱処理は７０
   ０〜１１５０℃の温度範囲で行われることを特徴とする
   半導体装置の作製方法。
4. 【請求項４】請求項１または請求項２において、前記第
   １半導体層は非晶質半導体層または微結晶半導体層であ
   ることを特徴とする半導体装置の作製方法。
5. 【請求項５】請求項４において、前記第２半導体層は多
   結晶半導体層であることを特徴とする半導体装置の作製
   方法。
6. 【請求項６】請求項１または請求項２において、前記酸
   性溶液とは硫酸溶液、硝酸溶液、シュウ酸溶液、塩酸溶
   液またはリン酸溶液から選ばれた溶液、若しくは前記酸
   性溶液の組み合わせによる混合溶液であることを特徴と
   する半導体装置の作製方法。
7. 【請求項７】請求項１、請求項２または請求項６におい
   て、前記酸性溶液は１００〜４００℃に加熱されている
   ことを特徴とする半導体装置の作製方法。