JP2000208780A - オペアンプ回路群及び差動増幅回路群 - Google Patents
オペアンプ回路群及び差動増幅回路群Info
- Publication number
- JP2000208780A JP2000208780A JP2000035989A JP2000035989A JP2000208780A JP 2000208780 A JP2000208780 A JP 2000208780A JP 2000035989 A JP2000035989 A JP 2000035989A JP 2000035989 A JP2000035989 A JP 2000035989A JP 2000208780 A JP2000208780 A JP 2000208780A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- channel
- amplifier circuit
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010408 film Substances 0.000 abstract description 76
- 239000013078 crystal Substances 0.000 abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 19
- 239000010453 quartz Substances 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000002425 crystallisation Methods 0.000 abstract description 3
- 230000008025 crystallization Effects 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract 1
- 230000001737 promoting effect Effects 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 27
- 239000010410 layer Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 21
- 229910021419 crystalline silicon Inorganic materials 0.000 description 18
- 229910052759 nickel Inorganic materials 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000010407 anodic oxide Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
プ回路を構成する。 【解決手段】 Nチャネル型の薄膜トランジスタの90
%以上はその移動度が260(cm2/Vs) 以上の値を有
し、Pチャネル型の薄膜トランジスタの90%以上はそ
の移動度が150(cm2/Vs) 以上の値を有している石英
基板上に形成された薄膜トランジスタでもってオペアン
プ回路を構成する。この薄膜トランジスタは、活性層に
珪素の結晶化を助長する金属元素を用いて作製された結
晶性珪素膜を用いている。この結晶性珪素膜は、特定の
方向延在した細長い多数の結晶構造体が集合してなるも
ので、この延在方向とチャネルにおけるキャリアの移動
方向とを合わせることにより、上述した特性を得ること
ができる。
Description
石英基板上等に形成される結晶性珪素膜を利用した半導
体回路に関する。特にオペアンプ機能を有する半導体回
路に関する。
た半導体装置を集積化して形成する技術が研究されてい
る。この技術の代表的な例としては、アクティブマトリ
クス回路と該回路を駆動する周辺駆動回路を。1枚の石
英基板たガラス基板上に設ける技術が挙げられる。
リクス回路、シフトレジスタ回路、バッファー回路、等
である。
活性層が結晶性珪素膜を利用して構成されている。結晶
性珪素膜を作製するには、基板上に非晶質珪素膜を形成
した後、加熱またはレーザー光の照射、またはこれらの
組み合わせによるアニールを行うことによって得られ
る。
スタは、非晶質珪素膜を活性層としたものより、移動度
等において優れた特性を有する。
においても、近年益々高集積化、高性能化が求められて
いる。
板上にシフトレジスタ等の論理回路だけではなく、従来
基板に外付けされていた演算機能を有する回路、例えば
オペアンプ(演算増幅器)を構成することも考えられて
いる。
晶シリコンウエハーを利用して構成れるのが一般的であ
った。
本としている。差動増幅回路は、2つの特性の揃ったト
ランジスタを組み合わせて構成される。
化が、2個のトランジスタに同時に作用する。そのた
め、温度や電源電圧が変化しても、出力には影響がな
い。
2個のトランジスタの特性が揃っていることが必要とさ
れる。
タを得ることは困難なため、両者の特性を極力揃えるべ
く、製造技術が工夫されている。
た薄膜トランジスタは、単結晶シリコンウエハーを用い
て作製されたMOS型トランジスタに比較すると、移動
度が低い。また、その特性のバラツキが比較的大きい。
用いて、オペアンプ回路を構成することは現実的には困
難であった。
題を解決するものである。すなわち実用に耐えうるよう
なオペアンプ回路を薄膜トランジスタでもって構成する
ことを課題とする。
の一つは、絶縁表面上に形成された薄膜トランジスタで
なるオペアンプ回路群であって、前記オペアンプ回路
は、少なくともNチャネル型の薄膜トランジスタとPチ
ャネル型の薄膜トランジスタを組み合わせて構成されて
おり、前記Nチャネル型の薄膜トランジスタの90%以
上はその移動度が260(cm2/Vs) 以上の値を有し、前
記Pチャネル型の薄膜トランジスタの90%以上はその
移動度が150(cm2/Vs) 以上の値を有していることを
特徴とする。
板上に形成されるものである。基板として絶縁性のもの
を利用した場合、基板の容量の影響を排除することがで
きるので、高速動作に適する回路を構成することができ
る。
膜トランジスタの活性層をキャリアの移動する方向に合
致した多数の柱状の結晶構造体が延在した構造を有する
結晶性珪素膜でもって構成することにある。
層に薄膜半導体を用いるので、ソース及びドレイン領域
の活性化(ドーピング後の活性化)をレーザー光の照射
や強光の照射でもって行うことができる。
アルミニウムまたはアルミニウムを主成分とした材料を
用いることができ、より高速動作に適したものとするこ
とができる。
チャネル効果が抑制されるので、従来のスケーリング則
が示す寸法よりも大きな寸法において、所定の動作性能
を得ることができる。
ゲイト絶縁膜の厚さが200Å程度でなければ得られな
い特性が、上述した結晶性珪素膜を用いた場合には、ゲ
イト絶縁膜の厚さが500Å程度でも得ることができ
る。
く、耐圧の高いゲイト絶縁膜を広い面積に渡って成膜す
ることは技術的、さらにはコスト的に困難である。
われないで、所定の特性が得られることは有意なことで
ある。
性珪素膜を用いた薄膜トランジスタは、多数個を基板上
に形成した場合であってもそのS値の平均値をP及びN
チャネル型の薄膜トランジスタにおいて、100mV/
dec以下にすることができる。
度のアニール工程を利用して石英基板上にTFTを作製
するプロセスの総称)で作製されたTFTのS値は、N
チャネル型で200mV/dec程度以上、Pチャネル
型で350mV/dec程度以上である。
程を利用して石英基板上にTFTを作製するプロセスの
総称)で作製されたTFTのS値は、高温プロセスで作
製されたものよりさらに悪い。
た薄膜トランジスタでなるオペアンプ回路群であって、
前記オペアンプ回路は、少なくともNチャネル型の薄膜
トランジスタとPチャネル型の薄膜トランジスタとを組
み合わせて構成されており、薄膜トランジスタの活性層
は、キャリアの移動する方向に合わせて多数の柱状の結
晶構造体が延在した構造を有する結晶性珪素膜でもって
構成されていることを特徴とする。
の結晶構造体が平行に配列した構造を有する結晶性珪素
膜でもって活性層を形成し、さらにチャネルにおけるキ
ャリアの移動方向に合わせて上記の結晶体が延在した方
向を合わせることにより、従来の単結晶半導体や多結晶
半導体を用いた素子では得ることができない有意性を得
ることができる。
晶構造体でなる結晶性珪素膜は、その延在した方向にキ
ャリアの移動が律則される関係上、チャネルの寸法を小
さくしていった場合においても短チャネル効果が現れに
くい。
質単結晶状態の領域(柱状の領域)が多数平行して存在
することにより、ソース/ドレイン領域間の空乏層の広
がりがチャネルにおいて抑制されるからである。
追求してゆくと、短チャネル効果が顕著になり、これを
抑制するためにチャネル近傍に不純物をドーピングした
り拡散させる工夫(構造としては非常に複雑化する)が
必要とされる。このことは、技術的及びコスト的な困難
性を高くしている。
晶性珪素膜は、それ自体が有する結晶構造の特異性のた
めに、特に複雑な構造としなくても短チャネル効果が抑
制されるという特徴がある。
図7に示すような基板面内における特性のバラツキのな
いものとすることができる。
ロセスにおいて、ガラス基板や石英基板上に得られれて
いた結晶性珪素膜は、多数の結晶粒(特に異方性のない
もの)が集合した所謂多結晶構造のものであった。
合にチャネル内に存在する結晶粒界の状態(特にその延
在方向や数)を制御することが困難になる。
に、そこに存在する結晶粒界の数や向きが素子毎に異な
るものとなり、そのことにより素子の特性にバラツキが
生じてしまう。
れた結晶性珪素膜は、結晶粒界方向が揃っており、また
その幅も0.2 μm程度以下の寸法である程度そろってい
るので、結晶粒界の延在方向にキャリアの移動方向を合
わせる(特にチャネルにおいて)ことにより、結晶粒界
の存在による素子特性のバラツキが現れにくいものとす
ることができる。
における結晶構造の状態を同じようなものとすることが
できるからである。
たオペアンプの内部等価回路を示す。また、図2に図1
の等価回路で示されるオペアンプ回路のマスクパターン
図を示す。
断面である。また図4に示すのは、図2のB−B’で切
った断面である。
れている細長い領域にニッケル元素を導入することによ
り、そこから非晶質珪素膜の結晶化を行わせ、この領域
を用いて薄膜トランジスタを構成している。
力部の差動回路を構成するTr8 とTr4 の特性がそろ
っていることが重要な要件となる。
活性層がニッケル添加領域から等しい距離の位置に配置
されるようにパターン配置をしている。こうすること
で、結晶成長の成長距離の違いによる特性の差が生じる
ことを抑制している。
配置に関しては、同一のニッケル添加領域からの結晶成
長を利用している関係上、それぞれ活性層の位置が異な
る結晶成長の距離(ニッケル添加領域からの距離)の部
分に形成されることになる。このことは、Tr6 とTr
7 とでその特性に微妙な違いが生じる要因となるが、回
路構成上2つのトランジスタの特性差はそれ程大きな問
題とはならない。
うな基板面内における特性分布を有する薄膜トランジス
タを用いている。
特性が問題とされてきたが、図1に示すようなオペアン
プ回路を構成する場合は、集団的な観点からの特性(特
性分布や特性のバラツキ分布と言い換えることもでき
る)が重要となる。
成されるもので、後述するような作製方法によって作製
される。
ンジスタの移動度の分布である。図6に示すのは、Pチ
ャネル型の薄膜トランジスタの移動度の分布である。図
7に示すのは、Nチャネル型の薄膜トランジスタのVth
(しきい値)の分布である。
FT特性のバラツキを示すものである。なお、図5〜図
7の縦軸は存在する割合を%で示したものである。ま
た、TFTの構造は、後述する作製方法により作製した
チャネル長が8μm、チャネル幅が8μmであってシン
グルゲイト構造のものである。
ネル型TFTの90%以上が260(cm2/Vs) 以上の移
動度を有していることが示されている。
90%以上が150(cm2/Vs) 以上の移動度を有してい
ることが示されている。
選びだした場合、平均してその90個以上が上述したよ
うな移動度を示すことを意味している。
場合は、図5〜図7に示すような特性のバラツキの少な
い素子群を用いることが重要となる。
は、5V駆動、あるいは3.3 V駆動、あるいは今後利用
頻度が高くなる1.5 V駆動のといった電源電圧を利用す
る場合に重要な要件となる。
2に示すようなパターン配置でなるオペアンプ回路に利
用される薄膜トランジスタの作製工程の概略を示す。
より、非晶質珪素膜802を500Åの厚さに成膜す
る。石英基板は、その表面が十分に平滑なものを用いる
ことが重要である。
0Å程度とすることが好ましい。これは、後のソース及
びドレイン領域の活性化工程において行われるレーザー
光の照射によるアニール効果を得るには、活性層の膜厚
がある程度薄くなければならないからである。
マCVD法で成膜される酸化珪素膜でもって、803で
示すマスクを形成する。このマスクは、805で示され
る開口が形成されており、この部分で非晶質珪素膜80
2が露呈する構造となっている。
き方向に長手状を有するものとなっている。(この開口
は、図2のニッケル添加領域に対応する)
0ppmのニッケルを含んだニッケル酢酸塩溶液をスピ
ンコート法で塗布する。こうして、804で示されるよ
うにニッケル元素が表面に接して保持された状態を得
る。(図8(A))
入方法を示すが、他にCVD法、スパッタ法、プラズマ
処理、ガス吸着法等の方法により、非晶質珪素膜の表面
にニッケル元素を導入することができる。
て、ニッケル元素を導入する方法として、イオン注入法
による方法を挙げることができる。
u、Rh、Pd、Os、Ir、Pt、Cu、Auから選
ばれた元素を利用することができる。これらの元素は、
珪素の結晶化を助長する機能を有している。
囲気中で施す。この工程において、800で示されるよ
うな基板に平行な方向への結晶成長が進行する。
は、膜中に高い密度で欠陥が含まれており、後に詳述す
るような結晶構造の特異性も顕著なものではない。(図
8(A))
の耐えうる温度(石英基板の場合は1100℃程度)の
温度範囲において行うことができる。
Clを3体積%含んだ酸素雰囲気中において、950
℃、20分の加熱処理を施す。この工程で熱酸化膜が珪
素膜の表面に200Åの厚さに成膜される。また、この
工程において、珪素膜の膜厚は400Åに減少する。
処理の工程において、結晶性珪素膜のアニールと膜中か
らのニッケル元素の除去が行われる。この加熱処理を施
すことにより、特定の方向に幅が0.5 μm〜2μm程度
の柱状に延在した多数の柱状の結晶構造体でなる特異な
結晶性珪素膜を得ることができる。
る。1つは、ニッケル元素が熱酸化膜中に取り込まれる
ことにより、珪素膜中のニッケル元素を減少させるとい
う効果である。
剰であったり、また結合が不安定であったりする珪素原
子が熱酸化膜の形成に消費され、そのことにより欠陥が
大きく減少し、結晶性が高まるという効果である。
する。この熱酸化膜中には、比較的高濃度にニッケル元
素が含まれている。従って、この熱酸化膜を除去するこ
とにより、最終的にデバイス特性にニッケル元素の影響
が及ぶことを抑制することができる。
次にパターニングを施すことにより、薄膜トランジスタ
の活性層を形成する。図8には、806と807で示さ
れる活性層が示されている。
(先の円柱状の結晶構造体の延在方向に一致する)に合
わせて、ソース/ドレインを結ぶ方向、あるいはチャネ
ルにおけるキャリアの移動方向を設定することである。
型の薄膜トランジスタの活性層であって、807はNチ
ャネル型の薄膜トランジスタの活性層である。
製工程が示されているのみであるが、実際には図2に例
示するようなニッケル添加領域が基板上に多数設けら
れ、多数の薄膜トランジスタが同時に形成される。
となる酸化珪素膜をプラズマCVD法によって300Å
の厚さに成膜する。さらに再度の熱酸化をHClを3体
積%含んだ酸素雰囲気中において行い、熱酸化膜を30
0Åの厚さに成膜する。こうして、CVD酸化珪素膜と
熱酸化膜とでなる厚さ600Åでなるゲイト絶縁膜が得
られる。また、この再度の熱酸化膜の形成に従い、活性
層の厚さは250Åに減少する。
と809を形成する。このゲイト電極の形成後、陽極酸
化を行いまず多孔質状の陽極酸化膜810、811を形
成する。さらに再度の陽極酸化を行い緻密な膜質を有す
る陽極酸化膜812、813を形成する。陽極酸化膜の
膜質の違いは、電解溶液の種類により選択することがで
きる。
8(B)には、残存したゲイト絶縁膜814と815と
が示されている。
ングをプラズマドーピング法でもって行う。ここでは、
まずNチャネル型の薄膜トランジスタとなる領域をレジ
ストマスクでマスクし、B(ボロン)のドーピングを行
う。そして、Pチャネル型の薄膜トランジスタとなる領
域をレジストマスクでマスクし、P(リン)のドーピン
グを行う。
びドレイン領域を形成するために条件で行う。この工程
でPチャネル型のTFTのソース領域816、ドレイン
領域817、さらにNチャネル型のTFTのソース領域
819、ドレイン領域818が自己整合的に形成され
る。
に多孔質状の陽極酸化膜810、811を除去する。
の条件でもって行う。この工程において、低濃度不純物
領域820、821、823、824が自己整合的に形
成される。また、チャネル形成領域825と826が自
己整合的に形成される。
域がLDD(ライトドープドレイン)と称される領域と
なる。
ることにより、ドーピングされた元素の活性化とドーピ
ング時に生じた活性層の損傷のアニールを行う。なお、
この工程は紫外光や赤外光の照射による方法を用いて行
ってもよい。
プラズマCVD法により1500Åの厚さに成膜し、さ
らにポリイミド樹脂による層間絶縁膜828を形成す
る。層間絶縁膜に樹脂を利用すると、その表面を平坦に
することができる。
脂、ポリイミドアミド樹脂、アクリル樹脂、エポキシ樹
脂等を利用することができる。
ネル型TFTのソース電極(及びソース配線)829、
ドレイン電極(及びドレイン配線)830を形成する。
さらにNチャネル型TFTのソース電極(及びソース配
線)832、ドレイン電極(及びドレイン配線)831
を形成する。
タとNチャネル型の薄膜トランジスタとを集積化した構
成を得る。
トランジスタは、特定の方向に延在した円柱状を有した
結晶構造体が多数平行に集合したものを活性層に利用す
ることで、図5〜図7に示すような高い特性とその特性
のバラツキが少ないものとすることができる。
膜トランジスタの両方において、S値が平均で100m
V/dec以下を有するものを得ることができる。
とで、図1及び図2に示すようなオペアンプ回路を構成
することができる。
明細書に開示する発明に利用することができる薄膜トラ
ンジスタの他の形式を示す。
イト型の薄膜トランジスタであって、石英基板901上
にゲイト電極902、903が形成され、さらにゲイト
絶縁膜904が形成され、その上に活性層が形成された
構造を有している。
ゲイト絶縁膜を形成した後に活性層を形成しなければな
らない。従って、ゲイト絶縁膜の形成後に前述した図8
に示す薄膜トランジスタの作製工程に従って、活性層を
形成することになる。
す薄膜トランジスタの作製工程においては、ゲイト電極
としてアルミニウムを利用する例を示した。アルミニウ
ム以外には、タンタルを利用することもできる。タンタ
ルも陽極酸化が可能であり、図8に示すような作製工程
に従って薄膜トランジスタを作製することができる。
リシリコンやシリサイドを利用することもできる。しか
しこの場合は、アルミニウムを利用する場合に得られる
低抵抗性という有意性を得ることはできなくなる。
により、実用に耐えうるようなオペアンプ回路を薄膜ト
ランジスタでもって作製することができる。
もって構成されたオペアンプのパターン配置を示す図。
膜トランジスタの移動度の分布を示す図。
膜トランジスタの移動度の分布を示す図。
膜トランジスタのしきい値の分布を示す図。
構成を示す図。
ッケル元素 805 マスク803に形成された
開口 800 結晶成長方向 806 Pチャネル型の薄膜トラン
ジスタの活性層 807 Nチャネル型の薄膜トラン
ジスタの活性層 808 Pチャネル型の薄膜トラン
ジスタの活性層 809 Nチャネル型のゲイト電極 810、811 多孔質状の陽極酸化膜 812、813 緻密な膜質を有する陽極酸
化膜 814、815 ゲイト絶縁膜 816 Pチャネル型の薄膜トラン
ジスタのソース領域 817 Pチャネル型の薄膜トラン
ジスタのドレイン領域 818 Nチャネル型の薄膜トラン
ジスタのお 819 Nチャネル型の薄膜トラン
ジスタのソース領域 820、821 低濃度不純物領域 823、824 低濃度不純物領域 825、826 チャネル領域 827 窒化珪素膜 828 ポリイミド樹脂膜 829 ソース電極(ソース配線) 830 ドレイン電極(ドレイン配
線) 831 ドレイン電極(ドレイン配
線) 832 ソース電極(ソース配線)
Claims (2)
- 【請求項1】 Nチャネル型の薄膜トランジスタとPチ
ャネル型の薄膜トランジスタが組み合わされて構成され
たオペアンプ回路群であって、 前記Nチャネル型の薄膜トランジスタと前記Pチャネル
型の薄膜トランジスタは同一基板上に形成されており、 前記オペアンプ回路群の任意の100個のNチャネル型
の薄膜トランジスタのうち90個以上は、移動度が26
0(cm2/Vs) 以上であり、 前記オペアンプ回路群の任意の100個のPチャネル型
の薄膜トランジスタのうち90個以上は、移動度が15
0(cm2/Vs) 以上であることを特徴とするオペアンプ
回路群。 - 【請求項2】 Nチャネル型の薄膜トランジスタとPチ
ャネル型の薄膜トランジスタが組み合わされて構成され
た差動増幅回路群であって、 前記Nチャネル型の薄膜トランジスタと前記Pチャネル
型の薄膜トランジスタは同一基板上に形成されており、 前記差動増幅回路群の任意の100個のNチャネル型の
薄膜トランジスタのうち90個以上は、移動度が260
(cm2/Vs) 以上であり、 前記差動増幅回路群の任意の100個のPチャネル型の
薄膜トランジスタのうち90個以上は、移動度が150
(cm2/Vs) 以上であることを特徴とする差動増幅回路
群。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000035989A JP4112150B2 (ja) | 1996-12-30 | 2000-02-14 | オペアンプ回路および差動増幅回路の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8358957A JPH10200114A (ja) | 1996-12-30 | 1996-12-30 | 薄膜回路 |
JP2000035989A JP4112150B2 (ja) | 1996-12-30 | 2000-02-14 | オペアンプ回路および差動増幅回路の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8358957A Division JPH10200114A (ja) | 1996-12-30 | 1996-12-30 | 薄膜回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000208780A true JP2000208780A (ja) | 2000-07-28 |
JP2000208780A5 JP2000208780A5 (ja) | 2004-12-09 |
JP4112150B2 JP4112150B2 (ja) | 2008-07-02 |
Family
ID=18461992
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8358957A Pending JPH10200114A (ja) | 1996-12-30 | 1996-12-30 | 薄膜回路 |
JP2000035989A Expired - Fee Related JP4112150B2 (ja) | 1996-12-30 | 2000-02-14 | オペアンプ回路および差動増幅回路の作製方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8358957A Pending JPH10200114A (ja) | 1996-12-30 | 1996-12-30 | 薄膜回路 |
Country Status (2)
Country | Link |
---|---|
US (4) | US6331718B1 (ja) |
JP (2) | JPH10200114A (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0665119U (ja) * | 1993-02-24 | 1994-09-13 | 西川化成株式会社 | エアバッグ装置 |
JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JPH10200114A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 薄膜回路 |
JP2000208771A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
TWI301907B (en) * | 2000-04-03 | 2008-10-11 | Semiconductor Energy Lab | Semiconductor device, liquid crystal display device and manfacturing method thereof |
US6831299B2 (en) * | 2000-11-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6933186B2 (en) * | 2001-09-21 | 2005-08-23 | International Business Machines Corporation | Method for BEOL resistor tolerance improvement using anodic oxidation |
JP2003204067A (ja) | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
US6930326B2 (en) | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
JP4689150B2 (ja) * | 2002-03-26 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体回路及びその作製方法 |
CN100590877C (zh) * | 2002-09-10 | 2010-02-17 | 日本电气株式会社 | 薄膜半导体装置及其制造方法 |
TW200414280A (en) * | 2002-09-25 | 2004-08-01 | Adv Lcd Tech Dev Ct Co Ltd | Semiconductor device, annealing method, annealing apparatus and display apparatus |
SG143934A1 (en) * | 2002-11-08 | 2008-07-29 | Semiconductor Energy Lab | Display appliance |
JP4152797B2 (ja) * | 2003-04-14 | 2008-09-17 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
KR100796608B1 (ko) * | 2006-08-11 | 2008-01-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
JP5820424B2 (ja) * | 2013-04-16 | 2015-11-24 | Ckd株式会社 | 半田印刷検査装置 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3253099B2 (ja) * | 1990-03-27 | 2002-02-04 | キヤノン株式会社 | 半導体基板の作製方法 |
JPH04154312A (ja) | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | オペアンプ回路 |
JPH0575037A (ja) | 1991-09-13 | 1993-03-26 | Seiko Epson Corp | 半導体装置 |
US5589847A (en) * | 1991-09-23 | 1996-12-31 | Xerox Corporation | Switched capacitor analog circuits using polysilicon thin film technology |
ATE173839T1 (de) * | 1992-09-11 | 1998-12-15 | Kopin Corp | Farbfiltersystem fuer anzeigetafeln |
JPH06149188A (ja) | 1992-11-13 | 1994-05-27 | Fujitsu Ltd | 液晶表示装置の出力バッファ回路 |
US5604360A (en) * | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
US6323071B1 (en) * | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
GB2273837B (en) * | 1992-12-11 | 1996-03-13 | Marconi Gec Ltd | Amplifier devices |
US6413805B1 (en) * | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
US6875628B1 (en) * | 1993-05-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method of the same |
JPH06349735A (ja) | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US5488000A (en) * | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
TW295703B (ja) * | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
JP2975973B2 (ja) * | 1993-08-10 | 1999-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP3212060B2 (ja) | 1993-09-20 | 2001-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP3141979B2 (ja) | 1993-10-01 | 2001-03-07 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US5624873A (en) * | 1993-11-12 | 1997-04-29 | The Penn State Research Foundation | Enhanced crystallization of amorphous films |
TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
JP3269734B2 (ja) * | 1994-06-21 | 2002-04-02 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP3234714B2 (ja) | 1994-04-27 | 2001-12-04 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2873669B2 (ja) | 1993-12-24 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP3041177B2 (ja) | 1993-12-27 | 2000-05-15 | シャープ株式会社 | 半導体装置の製造方法 |
TW279275B (ja) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
JP3150840B2 (ja) | 1994-03-11 | 2001-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
JP3059337B2 (ja) | 1994-04-21 | 2000-07-04 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP3192546B2 (ja) * | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
JPH07294961A (ja) | 1994-04-22 | 1995-11-10 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の駆動回路および設計方法 |
JP3504336B2 (ja) | 1994-06-15 | 2004-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH0888369A (ja) | 1994-09-14 | 1996-04-02 | Fuji Xerox Co Ltd | 半導体装置 |
JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH10200114A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 薄膜回路 |
-
1996
- 1996-12-30 JP JP8358957A patent/JPH10200114A/ja active Pending
-
1997
- 1997-12-29 US US08/998,791 patent/US6331718B1/en not_active Expired - Fee Related
-
2000
- 2000-02-14 JP JP2000035989A patent/JP4112150B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-04 US US09/946,723 patent/US6677611B2/en not_active Expired - Lifetime
-
2004
- 2004-01-07 US US10/752,000 patent/US20040135174A1/en not_active Abandoned
-
2006
- 2006-08-07 US US11/462,886 patent/US7759681B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6677611B2 (en) | 2004-01-13 |
US7759681B2 (en) | 2010-07-20 |
US20040135174A1 (en) | 2004-07-15 |
US20020005516A1 (en) | 2002-01-17 |
JPH10200114A (ja) | 1998-07-31 |
US6331718B1 (en) | 2001-12-18 |
JP4112150B2 (ja) | 2008-07-02 |
US20060267018A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7759681B2 (en) | Thin film circuit | |
KR100254600B1 (ko) | 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치 | |
US6278132B1 (en) | Semiconductor device and method of manufacturing the same | |
KR100509529B1 (ko) | 표시장치 및 반도체장치 | |
KR100447311B1 (ko) | 반도체박막,반도체장치및이의제조방법 | |
US6953713B2 (en) | Electric device, matrix device, electro-optical display device and semiconductor memory having thin-film transistors | |
US5854494A (en) | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors | |
JP2000174282A (ja) | 半導体装置 | |
US6011275A (en) | Semiconductor device and method of manufacturing the same | |
US6028333A (en) | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors | |
US8603870B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH10209465A (ja) | 半導体装置およびその作製方法 | |
JPH04279064A (ja) | 表示装置の製造方法 | |
JPH06260644A (ja) | 半導体装置の製造方法 | |
JP3645387B2 (ja) | 半導体回路 | |
JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2761496B2 (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
JPH08148425A (ja) | 半導体装置およびその製造方法 | |
KR100593267B1 (ko) | 결정질 실리콘 박막트랜지스터의 제조 방법 | |
JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
JP3734582B2 (ja) | アナログスイッチ回路の作製方法 | |
KR100560047B1 (ko) | 반도체박막및반도체장치 | |
JP2001160624A (ja) | 薄膜半導体装置 | |
JPH07335895A (ja) | 半導体装置 | |
JPH0876142A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |