JP4112150B2 - オペアンプ回路および差動増幅回路の作製方法 - Google Patents

オペアンプ回路および差動増幅回路の作製方法 Download PDF

Info

Publication number
JP4112150B2
JP4112150B2 JP2000035989A JP2000035989A JP4112150B2 JP 4112150 B2 JP4112150 B2 JP 4112150B2 JP 2000035989 A JP2000035989 A JP 2000035989A JP 2000035989 A JP2000035989 A JP 2000035989A JP 4112150 B2 JP4112150 B2 JP 4112150B2
Authority
JP
Japan
Prior art keywords
thin film
film
film transistor
amplifier circuit
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000035989A
Other languages
English (en)
Other versions
JP2000208780A (ja
JP2000208780A5 (ja
Inventor
舜平 山崎
潤 小山
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000035989A priority Critical patent/JP4112150B2/ja
Publication of JP2000208780A publication Critical patent/JP2000208780A/ja
Publication of JP2000208780A5 publication Critical patent/JP2000208780A5/ja
Application granted granted Critical
Publication of JP4112150B2 publication Critical patent/JP4112150B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、石英基板上等に形成される結晶性珪素膜を利用した半導体回路に関する。特にオペアンプ機能を有する半導体回路に関する。
【０００２】
【従来の技術】
近年、石英基板上に結晶性珪素膜を用いた半導体装置を集積化して形成する技術が研究されている。この技術の代表的な例としては、アクティブマトリクス回路と該回路を駆動する周辺駆動回路を。１枚の石英基板たガラス基板上に設ける技術が挙げられる。
【０００３】
要求される回路の構成は、アクティブマトリクス回路、シフトレジスタ回路、バッファー回路、等である。
【０００４】
回路を構成する薄膜トランジスタは、その活性層が結晶性珪素膜を利用して構成されている。結晶性珪素膜を作製するには、基板上に非晶質珪素膜を形成した後、加熱またはレーザー光の照射、またはこれらの組み合わせによるアニールを行うことによって得られる。
【０００５】
結晶性珪素膜を活性層とする薄膜トランジスタは、非晶質珪素膜を活性層としたものより、移動度等において優れた特性を有する。
【０００６】
薄膜トランジスタを用いて形成される回路においても、近年益々高集積化、高性能化が求められている。
【０００７】
最近では、薄膜トランジスタを用いて、基板上にシフトレジスタ等の論理回路だけではなく、従来基板に外付けされていた演算機能を有する回路、例えばオペアンプ（演算増幅器）を構成することも考えられている。
【０００８】
従来においては、オペアンプ回路は、単結晶シリコンウエハーを利用して構成れるのが一般的であった。
【０００９】
オペアンプは差動増幅回路をその構成の基本としている。差動増幅回路は、２つの特性の揃ったトランジスタを組み合わせて構成される。
【００１０】
差動増幅回路は、温度変化や電源電圧の変化が、２個のトランジスタに同時に作用する。そのため、温度や電源電圧が変化しても、出力には影響がない。
【００１１】
ただしこれには、差動増幅回路を構成する２個のトランジスタの特性が揃っていることが必要とされる。
【００１２】
現実には完全に同特性の２個のトランジスタを得ることは困難なため、両者の特性を極力揃えるべく、製造技術が工夫されている。
【００１３】
【発明が解決しようとする課題】
結晶性珪素膜を利用した薄膜トランジスタは、単結晶シリコンウエハーを用いて作製されたＭＯＳ型トランジスタに比較すると、移動度が低い。また、その特性のバラツキが比較的大きい。
【００１４】
このため、このような薄膜トランジスタを用いて、オペアンプ回路を構成することは現実的には困難であった。
【００１５】
本明細書で開示する発明は、このような課題を解決するものである。すなわち実用に耐えうるようなオペアンプ回路を薄膜トランジスタでもって構成することを課題とする。
【００１６】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
絶縁表面上に形成された薄膜トランジスタでなるオペアンプ回路群であって、
前記オペアンプ回路は、少なくともＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタを組み合わせて構成されており、
前記Ｎチャネル型の薄膜トランジスタの９０％はその移動度が１６０（ｃｍ２／Ｖｓ）を超え２６０（ｃｍ２／Ｖｓ）以下の値を有し、
前記Ｐチャネル型の薄膜トランジスタの９０％はその移動度が１１０（ｃｍ２／Ｖｓ）を超え１５０（ｃｍ２／Ｖｓ）以下の値を有していることを特徴とする。
【００１７】
上記構成は、石英基板に代表される絶縁基板上に形成されるものである。基板として絶縁性のものを利用した場合、基板の容量の影響を排除することができるので、高速動作に適する回路を構成することができる。
【００１８】
本明細書で開示する発明の他の特徴は、薄膜トランジスタの活性層をキャリアの移動する方向に合致した多数の柱状の結晶構造体が延在した構造を有する結晶性珪素膜でもって構成することにある。
【００１９】
本明細書で開示する発明においては、活性層に薄膜半導体を用いるので、ソース及びドレイン領域の活性化（ドーピング後の活性化）をレーザー光の照射や強光の照射でもって行うことができる。
【００２０】
そのためにゲイト電極に低抵抗材料であるアルミニウムまたはアルミニウムを主成分とした材料を用いることができ、より高速動作に適したものとすることができる。
【００２１】
また、その特異な結晶構造に起因して、短チャネル効果が抑制されるので、従来のスケーリング則が示す寸法よりも大きな寸法において、所定の動作性能を得ることができる。
【００２２】
例えば、従来のスケーリング則に従えば、ゲイト絶縁膜の厚さが２００Å程度でなければ得られない特性が、上述した結晶性珪素膜を用いた場合には、ゲイト絶縁膜の厚さが５００Å程度でも得ることができる。
【００２３】
薄く、界面特性が良好で、ピンホールが無く、耐圧の高いゲイト絶縁膜を広い面積に渡って成膜することは技術的、さらにはコスト的に困難である。
【００２４】
この意味で、従来のスケーリング則にとらわれないで、所定の特性が得られることは有意なことである。
【００２５】
また、上記の特異な結晶構造を有した結晶性珪素膜を用いた薄膜トランジスタは、多数個を基板上に形成した場合であってもそのＳ値の平均値をＰ及びＮチャネル型の薄膜トランジスタにおいて、１００ｍＶ／ｄｅｃ以下にすることができる。
【００２６】
なお、一般の高温プロセス（１０００℃程度のアニール工程を利用して石英基板上にＴＦＴを作製するプロセスの総称）で作製されたＴＦＴのＳ値は、Ｎチャネル型で２００ｍＶ／ｄｅｃ程度以上、Ｐチャネル型で３５０ｍＶ／ｄｅｃ程度以上である。
【００２７】
また、低温プロセス（レーザーアニール工程を利用して石英基板上にＴＦＴを作製するプロセスの総称）で作製されたＴＦＴのＳ値は、高温プロセスで作製されたものよりさらに悪い。
【００２８】
他の発明の構成は、
絶縁表面上に形成された薄膜トランジスタでなるオペアンプ回路群であって、
前記オペアンプ回路は、少なくともＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを組み合わせて構成されており、
薄膜トランジスタの活性層は、キャリアの移動する方向に合わせて多数の柱状の結晶構造体が延在した構造を有する結晶性珪素膜でもって構成されていることを特徴とする。
【００２９】
【発明の実施の形態】
特定の方向に延在した多数の柱状の結晶構造体が平行に配列した構造を有する結晶性珪素膜でもって活性層を形成し、さらにチャネルにおけるキャリアの移動方向に合わせて上記の結晶体が延在した方向を合わせることにより、従来の単結晶半導体や多結晶半導体を用いた素子では得ることができない有意性を得ることができる。
【００３０】
この特定の方向に柱状に延在した多数の結晶構造体でなる結晶性珪素膜は、その延在した方向にキャリアの移動が律則される関係上、チャネルの寸法を小さくしていった場合においても短チャネル効果が現れにくい。
【００３１】
これは、チャネル領域において、細長い実質単結晶状態の領域（柱状の領域）が多数平行して存在することにより、ソース／ドレイン領域間の空乏層の広がりがチャネルにおいて抑制されるからである。
【００３２】
普通のＩＣプロセスにおいては、微細化を追求してゆくと、短チャネル効果が顕著になり、これを抑制するためにチャネル近傍に不純物をドーピングしたり拡散させる工夫（構造としては非常に複雑化する）が必要とされる。このことは、技術的及びコスト的な困難性を高くしている。
【００３３】
しかし、上記の特異な結晶構造を有する結晶性珪素膜は、それ自体が有する結晶構造の特異性のために、特に複雑な構造としなくても短チャネル効果が抑制されるという特徴がある。
【００３４】
そして得られる薄膜トランジスタも図５〜図７に示すような基板面内における特性のバラツキのないものとすることができる。
【００３５】
他方、従来の高温プロセスあるいは低温プロセスにおいて、ガラス基板や石英基板上に得られれていた結晶性珪素膜は、多数の結晶粒（特に異方性のないもの）が集合した所謂多結晶構造のものであった。
【００３６】
この場合、素子構造を微細化していった場合にチャネル内に存在する結晶粒界の状態（特にその延在方向や数）を制御することが困難になる。
【００３７】
即ち、チャネルを小さくしていった場合に、そこに存在する結晶粒界の数や向きが素子毎に異なるものとなり、そのことにより素子の特性にバラツキが生じてしまう。
【００３８】
しかし、図８で示すような方法により得られた結晶性珪素膜は、結晶粒界方向が揃っており、またその幅も0.2 μｍ程度以下の寸法である程度そろっているので、結晶粒界の延在方向にキャリアの移動方向を合わせる（特にチャネルにおいて）ことにより、結晶粒界の存在による素子特性のバラツキが現れにくいものとすることができる。
【００３９】
これは、どの素子においてもチャネル領域における結晶構造の状態を同じようなものとすることができるからである。
【００４０】
【実施例】
図１に本実施例の薄膜トランジスタで構成したオペアンプの内部等価回路を示す。また、図２に図１の等価回路で示されるオペアンプ回路のマスクパターン図を示す。
【００４１】
図３に示すのは、図２のＡ−Ａ’で切った断面である。また図４に示すのは、図２のＢ−Ｂ’で切った断面である。
【００４２】
本実施例では、ニッケル添加領域と記載されている細長い領域にニッケル元素を導入することにより、そこから非晶質珪素膜の結晶化を行わせ、この領域を用いて薄膜トランジスタを構成している。
【００４３】
図１に示すような回路構成においては、入力部の差動回路を構成するＴｒ8 とＴｒ4 の特性がそろっていることが重要な要件となる。
【００４４】
本実施例では、Ｔｒ8 とＴｒ4 を構成する活性層がニッケル添加領域から等しい距離の位置に配置されるようにパターン配置をしている。こうすることで、結晶成長の成長距離の違いによる特性の差が生じることを抑制している。
【００４５】
なお、Ｔｒ6 とＴｒ7 を構成する活性層の配置に関しては、同一のニッケル添加領域からの結晶成長を利用している関係上、それぞれ活性層の位置が異なる結晶成長の距離（ニッケル添加領域からの距離）の部分に形成されることになる。このことは、Ｔｒ6 とＴｒ7 とでその特性に微妙な違いが生じる要因となるが、回路構成上２つのトランジスタの特性差はそれ程大きな問題とはならない。
【００４６】
本実施例においては、図５〜図７に示すような基板面内における特性分布を有する薄膜トランジスタを用いている。
【００４７】
従来においては、薄膜トランジスタ単体の特性が問題とされてきたが、図１に示すようなオペアンプ回路を構成する場合は、集団的な観点からの特性（特性分布や特性のバラツキ分布と言い換えることもできる）が重要となる。
【００４８】
この薄膜トランジスタは、石英基板上に形成されるもので、後述するような作製方法によって作製される。
【００４９】
図５に示すのは、Ｎチャネル型の薄膜トランジスタの移動度の分布である。図６に示すのは、Ｐチャネル型の薄膜トランジスタの移動度の分布である。図７に示すのは、Ｎチャネル型の薄膜トランジスタのＶth（しきい値）の分布である。
【００５０】
図５〜図７は、１枚の基板面上におけるＴＦＴ特性のバラツキを示すものである。なお、図５〜図７の縦軸は存在する割合を％で示したものである。また、ＴＦＴの構造は、後述する作製方法により作製したチャネル長が８μｍ、チャネル幅が８μｍであってシングルゲイト構造のものである。
【００５１】
図５には、同一基板上に形成されるＮチャネル型ＴＦＴの９０％が１６０（ｃｍ２／Ｖｓ）を超え２６０（ｃｍ２／Ｖｓ）以下の移動度を有していることが示されている。
【００５２】
図６には、得られるＰチャネル型ＴＦＴの９０％が１１０ (cm 2 ／ Vs) を超え１５０ (cm 2 ／ Vs) 以下の移動度を有していることが示されている。
【００５３】
上記のことは、任意に１００個のＴＦＴを選びだした場合、平均してその９０個が上述したような移動度を示すことを意味している。
【００５４】
オペアンプのような集積化回路を構成する場合は、図５〜図７に示すような特性のバラツキの少ない素子群を用いることが重要となる。
【００５５】
例えば、Ｖth（しきい値電圧）のバラツキは、５Ｖ駆動、あるいは3.3 Ｖ駆動、あるいは今後利用頻度が高くなる1.5 Ｖ駆動のといった電源電圧を利用する場合に重要な要件となる。
【００５６】
〔薄膜トランジスタの作製方法〕
図８に図２に示すようなパターン配置でなるオペアンプ回路に利用される薄膜トランジスタの作製工程の概略を示す。
【００５７】
まず石英基板８０１上に減圧熱ＣＶＤ法により、非晶質珪素膜８０２を５００Åの厚さに成膜する。石英基板は、その表面が十分に平滑なものを用いることが重要である。
【００５８】
非晶質珪素膜の膜厚は、１００Å〜１０００Å程度とすることが好ましい。これは、後のソース及びドレイン領域の活性化工程において行われるレーザー光の照射によるアニール効果を得るには、活性層の膜厚がある程度薄くなければならないからである。
【００５９】
非晶質珪素膜８０２を成膜したら、プラズマＣＶＤ法で成膜される酸化珪素膜でもって、８０３で示すマスクを形成する。このマスクは、８０５で示される開口が形成されており、この部分で非晶質珪素膜８０２が露呈する構造となっている。
【００６０】
この開口部８０５は、図面手前側から奥行き方向に長手状を有するものとなっている。（この開口は、図２のニッケル添加領域に対応する）
【００６１】
マスク８０３を形成したら、重量換算で１０ｐｐｍのニッケルを含んだニッケル酢酸塩溶液をスピンコート法で塗布する。こうして、８０４で示されるようにニッケル元素が表面に接して保持された状態を得る。（図８（Ａ））
【００６２】
ここでは、溶液を用いたニッケル元素の導入方法を示すが、他にＣＶＤ法、スパッタ法、プラズマ処理、ガス吸着法等の方法により、非晶質珪素膜の表面にニッケル元素を導入することができる。
【００６３】
また、より精密にその量と位置を制御して、ニッケル元素を導入する方法として、イオン注入法による方法を挙げることができる。
【００６４】
また、ニッケル元素以外にＦｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた元素を利用することができる。これらの元素は、珪素の結晶化を助長する機能を有している。
【００６５】
次に６００℃、８時間の加熱処理を窒素雰囲気中で施す。この工程において、８００で示されるような基板に平行な方向への結晶成長が進行する。
【００６６】
この加熱処理による結晶化の後においては、膜中に高い密度で欠陥が含まれており、後に詳述するような結晶構造の特異性も顕著なものではない。（図８（Ａ））
【００６７】
なお、上記の加熱処理は、４５０℃〜基板の耐えうる温度（石英基板の場合は１１００℃程度）の温度範囲において行うことができる。
【００６８】
次にマスク８０３を除去する。そして、ＨＣｌを３体積％含んだ酸素雰囲気中において、９５０℃、２０分の加熱処理を施す。この工程で熱酸化膜が珪素膜の表面に２００Åの厚さに成膜される。また、この工程において、珪素膜の膜厚は４００Åに減少する。
【００６９】
この加熱処理工程は重要である。この加熱処理の工程において、結晶性珪素膜のアニールと膜中からのニッケル元素の除去が行われる。この加熱処理を施すことにより、特定の方向に幅が0.5 μｍ〜２μｍ程度の柱状に延在した多数の柱状の結晶構造体でなる特異な結晶性珪素膜を得ることができる。
【００７０】
熱酸化膜を形成することの効果は、２つある。１つは、ニッケル元素が熱酸化膜中に取り込まれることにより、珪素膜中のニッケル元素を減少させるという効果である。
【００７１】
もう一つは、熱酸化膜の形成に従って、余剰であったり、また結合が不安定であったりする珪素原子が熱酸化膜の形成に消費され、そのことにより欠陥が大きく減少し、結晶性が高まるという効果である。
【００７２】
熱酸化膜を形成したら、この熱酸化を除去する。この熱酸化膜中には、比較的高濃度にニッケル元素が含まれている。従って、この熱酸化膜を除去することにより、最終的にデバイス特性にニッケル元素の影響が及ぶことを抑制することができる。
【００７３】
こうして厚さ４００Åの珪素膜を得たら、次にパターニングを施すことにより、薄膜トランジスタの活性層を形成する。図８には、８０６と８０７で示される活性層が示されている。
【００７４】
ここで重要なのは、上記の結晶成長方向（先の円柱状の結晶構造体の延在方向に一致する）に合わせて、ソース／ドレインを結ぶ方向、あるいはチャネルにおけるキャリアの移動方向を設定することである。
【００７５】
図８（Ｂ）において、８０６はＰチャネル型の薄膜トランジスタの活性層であって、８０７はＮチャネル型の薄膜トランジスタの活性層である。
【００７６】
なお、図には２つの薄膜トランジスタの作製工程が示されているのみであるが、実際には図２に例示するようなニッケル添加領域が基板上に多数設けられ、多数の薄膜トランジスタが同時に形成される。
【００７７】
活性層を形成したら、ゲイト絶縁膜の一部となる酸化珪素膜をプラズマＣＶＤ法によって３００Åの厚さに成膜する。さらに再度の熱酸化をＨＣｌを３体積％含んだ酸素雰囲気中において行い、熱酸化膜を３００Åの厚さに成膜する。こうして、ＣＶＤ酸化珪素膜と熱酸化膜とでなる厚さ６００Åでなるゲイト絶縁膜が得られる。また、この再度の熱酸化膜の形成に従い、活性層の厚さは２５０Åに減少する。
【００７８】
次にアルミニウムでなるゲイト電極８０８と８０９を形成する。このゲイト電極の形成後、陽極酸化を行いまず多孔質状の陽極酸化膜８１０、８１１を形成する。さらに再度の陽極酸化を行い緻密な膜質を有する陽極酸化膜８１２、８１３を形成する。陽極酸化膜の膜質の違いは、電解溶液の種類により選択することができる。
【００７９】
次に露呈したゲイト絶縁膜を除去する。図８（Ｂ）には、残存したゲイト絶縁膜８１４と８１５とが示されている。
【００８０】
この状態で導電型を付与するためのドーピングをプラズマドーピング法でもって行う。ここでは、まずＮチャネル型の薄膜トランジスタとなる領域をレジストマスクでマスクし、Ｂ（ボロン）のドーピングを行う。そして、Ｐチャネル型の薄膜トランジスタとなる領域をレジストマスクでマスクし、Ｐ（リン）のドーピングを行う。
【００８１】
この工程におけるドーピングは、ソース及びドレイン領域を形成するために条件で行う。この工程でＰチャネル型のＴＦＴのソース領域８１６、ドレイン領域８１７、さらにＮチャネル型のＴＦＴのソース領域８１９、ドレイン領域８１８が自己整合的に形成される。
【００８２】
こうして図８（Ｂ）に示す状態を得る。次に多孔質状の陽極酸化膜８１０、８１１を除去する。
【００８３】
次に再度のドーピングをライトドーピングの条件でもって行う。この工程において、低濃度不純物領域８２０、８２１、８２３、８２４が自己整合的に形成される。また、チャネル形成領域８２５と８２６が自己整合的に形成される。
【００８４】
ここで、ドレイン領域側の低濃度不純物領域がＬＤＤ（ライトドープドレイン）と称される領域となる。
【００８５】
ドーピングの終了後、レーザー光を照射することにより、ドーピングされた元素の活性化とドーピング時に生じた活性層の損傷のアニールを行う。なお、この工程は紫外光や赤外光の照射による方法を用いて行ってもよい。
【００８６】
次に層間絶縁膜として窒化珪素膜８２７をプラズマＣＶＤ法により１５００Åの厚さに成膜し、さらにポリイミド樹脂による層間絶縁膜８２８を形成する。層間絶縁膜に樹脂を利用すると、その表面を平坦にすることができる。
【００８７】
ポリイミド樹脂の他には、ポリアミド樹脂、ポリイミドアミド樹脂、アクリル樹脂、エポキシ樹脂等を利用することができる。
【００８８】
次にコンタクト用の開口を形成し、Ｐチャネル型ＴＦＴのソース電極（及びソース配線）８２９、ドレイン電極（及びドレイン配線）８３０を形成する。さらにＮチャネル型ＴＦＴのソース電極（及びソース配線）８３２、ドレイン電極（及びドレイン配線）８３１を形成する。
【００８９】
こうして、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを集積化した構成を得る。
【００９０】
ここで示したような作製工程に従った薄膜トランジスタは、特定の方向に延在した円柱状を有した結晶構造体が多数平行に集合したものを活性層に利用することで、図５〜図７に示すような高い特性とその特性のバラツキが少ないものとすることができる。
【００９１】
また特性として、Ｐ及びＮチャネル型の薄膜トランジスタの両方において、Ｓ値が平均で１００ｍＶ／ｄｅｃ以下を有するものを得ることができる。
【００９２】
このような薄膜トランジスタを利用することで、図１及び図２に示すようなオペアンプ回路を構成することができる。
【００９３】
〔他の薄膜トランジスタの構成〕
図９に本明細書に開示する発明に利用することができる薄膜トランジスタの他の形式を示す。
【００９４】
図９に示す薄膜トランジスタは、ボトムゲイト型の薄膜トランジスタであって、石英基板９０１上にゲイト電極９０２、９０３が形成され、さらにゲイト絶縁膜９０４が形成され、その上に活性層が形成された構造を有している。
【００９５】
図９に示す構成においては、ゲイト電極とゲイト絶縁膜を形成した後に活性層を形成しなければならない。従って、ゲイト絶縁膜の形成後に前述した図８に示す薄膜トランジスタの作製工程に従って、活性層を形成することになる。
【００９６】
〔他の薄膜トランジスタの構成〕
図８に示す薄膜トランジスタの作製工程においては、ゲイト電極としてアルミニウムを利用する例を示した。アルミニウム以外には、タンタルを利用することもできる。タンタルも陽極酸化が可能であり、図８に示すような作製工程に従って薄膜トランジスタを作製することができる。
【００９７】
また、ゲイト電極として導電型を有するポリシリコンやシリサイドを利用することもできる。しかしこの場合は、アルミニウムを利用する場合に得られる低抵抗性という有意性を得ることはできなくなる。
【００９８】
【発明の効果】
本明細書で開示する発明を利用することにより、実用に耐えうるようなオペアンプ回路を薄膜トランジスタでもって作製することができる。
【図面の簡単な説明】
【図１】 オペアンプの等価回路を示す図。
【図２】 石英基板上に形成された薄膜トランジスタでもって構成されたオペアンプのパターン配置を示す図。
【図３】 図２のＡ−Ａ’で切った断面を示す図。
【図４】 図２のＢ−Ｂ’で切った断面を示す図。
【図５】 同一基板上に集積化されたＮチャネル型の薄膜トランジスタの移動度の分布を示す図。
【図６】 同一基板上に集積化されたＰチャネル型の薄膜トランジスタの移動度の分布を示す図。
【図７】 同一基板上に集積化されたＮチャネル型の薄膜トランジスタのしきい値の分布を示す図。
【図８】 薄膜トランジスタの作製工程を示す図。
【図９】 ボトムゲイト型の薄膜トランジスタの概略の構成を示す図。
【符号の説明】
８０１ 石英基板
８０２ 非晶質珪素膜
８０３ 酸化珪素膜でなるマスク
８０４ 表面に接して保持されたニッケル元素
８０５ マスク８０３に形成された開口
８００ 結晶成長方向
８０６ Ｐチャネル型の薄膜トランジスタの活性層
８０７ Ｎチャネル型の薄膜トランジスタの活性層
８０８ Ｐチャネル型の薄膜トランジスタの活性層
８０９ Ｎチャネル型のゲイト電極
８１０、８１１ 多孔質状の陽極酸化膜
８１２、８１３ 緻密な膜質を有する陽極酸化膜
８１４、８１５ ゲイト絶縁膜
８１６ Ｐチャネル型の薄膜トランジスタのソース領域
８１７ Ｐチャネル型の薄膜トランジスタのドレイン領域
８１８ Ｎチャネル型の薄膜トランジスタのお
８１９ Ｎチャネル型の薄膜トランジスタのソース領域
８２０、８２１ 低濃度不純物領域
８２３、８２４ 低濃度不純物領域
８２５、８２６ チャネル領域
８２７ 窒化珪素膜
８２８ ポリイミド樹脂膜
８２９ ソース電極（ソース配線）
８３０ ドレイン電極（ドレイン配線）
８３１ ドレイン電極（ドレイン配線）
８３２ ソース電極（ソース配線）

Claims (4)

  1. 基板上に非晶質珪素膜を成膜し、
    前記非晶質珪素膜上に開口部を有する第１の絶縁膜を形成し、
    前記第１の絶縁膜をマスクとして前記非晶質珪素膜に珪素の結晶化を助長する元素を添加し、第１の加熱処理により前記元素が添加された領域から前記基板に対して平行に前記非晶質珪素膜の結晶化を行い、結晶性珪素膜を形成し、
    前記第１の加熱処理の後、前記第１の絶縁膜を除去し、
    Ｃｌを含む雰囲気中で第２の加熱処理を行い、前記結晶性珪素膜の表面に第１の熱酸化膜を形成した後、前記第１の熱酸化膜を除去し、
    前記結晶性珪素膜をパターニングし薄膜トランジスタの活性層を形成し、
    前記活性層上に第２の絶縁膜を成膜した後、Ｃｌを含む雰囲気中で第３の加熱処理を行い、前記活性層の表面に第２の熱酸化膜を形成して、ゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にゲイト電極を形成し、
    前記活性層、前記ゲイト絶縁膜および前記ゲイト電極を用いてＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを形成し、
    前記Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを用いてオペアンプ回路を作製することを特徴とするオペアンプ回路の作製方法。
  2. 請求項１において、前記Ｎチャネル型の薄膜トランジスタのうち９０％は、移動度が１６０（ｃｍ ２ ／Ｖｓ）を超え２６０（ｃｍ ２ ／Ｖｓ）以下であり、前記Ｐチャネル型の薄膜トランジスタのうち９０％は、移動度が１１０（ｃｍ ２ ／Ｖｓ）を超え１５０（ｃｍ ２ ／Ｖｓ）以下であることを特徴とするオペアンプ回路の作製方法。
  3. 基板上に非晶質珪素膜を成膜し、
    前記非晶質珪素膜上に開口部を有する第１の絶縁膜を形成し、
    前記第１の絶縁膜をマスクとして前記非晶質珪素膜に珪素の結晶化を助長する元素を添加し、第１の加熱処理により前記元素が添加された領域から前記基板に対して平行に前記非晶質珪素膜の結晶化を行い、結晶性珪素膜を形成し、
    前記第１の加熱処理の後、前記第１の絶縁膜を除去し、
    Ｃｌを含む雰囲気中で第２の加熱処理を行い、前記結晶性珪素膜の表面に第１の熱酸化膜を形成した後、前記第１の熱酸化膜を除去し、
    前記結晶性珪素膜をパターニングし薄膜トランジスタの活性層を形成し、
    前記活性層上に第２の絶縁膜を成膜した後、Ｃｌを含む雰囲気中で第３の加熱処理を行い、前記活性層の表面に第２の熱酸化膜を形成して、ゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にゲイト電極を形成し、
    前記活性層、前記ゲイト絶縁膜および前記ゲイト電極を用いてＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを形成し、
    前記Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを用いて差動増幅回路を作製することを特徴とする差動増幅回路の作製方法。
  4. 請求項３において、前記Ｎチャネル型の薄膜トランジスタのうち９０％は、移動度が１６０（ｃｍ ２ ／Ｖｓ）を超え２６０（ｃｍ ２ ／Ｖｓ）以下であり、前記Ｐチャネル型の薄膜トランジスタのうち９０％は、移動度が１１０（ｃｍ ２ ／Ｖｓ）を超え１５０（ｃｍ ２ ／Ｖｓ）以下であることを特徴とする差動増幅回路の作製方法。
JP2000035989A 1996-12-30 2000-02-14 オペアンプ回路および差動増幅回路の作製方法 Expired - Fee Related JP4112150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000035989A JP4112150B2 (ja) 1996-12-30 2000-02-14 オペアンプ回路および差動増幅回路の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8358957A JPH10200114A (ja) 1996-12-30 1996-12-30 薄膜回路
JP2000035989A JP4112150B2 (ja) 1996-12-30 2000-02-14 オペアンプ回路および差動増幅回路の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8358957A Division JPH10200114A (ja) 1996-12-30 1996-12-30 薄膜回路

Publications (3)

Publication Number Publication Date
JP2000208780A JP2000208780A (ja) 2000-07-28
JP2000208780A5 JP2000208780A5 (ja) 2004-12-09
JP4112150B2 true JP4112150B2 (ja) 2008-07-02

Family

ID=18461992

Family Applications (2)

Application Number Title Priority Date Filing Date
JP8358957A Pending JPH10200114A (ja) 1996-12-30 1996-12-30 薄膜回路
JP2000035989A Expired - Fee Related JP4112150B2 (ja) 1996-12-30 2000-02-14 オペアンプ回路および差動増幅回路の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP8358957A Pending JPH10200114A (ja) 1996-12-30 1996-12-30 薄膜回路

Country Status (2)

Country Link
US (4) US6331718B1 (ja)
JP (2) JPH10200114A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665119U (ja) * 1993-02-24 1994-09-13 西川化成株式会社 エアバッグ装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933186B2 (en) * 2001-09-21 2005-08-23 International Business Machines Corporation Method for BEOL resistor tolerance improvement using anodic oxidation
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP4689150B2 (ja) * 2002-03-26 2011-05-25 株式会社半導体エネルギー研究所 半導体回路及びその作製方法
CN101359899B (zh) * 2002-09-10 2011-02-09 日本电气株式会社 薄膜半导体装置及其制造方法
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus
SG143934A1 (en) 2002-11-08 2008-07-29 Semiconductor Energy Lab Display appliance
JP4152797B2 (ja) * 2003-04-14 2008-09-17 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
KR100796608B1 (ko) * 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP5820424B2 (ja) * 2013-04-16 2015-11-24 Ckd株式会社 半田印刷検査装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253099B2 (ja) * 1990-03-27 2002-02-04 キヤノン株式会社 半導体基板の作製方法
JPH04154312A (ja) 1990-10-18 1992-05-27 Fujitsu Ltd オペアンプ回路
JPH0575037A (ja) 1991-09-13 1993-03-26 Seiko Epson Corp 半導体装置
US5589847A (en) * 1991-09-23 1996-12-31 Xerox Corporation Switched capacitor analog circuits using polysilicon thin film technology
ATE173839T1 (de) * 1992-09-11 1998-12-15 Kopin Corp Farbfiltersystem fuer anzeigetafeln
JPH06149188A (ja) 1992-11-13 1994-05-27 Fujitsu Ltd 液晶表示装置の出力バッファ回路
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
GB2273837B (en) * 1992-12-11 1996-03-13 Marconi Gec Ltd Amplifier devices
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW295703B (ja) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3212060B2 (ja) 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3141979B2 (ja) 1993-10-01 2001-03-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5624873A (en) * 1993-11-12 1997-04-29 The Penn State Research Foundation Enhanced crystallization of amorphous films
JP3234714B2 (ja) 1994-04-27 2001-12-04 シャープ株式会社 半導体装置およびその製造方法
JP3269734B2 (ja) * 1994-06-21 2002-04-02 シャープ株式会社 半導体装置及びその製造方法
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
JP2873669B2 (ja) 1993-12-24 1999-03-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
JP3041177B2 (ja) 1993-12-27 2000-05-15 シャープ株式会社 半導体装置の製造方法
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3059337B2 (ja) 1994-04-21 2000-07-04 シャープ株式会社 半導体装置およびその製造方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JPH07294961A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
JP3504336B2 (ja) 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0888369A (ja) 1994-09-14 1996-04-02 Fuji Xerox Co Ltd 半導体装置
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665119U (ja) * 1993-02-24 1994-09-13 西川化成株式会社 エアバッグ装置

Also Published As

Publication number Publication date
US6677611B2 (en) 2004-01-13
US7759681B2 (en) 2010-07-20
US20060267018A1 (en) 2006-11-30
JPH10200114A (ja) 1998-07-31
JP2000208780A (ja) 2000-07-28
US20020005516A1 (en) 2002-01-17
US6331718B1 (en) 2001-12-18
US20040135174A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
JP4112150B2 (ja) オペアンプ回路および差動増幅回路の作製方法
KR100254600B1 (ko) 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치
US5854494A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3442500B2 (ja) 半導体回路の作製方法
JP3556679B2 (ja) 電気光学装置
KR100191091B1 (ko) 박막 반도체 장치와 그 제조방법
JP3626734B2 (ja) 薄膜半導体装置
US6028333A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3359689B2 (ja) 半導体回路およびその作製方法
US20120164801A1 (en) Semiconductor device and method of manufacturing the same
JPH04279064A (ja) 表示装置の製造方法
US6639245B2 (en) Active matrix display device having high intensity and high precision and manufacturing method thereof
JP3107345B2 (ja) 半導体装置の製造方法
JP3238581B2 (ja) 半導体回路
JPH09139499A (ja) 薄膜トランジスタの製造方法
JPH06318700A (ja) 半導体回路およびその作製方法
JP2003051600A (ja) 薄膜トランジスタ及びその製造方法
JP3645387B2 (ja) 半導体回路
JP2637186B2 (ja) 半導体装置
JPH0541519A (ja) 薄膜トランジスタおよびその製造方法
JP3316201B2 (ja) 半導体回路
JP2000349293A (ja) Ｍｏｓ型薄膜トランジスタおよびその製造方法
JPH0572555A (ja) 薄膜トランジスター
JP3734582B2 (ja) アナログスイッチ回路の作製方法
JP3238684B2 (ja) 半導体回路の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees