TWI263336B - Thin film transistors and semiconductor device - Google Patents

Thin film transistors and semiconductor device Download PDF

Info

Publication number
TWI263336B
TWI263336B TW090113144A TW90113144A TWI263336B TW I263336 B TWI263336 B TW I263336B TW 090113144 A TW090113144 A TW 090113144A TW 90113144 A TW90113144 A TW 90113144A TW I263336 B TWI263336 B TW I263336B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor film
crystalline semiconductor
lattice
thin film
Prior art date
Application number
TW090113144A
Other languages
English (en)
Inventor
Shunpei Yamazaki
Toru Mitsuki
Kenji Kasahara
Taketomi Asami
Tamae Takano
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TWI263336B publication Critical patent/TWI263336B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Description

1263336 a7 B7 五、發明説明(i) 發明領域 本發明涉及薄膜電晶體,總的來說利用以多晶矽薄膜 爲代表的、具有各種方位角的結晶的半導體薄膜(以下簡 稱晶體半導體薄膜)形成的薄膜電晶體,以及利用上述薄 膜電晶體形成的一種半導體裝置。尤其是,本發明涉及形 成薄膜電晶體的溝道-形成區、源極區和漏極區的一種半 導體薄膜,以及涉及裝配有上述薄膜電晶體的一種半導體 裝置。在本說明書裏,半導體裝置表示通過利用半導體特 性工作的裝置,總的來說包括以液晶顯示器和半導體積體 電路(微處理器、信號處理電路和高頻電路)爲代表在內 的顯示裝置。 習知技術 通過在玻璃基底上或在石英基底上形成晶體半導體薄 膜來製造薄膜電晶體(以下縮寫爲T F T s )的技術已有 闡述。這種技術的應用在以有源矩陣液晶顯示器爲代表的 平板顯示器領域中得以促進。T F T s在圖元中用作開關 元件或用於形成圖元的週邊的驅動電路中的元件。 石夕主要用於形成溝道-形成區、源極區、漏極區或在 T F T s的有源極區中的低-濃度漏極區(輕摻雜漏極: L L D )的晶體半導體薄膜的一種材料。具有晶體結構的 矽薄膜(以下稱爲晶體矽薄膜)是對通過電漿C V D方法 或低壓C V D方法澱積在基底上的非晶矽薄膜進行熱處理 或雷射光束輻射處理(以下在本說明書中稱爲雷射處理) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1263336 A7 B7 五、發明説明(2 ) 而形成。 然而,在執行熱處理中,實施加熱必須在不低於 6 ◦ 0 °C的溫度、不少於1 0小時下使非晶矽薄膜結晶。 上述處理溫度和處理時間並不適合於T f T s的生産率的 觀點。當考慮液晶顯示器作爲利用T f T s的應用産品時 ’大尺寸的加熱爐是必需的,以便適用於處理基底增加的 面積’不僅在生._產步驟中耗費大量的能源而且難以獲得大 面積的均勻的晶體。在雷射處理的情況下,由於在雷射振 盪器的輸出信號中缺乏穩定性,因而難以獲得均勻的晶體 。晶體品質中的離散度成爲薄膜電晶體特性離散的原因, 並且導致液晶顯示器和場致(E L )發光顯示裝置的顯示 品質退化。 另建議了一種技術,該技術通過將促進矽結晶的金屬 元素摻入非晶矽薄膜,然後在迄今爲止被介紹的溫度還低 的溫度下進行熱處理以形成晶體矽薄膜。例如,根據日本 專利申請(Kokai)號 7 — 130652 和 8- 78329 ’通過將金屬元素如鎳引入到非晶矽薄膜裏,在5 5 0它 下實施4小時熱處理從而獲得晶體矽薄膜。 然而,在由上述傳統方法形成的晶體矽薄膜中,晶體 方位的晶面處於隨機狀態,並且特定的晶體方位的(晶體 的)取向(orientation )的比率低。通過熱處理或雷射處理 所獲得的晶體矽薄膜析出多個晶粒並取向在丨1 1 1丨面 。然而,即使限定晶面方位,取向的比率也不超過整體薄 膜的2 〇 %。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T 線 經濟部智慧財產局員工消費合作社印製 -5- 1263336 7 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(3 ) 當取向的比率低時,在不同方位的晶體彼此鄰接的晶 粒介面上保持晶格的連續性幾乎是不可能的,並且據估計 將形成大量未配對的鍵。在晶界上未配對的鍵可能成爲吸 氣載子(電子/電洞)的中心,而被認爲是載子輸送特性 下降的原因。也就是說,儘管是通過利用上述晶體半導體 薄膜製造出的T F T,但由於載子被散射和被俘獲,不能 期望具有高電-場遷移率的T F T。此外,因爲晶粒介面 處於隨機狀態,難以利用具有特定的晶體方位的結晶顆粒 形成溝道-形成區,導致T F T的電特性變得離散。 發明槪述 本發明的一個目的是爲了提供解決上述提及的問題的 方法,以及爲了提供利用晶體半導體薄膜的T F T s ,所 述晶體半導體薄膜是通過使非晶半導體薄膜結晶獲得的並 且具有高度的取向,以及提供一種裝配有上述丁 F T s的 半導體裝置。 本發明提供一種具有由晶體半導體薄膜形成的溝道-形成區的T F T,所述晶體半導體薄膜通過熱處理並且使 包含矽作爲主要成分以及鍺的非晶半導體薄膜結晶獲得, 當往所述薄膜中裏增添金屬元素時,鍺的含量不小於 0 · 1原子%但不大於1 0原子% (最好爲不小於1原子 %、不大於5原子%),其中:當通過電子背反射衍射圖 樣方法測定時,不少於2 0 %的晶格面丨1 0 1丨相對於 半導體薄膜的表面具有不大於1 0度的角度,不多於3% (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6 - 1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(4) 的晶格面丨0 0 1丨相對於半導體薄膜的表面具有不大於 1〇度的角度,以及不多於5 %的晶格面丨1 1 1丨相對 於半導體薄膜的表面具有不大於1〇度的角度。 本發明進一步地提供一種具有由晶體半導體薄膜形成 的溝道-形成區的T F T,所述半導體薄膜通過熱處理以 及使包含矽作爲主要成分和鍺的非晶半導體薄膜結晶獲得 ,當往所述薄膜中添加的金屬元素時,鍺的含量不小於 〇.1原子%但不大於5原子% (最好爲不小於1原子% 、不大於5原子% ),其中:當通過電子背反射衍射圖樣 方法測定時,不少於5 %的晶格面丨1 0 1 }相對於半導 體薄膜的表面具有不大於5度的角度,不多於3%的晶格 面丨0 0 1丨相對於半導體薄膜的表面具有不大於1 0度 的角度,以及不多於5 %的晶格面丨1 1 1丨相對於半導 體薄膜的表面具有不大於10度的角度。 本發明進一步地提供一種具有由高度地取向的晶體半 導體薄膜形成的溝道-形成區的T F T,所述晶體半導體 薄膜具有從2 0 nm到1 0 0 nm的厚度並且含有濃度小 於5 X 1 0 1 8 / c m 3的氮和碳,其包含濃度小於1 X 1 〇19/cm3的氧、並且包含濃度小於1 xl 〇17/ c m 3的金屬元素。 本發明進一步地提供具有由半導體薄膜形成的溝道-形成區的一種半導體裝置,所述半導體薄膜通過熱處理以 及使包含矽作爲主要成分和鍺的非晶半導體薄膜結晶獲得 ,當往所述薄膜中添加金屬元素時,鍺的含量不小於 (請先閱讀背面之注意事項再填寫本頁) 、11 線 UF. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1263336 A7 B7 五、發明説明(5) 0 · 1原子%但不大於1 〇原子% (最好爲不小於1原子 %、不大於5原子% ),其中:當通過電子背反射衍射圖 樣方法測定時,不少於2 0 %的晶格面丨1 0 1丨相對於 半導體薄膜的表面具有不大於1 〇度的角度,不多於3 % 的晶格面丨0 0 1丨相對於半導體薄膜的表面具有不大於 1 0度的角度,以及不多於5 %的晶格面丨1 1 1丨相對 於半導體薄膜的表面具有不大於1〇度的角度。 本發明進一步地提供具有由半導體薄膜形成的溝道-形成區的一種半導體裝置,所述半導體薄膜通過熱處理並 且使包含矽作爲主要組分和鍺的非晶半導體薄膜結晶獲得 ’當往所述薄膜中添加金屬元素時,鍺的含量不小於 0 · 1原子%但不大於1 〇原子% (最好爲不小於1原子 %、不大於5原子%),其中:當通過電子背反射衍射圖 樣方法測定時,不少於5 %的晶格面丨1 0 1丨相對於半 導體薄膜的表面具有不大於5度的角度,不多於3%的晶 格面丨0 0 1丨相對於半導體薄膜的表面具有不大於1 0 度的角度,以及不多於5 %的晶格面丨1 1 1丨相對於半 導體薄膜的表面具有不大於10度的角度。
本發明進一步地提供具有由高度取向的晶體半導體薄 膜形成的具有溝道-形成區的一種半導體裝置,所述半導 體薄膜具有從2 0 nm到1 0 0 nm的厚度並且含有濃度 小於5 X 1 0 1 8 / c m 3的氮和碳,其包含濃度小於1 X 1 0 1 9 / c m 3的氧,以及包含濃度小於1 X 1 〇 1 7 / c m 3的金屬元素。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1263336 A7 B7 五、發明説明(6) 添加的金屬元素是從Fe 、Co 、Ni 、Ru、Rh 、Pd 、〇s 、I r 、P t 、Cu以及Au中選擇出來的 一種或多種。對添加金屬元素的非晶矽薄膜的進行熱處理 ’從而形成具有金屬元素的矽的化合物(矽化合物)。然 後這種化合物擴散以促進結晶。添加入非晶矽的鍺不與這 種化合物反應卻滯留在它的邊緣中産生局部應變。因此, 應力增加成核的臨界半徑並且,減少成核密度。應力進一 步地限制晶體取向。 爲了産生上述的作用,通過實驗已經獲悉添加的鍺的 量必須不小於〇 · 1原子%但不大於1 〇原子% (最好爲 不小於1原子%但不大於5原子% )。當添加的鍺的數量 大於上述範圍時、自發地並且顯著地形成核(晶核不取決 於添加金屬元素的化合物),作爲矽和鍺的合金,使提高 所獲得的晶體半導體薄膜的取向比率成爲困難。當添加的 鍺的量太少時,應力達不到足夠的程度,使提高取向的比 率成爲困難。 當使非晶半導體薄膜結晶時,假如大範圍地觀察,由 於原子的重新排序導致薄膜的體積縮小。結果,張應力發 生在基底之上形成的晶體半導體薄膜中。然而,在含有原 子半徑大於矽的原子半徑的鍺的濃度爲〇 . 1到1 0原子 %、最好爲1到3原子% (的薄膜)中,由於結晶化體積 收縮被抑制,並且産生小的內應力。也就是說,包含本發 明所設想的濃度的鍺,在晶體半導體薄膜中的應力可以被 減輕。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(7) 晶體方位的分佈可以通過利用電子背反射衍射圖樣( E B S P )獲得。E B S P是通過提供具有特設的檢測器 的掃描電子顯微鏡(S E Μ )從一次電子的反向散射分析 晶體方位角的一種方法(以下爲了方便起見這種方法稱爲 EBSP方法)。圖2是它的原理示意圖。電子槍( Schottky場效應發射電子槍)2 0 1、反射器2 0 2和樣品 室2 0 3組成,按與普通的掃描電子顯微鏡的同樣的方法 組成。爲了測試E B S P,傾斜的載物台2 0 4具有大約 6 0度的角度,並且設置樣品2 0 9。在這種狀態下,檢 測器2 0 6的螢幕2 0 5被嵌入以致面對樣品。參考數字 2 0 7表示電子束;2 0 8表示背散射電子。 在這裏,當電子射線落在具有晶體結構的樣品上的時 候,非彈性散射同樣發生它的背面,並且由於在樣品中的 布拉格(Bragg )衍射同樣觀測到晶體方位特有的線性圖樣 (通常稱爲Kikuchi影像)。根據E B S P方法,反射在檢 測器螢幕上的Kikuchi影像被分析硏究直到獲得樣品的晶體 方位。 圖3說明形成在基底3 0 1上的多晶結構的晶體半導 體薄膜3 0 2。由於每個結晶顆粒具有不同的晶體方位, 晶體半導體薄膜3 0 2具有一種先決條件。通過在電子束 下落之處移動樣品的位置重復(映像)方位的分析,可以 獲得涉及平面樣品的與晶體方位或取向相關的資料。入射 電子束3 0 3的深度取決於掃描電子顯微鏡的電子槍的類 型而變化。就肯特基電場致發射電子槍而言,可以發射例 (請先閲讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10- 1263336 A7 _ B7 五、發明説明(8) 如非常精細如1 〇到2 〇 n m的電子束。在映像中、對增 加測試點的數目或對增加測量區的面積將獲得晶體取向的 更加有利的平均數據。實際上,在1 00x1 ΟΟ/zm2的 範圍之上測量大約1 〇 〇 〇 〇測試點(1 A m的間隔)到 大約4 0 0 0 0測試點(〇 · 5 // m )。參考數字3 0 4 表示背散射電子。 當結晶顆粒的晶體方位通過映像全部獲得的時候,薄 膜的晶體取向的狀態可以用統計方法表示。圖4 A是通過 E B S P方法獲得的說明背面極點的示意圖。背面極點的 不意圖常常被用來顯示多晶體結構的最佳取向並且同時表 示晶格面與樣品的特定的晶格面(在這裏,薄膜的表面) 一致。 圖4 A的一種扇狀的結構通常被稱作標準三角形,其 中包含立方晶系的所有的指數。在這個示意圖中的長度相 應於晶體方位中的方位角。例如,由丨〇 〇 1 }和{ 101}限定45度角,由{101}和{111}限定 35 . 26度角,以及由{111}和(001}限定 5 4 . 7 4度角。白色點線表示來自丨1 〇 1 }的5度和 1 0度的剪切角的範圍。 圖4 A是一個具有標準三角形的映像,其中所有測試 點(在此實例中的1 1 6 5 5測試點)被測繪在該映像中 。可以知道鄰近點丨1 0 1丨的密度高。圖4 B利用等値 線示出這種測試點的密度。這些是方位分佈函數的數値, 以及當假定隨機取向時在此情況下通過等値線表示的密度 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) Γ請先閱讀背面之注意事¾再填寫本頁/ 、ι·δ 經濟部智慧財產局員工消費合作社印製 1263336 A7 B7 五、發明説明(9 ) (圖4 A的點的密度)。在這裏,數値表示當假定結晶顆 粒在完全隨機方式下取向時的放大値’例如當測試點在標 準三角形中均勻分佈時,並且是沒有量綱的數値。 當已知結晶顆粒優先地以特定的指數取向的時候(在 這裏,是丨1 0 1丨)’集中接近指數的結晶顆粒的數目 的比率通過數値表示,以致優先取向的程度可以被容易地 推測。在圖4 A示出的背面極點的示意圖中,例如,與{ 1 0 1丨(通過白色點線在附圖表示)成5度的剪切角和 1 0度的剪切角範圍中間存在的測試點的數目與測試點的 總數的比率可以依照下列公式表示爲取向的比率。 〔公式1〕 { 1 0 1丨取向的比率 =在晶格面丨1 0 1丨和薄膜表面之間的容許的角度 間的測試點的數目/測試點的總數 此比率可以按以下的方式進行說明。如在圖4 A中當 分佈在鄰近丨1 0 1丨被集中,在實際的薄膜中單個晶粒 具有幾乎與基底垂直的方位< 1 〇 1 >如圖6所示,但是 在期望設置附近波動。波動的角度允許値設置爲5度和 1 0度,以及那些小於這些數値的比率用數字表示。參考 數字6 0 1表示基底;6 0 2表示晶體半導體薄膜。在圖 5中,例如,給定的結晶顆粒的方位< 1 0 1 > 5 0 5不 包括在5度的容許範圍5 0 3之內,然而包括在1 0度的 容許範圍5 0 4之內。在資料顯現過後、如上所述容許的 剪切角被設置成爲5度和1 0度、並且表示爲滿足這種的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本I) 訂 經濟部智慧財產局員工消費合作社印製 -12- 1263336 a7 B7 五、發明説明(10) 結晶顆粒的比率。參考數字5 0 1表示薄膜的表面; 5 0 2表示表面的正交線。 在背面極點的示意圖中,如圖4 A所示,頂點表示{ 10 1} 、 ί 1 1 1 }和{ 0〇1 },以及另一個晶格面 方位表現爲剪切値相對於丨1 0 1丨增加。因爲來自{ 1 0 1丨的剪切角變成3 0度,因此,丨1 1 2丨顯現。 因此,當晶體方位的存在的比率通過E B S Ρ確定時,結 晶顆粒必須確定容§午的剪切角,結晶顆粒按波動方式分佈 以致不能包含其他定位。本發明人發現當給定容許的剪切 角到小於1 0度或小於5度時,取向在特定的方位中的結 晶穎粒的存在的比率可以定量地通過總數據表示。 圖形簡述 圖1是通過E B S Ρ方法建立的本發明的晶體半導體 薄膜的背面極點的示意圖; 圖2是說明本發明的E B S Ρ裝置的結構的示意圖; 圖3是說明通過本發明的E B S Ρ測量樣品的原理示 意圖; 圖4 Α和4 Β是本發明從E B S Ρ資料中獲得的背面 極點的示意圖; 圖5是說明本發明的與丨1 0 1 }取向的剪切角的示 意圖, 圖6是說明本發明鄰近{ 1 0 1丨優先地取向的結晶 顆粒的< 1 0 1 >方位中波動的示意圖; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂
JL 經濟部智慧財產局員工消費合作社印製 -13- A7 B7 1263336 五、發明説明(n: 圖7 A - 7 D是說明實施例1的形成晶體半導體薄膜 的方法的示意圖; 圖8 A - 8 B是說明實施例2的形成晶體半導體薄膜 的方法的示意圖; 圖9 A - 9 C是說明實施例3的形成晶體半導體薄膜 的方法的示意圖; 圖圖1 0 - 1 〇 C是說明實施例4的形成晶體半導體 薄膜的方法的示意圖; 圖1 1 A和1 1 B是說明實施例5的製造半導體裝# 的步驟的示意圖; 圖1 2A - 1 2 C是本發明製造半導體裝置的步驟的 不意圖 ; 圖1 3示出表不本發明使用S i H4、GeH4和H2 氣體的樣品的C、N和〇的濃度的S I M S資料, 圖1 4示出本發明通過S I M S測試的樣品(S G N 5)和(SGN1 0)中的Ge的濃度的圖表; 圖1 5是說明本發明的在G e Η 4的添加量和晶核産生 的密度之間的相互關係的圖表; 圖1 6 Α和1 6 Β示出本發明通過Θ - 2 0方法獲得 的樣品(S N )和(S G N 1 0 )的X射線衍射圖; 圖1 7是通過E B S P方法獲得的本發明的樣品( S N )的背面極點的示意圖; 圖1 8是通過E B S P方法獲得的本發明的樣品( S N )的背面極點的示意圖; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 〔請先閲讀背面之注意事項再填寫本頁} -i-ff 經濟部智慧財產局員工消費合作社印製 -14- 1263336 A7 B7 --一 ~^ _ 五、發明説明(U) 圖1 9 A — 1 9 E是說明實施例6的製造C Μ 〇 s _ 構的T F 丁 s的步驟的不意圖; 圖2 0 A - 2 〇 E是說明實施例8的電子裝g的實例 的示意圖; 圖2 1 A - 2 1 C是說明實施例8的電子裝置的實例 的示意圖; 圖2 2 A - 2 2 D是說明實施例8的投影機的實例的 不意圖; 圖2 3 A - 2 3 E是說明實施例8的形成晶體半導體 薄膜的方法的示意圖; 圖2 4A是說明吸氣處理前後通過TXRF (全反射 X -射線螢光光譜)測試的金屬元素的濃度的圖表’圖 2 4 B是解釋實施例7的T X R F的測量方法的示意圖。 (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 符號說 明 2 〇 1 電子槍 2 0 2 反射器 2 〇 3 樣品室‘ 2 〇 4 載物台 2 0 5 螢幕 2 0 6 檢測器 2 〇 7 電子束 2 〇 8 背散射電子 2 〇 9 樣品
P 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公廣) -15- 1263336 A7 B7 五、發明説明(13) 3 0 1
基底 晶體半導體薄膜 入射電子束 背散射電子 薄膜的表面 表面的正交線 基底 晶體半導體薄膜 基底 阻擋層 非晶矽薄膜 含鎳層 晶體半導體薄膜 雷射光束 晶體半導體薄膜 非晶矽薄膜 非晶矽薄膜 基底 非晶矽薄膜 氧化矽薄膜 開口部分 含鎳層 晶體矽薄膜 基底 (請先閱讀背面之注意事項再填寫本頁) 訂 線 JL· 經濟部智慧財產局員工消費合作社印製 6 0 2 7 0 1 7 0 2 7 0 3 7 0 4 7 0 5 7 0 6 7 0 7 7 0 8 7 10 7 2 0 7 2 1 7 2 2 7 2 3 7 2 4 7 2 5 7 3 0 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- 1263336 A7 B7 五、發明説明(14) 經濟部智慧財產局員工消費合作社印製 7 3 1 晶體矽薄膜 7 3 2 氧化矽薄膜 7 3 3 開口部分 7 3 5 磷添加區 7 3 6 晶體矽薄膜 8 〇 1 晶體矽薄膜 8 〇 2 晶體矽薄膜 8 〇 3 絕緣膜 8 〇 4 氧化膜 8 0 5 晶體矽薄膜 8 1 〇 基底 8 1 1 阻擋層 8 1 2 晶體矽薄膜 8 1 3 絕緣膜 8 1 4 閘電極 8 1 6 雜質區 8 1 7 層間-絕緣膜 8 1 8 源極和漏極 9 〇 1 基底 9 〇 2 阻擋層 9 〇 3,9 〇 4 半導體層 9 〇 5 第一絕緣薄膜 9 0 6,9 0 7 閘電極 9 〇 8 雜質區 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -17- 1263336 Α7 Β7 五、發明説明(15) 9 0 9 4 7 經濟部智慧財產局員工消費合作社印製 9 2 0 9 2 1 2 0 0 0 2 0 0 1 2 0 0 2 2 0 0 3 2 0 0 4 2 0 0 5 2 0 0 6 2 7 0 1 2 7 0 2 2 7 0 3 2 7 0 4 2 7 0 5 2 7 0 6 2 7 0 7 掩膜 第二雜質區 第一雜質區 掩膜 第三雜質區 層間-絕緣膜 源極和漏極 溝道-形成區 η —溝道T F T Ρ -溝道T F Τ 基底 基底絕緣膜 晶體矽薄膜 障壁層 半導體薄膜 吸氣位置 半導體層 顯示面板 操作面板 連結部分 顯示裝置 語音輸出單元 操作鍵 電源開關 (請先閲讀背面之注意事項再填寫本頁) 、1Τ JL· 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) -18- 1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 16^ 2 7 0 8 2 7 0 9 3 6 0 1 3 6 0 2 3 7 0 1 3 7 0 2 3 7 0 3 3 7 0 4 3 8 0 1 3 8 0 2 3 8 0 3 3804-3806 3 8 0 7 3 8 0 8 3 8 0 9 3 8 10 3 8 11 3 8 12 3 8 13, 381 3 8 15 3 8 16 9 10 1 9 10 2 9 10 3 4 語音輸入單元 天線 投影機 螢幕 機身 投影機 反射鏡 螢幕 光學系統 反射鏡 分色鏡 反射鏡 棱鏡 液晶顯示裝置 相差板 投影光學系統 反射鏡 光源 透鏡陣列 偏振鏡/變換器單元 聚焦透鏡 機身 顯示裝置 語音輸入單元 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19- 1263336 A7 B7 經濟部智慧財產苟員工消費合泎rl印製 五、發明説明(17) 9 4 9 2 0 1 9 2 0 2 9 2 0 3 9 2 0 4 9 2 0 5 9 4 0 1 9 4 0 2 9 4 0 3 9 4 0 4 9 4 0 5 9 5 0 1 9 5 0 3 9 5 0 4 9 5 0 5 9 5 0 6 9 6 0 1 9 6 0 2 9 6 0 3 9 6 0 4 9 7 0 1 9 7 0 2 操作開關 電池 映像單元 機身 照相單元 映像單元 操作開關 顯示裝置 機身 喇叭 顯示裝置 接收器單元 放大器單元 機身 顯示裝置 儲存媒體 操作開關 天線 機身 影像輸入部分 顯示裝置 鍵盤 機身 顯示裝置 (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -20- 經濟部智慧財產局員工消費合作社印製 1263336 A7 B7 五、發明説明(18) 9 7 〇 3 揚 聲器 —1 單兀 9 7 〇 4 記 錄媒 體 9 7 〇 5 操 作開 關 9 8 〇 1 機 身 9 8 〇 2 顯 示裝 置 9 8 0 3 g 鏡單 元 9 8 〇 4 操 作開 關 較佳實施例之說明 〔實施例模式〕 本發明具有一種特徵,其中用作τ F T的溝道〜形$ 區的晶體半導體薄膜是包含矽作爲主要成分、並在{ 1 0 1丨晶格面上高度取向的一種。按照一種典型的實施 例,用於獲得晶體半導體薄膜,金屬元素被引入非晶半導 體薄膜的表面,所述非晶半導體薄膜由電漿C V D方法^ 低壓C V D方法通過利用矽原子和鍺原子的氫化物、氟化 物或氯化物的氣體形成,所述金屬元素爲了促進非晶半導 體薄膜的結晶化,並且晶體半導體薄膜通過利用金屬元素 進行熱處理形成。 作爲用於形成晶體半導體薄膜的基底,適合採用無鹼 的玻璃基底例如硼矽酸鋁玻璃或硼矽酸鋇玻璃。典型地採 用Coning公司的# 7 0 5 9玻璃基底或# 1 7 3 7玻璃基 底。進一步地可以採用石英基底或藍寶石基底。或者’ $ 以在矽、鍺、鎵或砷的半導體基底的表面上形成絕緣薄膜 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(19) ,利用它作爲基底。 當採用上述玻璃基底時,氮化矽、氧化矽或者氮氧化 矽的阻擋層就形成在非晶半導體薄膜和玻璃基底之間。這 樣就防止包含在玻璃基底中的雜質元素例如鹼金屬元素擴 散到半導體薄膜裏。例如,在電漿c V D方法中s i Η 4、 Ν Η 3和Ν 2被用作反應氣體以形成氮化矽薄膜。或者, S i Η4、Ν2〇和ΝΗ3被用作反應氣體以形成氮氧化矽 膜。形成的阻擋層保持2 0到2 0 0 n m的厚度。 非晶半導體薄膜通過電漿CVD方法、低壓CVD方 法或者通過任何其他適合的方法形成在基底上。當應用電 漿CVD方法時,S i H4和G e H4的反應氣體或者利用 S i H4和H2稀釋的G e H4的反應氣體添加並引入反應 室,然後通過1至2 Ο ΟΜΗ z的高頻放電使氣體分解, 在基底上澱積非晶半導體薄膜。反應氣體可以包括 S i 2H6或者S iF4來代替S i H4,或者可以包括 G e F4來代替G e H4。即使採用低壓CVD方法時,也 可以採用類似的反應氣體。更適宜地,反應氣體用H e稀 釋,並且非晶半導體薄膜在4 0 0至5 0 0QC溫度下被澱 積在基底上。無論如何,爲了減少雜質元素的濃度,用於 本發明的氣體是一種高純度的氣體,所述雜質元素例如氧 、氮、碳可以被澱積的非晶半導體薄膜俘獲。澱積的非晶 半導體薄膜具有的厚度在2 〇至1 〇 〇 nm的範圍。 用於本發明的非晶半導體薄膜包括矽作爲主要成分並 且鍺在其中的含量不小於〇 _ 1原子%但不大於1 〇原子 (請先閲讀背面之注意事項再填寫本頁) 訂 線
JL 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -22- 1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(20) % (最好爲,不小於1原子%但不多於5原子%)。鍺的 含量可以依靠用作典型的反應氣體S i Η 4和G e Η 4的混 合比例控制。非晶半導體包含濃度爲小於5 x 1 〇 1 8 / c m 3的氮和碳以及濃度爲小於1 X 1 〇 1 9 / c m 3的氧’ 以致非晶半導體薄膜不會在結晶化的步驟中受到不利的影 響而且形成的晶體半導體薄膜的電性能將不會受不利的影 響。 因此爲了促進非晶半導體薄膜的結晶化,金屬元素被 引入到形成的非晶半導體薄膜的表面。可以採用的金屬元 素是從鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru )、铑(Rh)、鈀(Pd)、餓(〇s)、銥(Ir) 、鉑(Pt)、銅(Cu)以及金(Au)中被選擇出來 的一種或多種金屬元素。這些金屬元素公開能在本說明書 公開的任何一項用於促進非’晶半導體薄膜的結晶化。通過 利用上述金屬元素的任何一種可以獲得同樣的和相同的效 果。然而,典型地採用鎳。 金屬元素被引入的部分可以是非晶半導體薄膜的整個 的表面、或在非晶半導體薄膜的表面上的適合的位置如條 狀表面或者點狀表面。在前一種情況下,位置可以是兩者 之一:在非晶半導體薄膜的基底一側上的表面或者在與基 底相反的一側的表面。在後一種情況下,絕緣薄膜最好形 成在非晶半導體薄膜上,並且金屬元素是通過形成在絕緣 薄膜中的開口被引入。在開口的尺寸上不必精確地限制, 但是寬度可以是1 0至4 0 //m。位於縱向之中的長度可 (請先閲讀背面之注意事項再填寫本頁) 訂 線
JL 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 23 1263336 A7 B7 五、發明説明(21) 以是任意地確定,比方說,從幾十微米到幾十釐米。 (請先閱讀背面之注意事項再填寫本頁) 在引入這些金屬元素的方法上不必具體地限制,並且 可以依據任何方法來實施,只要在非晶半導體薄膜的表面 上或者它的內部形成金屬薄膜即可。可以採用例如濺射方 法、汽化方法、電漿加工方法(包括電漿C V D方法在內 )、吸附方法或者應用金屬鹽溶液的方法。電漿加工方法 利用從陰極在惰性氣體的輝光放電氣體下濺射金屬元素。 應用金屬鹽溶液的方法是有用的,因爲該方法更容易地調 整金屬元素的濃度。 作爲金屬鹽,可以採用各種各樣的鹽。作爲溶劑,可 以採用水、酒精、醛、乙醚或者任何其他有機溶劑、或者 水和有機溶劑的混合物。進一步講,溶液沒有必要地爲金 屬鹽能完全地溶解其中的一種溶液,可以是金屬鹽的部分 或者全部在其中處於懸浮體狀態的一種溶液。無論採用哪 種方法,引入的金屬元素離散分佈在非晶半導體薄膜的表 面上或者在其內部。 經濟部智慧財產局員工消費合作社印製 通過任何一個上述方法引入金屬元素之後,利用金屬 元素使非晶半導體薄膜結晶。結晶化受到·熱處理、或者強 光例如雷射光束、紫外線或者紅外線的輻射的影響。熱處 理只不過對於獲得優先地取向於丨1 0 1丨中的晶體矽薄 膜是足夠的。然而,更適宜地,進行熱處理,然後,發射 強光例如雷射光束(照射)。在熱處理之後的雷射處理修 復並且消除留在結晶顆粒之中的晶體缺陷,並且能顯著的 改善形成的晶體的品質。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -24 - 1263336 A7 B7 五、發明説明(22) (請先閲讀背面之注意事項再填寫本頁) 熱處理可以在4 5 0至1 0 0 0 °C範圍內實施。溫度 的上限認爲是所採用的基底能夠承受的上限溫度。例如, 石英基底可以承受的熱處理溫度爲1 0 0 0°C。然而,當 採用玻璃基底時,溫度的上限不能高於它的畸變點。例如 ’當玻璃基底具有6 6 7 °C的畸變點時,溫度的上限應該 調整到大約6 6 0 °C。適合的所需的時間的設置取決於加 熱溫度以及後續的加工情況(例如,是否進行雷射光束照 射的處理)。然而,適宜地,熱處理操作是在550至 6 0 0 °C達4至2 4小時。當接著進行雷射處理時,熱處 理操作在5 0 0至5 5 0 °C達4至8小時。熱處理操作可 以是在空氣中或者在氫氣體之中。然而,更適宜的熱處理 操作在氮氣之中或者在惰性氣體之中。 經濟部智慧財產局員工消費合作社印製 採用波長比4 0 0 nm更短的準分子雷射、或者 YAG或YV0 4雷射的二次諧波(波長爲5 3 2 nm) 至四次諧波(波長爲2 6 6 n m )作爲光源雷射處理。雷 射光束通過光學系統聚焦成爲一條線或者一個點,然後以 1 0 0至7 0 OmJ/cm2的能量密度發射;即聚焦的雷 射光束掃描基底的預定區以執行處理工序。進一步地允許 採用鹵素燈、氙氣燈、水銀燈或金屬鹵燈作爲光源代替雷 射。 然而,通過上述步驟形成本發明的具有高度取向晶格 面丨1 0 1丨的晶體半導體薄膜的機理還沒有被驗證,但 是估計如下。 首先,通過4 0 0至5 0 0 °C下的熱處理實施結晶化 本紙張尺度適用中國國家標準(CNS) A4規格(2i〇x297公釐) 1263336 λ7 A 7 B7 五、發明説明(23) (請先閱讀背面之注意事項再填寫本頁) ,因此金屬元素與矽反應直到形成矽化物,所述矽化物起 晶核作用並促進晶體的生長。例如,當鎳被用作典型的金 屬元素時,就形成矽化鎳(以下撰寫爲N i S i 2 )。 N i S i 2的結構是螢石的結構,其中鎳原子排列在鑽石結 構的矽晶格之間。當鎳原子從N i S i 2處移走時,在那裏 將保持矽的晶體結構。從大量的試驗結果已經知道,那些 鎳原子向非晶矽的側面遷移可能由於位於非晶矽之中的固 態溶度大於位於晶體矽之中的固態溶度。因此,可以建立 一種模型,其中當位於非晶矽之中的鎳遷移時鎳形成晶體 石夕。 經濟部智慧財產局員工消費合作社印製 N i S i 2沒有特定取向。然而,當非晶半導體薄膜具 有2 0至1 0 0 nm的厚度時,僅在平行於基底的表面的 方向允許生長N i S i 2。在這種情況下,在交界面上 N i S i 2與晶體矽的晶格面(1 1 1 )接觸的介面上能量 最小。因此,平行於晶體矽薄膜的表面的晶格面是晶格面 (1 1 0 )並且這個晶格面被優先地取向。當晶體的生長 方向平行於基底的表面時,晶體生長與極點一樣,在以極 點狀晶體作爲軸的旋轉的方向上存在自由度,並且晶格面 (1 1 0 )不必取向。因此認爲其他晶格面可以析出。 爲了提尚晶體半導體薄膜的晶格面丨1 0 1丨的取向 ’本發明設計了採用包含濃度爲0.1至10原子%的鍺 的方法,該方法作爲加強在極點狀晶體的自轉方向上的限 制以及用於降低自由度。 首先,已經觀測到當在非晶矽中鍺的濃度爲〇 · 1至 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -26- 1263336 A7 B7五、發明説明(24) 1 0原子%時晶核的形成密度減少。圖1 5示出它的結果 ,其中:隨著在形成非晶矽薄膜的時候添加G e Η 4的含量 的增加,晶核的密度降低,即隨著被非晶矽薄膜俘獲的鍺 濃度的增加,晶核的密度降低。當晶核N i S i 2形成時, 認爲由於在原子間距中的差別,當排出鍺時晶體進行生長 。因此,鍺偏析在極點狀晶體的外側並且認爲鍺的存在降 低了以極點狀晶體作爲軸的旋轉方向上的自由度。結果, 可以獲得具有高度取向晶格面(1 1 〇 )的晶體半導體薄 膜。 其次,以下將描述晶體的形成條件和取向之間的關係 ,這是利用晶體半導體薄膜通過E B S P方法觀測,所述 晶體半導體薄膜是根據本發明的上述描述獲得的。表1示 出了通過電漿方法形成非晶矽薄膜的條件。高頻電功率爲 0·35W/cm2(27MHZ),並調製爲周期頻率 10 kHz (作用比爲3 0%)的脈衝放電,然後提供給 平板型電漿C V D的陰極。其他相同的條件包括:反應氣 壓爲3 3 · 2 5 P a ,基底溫度3 0 0 °C以及電極間距離 爲 3 5 m m 〇 (請先閲讀背面之注意事項再填寫本頁)
、1T 線 JL. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) -27- 1263336 A7 B7 五、發明説明(25) 表1 項目 SGN30 SGN10 SGN5 SN SiH4流率 [seem] 70 90 95 100 GeH4(以H2爲基是 10%) [seem] 30 10 5 0 射頻功率 「W/cm2] 0.35 <— <— <— 脈衝頻率 ΓΚΗζ] 10 <— <— <— 作用比 Γ%1 30 <— <— <— 壓力 「Pa] 33.25 <— ^— < 基底溫度(T s u b ) [°C ] 300 <— <—— 電極間的間距 f mm] 35 < <— <— (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 爲了改變鍺相對於矽的含量,在總流率恒定的條件下 調節被S i H4和H2稀釋的成爲1 0%的G eH4氣體的 流率的混合比例。在表1所述的條件下,在薄膜-形成條 件#SGN30、#SGNlC^a#SGN5 下,被 H2稀 釋的成爲1 0 %的G e Η 4的流率變化爲3 0、1 0和 5sccm; SiH4的純度不低於99 . 9999%、並 且G e H4含有不多於1 p pm數量的氮氣和碳氫化合物以 及不多於2 p pm數量的C〇2。在條件# S N下沒有添加 G e Η 4。澱積用於所有樣品的非晶半導體薄膜的厚度設置 爲 5 0 n m 〇 在此種條件下形成的非晶半導體薄膜中所含的氮、碳 和氧的含量通過二次離子質譜法(S I M S )測試。圖 本纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -28- 1263336 A7 B7 五、發明説明(g (請先閲讀背面之注意事項再填寫本頁) 1 3示出它的結果。用於測試的樣品尺寸具有在矽基底上 按照# S N、# S G N 5、# S G N 1 0的順序的疊層薄 膜結構。在所有的這些成膜條件下,氮氣和碳的含量小於 5x 1 018/cm3並且氧的含量小於lx 1 〇19/cm3 ο 如此形成的非晶半導體薄膜是通過利用鎳作爲金屬元 素、經過在氮保護氣體中5 5 0 °C、4小時的熱處理以及 經過雷射處理使非晶半導體薄膜結晶的。鎳是通過利用含 有濃度爲1 0 p p m的醋酸鎳的水溶液並且通過利用旋塗 器被添加。雷射處理操作是通過利用X e C 1準分子雷射 器(波長爲3 0 8 nm)、調節輻射能量密度至3 0 0至 6 0 OmJ/cm2、並且重疊比爲9 0至9 5%。實施雷 射處理,用於使經過熱處理結晶化後薄膜的未結晶部分結 晶,以及用於修復在結晶顆粒中的缺陷。 經濟部智慧財產局員工消費合作社印製 保留在晶體半導體薄膜中的缺陷可以通過含有濃度爲 大約0 · 0 1到1原子%的氫的氫化處理有效地減少。氫 化可以通過在包含氫的氣體中在3 5 0到5 0 0 °C下進行 熱處理來完成。利用電漿生成的氫同樣可以完成氫化。由 氟化物例如S i F 4或G e F 4的澱積形成的薄膜允許濃度 爲0 · 0 0 1到1原子%的氟保留在薄膜中,用於缺陷的 補償。 圖1 4示出通過S IMS測定的*#SGN1 〇和 # S G N 3 0晶化的鍺濃度的結果。矽中鍺的含量在 #3〇^10中爲3.5原子%並且在#3〇^30中爲 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 29 1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(27) 1 1 · 0原子%。由相對於S 1 Η 4的G e Η 4的流率比計 算出在薄膜中被俘獲的鍺的比率是矽的3至4倍。這是因 爲’ G e Η 4通過輝光放電分解所需能量小於S i Η 4分解 需要的能量。因此認爲# S G Ν 5中含有鍺的濃度大約爲 1 · 0原子%。 圖1 6不出通過<9 - 2 Θ方法測量相同樣品的衍射峰 (2 2 0 )的結果。峰値位置在樣品# S Ν中爲 47 · 4 66以及在樣品:TSON中爲47 · 417,表 明由於鍺的添加,導致峰値位置變化。 晶體方位的詳細資料通過E B S Ρ方法獲得。圖1 7 是樣品# S Ν的背面極點的示意圖,以及圖1是樣品 # S G Ν 1 〇的背面極點的示意圖。從背面極點的示意圖 可以看出,晶格面丨1 〇 1 }在樣品# S G Ν 1 〇中高度 取向,如圖1所示。另一方面,如圖1 7所示,在樣品 # S Ν中,介於晶格面丨〇 〇 1丨和晶格面丨1 1 1丨之 間的一半位置,可以看見位於晶格面丨1 0 1丨和位於晶 格面丨3 1 1丨上的取向。進一步地,作爲參考基準資料 ,圖1 8是通過6 0 Ot、2 0小時熱處理、形成在石英 基底上的晶體矽薄膜的背面極點的示意圖。在這種情況下 ,可以看出晶格面丨111丨具有高度取向。 表2示出樣品的{ 1 0 1 } 、{ 0 0 1 } 、 {111 }和丨3 1 1丨的取向比的結果,著系些樣品的範圍是晶 格面的角度與薄膜的表面的角度不大於5度和晶格面的角 度與薄膜的表面的角度不大於1 0度,所述角度以背面極 (請先閱讀背面之注意事項再填寫本頁)
,1T 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇><297公釐) -30- 1263336 A7 ___B7 五、發明説明(2g) 點的示意圖爲基礎。表2之中,#HS表示相應於圖1 8 的資料°在這些樣品中,晶格面丨3 1 i丨和丨;L i 1 } 高度取向’即分別爲1 8% (不大於1 〇度)和1 2% ( 不大於1 0度)。樣品# s N中,晶格面丨1 〇 1丨和{ 311丨高度取向。至於晶格面丨311丨,根據對稱觀 點' 等效晶格面的數目大於其他晶格面的數目。對於隨機 狀態下取向的多晶體結構,發生槪率相對地增加。 表 2 ( % ) 樣品 non {001} (11 1} {31 1} 10° 5° 10° 5° 10° 5° 10° 5° #SGN30 7 1 8 2 7 3 19 5 #SGN10 3 1 14 1 0 3 1 10 3 #SGN5 20 6 1 0 3 0 12 3 #SN 12 3 1 0 7 2 15 3 #HS 4 1 10 3 12 6 18 4 鍺同樣被添加到樣品# S G N 3 Ο、# s G N 1 ο、 # S G N 5中,趨向顯示,表明在晶體取向方面變化取決 於薄膜中鍺含量的濃度。樣品# S G N 1 0和# S G N 5 中,値得特別注意的是與其他晶格面相比晶格面丨1 0 1 }高度取向。樣品# S G N 1 〇中,在1 0度的剪切角以 內取向比爲3 1 %並且即使在5度以內平均的取向比也爲 1 4%。樣品#SGN1 〇中,在1 〇度的剪切角以內取 向比爲2 0%並且即使在5度以內的取向比也爲6%。這 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁)
、1T 線 經濟部智慧財產局員工消費合作社印製 -31 - 1263336 A7 B7 五、發明説明( 種對於晶格面丨1 0 1丨非常高的取向比’在沒有添加鍺 的其他樣品中卻不能實現。 然而,樣品# S G N 3 0中,當薄膜中鍺的含量到了 1 1原子%時,在晶格面丨1 0 1丨上的取向比卻降低。 因此,這些結果表明用於提高晶格面丨1 〇 1丨的取向比 的非晶矽薄膜中鍺的含量的濃度存在適合的範圍、並且此 濃度的範圍爲0 . 1原子%至10原子與。 在晶格面丨1 0 1丨上呈現高度取向特性的晶體半導 體薄膜的獲得,不僅通過添加濃度範圍爲0 · 1至1 0原 子%的鍺,而且通過抑制薄膜中氧、氮和碳的濃度直到小 於1 X 1 0 1 9 / c m 3,更適宜地,碳和氮的濃度直到小於 5 X 1 0 1 8 / c m 3,並且氧的濃度直到小於1 X 1 0 1 9 /cm3,並且通過在2 0至1 0 0 nm的範圍選定薄膜厚 度,以致産生這種增強效應,使晶體生長顯著地平行於基 底的表面方向。 在晶格面{ 1 〇 1丨上具有高度取向比的晶體半導體 薄膜可以滿意地用作T F T s的溝道-形成區,並且可以 作爲決定元件的特性的溝道-形成區例如光-電裝置的光 電轉換層。 其次’以下的描述是通過利用含鍺的晶體矽薄膜製造 T F T S的實例。圖i 2 A - 1 2 C是說明本發明的加工 步驟的示意圖。 圖1 2 A中,含鍺的晶體矽薄膜8 1 2形成在基底 8 1 0上。這裏,晶體矽薄膜8 1 2可以是經過以下實施 本纸張尺度適用中國國家標準(CNS〉A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -32- 1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(30) 例1至4的步驟製造出的任何一種薄膜。爲了製造出 τ f τ s ,蝕刻基底,形成用於元件隔離的預定的尺寸並 且隔開成島狀。當基底8 1 〇是玻璃基底時,形成阻擋層 8 11。 絕緣膜8 1 3被用作T F T s中的閘一絕緣薄膜並且 形成具有3 0至2 0 0 nm的厚度。絕緣膜8 1 3是通過 電漿C V D方法由s i Η 4和N 2〇形成的氮氧化矽膜、或 者是由Τ Ε〇S或Ν 2〇形成的氮氧化矽膜。此實施例中, 選擇前一種薄膜並且形成保留有7 0 n m的厚度。絕緣膜 813可以通過實施例5中描述的方法形成。 在絕緣膜8 1 3上形成導電材料的閘電極8 1 4,所 述導電材料包含從鉅、鎢、鈦、鋁和鉬中被選擇出來的一 種或多種元素。 其次,參考圖12B,形成雜質區816,所述雜質 區用於形成T F T的源極和漏極區。雜質區8 1 6通過離 子-摻雜方法形成。當TFT爲η -溝道型時,添加磷或 砷作爲代表的元素周期表中的第1 5族的元素。當TFT 爲P -溝道型時,添加硼作爲代表的元素周期表中的第 1 3族的元素。 然後,通過氮化矽薄膜或者氮氧化矽膜,依賴電漿 C V D方法形成層間-絕緣膜8 1 7。添加的雜質元素必 須在3 5 0至5 0 進行熱處理用於活化。在形成層 間-絕緣膜8 1 7之後執行熱處理,直到釋放出包含在氮 化矽薄膜或者氮氧化矽膜中的氫,以致擴散進包含鍺的晶 (請先閲讀背面之注意事項再填寫本頁)
、1T 線 JL_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -33 1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(31) 體矽薄膜8 1 2中,從而補償含有氫的晶體矽薄膜中的缺 陷。然後,形成源極和漏極8 1 8直到獲得T F 丁。 通過本發明獲得的由含鍺並且高度取向在晶格面{ 1 0 1丨上的晶體矽薄膜形成的溝道-形成區,對於閘_ 絕緣膜呈現優良的介面特性,在晶粒介面上以及結晶顆粒 內部含有密度減少的缺陷,並且溝道-形成區呈現電場效 應遷移率。雖然如上所述的T F T具有單個-漏極結構, T F T還可以形成具有低濃度漏極(L D D )結構或者具 有交叠在閘電極上的L D D結構。通過本發明形成的 T F T s能被用於製造有源矩陣液晶顯示器以及場致發光 顯示裝置的TFTs ,並且TFTs能被用於薄膜積體電 路來代替利用傳統的半導體基底製造出的L S I s。 〔實施例〕 本發明將進一步地通過實施例進行詳細描述,然而, 本發明決不僅僅限制在實施例中,這是當然的事。 〔實施例1〕 形成晶體半導體薄膜的一種方法將參照圖7 A - 7 D 進行描述,該方法是通過添加促進矽的結晶的金屬元素進 入含鍺的非晶矽薄膜的整個表面之內,實施結晶化。首先 ,參照圖7 A,玻璃基底7 0 1代表Coning公司的一種# 1 3 7 3玻璃基底。在基底7 0 1的表面上,形成有作爲 阻擋層7 0 2的氮氧化矽膜,所述薄膜通過電漿CVD方 (請先閱讀背面之注意事項再填寫本頁) 、訂 mr. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -34- A7 經濟部智慧財產局員工消費合作社印製 1263336 B7 五、發明説明( 法利用S i Η 4和N 2 ◦形成並保持1 0 0 n m的厚度。开多 成阻擋層7 0 2 ,以使在玻璃基底中含有的鹼金屬不會擴 散進入形成其上的半導體薄膜之內。 含有鍺的非晶矽薄膜7 0 3通過電漿C V D方法形成 ,並且當引入G e H4氣體進入反應室時通過輝光放電分解 ,澱積在基底70 1上,所述GeH4氣體S iH4和H2 被稀釋到1 0 %。詳細條件遵照表1。然而,這裏提供的 條件是# S G N 5、或者# S G N 1 〇、或者它們的中間 條件的那些條件。形成含有鍺的非晶矽薄膜7 0 3、保持 5 0 n m的厚度。爲了將含有鍺的非晶矽薄膜7 〇 3中的 雜質例如氧、氮氣和碳的含量減到最少,採用具有純度不 低於99 _ 9999%的SiH4氣體以及具有純度不低於 99 · 99%的GeH4氣體組成。電漿CVD裝置的主要 參數爲:此裝置的反應室的體積爲1 3公升,爲了防止有 機物的蒸氣從排氣系統的側面逆轉地擴散,並且爲了提高 反應室中可以達到的真空度,以致當形成非晶半導體薄膜 時雜質元素盡可能地不會被薄膜俘獲,抽空速度爲 3001/秒的混合式分子泵被設置在第一載物台,抽空 速度爲4 0m3/h r的乾燥泵被設置在第二載物台。 參照圖7 B,按重量的基礎計算、含有鎳濃度爲1 〇 P pm的鎳醋酸溶液通過利用旋塗器來施加,形成含鎳層 7 〇 4。在這裏,爲了改善溶液的適應性,處理含有鍺的 非晶矽薄膜7 0 3的表面,即通過利用含有臭氧的水溶液 形成非常薄的氧化膜,並且利用氫氟酸和過氧化氫水的混 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
-35- 1263336 A7 B7 五、發明説明( 合溶液蝕刻氧化膜直到形成潔淨的表面,然後通過用含有 臭氧的水溶液處理直到形成非常薄的氧化膜。由於矽表面 本身是疏水(hydrophobic)的,因此,形成的氧化膜使均 勻地施加醋酸鎳溶液成爲可能。 其次,在5 0 0 °C下實施熱處理1小時以釋放包含在 含有鍺的非晶矽薄膜中的氫。然後,通過在5 5 0 °C下實 施熱處理4小時以實施結晶化。由此,形成晶體半導體薄 膜7 0 5,如圖7 C所示。 然後’爲了提高結晶化的比率(薄膜的整個體積中結 晶部分的比率)並且爲了修復保留在結晶顆粒中的缺陷, 實施雷射處理,即用雷射光束7 0 6輻射晶體半導體薄膜 7 0 5。採用具有波長爲3 0 8 nm並且振遺(頻率)爲 3 〇 Η Z的準分子雷射光束。穿過光學系統聚焦雷射光束 到4 0 0至6 0 OmJ/cm2,並且在疊加率爲9 0至 9 5%下實施雷射處理。由此,獲得晶體半導體薄膜 7 0 7,如圖7D所示。 〔實施例2〕 不僅可以通過形成薄膜的方法1而且還可以通過添加 鍺的方法在非晶矽薄膜形成之後將鍺添加到非晶矽薄膜中 ,所述形成薄膜的方法爲利用含有以S i Η 4和G e Η 4爲 代表的元素的氣體、採用電漿C V D方法,所述添加鍺的 方法爲離子注入法或離子-摻雜方法(或者還被稱作電漿 —摻雜方法)。電漿CVD方法中,由於在SiH4和 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 -36 - 1263336 A7 B7 五、發明説明(w (請先閱讀背面之注意事項再填寫本頁) G e Η 4之間存在離解能的差異,對於相同的高頻電功率 G e Η 4優先地被分解。在這種情況下,除非精確控制形成 薄膜的條件,例如採用脈衝放電,否則將在非晶矽薄膜中 形成一鍺群集而導致鍺難以均勻地擴散。 圖8 Α和8 Β是說明通過離子注入法或者離子摻雜方 法添加鍺的步驟的示意圖。在圖8 A中,在玻璃基底 7 0 1上用與實施例1同樣的方法形成阻擋層7 0 2,並 且在其上形成非晶矽薄膜7 0 8並保持5 0 n m的厚度。 通過分解G e H4獲得鍺離子,然後在加速電壓爲3 0至 1 0 0 k e v下將鍺離子注入到非晶矽薄膜中。添加鍺的 數量爲0 · 1到10原子%。在離子注入法或者離子摻雜 方法中,添加鍺的數量通過控制加速電壓和劑量準確地進 行控制。注入比矽的量更大的鍺,破壞了非晶矽薄膜中的 細小晶核,使獲得更適合於形成晶體半導體薄膜的非晶矽 薄膜成爲可能。 經濟部智慧財產局員工消費合作社印製 由此,形成了添加鍺的非晶矽薄膜7 1 0,如圖8 B 中所示。然後,含有以重量爲基礎的1 0 P pm的鎳的鎳 醋酸溶液通過利用旋塗器塗敷形成含鎳層7 0 4。然後, 按實施例1同樣的步驟實施直到獲得晶體半導體薄膜 707,如圖7D所示。 〔實施例3〕 參照圖9 A - 9 C,如下所述是有選擇地形成促進非 晶半導體薄膜結晶的金屬元素的方法。在圖9 A中,基底 -37- 本紙張尺度適用中國國家標準(CNS ) A4規格(2Η)X 297公釐) 1263336 A7 B7 五、發明説明(g 7 2 0是以上所述的玻璃基底或者石英基底。當使用玻璃 基底時’按與實施例1的同樣的方法形成阻擋層。 含有鍺的非晶矽薄膜7 2 1可以採用與實施例1 一樣 的電漿CVD方法形成,或者可以與實施例2 —樣通過離 子注入法或者通過離子摻雜方法引入鍺。同樣允許採用形 成的方法’所述形成的方法是在4 5 〇至5 〇 〇 °C溫度下 通過低壓CVD方法分解Si 2H6和G e H4。 然後,形成氧化矽薄膜7 2 2,所述薄膜7 2 2位於 含有鍺的非晶矽薄膜7 2 1上並保持1 5 0 n m的厚度。 雖然對形成氧化矽薄膜的方法不必特別地限制,但是氧化 矽薄膜可以採用例如四乙基原矽酸酯(T E〇S )和〇2的 混合物,並且在40Pa的反應壓力、300至400 t 的基底的溫度、高頻(13 . 56MHz)以及0 · 5至 0 · 8 W/ c m 2的電功率密度的放電條件下形成。 經濟部智慧財產局員工消費合作社印製
(請先閲讀背面之注意事項再填寫本頁J -線 其次,在氧化矽薄膜7 2 2中形成開口部分7 2 3、 然後施加按重量基礎的含有1 0 p pm的鎳的鎳醋酸溶液 。然後,形成含鎳層724,並且僅僅在開口部分723 的底部上同含有鍺的非晶矽薄膜7 2 1接觸。 通過熱處理實施結晶化,所述熱處理在5 0 0至 6 5 0 t:溫度下進行4至2 4小時,例如,在5 7 0 °C進 行1 4小時。在這種情況下,首先在非晶矽薄膜與鎳相接 觸的部分發生結晶化,然後,並且在平行於基底的表面的 方向延伸。如果採用顯微鏡觀察’由此形成的晶體矽薄膜 7 2 5由許多棒狀或者針狀晶體組成’每個晶體在特定的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公董] -38· 1263336 A7 B7 五、發明説明(36) 方向生長。此後,去除氧化矽薄膜7 2 2直到獲得晶體矽 薄膜7 2 5。 〔實施例4〕 用於結晶化的金屬元素保留在按照實施例1至3描述 的方法形成的晶體矽薄膜中。如果用平均濃度的數値表示 ,儘管金屬元素未必均勻分佈在薄膜中,它卻保留超過1 X 1 0 1 9 / c m 3的濃度。在此種狀態的矽薄膜能被用作包 括T F T s在內的各種各樣的半導體裝置的溝道形成區。 然而,更好地,希望通過吸氣消除金屬元素。 此實施例涉及一種吸氣方法,參照圖1 Ο A - 1 0 C 。圖1 0A中,基底7 3 0是實施例1或2的玻璃基底, 或者是實施例3的石英基底。當採用玻璃基底時,與實施 例1 一樣形成阻擋層。晶體矽薄膜7 3 1可以通過實施例 1至3的任何一個方法形成。在晶體矽薄膜7 3 1的表面 上形成用於掩膜的氧化矽薄膜7 3 2並保持1 5 0 n m的 厚度,並且在其中形成開口部分7 3 3以致暴露晶體砂薄 膜。在實施例3的情況下,正好可以使用圖9 A示出的氧 化矽薄膜7 2 2,以及圖9 B的步驟及其後續的步驟可以 正好轉爲此實例的步驟。然後,通過離子摻雜方法添加磷 直到形成濃度爲lx 1 019至lx 1 〇22/cm3的磷添 加區7 3 5。 接著參考圖1 Ο B,在氮氣體中、5 5 0至8 0 0°C 下實施5至2 4小時熱處理,例如,在6 0 0°C下實施 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -39 1263336 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(37) 1 .2小時。然後’添加磷到區7 3 5 ,區7 3 5用作吸氣 k置’並且保留在晶化砂薄膜7 3 1中的催化元素可以在 磷添加區7 3 5被析出。 然後’參照圖1 0 C,通過蝕刻除去用於掩膜的氧化 矽薄膜7 3 2和添加磷的區7 3 5,直到獲得晶體矽薄膜 7 3 6 ,在所述薄膜7 3 6中用於結晶化的步驟的金屬元 素的濃度減少至小於1 X 1 〇 1 7 / c m 3 ·。 〔實施例5〕 此實施例涉及一種方法,採用該方法通過降低結晶顆 粒中的缺陷或者通過降低介面之位準至絕緣膜,而可以順 利地製造TFT s等等。如圖1 1 a示出,含有鍺的晶體 矽薄膜8 0 1可以是實施例3中形成的一種。此外,含有 鍺的晶體矽薄膜8 0 1可以是實施例4中描述的須經吸氣 的一種。然而,在此實施例中,基底必須具有至少大約 7 0 0至1 0 0 C^C的耐熱性,而因此使用石英基底8 0 卜 在含有鍺的晶體矽薄膜8 0 2上的絕緣膜8 0 3由含 有氧化矽作爲主要組分的材料形成。例如,通過電漿 C VD方法形成氮化矽薄膜或者氮氧化矽膜並保持 5 0 n m的厚度。 如圖1 1 B所示,在一種狀態下實施熱處理,其中在 含有鹵素(典型地爲氯)和氧氣體中形成絕緣膜8 0 3。 在此實施例中,在9 5 Ot實施3 0分鐘熱處理。選擇的 (請先閲讀背面之注意事項再填寫本頁) 訂 線 mr. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -40- 1263336 A7 B7 五、發明説明(3g> 處理溫度可以是從7 〇 〇至1 1 〇 o°c範圍內,以及處理 的加工時間可以在1 〇分鐘至8小時範圍內。 (請先閱讀背面之注意事項再填寫本頁) 經過熱處理,在含有鍺的晶體矽薄膜8 0 2和絕緣膜 8〇3之間的介面上形成大約2 0 n m的氧化膜8 0 4, 以及形成具有降低厚度的含有鍺的晶體矽薄膜8 0 5。包 含在絕緣膜8 0 3和含有鍺的晶體矽薄膜8 0 2之內的雜 質元素並且尤其是金屬雜質元素,在鹵素氣體中的氧化步 驟中形成與鹵素一起的化合物,並且,因此可以在氣體狀 態下被除去。經過上述處理過程獲得的在氧化膜8 0 4和 含有鍺的晶體矽薄膜8 0 5之間的介面具有低介面位準密 度並且是非常良好的(介面)。 〔實施例6〕 線 參照圖1 9 A - 1 9 E,此實施例涉及通過按互補方 式下結合η —溝道TFT9 2 0和P —溝道TFT9 21 形成C Μ〇S —型T F Τ的情況。 經濟部智慧財產局員工消費合作社印製 圖1 9 Α中,含鍺的晶體矽薄膜形成在基底9 0 1上 。含有鍺的晶體矽薄膜可以是通過實施例1至4的步驟形 成的任何一種。當基底9 0 1是玻璃基底時’形成阻擋層 9 0 2。蝕刻含有鍺的晶體矽薄膜直到形成用於元件隔離 的預定尺寸,然後形成島狀物半導體層9 0 3和9 0 4。 第一絕緣薄膜9 0 5被用作T F T的閘—絕緣薄膜, 並且形成具有3 0至2 0 〇 nm的厚度。第一絕緣膜 9 0 5是通過電漿CVD方法由S i H4和N2O形成的氮 本紙張尺度適用中國國家標準(CNS ) A4規格(210x297公董) -41 - 1263336 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明(39) 氧化矽膜或者是由T E〇S和N 2〇形成的氮氧化矽膜。此 實施例選擇則一種方法形成的薄膜並保持7 5 n m的厚度 。此外,可以通過實施例5的方法形成第一絕緣膜9 0 5 〇 第一絕緣膜9 0 5上形成導電材料的閘電極9 0 6、 9 0 7,所述導電材料含有從組、鎢、鈦、鋁和鉬中被選 擇出來的一種或多種元素。 接著參考圖1 9 B,通過離子摻雜方法摻雜磷直到在 η -溝道TFT9 2 0中形成LDD區。用H2稀釋到 〇· 1到5 %的磷化氫(P Η 3 )用作摻雜氣體。摻雜條件 將被適當地確定。然而,在這裏,形成在每一個半導體層 903和904中的第一雜質區908將有從lx 1017 至1 X 1 0 1 9 / c m 3的平均濃度。此刻,閘電極9 0 6和 9 0 7用作阻止摻雜磷的掩膜,並且以自對準的方式形成 雜質區9〇8。 以下參考圖1 9 C,通過利用光致抗蝕劑形成掩膜 9 0 9,並且通過離子摻雜方法再次摻雜磷。由於這種摻 雜,第二雜質區9 1 0和9 1 2具有從1x1 〇2Q至lx 1 〇21/cm3的磷的平均濃度。這樣,形成在半導體層 9 0 3中的第一雜質區9 1 1用作LDD區,以及第二雜 質區9 1 0用作源極和漏極區。 如圖1 9D所示,在p —溝道TFT9 2 1中,通過 利用光致抗蝕劑形成掩膜9 1 3,並且用硼摻雜半導體層 904。用H2稀釋到〇 · 1至5%的乙硼烷(Β2Ηδ) (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 42 - 1263336 A7 B7 五、發明説明(40) 用作摻雜氣體。在半導體層9 0 4中形成的第三雜質區 9 1 4中添加硼,其添加量是(半導體層9 0 4)從η -型轉化爲Ρ -型所需磷濃度的1 . 5到3倍,並且,因此 具有1 . 5χ 1 02°到3χ 1 02i/cm3的平均濃度。 如此,形成在半導體層9 0 4中的第三雜質區9 1 4作爲 P —溝道TFT9 2 1的源極和漏極區。 然後,通過電漿C V D方法形成的氮化矽薄膜和氮氧 化矽膜形成層間-絕緣膜9 1 5。進一步地,添加的雜質 元素必須在3 5 0至5 0 0 °C下進行熱處理用於活化。在 形成層間-絕緣膜9 1 5之後,實施熱處理直到釋放出在 氮化矽薄膜和氮氧化矽膜中含有的氫,執行氫化以致擴散 進半導體層9 0 3和9 0 4中,因此補償了在半導體和它 的交界面中的缺陷。然後,形成源極和漏極9 1 6和 917,獲得TFT。 由高度取向在晶格面丨1 0 1丨上的含有鍺的晶體矽 薄膜形成溝道-形成區9 1 8和9 1 9。這種溝道形成區 相對於閘絕緣膜具有優良的介面特性,在晶粒介面上以及 結晶顆粒內部具有減少的缺陷密度,並且‘使獲得一種高場 效應遷移率成爲可能。 經過上述步驟,就獲得CMOS —型TFT,其中η —溝道TFT9 2 0和ρ —溝道TFT 9 2 1以互補的方 式結合在一起。N -溝道TFT9 2 0具有形成在溝道形 成區和漏極區之間的L D D區,並且防止在漏極端子電場 的集中。上述CMOS —型TFT s使形成有源矩陣型的 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 -43- 1263336 , Α7 Β7 五、發明説明(41) 液晶顯示器(L C D )或者E L (場致發光)顯示裝置的 驅動電路成爲可能。進一步講,應用η -溝道T F T或者 ρ -溝道T F Τ電晶體形成圖元部分是允許的。進一步講 ,採用作爲丁 F Τ的電晶體用於獲得薄膜積體電路替代迄 今爲止通過利用傳統的半導體基底製造的L S I s是可能 的。 〔實施例7〕 用於結晶化的金屬元素保留在按照實施例1至3解釋 的方法形成的晶體矽薄膜中。此實施例涉及一種除去金屬 元素的方法,其方式不同於實施例4的方法。該方法通過 熱處理並通過利用吸氣位置從晶化的矽薄膜除去金屬元素 組成,所述晶化的矽薄膜通過添加金屬元素形成,所述吸 氣位置指含有惰性氣體元素的半導體薄膜或者添加有惰性 氣體元素的半導體薄膜。現在將參考圖2 3 A — 2 3 Ε對 該方法進行描述。 首先,通過實施例1至3的任何一種方法獲得在晶格 面〔1 0 1〕上高度取向的晶體矽薄膜。參考數字 2 0 0 0表示具有絕緣表面的基底,以及2 0 0 1表示包 括絕緣膜例如氧化矽薄膜、氮化矽薄膜或者氮氧化矽膜( S i〇X N y )的基底絕緣膜。在這裏,採用玻璃基底,並 且基底絕緣膜2 0 0 1是通過利用S i Η 4、N Η 3和 Ν2〇作爲反應氣體形成的厚度爲5 0至1 0 0 nm的第一 氮氧化矽膜以及通過利用S i Η 4和N 2〇作爲反應氣體形 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、1Τ 線 經濟部智慧財產局員工消費合作社印製 -44 1263336 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(42) 成的厚度爲1 〇 〇至1 5 0 nm的第二氮氧化矽膜組成疊 層的一種雙層結構。進一步講,希望採用單層氮化矽薄膜 作爲基底絕緣膜2 0 0 1。氮化矽薄膜的應用顯示作爲阻 擋層的作用以及在吸氣步驟中提高氣體吸氣效應的作用, 所述阻擋層防止包含在玻璃基底中的鹼金屬擴散進入到稍 後形成的半導體薄膜之內,所述吸氣步驟將隨後實施。在 吸氣的時候,鎳趨向往氧濃度高的區域裏移動。因此,利 用與半導體薄膜接觸的基底絕緣膜作爲氮化矽薄膜就獲得 巨大的效果。進一步講,應用疊層結構是允許的,其中氮 氧化矽膜和氮化矽薄膜依次形成疊層。或者,可以應用三 層構造,其中第一氮氧化矽膜、第二氮氧化矽膜和氮化矽 薄膜依次形成疊層。 其次,通過電漿CVD方法、低壓熱CVD方法或者 濺射方法,在基底絕緣膜上形成非晶半導體薄膜,隨後通 過在實施例1中描述的結晶化步驟形成含有鍺的晶體矽薄 膜 2002 (圖 23A)。 在此實施例中,通過電漿C V D方法形成含有鍺的非 晶矽薄膜,用S i Η 4和Η 2稀釋成1 〇 %的G e Η 4氣體 引入反應室中,通過輝光放電分解並澱積在基底絕緣膜 2 0 0 1上。因此,在獲得的含有鍺的非晶矽薄膜的表面 上通過利用含有臭氧的水溶液形成非常薄的氧化膜。然後 ,通過利用氫氟酸和過氧化氫水的混合溶液蝕刻除去氧化 膜直到形成淸潔表面。然後,再次通過利用含有臭氧的水 溶液處理形成非常薄的氧化膜。此後,按重量的基礎計算 (請先閲讀背面之注意事項再填寫本頁j 訂 線 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -45- 1263336 A7 B7 五、發明説明(43) 、通過利用旋塗器將含有鎳(濃度)爲1 0 P P m的鎳醋 酸溶液塗敷在它的整個的表面上由此形成含鎳層。其次, 在5 0 0 °C下實施1小時熱處理直到釋放出包含在含有鍺 的非晶矽薄膜中的氫。然後,在退火爐中實施5 5 0 °C、 4小時下的熱處理直到實現結晶化。 結晶化可以通過用從光源例如鹵素燈、金屬鹵化物燈 、氙弧燈、碳弧燈、高壓鈉燈或者高壓水銀燈發射的強光 輻射實施來代替利用退火爐的熱處理。當採用燈光源時, 用於加熱的燈光源保持6 0至2 4 0秒的開啓態、更好地 爲1 10至1 50秒,並且在650至750 °C下、更好 地在7 0 0 °C下加熱薄膜。 因此,經過晶化含有鍺的非晶矽薄膜就獲得含有鍺的 晶體矽薄膜2 0 0 2。在(雜質)吸氣期間,鎳勢必往氧 濃度高的的區域裏遷移。所以期望在含有鍺的晶體矽薄膜 2 0 0 2中設置的氧濃度不多於5χ 1 〇18/cm3。 進一步講,在上述結晶化之後,分析出的金屬元素可 以利用含有氫氟酸的蝕刻劑例如稀釋的氫氟酸或者F P Μ (氫氟酸、過氧化氫水和純水的混合溶液)來除去或者減 少。進一步地,當用含有氫氟酸的蝕刻劑蝕刻表面時,希 望通過利用上述燈光源的強光輻射使表面平坦。 進一步講,在上述結晶化之後,薄膜可以利用強光例 如雷射光束或者燈光源的光輻射以進一步的改善結晶化。 雷射光束可以是具有波長不長於4 0 〇 ηιπ的準分子雷射 光束、或者Y A G雷射的第二諧波或者三次諧波。在利用 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 -46- 1263336 A7 B7 五、發明説明(44^ (請先閲讀背面之注意事項再填寫本頁) 用於改善結晶化的強光例如雷射光束或者燈光源的光輻射 之後,可以利用含有氫氟酸的蝕刻液除去或者減少析出的 金屬元素。或者’可以通過利用燈光源的強光輻射使表面 平坦。 接下來,實施吸氣直到除去包含在含有鍺的晶體矽薄 膜2 0 〇 2中的金屬元素。首先,在含有鍺的晶體矽薄膜 上形成障壁層2003。作爲障壁層2 003 ,形成爲多 孔薄膜,該薄膜允許金屬元素(在這種情況下主要爲鎳) 穿透到吸氣位置,卻不允許在除去吸氣位置的步驟中所用 鈾刻溶液滲入其中。在這裏,可以採用臭氧水溶液和氧化 矽薄膜(S i 0 X )形成的化學氧化膜。在此說明書中,特 別地將具有此種特性的薄膜被稱爲多孔薄膜。進一步地, 障壁層2 0 0 3可以非常薄,並且可以是自然氧化的薄膜 或者可以是通過在含有氧的氣體中利用紫外線輻射産生臭 氧從而氧化的氧化膜。 線 經濟部智慧財產局員工消費合作社印製 接下來,在障壁層2 0 0 3上形成半導體薄膜 2 0 0 4,作爲隨後的吸氣處理步驟中的吸氣位置(圖 23B)。半導體薄膜2004是通過電漿CVD方法、 低壓熱C V D方法或者最好爲濺射方法形成的非晶態結構 的一種。半導體薄膜2 〇 〇 4具有5 〇至2 〇 〇 nm的厚 度,並且最好爲1 5 0 nm。在隨後的吸氣處理中、鎳勢 必往氧高度集中的區域裏遷移。爲了提高吸氣的效率,因 此期望半導體薄膜2 0 0 4含有氧(當通過S I MS分析 測試時,濃度不低於5 X 1 0 1 8 / c m 3,並且最好爲不低 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -47- 1263336 A7 B7 五、發明説明(45) 於lxl〇i9/cm3)。進一步地形成含有濃度爲lx 1 0 2 13 / c m 3的惰性氣體元素的半導體薄膜。 形成半導體薄膜的最佳方法是採用矽作爲靶,通過濺 射方法、並且惰性氣體被用作濺射氣體。根據濺射方法, 在形成薄膜的時候減少壓力以便在半導體薄膜中容易地俘 獲惰性氣體。這種方法使形成含有惰性氣體元素的半導體 薄膜成爲可能,所述惰性氣體元素的濃度爲1 X 1 〇 2 Q至 5x l〇21/cm3,並且最好爲 lx 1〇2〇 至 lx 1 0 2 1 / c m 3。 惰性氣體元素是從氦(H e )、氖(N e )、氬( A r )、氪(Kr)和氙(Xe)中被選擇出來的一種或 者多種。一旦在半導體薄膜中注入電場加速的離子,當形 成懸蕩鍵和晶格畸變的同時,就會形成吸氣位置。在它們 當中,希望採用適用而廉價的氬氣(Ar*)。用於添加惰 性氣體元素的處理時間可以短到大約一分鐘或者兩分鐘, 使高濃度的惰性氣體元素能夠被添加到半導體薄膜。因此 ,與使用磷吸收相比較顯著地提高了生産率。 除了惰性氣體元素,此外還可以添加從Η、Η 2、〇、 〇2、Ρ和Β中被選擇出來的一種或者多種元素。一旦添加 多種元素,就從複合的方法中達到吸氣效果。 此後,通過熱處理或者通過用燈光源的強光輻射實施 吸氣。當通過熱處理實施吸氣時熱處理可以在4 5 0至 8 0 0 °C、1至2 4小時、氮氣體下執行,例如,在 5 0 0 °C用4小時。進一步地,當採用燈光源的強光照射 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -48- 經濟部智慧財產局員工消費合作社印製 1263336 A7 B7 五、發明説明(46) 實施吸氣時,用於加熱的燈光源保持1 2 0至3 0 0秒的 開啓態,並且,更好地在6 5 0到7 5 0 °C、1 8 0秒下 實施熱處理。 由於吸氣,在圖2 3 D中鎳朝箭頭方向(垂直方向) 遷移,因此就從由障壁層2 0 0 3覆蓋的含鍺的晶體矽薄 膜2 0 0 2中除去金屬元素,或者就降低金屬元素的濃度 。與使用磷的吸氣相比,通過添加惰性氣體元素進行吸氣 非常有效,並且使實施添加的元素能夠在高濃度例如1 X 1 0 2 Q至5 X 1 0 2 1 / c m 3下,因此使執行結晶化的添 加的金屬元素的數量能夠增加。也就是說,通過增加用於 結晶化的金屬元素的添加數量,就能在更短的一段時間完 成結晶化。當用於結晶化的時間沒有變化時,添加的金屬 元素的數量增加使採用更低的溫度實施結晶化成爲可能。 進一步講,一旦用於結晶化的添加的金屬元素的數量增加 ’自然地産生核的數量減少,就形成良好的結晶體半導體 薄膜。 在上述吸氣處理之後,半導體薄膜吸氣位置2 0 0 5 通過刻蝕有選擇地除去。刻蝕法可以使用C 1 F 3而不是使 用電漿的乾式鈾刻,或者使用鹼溶液例如含聯氨的水溶液 或氫氧化四乙銨(化學式爲(CH3) 4N0H)的濕法蝕 刻。在這裏,障壁層2 〇 0 3用作蝕刻阻擋。然後,可以 用氫氟酸除去障壁層2003。 此後,將含鍺的晶體矽薄膜蝕刻成需要的形狀,形成 隔離的島狀半導體層2006(圖23E)。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
-49- 1263336 A7 五、發明説明(47) (請先閱讀背面之注意事項再填寫本貰) 圖2 4A和2 4 B顯示吸氣處理前後金屬元素(在這 裏爲鎳)的濃度的測量結果(通過全反射X射線螢光光譜 學(TXRF) )。如圖24B所示,TXRF是根據X 射線束以非常淺的角度入射到薄膜的表面上測定由雜質例 如金屬元素發射的X射線螢光的一種測量方法。T X R F 主要地從離表面3到5 nm的深度獲取資料,並且進一步 地能夠估算保持在晶體矽薄膜中的鎳的濃度。檢測的靈敏 度接近1 〇1Q / cm2。 圖2 4A中,縱坐標表示鎳的濃度。沒有吸氣處理的 樣品的資料包括5 X 1 0 1 2的値(任意値)。然而,實施 吸氣處理樣品顯示出較小値,據悉通過吸氣處理在結晶體 半導體薄膜中的鎳濃度降低至大約百分之一。當在溫度爲 4 5 0 °CC和在5 0 0 °C下實施的吸氣處理進行比較,可 以知道在5 0 0 °C C下鎳濃度更低。 該實施例中獲得的含鍺的晶體矽薄膜在晶格面〔 1 〇 1〕上高度取向並且在薄膜中含有足夠低濃度的金屬 元素’並且使降低薄膜電晶體特性的截止電流成爲可能。 經濟部智慧財產局8工消費合作社印製 〔實施例8〕 可以用本發明的半導體裝置代替各種各樣的電子裝置 中的顯示裝置以及積體電路、以及用於代替傳統的積體電 路。這種半導體裝置包括攜帶型資料終端(電子記事本、 移動電腦、行動電話等等)、攝影機、照相機、個人電腦 、電視以及放映機。它們的例子如圖2 Ο A到2 2 D所示 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 7~ 1263336 A7 B7 五、發明説明(48) 0 圖2 ο A示出一種行動電話,該行動電話包括顯示面 板2 7 0 1、操作面板2 7 〇 2和連結部分2 7 0 3,顯 示面板2 7 〇 1包括顯示裝置2 7 〇 4、語音輸出單元 2 了 0 5和天線2 7 0 9。操作面板2 7 0 2包括操作鍵 27〇6 '電源開關2707、語音輸入單元2708等 。本發明形成顯示裝置27〇4。 圖2 0 B示出一種攝影機,該攝影機包括機身 9101、顯示裝置9102、語音輸入單元9103、 操作開關9 1 〇4、電池9 1 〇 5和映像單元9 1 06。 本發明可應用於顯示裝置9 1 〇 2。 圖2 0 C示出一種移動電腦或者攜帶型資料終端,由 機身92 0 1 、照相單元9202、映像單元9203、 操作開關9 2 0 4和顯示裝置9 2 0 5組成。本發明的半 導體裝置可應用於顯示裝置9 2 〇 5。 圖20D示出——種由機身9401、喇叭9402、 顯示裝置9403、接收器單元9404和放大器單元 9 4 0 5組成的電視接收機。本發明可應用於顯示裝置 9 4 0 3。 圖2 0 E示出一種攜帶型筆記本,該筆記本由機身 9501 、顯示裝置9503、儲存媒體9504、操作 開關9 5 0 5和天線9 5 0 6組成,該筆記本用於顯示儲 存在迷你碟(MD)中或者DVD中的資料以及用於顯示 由天線收到的資料。本發明可應用於顯示裝置9 5 0 3以 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1263336 A7 B7 五、發明説明(49) 及儲存媒體9504。 圖21a示出一種由機身9601、影像輸入部分 9602 、顯示裝置96 0 3以及鍵盤9604組成的一 種個人電腦。本發明可應用於顯示裝置9 6 0 3以及各種 各樣的包含在其中的積體電路。 112 1 B示出一種利用記錄媒體記錄程式(以下簡稱 爲記錄媒體)的播放器,該播放器由機身9701、顯示 裝置9702、揚聲器單元9703、記錄媒體9704 和操作開關9 7 0 5組成。這種裝置利用D V D (數位通 用盤)或者C D作爲記錄媒體,用戶可以享有它欣賞音樂 、電影、或者玩遊戲、或者上網際網路。本發明可應用於 顯示裝置9 7 0 2以及各種各樣的包含在其中的積體電路 〇 圖2 1 C示出一種數位照相機,該數位照相機由機身 9801 、顯示裝置9802、目鏡單元9803、操作 開關9 8 0 4以及映像單元(未示出.)組成。本發明可應 用於顯示裝置9 8 0 2以及各種各樣的包含在其中的積體 電路。 圖2 2A示出一種由投影機3 6 0 1和螢幕3 6 0 2 組成的正面型投影機。本發明可應用於投影機3 6 0 1和 其他信號控制電路。 圖22B示出一種由機身3701、投影機3702 、反射鏡3 了 0 3和螢幕3 7 0 4組成的·背面型投影機。 本發明可應用於投影機3 7 0 2及其他信號控制電路。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 52- 1263336 A7 B7 五、發明説明(50) 圖2 2 C是說明圖2 2 A和2 2 B中投影機3 6 0 1 和3 7〇2的結構的示意圖。投影機3 6 0 1 、3 7 0 2 由光源的光學系統3 8〇1 ,反射鏡3 8 0 2 、3 8 0 4 至38 0 6 ,分色鏡3803 ,棱鏡3807 ’液晶顯示 裝置3808,相差板3809和投影光學系統3810 組成。投影光學系統3 8 1 0由包括聚光透鏡在內的光學 系統組成。雖然本實施例示出三-平板型的實例,對此沒 有限制,可以使用單一的一種平板型。此外,圖2 2 C中 按照箭頭指示的光線路徑中,用戶可以適當地設置光學系 統例如光學透鏡、具有偏振用途的薄膜、用於調節相差的 薄膜或者紅外輻射(I R )薄膜。 圖2 2 D是說明圖2 2 C中的光源的光學系統 3 8 0 1的結構的示意圖。在此實施例中,光源的光學系 統3 8 0 1由反射鏡3 8 1 1、光源3 8 1 2、透鏡陣列 3 8 1 3、3 8 1 4,偏振鏡/變換器單元3 8 1 5和聚 焦透鏡3 8 1 6組成。如圖2 2 D示出的光源的光學系統 只不過是一個實例,並且不必特別地對此進行限制。例如 ’用戶可以適當地設置光源的光學系統,利用光學系統例 如光學透鏡、具有偏振用途的薄膜、用於調節相差的薄膜 或者紅外輻射(I R )薄膜。 雖然並未示意出,本發明可以進一步地將顯示裝置應 用到導航系統以及電冰箱、洗衣機、微波爐和固定式電話 中。因此,本發明得到非常廣泛的應用並且可以被用於各 種各樣的産品。 —— —— ——— —丨t (請先閱讀背面之注意事項再填寫本頁} 、11 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -53- 1263336 A7 ___ B7 五、發明説明(51) 如上所述,本發明通過熱處理使包含矽作爲主要成分 和鍺的非晶半導體薄膜結晶,使獲得晶體半導體薄膜成爲 可能,向非晶半導體薄膜添加金屬元素時,鍺的含量不小 於〇 · 1原子%但不大於1 0原子% (最好爲不小於1原 子%但不大於5原子%),其中:通過電子背反射衍射圖 樣方法測定時,相對於半導體薄膜的表面不少於2 0 %的 晶格面丨1 〇 1丨具有不大於1 〇度的角度,相對於半導 體薄膜的表面不多於3 %的晶格面丨0 0 1 }具有不大於 1 0度的角度,以及相對於半導體薄膜的表面不多於5% 的晶格面{ 1 1 1 }具有不大於1 〇度的角度。通過利用 上述晶體半導體薄膜,允許形成薄膜電晶體的溝道形成區 〇 利用具有尚度取向晶格面{ 1 0 1丨的晶體半導體薄 膜的T F T s能被用於製造有源矩陣液晶顯示器以及場致 發光(E L )顯示裝置,以及實現薄膜積體電路來代替通 過利用傳統的半導體基底製造出的L S I s。 —— —— ——丨——? (請先閱讀背面之注意事項再填寫本頁)
、1T 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -54 -

Claims (1)

1263336 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 t、申請專利範圍 第90 1 1 3 1 44號專利申請案 中文申請專利範圍修正本 民國95年5月26日修正 1 . 一種薄膜電晶體,包括: 一玻璃基底; 在該玻璃基底上的一晶體半導體薄膜;及 在該晶體半導體薄膜中的至少一溝道形成區, 其中: 該晶體半導體薄膜之晶格面丨1 〇 1 }的取向比率不 小於2 0 %,晶格面丨1 0 1 }具有不大於1 〇度的角度 相對於該晶體半導體薄膜之一表面, g亥晶體半導體薄膜之晶格面{ 〇 0 1 }的取向比率不 大於3 %,晶格面丨0 0 1 }具有不大於1 〇度的角度相 對於該晶體半導體薄膜之一表面,及 g亥晶體半導體薄膜之晶格面{ 1 1 1丨的取向比宠不 大方’日日格面{ 1 1 1 }具有不大於1 〇度的角度相 對於該晶體半導體薄膜之一表面; 該晶格面{ 1 0 1 } 、{〇〇!}、及{;[工工}係 由電子背反射衍射圖方法所測定, 通過加熱已添加金屬元素的包括矽的非晶半導體薄膜 而形成該晶體半導體薄膜, 該非晶半導體薄膜薄膜含有濃度不小於0 . i原子% 但不大於1 0原子%的鍺。 2.如申請專利範圍第i項之薄膜電晶體,其中該晶體半 (請先閱讀背面之注意事項再填寫本頁) 訂 Ψ A8 B8 C8 D8 1263336 六、申請專利範圍 導體薄膜含有每種的濃度小於5 X 1 〇 1 δ / c m 3的氮和碳 ,以及濃度小於1 X 1 0 1 9 / c m 3的氧。 3。如申請專利範圍第1項之薄膜電晶體,其中該金屬元 素具有小於1 X 1 〇 1 7 / c m 3的濃度。 4·如申請專利範圍第1項之薄膜電晶體,其中該金屬元 素係選自由Fe 、Co、Ni 、Ru、Rh、Pd、〇s ' I r、P t、C u以及A u組成的族群。 5 .如申請專利範圍第1項之薄膜電晶體,其中該晶體半 導體薄膜具有在2 0至1 0 0 nm範圍的厚度。 6·如申請專利範圍第1項之薄膜電晶體,其中該晶體半 導體薄膜包含氫或者鹵素元素。 7.如申請專利範圍第1項之薄膜電晶體,其中該玻璃基 底爲無鹼的玻璃基底。 8 .如申請專利範圍第1項之薄膜電晶體,其中該玻璃基 底係選自硼矽酸鋁玻璃及硼矽酸鋇玻璃。 9.一種薄膜電晶體,包括: 一玻璃基底; 在該玻璃基底上的一晶體半導體薄膜;及 在該晶體半導體薄膜中的至少一溝道形成區’ 其中I 該晶體半導體薄膜之晶格面{ 1 0 1 }的取@ + 小於5 %,晶格面丨1 0 1 }具有不大於5度@S 胃 於該晶體半導體薄膜之一表面, 該晶體半導體薄膜之晶格面丨0 0 1丨的$ @ + 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -2 - (請先閱#背面之注意事項再填寫本頁) 訂 Ψ 經濟部智慧財產局員工消費合作社印製 1263336 A8 B8 C8 D8 六、申請專利範圍 大於3 %,晶格面{ 0 0 1丨具有不大於1 〇度的角度相 對於該晶體半導體薄膜之一表面,及 (請先閲·#背面之注意事項再填寫本頁) 該晶體半導體薄膜之晶格面丨1 1 1丨的取向比率不 大於5 % ’晶格面丨1 1 1 }具有不大於1 〇度的角度相 對於該晶體半導體薄膜之一表面; 該晶格面{ 1 0 1 } 、1001}、及{ 1 1 1 }係 由電子背反射衍射圖方法所測定, 通過加熱已添加金屬元素的包括矽的非晶半導體薄膜 而形成該晶體半導體薄膜, 該非晶半導體薄膜薄膜含有濃度不小於0 . 1原子% 但不大於1 0原子%的鍺。 10.如申請專利範圍第9項之薄膜電晶體,其中該晶體 半導體薄膜含有每種的濃度小於5 X 1 〇 1 8 / c m 3的氮和 碳,以及濃度小於1 X 1 0 1 9 / c m 3的氧。 1 1.如申請專利範圍第9項之薄膜電晶體,其中該金屬 元素具有小於1 X 1 〇 1 7 / c m 3的濃度。 經濟部智慧財產局員工消費合作社印製 1 2.如申請專利範圍第9項之薄膜電晶體,其中該金屬 元素係選自由Fe、Co、Ni 、Ru、Rh、Pd、〇 s、I r、P t、C u以及A u組成的族群。 1 3 ·如申請專利範圍第9項之薄膜電晶體,其中該晶體 半導體薄膜具有在2 0至1 0 0 nm範圍的厚度。 1 4,如申請專利範圍第9項之薄膜電晶體,其中該晶體 半導體薄膜包含氫或者鹵素元素。 1、如申請專利範圍第9項之薄膜電晶體,其中該玻璃 本紙張尺度適用中國國家標準(CNS )A4規格(210X297公釐) 「3 - ' 1263336 A8 B8 C8 D8 六、申請專利範圍 基底爲無鹼的玻璃基底。 (請先閱讀背面之注意事項再填寫本頁) 1 6,如申請專利範圍第9項之薄膜電晶體,其中該玻璃 基底係選自硼矽酸鋁玻璃及硼矽酸鋇玻璃。 17. —種半導體裝置,包括: 一玻璃基底; 在該玻璃基底上的一晶體半導體薄膜;及 在該晶體半導體薄膜中的至少一溝道形成區, 其中: 該晶體半導體薄膜之晶格面丨1 〇 1丨的取向比率不 小於2 0 %,晶格面{ 1 0 1 }具有不大於1 0度的角度 相對於該晶體半導體薄膜之一表面, s亥晶體半導體薄膜之晶格面丨0 〇 1 }的取向比率不 大於3 %,晶格面{ 0 0 1丨具有不大於1 〇度的角度相 對於該晶體半導體薄膜之一表面,及 該晶體半導體薄膜之晶格面{ 1 1 1 }的取向比$ γ 大於5 % ’晶格面{ 1 1 1 }具有不大於1 〇度的角度相 對於該晶體半導體薄膜之一表面; 經濟部智慧財產局員工消費合作社印製 該晶格面{ 1 0 1 } 、 {001}、及{ 1 1 ) {系 由電子背反射衍射圖方法所測定, 通過加熱已添加金屬元素的包括砂的非晶半_體_月苗 而形成該晶體半導體薄膜, 該非晶半導體薄膜薄膜含有濃度不小於^ 0 _ i原、+ % 但不大於1 0原子%的鍺。 I8·如申請專利範圍第I7項之半導體裝置,其中該晶體 本紙張尺度適用中國國家操準(CNS ) A4規格(210X297公釐) ^4:---—- A8 B8 C8 D8 1263336 々、申請專利範圍 半導體薄膜含有每種的濃度小於5 X 1 0 1 8 / c m 3的氮和 碳,以及濃度小於1 X 1 0 1 9 / c m 3的氧。 1L如申請專利範圍第17項之半導體裝置,其中該金屬 元素具有小於1 X 1 0 1 7 / c m 3的濃度。 20.如申請專利範圍第17項之半導體裝置,其中該金屬 元素係選自由Fe、Co、Ni 、Ru、Rh、Pd、〇 s、I r、P t 、C u以及A u組成的族群。 2 1.如申請專利範圍第1 7項之半導體裝置,其中該晶體 半導體薄膜具有在2 0至1 0 0 nm範圍的厚度。 22. 如申請專利範圍第17項之半導體裝置,其中該晶體 半導體薄膜包含氫或者鹵素元_。 23. 如申請專利範圍第17項之半導體裝置,其中該玻璃 基底爲無鹼的玻璃基底。 24 ·如申請專利範圍第1 7項之半導體裝置,其中該玻璃 基底係選自硼矽酸鋁玻璃及硼矽酸鋇玻璃。 25. —種半導體裝置,包括: 一玻璃基底; 在該玻璃基底上的一晶體半導體薄膜;及 在該晶體半導體薄膜中的至少一溝道形成區, 其中: 該晶體半導體薄膜之晶格面丨1 〇 1 }的取向比率不 小於5 %,晶格面丨1 0 1丨具有不大於5度的角度相對 於該晶體半導體薄膜之一表面, 該晶體半導體薄膜之晶格面丨〇 〇 1丨的取向比率不 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5 - (請先閲讀背面之注意事項再填寫本頁) 訂 Φ 經濟部智慧財產局員工消費合作社印製 1263336 A8 B8 C8 D8 六、申請專利範圍 大於3 %,晶格面{ 0 0 1丨具有不大於1 〇度的角度相 對於該晶體半導體薄膜之一表面,及 (請先閱·«背面之注意事項再填寫本頁) 該晶體半導體薄膜之晶格面丨1 1 1 }的取向比率不 大於5 %,晶格面丨1 1 1丨具有不大於1 〇度的角度相 對於該晶體半導體薄膜之一表面; 該晶格面{ 1 0 1 } 、(001)、及{ 1 1 1 )係 由電子背反射衍射圖方法所測定, 通過加熱已添加金屬元素的包括矽的非晶半導體薄膜 而形成該晶體半導體薄膜, 該非晶半導體薄膜薄膜含有濃度不小於0 · 1原子% 但不大於1 0原子%的鍺。 26. 如申請專利範圍第25項之半導體裝置,其中該晶體 半導體薄膜含有每種的濃度小於5 X 1 0 1 8 / c m 3的氮和 碳,以及濃度小於1 X 1 0 1 9 / c m 3的氧。 27. 如申請專利範圍第25項之半導體裝置,其中該金屬 元素具有小於1 X 1 〇 1 7 / c m 3的濃度。 經濟部智慧財產局員工消費合作社印製 2 8.如申請專利範圍第25項之半導體裝置,其中該金屬 元素係選自由Fe、Co、Ni 、Ru、Rh、Pd、〇 s、I r、P t、C u以及A u組成的族群。 2 9.如申請專利範圍第25項之半導體裝置,其中該晶體 半導體薄膜具有在2 0至1 0 0 nm範圍的厚度。 3 0.如申請專利範圍第25項之半導體裝置,其中該晶體 半導體薄膜包含氫或者鹵素元素。 3 1.如申請專利範圍第25項之半導體裝置,其中該玻璃 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 1263336 abI C8 D8 六、申請專利範圍 基底爲無鹼的玻璃基底。 3 2。如申請專利範圍第25項之半導體裝置,其中該玻璃 璃 玻 鋇 酸 矽 硼 及 璃 玻 鋁 酸 砂 硼 自 選 係 底 基 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW090113144A 2000-06-12 2001-05-31 Thin film transistors and semiconductor device TWI263336B (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000176188 2000-06-12
JP2000176173 2000-06-12
JP2000177652 2000-06-13
JP2000177641 2000-06-13

Publications (1)

Publication Number Publication Date
TWI263336B true TWI263336B (en) 2006-10-01

Family

ID=27481357

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090113144A TWI263336B (en) 2000-06-12 2001-05-31 Thin film transistors and semiconductor device

Country Status (7)

Country Link
US (2) US6690068B2 (zh)
EP (1) EP1164635A3 (zh)
KR (1) KR100820248B1 (zh)
CN (1) CN1346152A (zh)
MY (1) MY124509A (zh)
SG (2) SG152040A1 (zh)
TW (1) TWI263336B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
TWI263336B (en) 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6479313B1 (en) * 2001-05-25 2002-11-12 Kopin Corporation Method of manufacturing GaN-based p-type compound semiconductors and light emitting diodes
US6849508B2 (en) * 2001-06-07 2005-02-01 Amberwave Systems Corporation Method of forming multiple gate insulators on a strained semiconductor heterostructure
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6994083B2 (en) * 2001-12-21 2006-02-07 Trudell Medical International Nebulizer apparatus and method
KR100466964B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 폴리실리콘 박막 제조방법
KR100864493B1 (ko) * 2002-05-23 2008-10-20 삼성전자주식회사 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
DE10236738B9 (de) * 2002-08-09 2010-07-15 Carl Zeiss Nts Gmbh Elektronenmikroskopiesystem und Elektronenmikroskopieverfahren
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US20050236616A1 (en) * 2004-04-26 2005-10-27 Horng-Huei Tseng Reliable semiconductor structure and method for fabricating
DE102005047081B4 (de) * 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
EP2381745A1 (fr) * 2006-09-07 2011-10-26 Saint-Gobain Glass France Substrat pour dispositif electroluminescent organique, utilisation et procede de fabrication de ce substrat, ainsi que dispositif electroluminescent organique
JP5261397B2 (ja) * 2006-11-17 2013-08-14 サン−ゴバン グラス フランス 有機発光素子用の電極、その酸エッチング、及び、それを組み込んだ有機発光素子
KR100883350B1 (ko) * 2006-12-04 2009-02-11 한국전자통신연구원 쇼트키 장벽 박막 트랜지스터 제조방법
FR2913146B1 (fr) * 2007-02-23 2009-05-01 Saint Gobain Electrode discontinue, dispositif electroluminescent organique l'incorporant, et leurs fabrications
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
FR2924274B1 (fr) * 2007-11-22 2012-11-30 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant, et sa fabrication
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
FR2925981B1 (fr) * 2007-12-27 2010-02-19 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant.
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101015847B1 (ko) * 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
FR2936358B1 (fr) 2008-09-24 2011-01-21 Saint Gobain Procede de fabrication d'un masque a ouvertures submillimetriques pour grille electroconductrice submillimetrique, masque a ouverture submillimetriques, grille electroconductrice submillimetrique.
FR2936362B1 (fr) 2008-09-25 2010-09-10 Saint Gobain Procede de fabrication d'une grille submillimetrique electroconductrice revetue d'une grille surgrille, grille submillimetrique electroconductrice revetue d'une surgrille
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2944145B1 (fr) 2009-04-02 2011-08-26 Saint Gobain Procede de fabrication d'une structure a surface texturee pour dispositif a diode electroluminescente organique et structure a surface texturee
KR101592016B1 (ko) * 2009-07-08 2016-02-05 삼성디스플레이 주식회사 편광판 및 이를 포함하는 액정 표시 장치
KR20210131462A (ko) * 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
FR2955575B1 (fr) 2010-01-22 2012-02-24 Saint Gobain Substrat verrier revetu d'une couche haut indice sous un revetement electrode et dispositif electroluminescent organique comportant un tel substrat.
JP5595054B2 (ja) * 2010-01-29 2014-09-24 株式会社日立ハイテクサイエンス 電子顕微鏡及び試料分析方法
KR101926646B1 (ko) 2010-04-16 2018-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극 및 그 제작 방법
US11255606B2 (en) * 2015-12-30 2022-02-22 Mattson Technology, Inc. Gas flow control for millisecond anneal system

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JPH02219234A (ja) 1989-02-20 1990-08-31 Seiko Epson Corp 半導体装置
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2840699B2 (ja) 1990-12-12 1998-12-24 株式会社 半導体エネルギー研究所 被膜形成装置及び被膜形成方法
JP3131239B2 (ja) * 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JPH04349619A (ja) * 1991-05-28 1992-12-04 Nippondenso Co Ltd 単結晶半導体膜の製造方法
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
WO1995003629A1 (fr) 1993-07-26 1995-02-02 Seiko Epson Corporation Dispositif semi-conducteur a film mince, sa fabrication et son systeme d'affichage
JPH0786602A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd 薄膜トランジスタの製造方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW251379B (en) 1994-01-28 1995-07-11 Nat Science Committee Process of polysilicon, Ge or Si-Ge thin film transistor
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985703A (en) 1994-10-24 1999-11-16 Banerjee; Sanjay Method of making thin film transistors
JPH08271880A (ja) 1995-04-03 1996-10-18 Toshiba Corp 遮光膜,液晶表示装置および遮光膜形成用材料
JP3204489B2 (ja) * 1995-09-19 2001-09-04 シャープ株式会社 半導体装置の製造方法
TW310478B (en) 1995-12-08 1997-07-11 Nat Science Council A method to fabricate thin film transistor
US5943560A (en) 1996-04-19 1999-08-24 National Science Council Method to fabricate the thin film transistor
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4566295B2 (ja) * 1997-06-10 2010-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4115589B2 (ja) * 1997-10-17 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4068219B2 (ja) 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11204434A (ja) 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11233788A (ja) 1998-02-09 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4489201B2 (ja) 1998-02-18 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4115584B2 (ja) 1998-03-27 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4493749B2 (ja) * 1998-07-15 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4841740B2 (ja) * 2000-04-26 2011-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI263336B (en) 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法

Also Published As

Publication number Publication date
US7307282B2 (en) 2007-12-11
MY124509A (en) 2006-06-30
SG152040A1 (en) 2009-05-29
KR100820248B1 (ko) 2008-04-08
CN1346152A (zh) 2002-04-24
US20040108576A1 (en) 2004-06-10
US6690068B2 (en) 2004-02-10
EP1164635A3 (en) 2004-09-29
EP1164635A2 (en) 2001-12-19
SG103296A1 (en) 2004-04-29
KR20010112599A (ko) 2001-12-20
US20020008286A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
TWI263336B (en) Thin film transistors and semiconductor device
JP4827325B2 (ja) 半導体装置の作製方法
TW586141B (en) Semiconductor device and method of manufacturing the same
TWI688084B (zh) 顯示裝置
US6703265B2 (en) Semiconductor device and method of manufacturing the same
US7122450B2 (en) Process for manufacturing a semiconductor device
US5929527A (en) Electronic device
TW201937740A (zh) 半導體裝置
JP4869504B2 (ja) 半導体装置の作製方法
TW559868B (en) Semiconductor device and method of manufacturing the same
TWI270943B (en) Semiconductor device and method of manufacturing the same
US8802493B2 (en) Manufacturing method of oxide semiconductor device
JP4939037B2 (ja) シリコン薄膜の製造方法
JP4993822B2 (ja) 半導体装置の作製方法
JP4619490B2 (ja) 半導体装置の検査方法
JP4646460B2 (ja) 半導体装置の作製方法
JP4827324B2 (ja) 半導体装置の作製方法
JP4865122B2 (ja) 半導体装置の作製方法
JPH10261803A (ja) 半導体装置およびその作製方法
JP4674937B2 (ja) 半導体装置の作製方法
JP2004260202A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees