JPH0786602A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0786602A JPH0786602A JP22618093A JP22618093A JPH0786602A JP H0786602 A JPH0786602 A JP H0786602A JP 22618093 A JP22618093 A JP 22618093A JP 22618093 A JP22618093 A JP 22618093A JP H0786602 A JPH0786602 A JP H0786602A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- annealing
- channel region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 チャネル領域内へのグレインバウンダリの進
入を防止し、トランジスタ特性の劣化を防止するための
薄膜トランジスタ製造方法を提供することを目的とす
る。 【構成】 絶縁表面上に、薄膜トランジスタのボディと
なるアモルファス半導体膜を堆積する工程と、前記アモ
ルファス半導体膜のチャネル領域となる部分のみを、該
アモルファス半導体膜が融解しない温度に選択的に加熱
し、結晶成長の核を形成する核形成工程と、前記アモル
ファス半導体膜をアニールするアニール工程とを含む。
また、絶縁膜上に、薄膜トランジスタのボディとなるア
モルファスシリコン膜を堆積する工程と、前記アモルフ
ァスシリコン膜のチャネル領域のみに選択的にゲルマニ
ウムをドープする工程と、前記アモルファスシリコン膜
をアニールするアニール工程とを含む。
入を防止し、トランジスタ特性の劣化を防止するための
薄膜トランジスタ製造方法を提供することを目的とす
る。 【構成】 絶縁表面上に、薄膜トランジスタのボディと
なるアモルファス半導体膜を堆積する工程と、前記アモ
ルファス半導体膜のチャネル領域となる部分のみを、該
アモルファス半導体膜が融解しない温度に選択的に加熱
し、結晶成長の核を形成する核形成工程と、前記アモル
ファス半導体膜をアニールするアニール工程とを含む。
また、絶縁膜上に、薄膜トランジスタのボディとなるア
モルファスシリコン膜を堆積する工程と、前記アモルフ
ァスシリコン膜のチャネル領域のみに選択的にゲルマニ
ウムをドープする工程と、前記アモルファスシリコン膜
をアニールするアニール工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関する。近年、ＬＳＩの各素子の微細化が進
み、その限界も近いといわれている。そこで、より高密
度化を進めるための方法として、ＬＳＩ構造を三次元化
する方法が提案されている。ＬＳＩ構造を三次元化する
ためには、絶縁膜上に形成した半導体層に薄膜トランジ
スタ（ＴＦＴ）を作製する方法が有力であり、ＴＦＴの
高性能化が要望されている。ＴＦＴは、液晶表示装置に
おけるガラス基板上のスイッチング素子等としても使用
されている。
造方法に関する。近年、ＬＳＩの各素子の微細化が進
み、その限界も近いといわれている。そこで、より高密
度化を進めるための方法として、ＬＳＩ構造を三次元化
する方法が提案されている。ＬＳＩ構造を三次元化する
ためには、絶縁膜上に形成した半導体層に薄膜トランジ
スタ（ＴＦＴ）を作製する方法が有力であり、ＴＦＴの
高性能化が要望されている。ＴＦＴは、液晶表示装置に
おけるガラス基板上のスイッチング素子等としても使用
されている。
【０００２】
【従来の技術】従来のＴＦＴのボディとなるポリシリコ
ン層は、アモルファスシリコン層を４５０℃〜５２０℃
で堆積し、５５０℃〜６５０℃でアニールを施すことに
より形成していた。
ン層は、アモルファスシリコン層を４５０℃〜５２０℃
で堆積し、５５０℃〜６５０℃でアニールを施すことに
より形成していた。
【０００３】
【発明が解決しようとする課題】従来のポリシリコン層
の形成方法では、シリコン層の不特定の場所に結晶成長
の核が発生し、その核を中心に結晶が固相成長する。従
って、グレインバウンダリも不規則に発生するため、Ｔ
ＦＴのチャネル領域にグレインバウンダリが存在するこ
ともある。
の形成方法では、シリコン層の不特定の場所に結晶成長
の核が発生し、その核を中心に結晶が固相成長する。従
って、グレインバウンダリも不規則に発生するため、Ｔ
ＦＴのチャネル領域にグレインバウンダリが存在するこ
ともある。
【０００４】ゲート長が約０．８μｍ程度以上の場合に
は、チャネル領域にグレインバウンダリが存在すること
は大きな問題とならなかったが、ゲート長が短くなると
問題が表面化してくる。
は、チャネル領域にグレインバウンダリが存在すること
は大きな問題とならなかったが、ゲート長が短くなると
問題が表面化してくる。
【０００５】例えば、チャネル領域にグレインバウンダ
リが存在する場合は、存在しない場合に比べてトランジ
スタオフ時のドレイン電流が増加し、トランジスタオン
時のドレイン電流が減少する傾向がある。このように、
グレインバウンダリがチャネル領域に存在することによ
り、トランジスタの特性が劣化する。グレインバウンダ
リがチャネル中にあったり、なかったりすると、当然ト
ランジスタの特性はばらつく。
リが存在する場合は、存在しない場合に比べてトランジ
スタオフ時のドレイン電流が増加し、トランジスタオン
時のドレイン電流が減少する傾向がある。このように、
グレインバウンダリがチャネル領域に存在することによ
り、トランジスタの特性が劣化する。グレインバウンダ
リがチャネル中にあったり、なかったりすると、当然ト
ランジスタの特性はばらつく。
【０００６】本発明の目的は、チャネル領域内へのグレ
インバウンダリの侵入を防止し、トランジスタ特性の劣
化を防止するための薄膜トランジスタ製造方法を提供す
ることである。
インバウンダリの侵入を防止し、トランジスタ特性の劣
化を防止するための薄膜トランジスタ製造方法を提供す
ることである。
【０００７】また、トランジスタの特性を揃えるために
は、グレインバウンダリをチャネル中に必ず入れた状態
でもよい。
は、グレインバウンダリをチャネル中に必ず入れた状態
でもよい。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、絶縁表面上に、薄膜トランジスタのボ
ディとなるアモルファス半導体膜を堆積する工程と、前
記アモルファス半導体膜のチャネル領域となる部分のみ
を、該アモルファス半導体膜が融解しない温度に選択的
に加熱し、結晶成長の核を形成する核形成工程と、前記
アモルファス半導体膜をアニールするアニール工程とを
含む。
タの製造方法は、絶縁表面上に、薄膜トランジスタのボ
ディとなるアモルファス半導体膜を堆積する工程と、前
記アモルファス半導体膜のチャネル領域となる部分のみ
を、該アモルファス半導体膜が融解しない温度に選択的
に加熱し、結晶成長の核を形成する核形成工程と、前記
アモルファス半導体膜をアニールするアニール工程とを
含む。
【０００９】前記アモルファス半導体膜は、アモルファ
スシリコン膜であり、前記アニール工程のアニール温度
は、５５０℃以上６５０℃以下でもよい、また、アモル
ファスシリコンゲルマニウム膜であり、前記アニール工
程のアニール温度は、５５０℃以上６５０℃以下でもよ
い。
スシリコン膜であり、前記アニール工程のアニール温度
は、５５０℃以上６５０℃以下でもよい、また、アモル
ファスシリコンゲルマニウム膜であり、前記アニール工
程のアニール温度は、５５０℃以上６５０℃以下でもよ
い。
【００１０】前記核形成工程は、紫外線、レーザ光、電
子線のうちいずれか一つを前記アモルファス半導体膜表
面のチャネル領域のみに照射して加熱してもよい。ま
た、前記アモルファス半導体膜上に、チャネル領域部分
に開口を有する熱遮蔽膜を形成し、該熱遮蔽膜を形成し
た前記アモルファス半導体膜の全面にランプ光を照射し
ランプアニールし、かつ、前記アニール工程の前に前記
熱遮蔽膜を除去してもよい。
子線のうちいずれか一つを前記アモルファス半導体膜表
面のチャネル領域のみに照射して加熱してもよい。ま
た、前記アモルファス半導体膜上に、チャネル領域部分
に開口を有する熱遮蔽膜を形成し、該熱遮蔽膜を形成し
た前記アモルファス半導体膜の全面にランプ光を照射し
ランプアニールし、かつ、前記アニール工程の前に前記
熱遮蔽膜を除去してもよい。
【００１１】前記熱遮蔽膜は、酸化シリコン膜、窒化シ
リコン膜、レジスト膜のいずれか一つ、または、アモル
ファスシリコン膜を含んでもよい。また、その最上層
は、金属膜であることが好ましい。
リコン膜、レジスト膜のいずれか一つ、または、アモル
ファスシリコン膜を含んでもよい。また、その最上層
は、金属膜であることが好ましい。
【００１２】本発明の他の薄膜トランジスタの製造方法
は、絶縁膜上に、薄膜トランジスタのボディとなるアモ
ルファスシリコン膜を堆積する工程と、前記アモルファ
スシリコン膜のチャネル領域のみに選択的にゲルマニウ
ムをドープする工程と、前記アモルファスシリコン膜を
アニールするアニール工程とを含む。
は、絶縁膜上に、薄膜トランジスタのボディとなるアモ
ルファスシリコン膜を堆積する工程と、前記アモルファ
スシリコン膜のチャネル領域のみに選択的にゲルマニウ
ムをドープする工程と、前記アモルファスシリコン膜を
アニールするアニール工程とを含む。
【００１３】また、逆にソース及びドレイン領域のみに
ゲルマニウムをドープし、必ずチャネル中にグレインバ
ウンダリを入れてもよい。
ゲルマニウムをドープし、必ずチャネル中にグレインバ
ウンダリを入れてもよい。
【００１４】
【作用】アモルファス半導体膜のチャネル領域のみに紫
外線等を照射することにより、チャネル領域を結晶化
し、結晶成長の核を作ることができる。
外線等を照射することにより、チャネル領域を結晶化
し、結晶成長の核を作ることができる。
【００１５】その後、全体をアニールすることにより、
この核を中心として結晶を固相成長させることができ
る。従って、チャネル領域にグレインバウンダリが侵入
することを防止することができる。
この核を中心として結晶を固相成長させることができ
る。従って、チャネル領域にグレインバウンダリが侵入
することを防止することができる。
【００１６】アモルファス半導体膜として、アモルファ
スシリコンゲルマニウムを使用することにより、アモル
ファスシリコンの場合に比べてアニール温度を低下させ
ることができる。
スシリコンゲルマニウムを使用することにより、アモル
ファスシリコンの場合に比べてアニール温度を低下させ
ることができる。
【００１７】また、チャネル領域以外の部分を熱遮蔽膜
で覆っておき、全面にランプ光を照射することによって
も、チャネル領域を結晶化することができ、同様の効果
を得ることができる。さらに、熱遮蔽膜の最上層を金属
膜にすることにより、熱遮蔽効果を高めることができ
る。
で覆っておき、全面にランプ光を照射することによって
も、チャネル領域を結晶化することができ、同様の効果
を得ることができる。さらに、熱遮蔽膜の最上層を金属
膜にすることにより、熱遮蔽効果を高めることができ
る。
【００１８】アモルファスシリコン層に形成されるＴＦ
Ｔのチャネル領域のみにゲルマニウムをドープしてアモ
ルファスシリコン層全体をアニールすることにより、チ
ャネル領域を結晶化することができる。これは、ゲルマ
ニウムをドープした部分は、ドープしない部分に比べて
比較的低温で固相成長するためである。
Ｔのチャネル領域のみにゲルマニウムをドープしてアモ
ルファスシリコン層全体をアニールすることにより、チ
ャネル領域を結晶化することができる。これは、ゲルマ
ニウムをドープした部分は、ドープしない部分に比べて
比較的低温で固相成長するためである。
【００１９】
【実施例】図１は、本発明の実施例によるＴＦＴ製造方
法で作製した三次元ＬＳＩの概略を示す。単結晶シリコ
ン基板１の表面にソース領域２、ドレイン領域３及びゲ
ート電極４を有するＭＯＳトランジスタ５が形成されて
いる。シリコン基板１の表面に、ＭＯＳトランジスタ５
を覆うようにＳｉＯ2 、ＢＳＧ、ＰＳＧ、ＢＰＳＧ等で
形成された層間絶縁膜６が設けられている。
法で作製した三次元ＬＳＩの概略を示す。単結晶シリコ
ン基板１の表面にソース領域２、ドレイン領域３及びゲ
ート電極４を有するＭＯＳトランジスタ５が形成されて
いる。シリコン基板１の表面に、ＭＯＳトランジスタ５
を覆うようにＳｉＯ2 、ＢＳＧ、ＰＳＧ、ＢＰＳＧ等で
形成された層間絶縁膜６が設けられている。
【００２０】層間絶縁膜６の表面の一部には、ＴＦＴの
ボディとなるポリシリコン層７が形成されている。ポリ
シリコン層７には、ソース領域８、ドレイン領域９、チ
ャネル領域１０及び絶縁ゲート構造を有するゲート電極
１１を有するＭＯＳトランジスタ１２が形成されてい
る。
ボディとなるポリシリコン層７が形成されている。ポリ
シリコン層７には、ソース領域８、ドレイン領域９、チ
ャネル領域１０及び絶縁ゲート構造を有するゲート電極
１１を有するＭＯＳトランジスタ１２が形成されてい
る。
【００２１】ＭＯＳトランジスタ５のドレイン領域３と
ＭＯＳトランジスタ１２のソース領域８は、層間配線１
３により接続されている。また、ＭＯＳトランジスタ１
２のゲート電極１１は、ソース領域８に接続されてお
り、ＭＯＳトランジスタ５の負荷抵抗として作用する。
ＭＯＳトランジスタ１２のソース領域８は、層間配線１
３により接続されている。また、ＭＯＳトランジスタ１
２のゲート電極１１は、ソース領域８に接続されてお
り、ＭＯＳトランジスタ５の負荷抵抗として作用する。
【００２２】次に、図２（Ａ）を参照して第１の実施例
によるポリシリコン層７の作製方法について説明する。
層間絶縁膜６の表面にアモルファスシリコン層７を堆積
する。次に、後に形成するＴＦＴ１２等のチャネル領域
１０のみに選択的に紫外線、レーザ光、または電子線１
４を照射する。紫外線等が照射される部分は、直径１μ
ｍ程度の小さなスポットであり、この部分が結晶化す
る。
によるポリシリコン層７の作製方法について説明する。
層間絶縁膜６の表面にアモルファスシリコン層７を堆積
する。次に、後に形成するＴＦＴ１２等のチャネル領域
１０のみに選択的に紫外線、レーザ光、または電子線１
４を照射する。紫外線等が照射される部分は、直径１μ
ｍ程度の小さなスポットであり、この部分が結晶化す
る。
【００２３】このとき、アモルファスシリコンが融解し
ない程度の温度に加熱する必要がある。融点まで加熱す
ると、下地基板１に既に形成されているＭＯＳトランジ
スタ５等に悪影響を与えることになるため、及びアモル
ファスシリコンが融解すると、その表面張力により液滴
状になってしまうためである。
ない程度の温度に加熱する必要がある。融点まで加熱す
ると、下地基板１に既に形成されているＭＯＳトランジ
スタ５等に悪影響を与えることになるため、及びアモル
ファスシリコンが融解すると、その表面張力により液滴
状になってしまうためである。
【００２４】なお、紫外線照射、レーザ光照射では、フ
ォトリソグラフィの技術を使用して、所望の場所のみに
照射することができる。また、電子線照射の場合には、
直接描画することにより所望の場所のみに照射すること
ができる。
ォトリソグラフィの技術を使用して、所望の場所のみに
照射することができる。また、電子線照射の場合には、
直接描画することにより所望の場所のみに照射すること
ができる。
【００２５】次に、シリコン層７を５５０℃〜６５０℃
にてアニールする。このとき、紫外線等の照射によって
形成された結晶化した領域を核としてシリコン結晶が固
相成長し、結晶領域が拡大する。アニール時間は、５５
０℃のとき数時間、６５０℃のとき約３０分行うことが
好ましい。
にてアニールする。このとき、紫外線等の照射によって
形成された結晶化した領域を核としてシリコン結晶が固
相成長し、結晶領域が拡大する。アニール時間は、５５
０℃のとき数時間、６５０℃のとき約３０分行うことが
好ましい。
【００２６】このようにして形成したシリコン層７に選
択的に不純物をドープすることにより、ソース領域８、
ドレイン領域９を形成する。さらに、シリコン層７上に
絶縁ゲート構造を有するゲート電極１１を形成する。
択的に不純物をドープすることにより、ソース領域８、
ドレイン領域９を形成する。さらに、シリコン層７上に
絶縁ゲート構造を有するゲート電極１１を形成する。
【００２７】ゲート電極１１は、シリコン層７の下側す
なわち層間絶縁膜６の中に形成してもよい。さらに、上
下両側に形成してもよい。従来例では、不特定の領域に
核が発生し、この核を中心として結晶化が進んだが、本
実施例では、チャネル領域に強制的に結晶成長のための
核を発生させるため、チャネル領域内にグレインバウン
ダリが存在することがなくなる。
なわち層間絶縁膜６の中に形成してもよい。さらに、上
下両側に形成してもよい。従来例では、不特定の領域に
核が発生し、この核を中心として結晶化が進んだが、本
実施例では、チャネル領域に強制的に結晶成長のための
核を発生させるため、チャネル領域内にグレインバウン
ダリが存在することがなくなる。
【００２８】以下に、シリコン基板上に形成した厚さ２
５０Åの熱酸化膜上に、アモルファスシリコン層を２０
０Å堆積し、上述の方法によりポリシリコン化したシリ
コン層に、ゲート長０．５μｍ、ゲート幅０．３μｍ、
ソース／ドレイン領域の不純物ドーズ量１×１０14ｃｍ
-2のＴＦＴを形成した結果について示す。
５０Åの熱酸化膜上に、アモルファスシリコン層を２０
０Å堆積し、上述の方法によりポリシリコン化したシリ
コン層に、ゲート長０．５μｍ、ゲート幅０．３μｍ、
ソース／ドレイン領域の不純物ドーズ量１×１０14ｃｍ
-2のＴＦＴを形成した結果について示す。
【００２９】トランジスタオン時のドレイン電流は、従
来方法で製造した場合は、１×１０ -4Ａ、標準偏差１５
％であったのに対し、本実施例の方法で製造した場合は
１×１０-3Ａ、標準偏差５％であった。このように、本
実施例によれば、従来例に比べてトランジスタオン時の
電流が１桁多く、その特性のバラツキも少ないＴＦＴを
得ることができる。
来方法で製造した場合は、１×１０ -4Ａ、標準偏差１５
％であったのに対し、本実施例の方法で製造した場合は
１×１０-3Ａ、標準偏差５％であった。このように、本
実施例によれば、従来例に比べてトランジスタオン時の
電流が１桁多く、その特性のバラツキも少ないＴＦＴを
得ることができる。
【００３０】なお、紫外線の照射前にアモルファスシリ
コン層の表面に薄いＳｉＮ膜、ＳｉＯ2 膜等を形成して
もよい。このＳｉＮ膜、ＳｉＯ2 膜等はアモルファスシ
リコン層の保護膜として働き、選択的に結晶化を行う際
の安定度を向上することができる。
コン層の表面に薄いＳｉＮ膜、ＳｉＯ2 膜等を形成して
もよい。このＳｉＮ膜、ＳｉＯ2 膜等はアモルファスシ
リコン層の保護膜として働き、選択的に結晶化を行う際
の安定度を向上することができる。
【００３１】アモルファスシリコン層の代わりに、アモ
ルファスシリコンゲルマニウム層を用いてもよい。アモ
ルファスシリコンゲルマニウム層は、ＧｅＨ4 及びＳｉ
2 Ｈ 6 またはＳｉＨ4 を原料とし、４００℃〜６００℃
において絶縁膜上に堆積する。
ルファスシリコンゲルマニウム層を用いてもよい。アモ
ルファスシリコンゲルマニウム層は、ＧｅＨ4 及びＳｉ
2 Ｈ 6 またはＳｉＨ4 を原料とし、４００℃〜６００℃
において絶縁膜上に堆積する。
【００３２】アモルファスシリコンゲルマニウムはアモ
ルファスシリコンよりも低温で固相成長することができ
る。また、温度が一定であれば固相成長時間を短縮する
ことができる。
ルファスシリコンよりも低温で固相成長することができ
る。また、温度が一定であれば固相成長時間を短縮する
ことができる。
【００３３】上記実施例では、ＴＦＴをＬＳＩに適用す
る場合について説明したが、液晶表示装置におけるスイ
ッチング素子に適用することもできる。ただし、一般に
液晶表示装置のガラス基板には、耐熱性が低いソーダガ
ラス等の材料を使用する。例えば、ソーダガラスの耐熱
温度は約６００℃である。従って、アモルファス半導体
層としてアモルファスシリコンゲルマニウムを使用し、
比較的低温で固相成長することが好ましい。
る場合について説明したが、液晶表示装置におけるスイ
ッチング素子に適用することもできる。ただし、一般に
液晶表示装置のガラス基板には、耐熱性が低いソーダガ
ラス等の材料を使用する。例えば、ソーダガラスの耐熱
温度は約６００℃である。従って、アモルファス半導体
層としてアモルファスシリコンゲルマニウムを使用し、
比較的低温で固相成長することが好ましい。
【００３４】ＴＦＴのボディとなる層として、上記方法
で作製したシリコンゲルマニウム層を使用し、上述と同
様のＴＦＴを作製した場合、同等の特性及びバラツキの
ＴＦＴを得ることができる。
で作製したシリコンゲルマニウム層を使用し、上述と同
様のＴＦＴを作製した場合、同等の特性及びバラツキの
ＴＦＴを得ることができる。
【００３５】図２（Ｂ）は、本発明の第２の実施例を示
す。第１の実施例と同様に、２５０Åの厚さの絶縁膜６
上にアモルファスシリコン層７を２００Å堆積する。次
に、アモルファスシリコン層７上にＳｉＯ2 膜、ＳｉＮ
膜またはレジスト膜等の熱遮蔽膜１６を設け、後に形成
するＴＦＴ１２等のチャネル領域１０に対応する部分に
開口を形成する。
す。第１の実施例と同様に、２５０Åの厚さの絶縁膜６
上にアモルファスシリコン層７を２００Å堆積する。次
に、アモルファスシリコン層７上にＳｉＯ2 膜、ＳｉＮ
膜またはレジスト膜等の熱遮蔽膜１６を設け、後に形成
するＴＦＴ１２等のチャネル領域１０に対応する部分に
開口を形成する。
【００３６】ランプアニーラーを用いてランプ光１５を
照射しアニールを行う。例えば、アモルファスシリコン
層表面が約１０秒間９５０℃になるようにアニールを行
う。熱遮蔽膜１６を除去する。その後、第１の実施例と
同様に５５０℃〜６５０℃でアニールを行う。
照射しアニールを行う。例えば、アモルファスシリコン
層表面が約１０秒間９５０℃になるようにアニールを行
う。熱遮蔽膜１６を除去する。その後、第１の実施例と
同様に５５０℃〜６５０℃でアニールを行う。
【００３７】第２の実施例においては、熱遮蔽膜１６の
開口部において迅速に加熱され、熱遮蔽膜１６に覆われ
た部分は加熱されにくい。そのため、結晶化が熱遮蔽膜
１６の開口部においてのみ選択的に行われる。このた
め、第１の実施例と同様の効果を得ることができる。
開口部において迅速に加熱され、熱遮蔽膜１６に覆われ
た部分は加熱されにくい。そのため、結晶化が熱遮蔽膜
１６の開口部においてのみ選択的に行われる。このた
め、第１の実施例と同様の効果を得ることができる。
【００３８】本実施例の方法を用いて、第１の実施例で
作製したと同様のＴＦＴを作製したところ、トランジス
タオン時のドレイン電流は２×１０-3Ａ、標準偏差は３
％であった。
作製したと同様のＴＦＴを作製したところ、トランジス
タオン時のドレイン電流は２×１０-3Ａ、標準偏差は３
％であった。
【００３９】熱遮蔽膜としては、照射光の波長領域を透
過させない材料であればよい。例えば、ＳｉＯ2 膜若し
くはＳｉＮ膜、及びこれら絶縁膜とスパッタ法により形
成したシリコン層若しくは４５０℃で形成したアモルフ
ァスシリコン層の２層構造の膜を使用してもよい。
過させない材料であればよい。例えば、ＳｉＯ2 膜若し
くはＳｉＮ膜、及びこれら絶縁膜とスパッタ法により形
成したシリコン層若しくは４５０℃で形成したアモルフ
ァスシリコン層の２層構造の膜を使用してもよい。
【００４０】さらに、ＳｉＯ2 膜若しくはＳｉＮ膜、及
び金属膜の２層構造としてもよい。さらに、ＳｉＯ2 膜
若しくはＳｉＮ膜、アモルファスシリコン膜、及び金属
膜の３層構造にしてもよい。このように、熱遮蔽膜の最
上層を光を効率的に反射する膜にすることにより、熱遮
蔽効果を高めることができる。
び金属膜の２層構造としてもよい。さらに、ＳｉＯ2 膜
若しくはＳｉＮ膜、アモルファスシリコン膜、及び金属
膜の３層構造にしてもよい。このように、熱遮蔽膜の最
上層を光を効率的に反射する膜にすることにより、熱遮
蔽効果を高めることができる。
【００４１】図２（Ｃ）は、本発明の第３の実施例を示
す。第１の実施例と同様に、２５０Åの厚さの絶縁膜６
上にアモルファスシリコン層７を２００Å堆積する。次
に、後に形成するＴＦＴ１２等のチャネル領域１０の部
分にゲルマニウムを選択的にドープする。ゲルマニウム
のドープは、パターニングしたマスクを使用して、ゲル
マンのイオン注入等により行う。その後、第１の実施例
と同様に５５０℃〜６５０℃でアニールを行う。
す。第１の実施例と同様に、２５０Åの厚さの絶縁膜６
上にアモルファスシリコン層７を２００Å堆積する。次
に、後に形成するＴＦＴ１２等のチャネル領域１０の部
分にゲルマニウムを選択的にドープする。ゲルマニウム
のドープは、パターニングしたマスクを使用して、ゲル
マンのイオン注入等により行う。その後、第１の実施例
と同様に５５０℃〜６５０℃でアニールを行う。
【００４２】ゲルマニウムをドープしたアモルファスシ
リコンの固相成長は、ゲルマニウムをドープしていない
場合に比べてより低温で起こるため、まず、チャネル領
域１０の部分で固相成長が生じる。このようにして、チ
ャネル領域１０内にグレインバウンダリが生ずることを
防止することができる。
リコンの固相成長は、ゲルマニウムをドープしていない
場合に比べてより低温で起こるため、まず、チャネル領
域１０の部分で固相成長が生じる。このようにして、チ
ャネル領域１０内にグレインバウンダリが生ずることを
防止することができる。
【００４３】第３の実施例の方法で第１の実施例と同様
のＴＦＴを作製した場合、トランジスタオン時のドレイ
ン電流は１×１０-3Ａ、標準偏差は５％であった。な
お、チャネル領域１０にドープしたゲルマニウムはＩＶ
族元素であるため、導電型に影響を与えることはない。
また、ゲルマニウムの代わりに、リン（Ｐ）、またはボ
ロン（Ｂ）をドープしても固相成長温度を低下させるこ
とができる。リンまたはボロンをドープした場合は、そ
れぞれチャネル領域の導電型はｎ型またはｐ型になるた
め、ＴＦＴの閾値電圧を変化させることができる。
のＴＦＴを作製した場合、トランジスタオン時のドレイ
ン電流は１×１０-3Ａ、標準偏差は５％であった。な
お、チャネル領域１０にドープしたゲルマニウムはＩＶ
族元素であるため、導電型に影響を与えることはない。
また、ゲルマニウムの代わりに、リン（Ｐ）、またはボ
ロン（Ｂ）をドープしても固相成長温度を低下させるこ
とができる。リンまたはボロンをドープした場合は、そ
れぞれチャネル領域の導電型はｎ型またはｐ型になるた
め、ＴＦＴの閾値電圧を変化させることができる。
【００４４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４５】
【発明の効果】本発明によれば、チャネル領域にグレイ
ンバウンダリが存在しないようにＴＦＴを形成すること
ができる。そのため、トランジスタ特性の劣化の少ない
ＴＦＴを形成することができる。
ンバウンダリが存在しないようにＴＦＴを形成すること
ができる。そのため、トランジスタ特性の劣化の少ない
ＴＦＴを形成することができる。
【図１】本発明の実施例によるＴＦＴの製造方法によっ
て作製した三次元ＬＳＩの断面の概略図である。
て作製した三次元ＬＳＩの断面の概略図である。
【図２】本発明の第１、第２及び第３の実施例によるＴ
ＦＴ製造方法を説明するためのＴＦＴ作製基板の断面図
である。
ＦＴ製造方法を説明するためのＴＦＴ作製基板の断面図
である。
１ シリコン基板 ２、８ ソース領域 ３、９ ドレイン領域 ４、１１ ゲート電極 ５、１２ ＭＯＳトランジスタ ６ 層間絶縁膜 ７ 半導体層 １０ チャネル領域 １３ 層間配線 １４ 紫外線、レーザ光、電子線 １５ ランプ光 １６ 熱遮蔽膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/26 21/263 21/268 Ｚ (72)発明者 徳納 弘和 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中川 健二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (9)
- 【請求項１】 絶縁表面上に、薄膜トランジスタのボデ
ィとなるアモルファス半導体膜を堆積する工程と、 前記アモルファス半導体膜のチャネル領域となる部分の
みを、該アモルファス半導体膜が融解しない温度に選択
的に加熱し、結晶成長の核を形成する核形成工程と、 前記アモルファス半導体膜をアニールするアニール工程
とを含む薄膜トランジスタの製造方法。 - 【請求項２】 前記アモルファス半導体膜は、アモルフ
ァスシリコン膜またはアモルファスシリコンゲルマニウ
ム膜であり、前記アニール工程のアニール温度は、５５
０℃以上６５０℃以下である請求項１記載の薄膜トラン
ジスタの製造方法。 - 【請求項３】 前記核形成工程は、紫外線、レーザ光、
電子線のうちいずれか一つを前記アモルファス半導体膜
表面のチャネル領域のみに照射して加熱することを特徴
とする請求項１〜２のいずれかに記載の薄膜トランジス
タの製造方法。 - 【請求項４】 前記核形成工程は、前記アモルファス半
導体膜上に、チャネル領域部分に開口を有する熱遮蔽膜
を形成し、該熱遮蔽膜を形成した前記アモルファス半導
体膜の全面にランプ光を照射しランプアニールすること
を特徴とし、かつ、前記アニール工程の前に前記熱遮蔽
膜を除去する工程を含む請求項１〜３のいずれかに記載
の薄膜トランジスタの製造方法。 - 【請求項５】 前記熱遮蔽膜は、酸化シリコン膜、窒化
シリコン膜、レジスト膜のいずれか一つを含む請求項４
記載の薄膜トランジスタの製造方法。 - 【請求項６】 前記熱遮蔽膜は、アモルファスシリコン
膜を含む請求項４または５記載の薄膜トランジスタの製
造方法。 - 【請求項７】 前記熱遮蔽膜は多層膜であり、その最上
層は、金属膜である請求項４〜６のいずれかに記載の薄
膜トランジスタの製造方法。 - 【請求項８】 絶縁膜上に、薄膜トランジスタのボディ
となるアモルファスシリコン膜を堆積する工程と、 前記アモルファスシリコン膜のチャネル領域のみに選択
的にゲルマニウムをドープする工程と、 前記アモルファスシリコン膜をアニールするアニール工
程とを含む薄膜トランジスタの製造方法。 - 【請求項９】 絶縁膜上に、薄膜トランジスタのボディ
となるアモルファスシリコン膜を堆積する工程と、 前記アモルファスシリコン膜のソース領域及びドレイン
領域のみに選択的にゲルマニウムをドープする工程と、 前記アモルファスシリコン膜をアニールするアニール工
程とを含む薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22618093A JPH0786602A (ja) | 1993-09-10 | 1993-09-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22618093A JPH0786602A (ja) | 1993-09-10 | 1993-09-10 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786602A true JPH0786602A (ja) | 1995-03-31 |
Family
ID=16841143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22618093A Pending JPH0786602A (ja) | 1993-09-10 | 1993-09-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786602A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2338962A (en) * | 1996-06-19 | 2000-01-12 | Nec Corp | Thin film formation method |
| JP2006286752A (ja) * | 2005-03-31 | 2006-10-19 | Sharp Corp | ３次元半導体集積回路装置の製造方法および３次元半導体集積回路装置 |
| JP2007019395A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置及びその製造方法 |
| JP2007019400A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置およびその製造方法 |
| US7307282B2 (en) | 2000-06-12 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors and semiconductor device |
-
1993
- 1993-09-10 JP JP22618093A patent/JPH0786602A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2338962A (en) * | 1996-06-19 | 2000-01-12 | Nec Corp | Thin film formation method |
| GB2338962B (en) * | 1996-06-19 | 2000-11-29 | Nec Corp | Thin film formation method |
| US7307282B2 (en) | 2000-06-12 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors and semiconductor device |
| SG152040A1 (en) * | 2000-06-12 | 2009-05-29 | Semiconductor Energy Lab | Thin film transistors and semiconductor device |
| JP2006286752A (ja) * | 2005-03-31 | 2006-10-19 | Sharp Corp | ３次元半導体集積回路装置の製造方法および３次元半導体集積回路装置 |
| JP2007019395A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置及びその製造方法 |
| JP2007019400A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157471B1 (ko) | 트랜지스터 및 그의 제작방법 | |
| US20020056839A1 (en) | Method of crystallizing a silicon thin film and semiconductor device fabricated thereby | |
| KR100285796B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US20050161676A1 (en) | Thin film semiconductor device having arrayed configuration of semiconductor crystals | |
| TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| KR100642968B1 (ko) | 반도체장치및그제조방법 | |
| JPS6178119A (ja) | 半導体の製造方法 | |
| WO2003023866A1 (fr) | Dispositif a semi-conducteur a film mince et son procede de fabrication | |
| US4661167A (en) | Method for manufacturing a monocrystalline semiconductor device | |
| JP2990969B2 (ja) | 半導体素子の製造方法 | |
| JPH0786602A (ja) | 薄膜トランジスタの製造方法 | |
| EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
| US6346462B1 (en) | Method of fabricating a thin film transistor | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3393571B2 (ja) | 半導体装置およびその製造方法 | |
| US7220993B2 (en) | Thin film transistor having a metal induced lateral crystallization region and method for fabricating the same | |
| JPH0580159B2 (ja) | ||
| KR100271493B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH02864B2 (ja) | ||
| JPH05160151A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPH0697196A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020806 |