CN1235269C - 半导体器件以及半导体器件的制造方法 - Google Patents

半导体器件以及半导体器件的制造方法 Download PDF

Info

Publication number
CN1235269C
CN1235269C CNB021204616A CN02120461A CN1235269C CN 1235269 C CN1235269 C CN 1235269C CN B021204616 A CNB021204616 A CN B021204616A CN 02120461 A CN02120461 A CN 02120461A CN 1235269 C CN1235269 C CN 1235269C
Authority
CN
China
Prior art keywords
film
semiconductor film
crystallization
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021204616A
Other languages
English (en)
Other versions
CN1434483A (zh
Inventor
宫坂光敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1434483A publication Critical patent/CN1434483A/zh
Application granted granted Critical
Publication of CN1235269C publication Critical patent/CN1235269C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

为了通过可使用廉价的玻璃基板的低温工艺来制造高性能的薄膜半导体器件，在通过使用了作为原料气体的硅烷和作为稀释气体的氩的PECVD法形成结晶性高的混晶质半导体膜之后，用激光照射等方法提高结晶性来制造薄膜半导体器件，使用该薄膜半导体器件制成液晶显示装置或电子设备。在将本发明应用于有源矩阵基板的液晶显示装置的制造时，可容易地而且稳定地制造大型和高质量的液晶显示装置。此外，在应用于其他的电子电路的制造时，也可容易地而且稳定地制造高质量的电子电路。

Description

半导体器件以及半导体器件的制造方法
技术领域
本发明首先涉及适用于有源矩阵型液晶显示等的薄膜半导体器件及其制造方法。此外本发明涉及应用了上述薄膜半导体器件的液晶显示装置和液晶显示装置的制造方法、电子设备、电子设备的制造方法。再有本发明涉及利用等离子化学汽相淀积法(PECVD)的薄膜淀积方法。
背景技术
近年来，随着液晶显示(LCD)的大画面化和高清晰度化，其驱动方式从单纯的矩阵方式向有源矩阵方式发展，正在向能显示大容量的信息的方向发展。有源矩阵方式使得具有超过几十万象素的液晶显示成为可能，在每个象素中形成开关晶体管。作为各种液晶显示的基板，使用可实现透射型显示的熔融石英板或玻璃等透明绝缘基板。作为薄膜晶体管(TFT)的有源层，一般使用非晶硅或多晶硅等半导体膜，但在想用薄膜晶体管形成包括驱动电路在内的一体化时，工作速度快的多晶硅是有利的。在用多晶硅膜作为有源层时，使用熔融石英板作为基板，通常用工序最高温度超过1000℃、称之为高温工艺的制造方法制成TFT。此时，多晶硅膜的迁移率的值约从10cm2·V-1·s-1至100cm2·V-1·s-1。另一方面，由于在用非晶硅膜作为有源层时工序最高温度低至约400℃，因此使用普通的玻璃。非晶硅的迁移率的值约从0.1cm2·V-1·s-1至1cm2·V-1·s-1。
在向LCD的显示画面的大型化和低价格化发展时，使用廉价的普通玻璃作为绝缘基板是必不可少的。但是，如以上所述，非晶硅膜与多晶硅膜相比存在电特性显著地差、工作速度慢等问题。此外，由于高温工艺的多晶硅TFT使用熔融石英板，故存在LCD的大型化或低价格化较为困难的问题。因而现在迫切需要一种在普通的玻璃基板上制成以多晶硅膜等半导体膜作为有源层的薄膜半导体器件的技术。然而，在使用批量生产性良好的大型的普通玻璃基板时，为了避免基板变形应使工序最高温度低于400℃，这是很大的限制。即，在这样的限制下，希望有形成这样一种薄膜晶体管的有源层的技术，该薄膜晶体管能工作于液晶显示，并能使驱动电路高速工作。这种晶体管称之为低温工艺poly-SiTFT，正在进行开发。
在SID(Society for Information Display)’93文摘P.387(1993)中示出了相当于现有低温工艺poly-Si TFT的第一现有技术。根据该技术，首先用LPCVD法以单硅烷(SiH4)作为原料气体，在550℃的淀积温度下淀积50nm的非晶硅(a-Si)膜，对该(a-Si)膜进行激光照射，使a-Si膜变性为poly-Si膜。对poly-Si膜进行图形刻蚀后，用ECR-PECVD法在100℃的基板温度下淀积作为栅绝缘膜的SiO2膜。在栅绝缘膜上用钽(Ta)形成栅电极之后，以栅电极为掩模在硅膜上离子注入施主或受主杂质，以自对准(self align)方式形成晶体管的源极·漏极。此时，关于离子注入，使用称之为离子掺杂装置的质量非分离型注入装置，使用以氢稀释了的磷化氢(PH3)或乙硼烷(B2H6)作为原料气体。注入离子的激活温度是300℃。其后淀积层间绝缘膜，用铟锡氧化物(ITO)或铝(Al)制成电极或布线，从而完成薄膜半导体器件。因而，在该现有技术中工序最高温度是用LPCVD法淀积a-Si膜(以下将其简称为LPCVD a-Si)的550℃。
相当于现有低温工艺poly-Si TFT的第二现有技术以特开平6-163401为代表。该现有技术的特征在于用等离子CVD法(PECVD法)淀积a-Si后，用称为所谓除氢退火的在300℃至约450℃的温度下进行淀积膜的热处理，其后进行激光照射，形成poly-Si膜。这一特征与第一现有技术中使用LPCVD a-Si不同。实际上在同一公报的【0033】段中如以下那样叙述。“在玻璃基板(康宁7059)1上在200℃的基板温度下用等离子CVD法形成200nm厚的氧化硅钝化膜2和100nm厚的非晶硅薄膜3。在300℃下进行30分钟的热处理之后，将13W的氩离子激光聚焦为约50微米的直径，以约11m/秒的速度进行扫描照射(束点直径×220000/秒的扫描速度)，进行非晶硅薄膜3的多结晶化。”如该例所示，为了使以LPCVD法形成的a-Si膜(以下将其简称为LPCVDa-Si)结晶化，在结晶化工序之前必须进行热处理。如在不进行热处理或在其温度较低的状态下对LPCVD a-Si膜进行激光照射，照射激光的能量强度弱时结晶化完全不能进行，相反如果照射激光的能量强度强，则硅膜中受到损伤，结果LPCVD a-Si膜本身处于完全不能进行结晶化的状态。在图1中示出申请人进行的实验结果，说明了这种情况。样品是在玻璃基板(日本电气玻璃公司，OA-2)上用平行平板型PECVD装置淀积膜厚为2500埃的a-Si膜。成膜条件是：单硅烷(SiH4)流量为225 SCCM，氢(H2)流量为1300 SCCM，高频PECVD a-Si膜输出为150W，压力为1.3torr，电极面积为1656cm2，(因而外加功率密度为0.091W/cm2)电极间距离为24.4mm，基板温度为300℃，此时的PECVD a-Si膜的成膜速度为547埃/分钟。该膜是由现有技术得到的典型的PECVD a-Si膜，在膜中含有约10.3原子％的氢，Si原子的密度为4.38×1022cm-3。再有，图5中示出该a-Si膜的红外吸收谱(IR)，图6中示出拉曼分光测定结果。在图5的a-Si膜的红外吸收谱中在2000cm-1附近观测到Si-H的伸缩模式。另一方面，在图6的拉曼分光法中在480cm-1附近看到来自非晶硅的光学横波成分，两者的结果示出a-Si膜是在硅与氢结合的状态下包含的非晶膜。图1中示出将该PECVD a-Si膜在预定温度的氮(N2)气氛中进行1小时的热处理后，进行激光照射的结果。图1的横轴表示热处理温度，纵轴表示激光照射的能量。横轴的A.D.是As-Deposited的简略，意思是刚淀积后的膜，即，没有进行过任何热处理的PECVD a-Si膜。在图1中，A表示非晶质(amorphous)的状态，C是结晶化(Crystallized)的状态，D的意思是膜受到损伤。例如，横轴是A.D.，纵轴的150mJ·cm-2处的A是在没有进行过任何热处理的PECVD a-Si膜上以150mJ·cm-2的能量密度进行激光照射，由图可见激光照射后的膜仍然是非晶质。如该图所示，在现有的PECVD a-Si膜中在As-Deposited的状态下，如果能量强度弱(约小于160mJ·cm-2)，则完全不能进行结晶化，如果能量强度强(约大于160mJ·cm-2)，膜中受到损伤，完全失去作为半导体的功能。如对PECVD a-Si膜进行热处理，结晶化的区域(图1中用C示出的区域)随着处理温度的上升而变宽。例如在处理温度为300℃的膜中结晶化的激光能量强度仅仅是180mJ·cm-2的一点，如处理温度上升到390℃，则结晶化能量强度在从190mJ·cm-2到310mJ·cm-2的宽的范围内可进行结晶化。在图1中为了易于理解起见将硅膜的状态单纯地分类为非晶质(A)、结晶化(C)、损伤(D)三个区域，但在结晶化能量区(C)内也可更细地分类为结晶化良好的区域、比较接近非晶质的结晶化区域和开始受到损伤的结晶化区域。在图1中结晶化良好的区域C用圆圈围起来。在该区域的结晶化膜用波长分散型分光椭圆法测量或拉曼分光法测定的结晶化率为70％以上，显示出比较高的结晶化率。因此，为了用激光照射法使结晶化，使成膜了的膜在约400℃以上的温度下进行热处理成为必须的条件。由于激光照射时的每次激光发射的能量的离散度和使结晶化了的膜质量在高的水平下达到均匀一致，实际上使热处理温度在450℃以上。在相当于低温工艺poly-Si TFT的第二现有技术中，使用以这种方法得到的多晶硅膜之后，用与第一现有技术相同的制造方法制成poly-Si TFT。因而在第二现有技术中的最高温度是在PECVD a-Si膜结晶化工序之前进行热处理时的温度，大致是450℃。
相当于现有低温工艺poly-Si TFT的第三现有技术以例如特开平5-275336为代表。该现有技术中在对PECVD a-Si膜进行结晶化时，通过使激光的照射能量强度顺序地增加，可在无损伤的情况下进行结晶化。在该公报的权利要求1中这样叙述：“一种用激光的照射使氢化非晶质半导体薄膜实现多结晶化的多结晶半导体薄膜的制造方法，其特征在于：使激光的照射能量顺序地增大，从而使非晶质半导体薄膜中的氢逐步地放出。”，再者在该公报从【0022】至【0026】中有如下那样地叙述。
“【0022】关于在a-Si:H膜上照射激光的方法，首先将激光的输出能量减少到小于使a-Si:H膜多结晶化所必须的能量的能量，在一定的能量下例如160mJ下(其中束大小为0.9cm×0.9cm，整个光学系统的透射率为70％，故膜表面的能量密度是138mJ/cm2)进行多次扫描照射，同时用质量分析计监视氢的量，在使氢的量与前一次扫描时的量相比变化不太大后，少许地增大输出能量，例如增大到200mJ(能量密度为173mJ/cm2)，在该能量下进行多次照射，同样监视氢的量，再次增大能量例如增大到240mJ(能量密度为207mJ/cm2)，进行相同的工序，顺序地增大能量，重复该工序，由此使a-Si:H膜中的氢缓慢地放出，其后在a-Si:H膜上以对于多结晶化来说是足够的能量照射激光，使该a-Si:H膜变为多结晶化硅膜。再有，此时也可以在不改变激光的输出能量的情况下通过缩小激光束来改变激光的照射能量(被处理面的每单位面积的能量)。
【0023】图3是示意性地示出这种激光退火的情况的示意图，81是玻璃基板(其中TFT的一部分以膜的形式附于其上)，82是用于形成象素部分中的TFT的a-Si:H膜，83是用于形成驱动部分的a-Si:H膜。
【0024】如采用这样的实施例，首先通过用激光以小的能量照射到a-Si:H膜上来放出与该能量相称的氢，用相同的能量的激光进行多次扫描照射，使与该能量相称的氢根据扫描次数逐步地减少，不久大部分都放出了。然后使激光的能量比前一次的照射能量少许增大，通过进行同样的工序，使得与更高的能量相称的氢根据扫描照射的次数逐步地产生，同时减少，通过这样地增大激光的照射能量，可使从对应于小的能量的氢到对应于大的能量的氢顺序地放出。
【0025】因而由于一边逐步地放出a-Si:H膜中的氢而且监视该氢的量，一边向高能量的照射转变，可在实质上不损伤膜的情况下使所含有的氢大部分放出，使a-Si:H膜实现多结晶化，由于在外加大的能量时膜中的氢含量已经减少，故即使一下子将氢放出也不会损伤膜。与此相反，如将对a-Si:H膜的结晶化来说是充分的激光能量照射到a-Si:H膜上的话，由于一下子爆发性地使所含有的氢喷出，故使膜受到损伤。
【0026】在以上的工序中，在到达即使增大激光的照射能量氢的产生量也在预定量以下而且不是很快产生的阶段时，开始实施激光的照射工序，该激光具有对上述a-Si:H膜的结晶化来说是必要的能量。”
在以这种方式得到多晶硅膜后，以下用与第一现有技术相同的制造方法制成poly-Si TFT。
此外，以往用薄板式PECVD法淀积薄膜时，安置与反应室分开的预备加热室，在该加热室中进行基板加热后，传送室的机械手将基板传送到反应室，将基板安置在反应室后，在进行几分钟的加热后淀积薄膜。
但是在按照上述的各个现有技术的低温poly-Si TFT中存在下述的问题，这些问题成为妨碍批量生产的主要原因。
第一现有技术存在的问题。
问题1-1).由于工序温度高达550℃，故不能使用廉价的玻璃，引起制品价格提高。另外，在大型化的同时因玻璃本身的自重引起的变形增大，故不能使液晶显示装置达到大型化。
问题1-2).现在想要使LCD用的玻璃基板从360mm×460mm的尺寸增大到550mm×650mm的尺寸，但能适应该大型化的LPCVD装置不存在。
第二现有技术存在的问题。
问题2-1).与LPCVD a-Si相比在整个基板上进行均匀激光照射的适当的照射条件很严，如以上所述，热处理温度越低，其适用范围越窄。因此，不得不使热处理温度从450℃提高到约500℃。与此相随，不能应用廉价的玻璃，引起价格的提高。另外，在向大型化进展的同时，由于玻璃本身的自重引起的变形也增大，因此不能实现液晶显示装置(LCD)的大型化。相反在热处理温度低于约450℃时，因激光照射引起的结晶化程度在每批中或是均匀或是不均匀地变动，因此不能进行稳定的生产，此外其结晶化度也低，故不能得到优质的结晶性半导体膜。
问题2-2).不管热处理温度是高是低，总之热处理是必须的。因而除了PECVD装置之外，热处理炉是必要的。一般如在热处理炉中附加真空装置，则成为LPCVD装置，故热处理炉的价格大致与LPCVD装置的价格相同。根据这个原因，第二现有技术与第一现有技术相比价格较高。此外，工序变长，产品的成品率下降。另外，与问题1-2)相同，目前不存在能与玻璃基板的大型化对应的热处理炉。
第三现有技术存在的问题。
问题3-1).如上述的引用例所示，为了除氢，首先用135mJ/cm2的能量进行多次扫描照射，其次用173mJ/cm2的能量进行多次扫描照射，再用207mJ/cm2的能量进行多次扫描照射，这样顺序地增大能量，重复同样的工序。然后在放出含有氢的大部分之后，使a-Si膜结晶化。这样至PECVD a-Si膜结晶化为止至少必须重复十几次以上的激光照射。因此生产性显著下降，引起产品价格的提高。此外在同一部位进行几次以上的激光照射时，必须很注意控制基板周边的气氛。如在大气气氛下进行激光照射，空气中的氧在每次激光照射中进入半导体膜中。在除氢时将氧俘获到除氢后的悬挂键(dangling bond)上，在结晶化的情况下，硅原子移动时氧进入到膜中。如激光照射的次数是几次，来自空气中的氧的进入量很少，没有什么问题，但在重复十几次进行激光照射时，就必须充分注意氧进入到膜中的问题。(当然对于Si、Ge、GaAs等一般的半导体物质，如氧混入到半导体膜中，则半导体特性下降。)因而，在第三现有技术中如不在真空中或在非氧化性气氛下进行激光照射，就不能得到没有氧混入的半导体膜。这一点意味着引起生产性的进一步下降和产品价格的进一步上升。
问题3-2).如在问题3-1)中所述，在该现有技术中在能量强度小的状态下进行激光照射后顺序地提高能量强度。在由这样的激光照射引起的结晶化的方法中，晶粒不变大，以比较小的粒径的晶粒构成结晶半导体膜。因而即使没有氧混入也不能得到优质的半导体膜，故使用该半导体膜的薄膜半导体器件的特性也不会是良好的。
另一方面，在使用非晶硅膜作为薄膜半导体器件的有源层时(以下将其简称为a-Si TFT)，其迁移率是约0.1cm2·V-1·s-1，在例如768(行)×1024(列)×3(色)＝2359296(象素)的所谓高精细彩色LCD的开关元件中，存在响应速度太慢而不能使用的问题。即，目前强烈地希望有一种用与以往使用的a-Si TFT相同的制造工序制造的迁移率在约1cm2·V-1·s-1以上的薄膜半导体器件及其制造方法。
此外，由于在现有的薄板式PECVD装置的薄膜淀积方法中预备加热室的存在是不可缺少的，因此存在PECVD装置成为大型化和其价格提高的问题。再者由于传送室的机械手的温度约为室温，预备加热温度是约300℃以上，故从预备加热室至反应室的传送中基板温度下降，结果在反应室中在基板安置后依然需要长时间的预备加热期间，这是低生产性的原因之一。
发明内容
因此本发明的目的在于解决上述的各个问题。其第一个目的是提供以现实的和简便的方法，用能使用通常的大型玻璃基板的制造装置和工序温度稳定地制造薄膜半导体装置的方法。
因此本发明的其他的目的在于解决上述的课题。其第二个目的是提供一种采用与a-Si TFT相同的制造工序制造的、迁移率在约1cm2·V-1·s-1以上的薄膜半导体器件及其制造方法。
因此本发明的其他目的在于解决上述课题，其第三个目的是即使在用薄板式PECVD装置的薄膜淀积中也能提供简便而且具有高生产性的薄膜淀积方法。
本发明提供了一种在其基板上具有包括结晶性质的成分和非结晶性质的成分的半导体膜的半导体器件，特征在于：所述半导体膜在红外吸收分光法测定中从2098cm-1至2106cm-1之间具有第一吸收峰，在从2080cm-1至2088cm-1之间具有第二吸收峰，所述第一和第二吸收峰的吸收度比在从1980cm-1至2020cm-1之间的吸收度大。
本发明还提供了一种具有形成了晶体管的基板的显示装置，特征在于上述晶体管包括有由权利要求1所述的半导体器件。
本发明还提供了一种电子设备，特征在于具有上述的显示装置。
本发明还提供了一种在其基板上淀积包括结晶性质的成分和非结晶性质的成分的半导体膜的半导体器件的制造方法，特征在于：具有形成半导体膜的工序，该半导体膜在红外吸收分光法测定中从2098cm-1至2106cm-1之间具有第一吸收峰，在从2080cm-1至2088cm-1之间具有第二吸收峰，所述第一和第二吸收峰的吸收度比在从1980cm-1至2020cm-1之间的吸收度大。
其中用等离子体化学汽相淀积法(PECVD法)淀积上述半导体膜，在上述等离子体化学气相淀积方法中使用含有所述半导体膜的构成元素的原料气体，并使用含有氩(Ar)的附加气体。
其中上述原料气体的浓度在6.25％以下。
其中在一个反应室中淀积上述半导体膜，在上述半导体膜的淀积过程中上述反应室的压力是在1.00Torr以下。
其中上述半导体膜在电极之间淀积，所述电极间距离在17.8mm以上。
其中上述半导体膜的淀积速度为0.15nm/s以上。
其中上述原料气体包含从SiH4，Si2H4，Si3H8中选出的硅烷。
所述半导体器件的制造方法还可以包括在淀积的上述半导体膜上进行能量照射的工序。
所述淀积的半导体膜处于混晶状态，所述制造方法还包括使上述处于混晶状态的半导体膜结晶化的工序。
其中在上述结晶化工序中，所述结晶化工序是熔融结晶法。
如以上所述，如采用本发明的薄膜半导体器件的制造方法，则可使用低温工艺制造高性能的薄膜半导体器件。在上述的低温工艺中，可使用廉价的玻璃基板。因而，在将本发明应用于有源矩阵基板的制造时，可容易地而且稳定地制造大型和高质量的液晶显示装置。此外，在用于制造其他的电子电路时，也可容易地且稳定地制造高质量的电子电路。
此外，由于本发明的薄膜半导体装置是廉价和高性能的，故作为有源矩阵液晶显示装置的有源矩阵基板是最合适的。特别是作为要求高性能的内置驱动器的有源矩阵基板是最合适的。
此外，由于本发明的薄膜半导体装置是廉价和高性能的，故作为全彩色的笔记本PC和各种显示器是最合适的。此外，由于本发明的薄膜半导体装置是廉价和高性能的，故一般来说是能被广泛接受的吧。
附图说明
图1是示出现有的PECVD a-Si膜的激光结晶化特性的图。
图2是示出本发明中使用的PECVD装置的图。
图3(a)～(d)是示出本发明的一个实施例的薄膜半导体器件制造的各工序中的元件剖面图。
图4是示出本发明的半导体膜的红外吸收谱的图。
图5是示出现有的a-Si膜的红外吸收谱的图。
图6是示出现有的a-Si膜的拉曼分光谱的图。
图7是示出本发明的半导体膜的拉曼分光谱的图。
图8是示出本发明的半导体膜的激光结晶化特性的图。
图9是示出本发明的半导体膜的红外吸收谱的图。
图10是示出本发明的半导体膜的拉曼分光谱的图。
图11是示出本发明的半导体膜的激光结晶化特性的图。
图12是示出在本发明中使用的数字数据驱动器的图。
图13是本发明中使用的高能光照射装置。
图14是本发明中使用的RTA装置。
具体实施方式
以下一边参照附图一边详细地说明本发明的基础原理和实施例。图3(a)～(d)是以剖面方式示出形成MIS型场效应晶体管的薄膜半导体器件的制造工序的概略图。在使用该图描述与本申请的发明有关的TFT的制造方法的概略之后，详细地说明各工序。
(1、本申请发明的薄膜半导体器件制造方法的概略)
本发明中使用普通的无碱玻璃作为基板101的一例。首先在基板101上用常压化学汽相淀积法(APCVD法)或PECVD法或溅射法等形成本身是绝缘性物质的基底保护膜102。其次淀积以后成为薄膜半导体器件的有源层的本征硅膜等半导体膜。半导体膜用PECVD法或APCVD法等化学汽相淀积法(CVD法)、或溅射法或蒸发法等物理汽相淀积法(PVD法)来形成。可以将这样得到的半导体膜直接以as-deposited膜作为TFT的沟道部分等有源层来使用，或是可以再在这种半导体膜上短时间地照射激光等光学能量或电磁波能量，使之进行结晶化。如果最初淀积的半导体膜是非晶质，或是非晶质与微结晶混在一起的混晶质的话，则该工序称为结晶化。另一方面，如果最初淀积的半导体膜是多结晶质，则该工序称为再结晶化。在本说明书中只要不是特别声明，就是将两者归纳起来只称为结晶化或提高结晶性的工序。如果激光等的能量强度很高，则在结晶化时半导体膜一度熔融，经过冷却固化过程而实现结晶化。在本申请中将其称为熔融结晶化法。与此相反，在不熔融的情况下以固相方式进行的半导体膜的结晶化称为固相生长法(SPC法)。固相生长法主要分成以下三类：在从约550℃至650℃的温度下进行从几小时至几十小时的结晶化的热处理法(Furnace-SPC法)、在从约不到1秒至约1分的短时间内在从700℃至1000℃的高温下进行结晶化的快速热处理法(RTA法)和在激光等的能量强度较低时产生的极短时间的固相生长法(VST-SPC法)。本申请的发明可适用于这些结晶化方法中的任一种，但如从以高的生产率制造大型基板的观点来看，特别适合于熔融结晶化法或RTA法、VST-SPC法。在这些结晶化方法中，由于照射时间非常短，而且照射区域对于整个基板来说也是局部的，故在半导体膜的结晶化时不会使整个基板同时加热到高温，因此也不会产生因基板的发热引起的变形或裂缝。其后对该半导体膜进行图形刻蚀，之后制成作为晶体管的有源层的半导体膜103(图3(a))。
在半导体膜形成后，用CVD法或PVD法等形成栅绝缘膜104(图3(b))。在形成绝缘膜时可考虑各种制造方法，但绝缘膜形成温度最好在约350℃以下。这对于防止MOS界面或栅绝缘膜的热劣化是重要的。同样的情况也适用于以下的所有工序。必须将栅绝缘膜形成后的所有的工序温度控制在350℃以下。通过这样做，可容易地而且稳定地制造高性能的薄膜半导体器件。一般来说，用CVD法或PVD法形成的氧化膜与在约1000℃以上的温度下热氧化而制成的氧化膜相比，其膜质量较差。例如用红外吸收分光法分析氧化硅膜时，在1080cm-1附近出现基于O-Si-O的伸展模式的主吸收峰。在膜质量优良的热氧化膜中，该主吸收峰在1086±10cm-1附近出现，其半峰高宽度约80±10cm-1，其吸收系数约33400±4000cm-1。与此相反，用CVD法或PVD法形成的氧化膜中，主吸收峰在1070±10cm-1附近出现，其半宽度约108±10cm-1，其吸收系数约24000±3000cm-1。因此希望在膜淀积后，对用CVD法或PVD法形成的质量较差的氧化膜进行膜质改善处理。具体地说，该处理通过在约200℃至约400℃的温度下，在含有氧分压约为0.1大气压至3大气压的、含有作为改善氧化膜质量的反应催化剂的露点约为20℃至100℃的水蒸气的氧化性气氛中进行约10分至5小时的氧化膜的热处理来完成。例如以单硅烷(SiH4)和氧化亚氮(N2O)作为原料用PECVD法成膜的氧化膜在as-deposited膜状态下主吸收峰在1068±10cm-1附近出现，其半峰高宽度约110cm-1，其吸收系数约23600cm-1。如对该氧化膜在约350℃下在含有氧分压约为0.2大气压和露点约为80℃的水蒸气的气氛中进行3小时的热处理，刚才的主吸收峰趋向于1077cm-1附近，其半峰高宽度约95cm-1，其吸收系数约27500cm-1，可见得到改善。这与热氧化膜相比膜质量还是较差，但可以说作为在约350℃的低温工序下制成的氧化膜，其质量是较好的。以这种方式用低温工艺形成氧化膜时，氧化膜淀积之后的在氧化性气氛下的热处理在良好的半导体器件制造方面是极为有效的。此外，薄膜半导体器件的半导体层在基底保护膜等氧化膜上制成时，最好也对该氧化膜进行在含有水蒸气等的氧化性气氛下的热处理。
接着，用PVD法或CVD法淀积成为栅电极105的薄膜。由于通常栅电极和栅布线用相同的材料在相同的工序中制成，故希望该材料的电阻低，对于约350℃的热工序是稳定的。在淀积成为栅电极105的薄膜后，进行图形刻蚀，接着在半导体膜中进行杂质离子注入106，形成源·漏区107和沟道区108。(图3(c))此时，由于栅电极成为离子注入的掩模，故沟道成为只在栅电极下形成的自对准结构。杂质离子注入有两种方法，一种是离子掺杂法，用质量非分离型离子注入装置注入杂质元素的氢化物和氢，另一种是离子打进法，用质量分离型离子注入装置只注入所要的杂质元素。作为离子掺杂法的原料气体，使用在氢中稀释了的浓度约为0.1％至10％的磷化氢(PH3)或乙硼烷(B2H6)等的注入杂质元素的氢化物。在离子打进法中，在只注入所要的杂质元素后，接着注入氢离子(质子或氢分子离子)。如以上所述，为了使MOS界面或栅绝缘膜保持稳定，离子掺杂法也好，离子打进法也好，离子注入时的基板温度必须在350℃以下。另一方面，为了在350℃以下的低温下总是能稳定地进行注入杂质的活化(在本申请中将其称为低温活化)，希望离子注入时的基板温度在200℃以上。为了调整晶体管的阈值电压而进行沟道掺杂，或为了使以低浓度注入的杂质离子在低温下可靠地进行活化以便制成LDD结构，离子注入时的基板温度必须在250℃以上。这样，若在高的基板温度的状态下进行离子注入，则在伴随半导体膜的离子注入而产生结晶破坏时，同时也产生再结晶化，结果可防止离子注入部分的非晶化。即，离子注入了的区域在注入后依然作为结晶质而留下，即使其后的活化温度约为350℃以下的低温，当然也可进行注入离子的活化。在制造CMOS TFT时，使用聚酰亚胺树脂等适当的掩模材料，交替地用掩模覆盖NMOS或PMOS的一方，用上述方法进行各自的离子注入。
其次，用PVD法或CVD法形成层间绝缘膜109。在离子注入和层间绝缘膜形成后，在350℃以下的适当的热环境下进行几十分至几小时的热处理，进行注入离子的活性化和层间绝缘膜的烧固。该热处理也可在与前面在栅绝缘膜淀积后进行的在含有水蒸气的氧化性气氛下的热处理相同的条件下进行。但是，为了使注入离子可靠地活性化，热处理温度最好也在约250℃以上。此外为了有效地进行层间绝缘膜的烧固，最好使热处理温度在300℃以上。一般栅绝缘膜和层间绝缘膜的膜质量不同。因此，在层间绝缘膜形成后在两个绝缘膜中开接触孔时，一般来说绝缘膜的刻蚀速度不同。在这种条件下接触孔的形状成为越往下越宽的倒园锥状，或产生帽沿，在其后的电极形成时成为不能很好地进行电导通的所谓接触不良的原因。如能有效地对层间绝缘膜进行烧固，则可将这种接触不良的产生抑制在最小限度。在层间绝缘膜形成后，在源·漏上开接触孔，采用PVD法或CVD法等形成源·漏引出电极110和布线，由此完成薄膜半导体器件。(图3(d))。
此外在本章中是以栅电极对于半导体膜处于上侧的类型的薄膜半导体器件为例来说明的，但本申请的发明也可适用于栅电极对于半导体膜处于下侧的类型的薄膜半导体器件。
(2、有关本申请的发明的薄膜半导体器件的制造方法的各个工序的详细说明)
(2-1、适用于本发明的基板和基底保护膜)
首先说明适用于本发明的基板和基底保护膜。作为可适用于本发明的基板，可使用金属等导电性物质、碳化硅(SiC)或氧化铝(Al2O3)、氮化铝(AlN)等陶瓷材料、熔融石英或玻璃等透明绝缘性物质、硅晶片等半导体基板和对其加工而制成的LSI、蓝宝石(三方晶系Al2O3结晶)等结晶性绝缘物质等。作为廉价的普通玻璃基板，可使用康宁·日本株式会社制造的#7059玻璃或#1737玻璃，或日本电气玻璃株式会社制造的OA-2玻璃、(株)NH Techno-glass制造的NA35玻璃等。不管基板的种类如何，只要至少基板的一部分由绝缘性物质构成，则就在该绝缘性物质上淀积半导体膜。该绝缘性物质在本申请中称为基底保护膜。例如作为基板使用熔融石英时，因为基板本身是绝缘性物质，故可直接在熔融石英基板上淀积半导体膜。或可将氧化硅膜(SiOX：0＜x≤2)或氮化硅膜(Si3NX：0＜x≤4)等绝缘性物质在熔融石英基板上作为基底保护膜形成后，淀积半导体膜。使用普通的玻璃时作为基板时，可直接在本身是绝缘性物质的普通玻璃上淀积半导体膜，但为了不使玻璃中含有的钠(Na)等可动离子混入到半导体膜中，最好在玻璃基板上用氧化硅膜或氮化硅膜等绝缘性物质形成基底保护膜之后，淀积半导体膜。通过这样做，薄膜半导体器件经过长时间使用和在高电压下使用，其工作特性没有变化，这样当然就增加了稳定性。在本申请中，将该稳定性称为晶体管的可靠性。除了在以蓝宝石等结晶性绝缘物质作为基板来使用的情况之外，最好在基底保护膜上淀积半导体膜。在使用各种陶瓷基板作为基板时，基底保护膜起到防止陶瓷中添加的助烧结原材料扩散进入半导体部分的作用。此外，以金属材料作为基板使用时，为了确保绝缘性，基底保护膜是必不可少的。再者，在半导体基板或LSI元件中，晶体管之间或布线之间的层间绝缘膜起到基底保护膜的作用。只要对于制造工序中的热环境不产生伸缩或翘曲等变形，对于基板的大小或形状完全不加任何限制。即，从直径约3英寸(76.2mm)的园板到约560mm×720mm以上的长方形基板，是任意的。
首先用纯水洗净基板后，在基板上通过APCVD法或LPCVD法、PECVD法等CVD法，或溅射法等PVD法，由氧化铝膜、氧化钽膜等氧化膜，或氮化硅膜等氮化膜来形成基底保护膜。在APCVD法中，在基板温度约250℃至450℃下，如将单硅烷(SiH4)或氧作为原料，可淀积氧化硅膜。在PECVD法或溅射法中，在基板温度从室温到约400℃之间形成这些基底保护膜。为了防止来自基板的杂质离子的扩散进入，基底保护膜具有足够的厚度是必要的，其值最小约为100nm。如考虑批量间或基板间的离散度，厚度最好在约200nm以上，如厚度为300nm，则可充分地起到作为保护膜的功能。在以基底保护膜兼作IC元件间或将这些元件连接起来的布线等的层间绝缘膜时，通常将膜厚作成约400nm至600nm。
(2-2、本发明的半导体膜和用于将其成膜的原料物质)
在本发明中将半导体膜淀积在任一种基板上。这一点在以下的全部发明中是共同的。作为适用于本发明的半导体膜的种类，除了硅(Si)或锗(Ge)等单质的半导体膜以外，可以是硅·锗(SiXGe1-X：0＜x＜1)或硅·碳(SiXC1-X：0＜x＜1)或锗·碳(GeXC1-X：0＜x＜1)等四族元素复合体的半导体膜，或镓·砷(GaAs)、铟·锑(InSb)等三族元素和五族元素的复合体化合物半导体膜，或镉·硒(CdSe)等二族元素和六族元素的复合体化合物半导体膜。或者，本发明也可适用于硅·锗·镓·砷(SiXGeYGaZAsZ：x+y+z＝1)的所谓更进一步的复合化合物半导体膜或在这些半导体膜中添加了磷(P)、砷(As)、锑(Sb)等施主元素的N型半导体膜，或在这些半导体膜中添加了硼(B)、铝(Al)、镓(Ga)等受主元素的P型半导体膜。
在本发明中用CVD法淀积半导体膜时，将含有所淀积的半导体膜的构成元素的化学物质作为原料气体淀积半导体膜。例如半导体膜是硅(Si)时，作为原料气体使用单硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、二氯硅烷(SiH2Cl2)等硅烷。在本说明书中，将乙硅烷或丙硅烷称为高次硅烷(SinH2n+2：n是大于2的整数)。在锗是半导体膜时，使用锗烷(GeH4)，在将碳(C)或镓(Ga)、砷(As)作为半导体膜时，使用甲烷(CH4)或三甲基镓((CH3)3Ga)、砷化氢(AsH3)。此外，在半导体膜中添加磷(P)或硼(B)时，也共同使用磷化氢(PH3)和乙硼烷(B2H6)等。作为原料气体，使用含有构成上述的各种半导体膜的元素的化学物质，但由于原料气体的一部分必定会残留在半导体膜中，故使用构成元素的氢化物是更为理想的。例如在由二氯硅烷(SiH2Cl2)成膜的硅膜中，量的大小姑且不论，但必定会残留氯(Cl)，在使用该硅膜作为半导体器件的有源层时，残留的氯将成为晶体管特性变坏的主要原因。因而，与二氯硅烷相比，作为构成元素的氢化物的单硅烷(SiH4)较为理想。原料气体和根据需要添加的附加气体的纯度越高越好，但如考虑得到高纯度气体的技术方面的难度的增加和价格的上升，纯度在99.9999％以上较为理想。通常半导体膜的成膜装置的本底真空度是约10-6torr，成膜压力是0.1torr至几个torr。因此，从本底真空向成膜过程的杂质进入的比例约为10-5至10-6。在成膜中使用的原料气体或附加气体的纯度对利用这些气体的成膜装置的本底真空度的成膜压力相比如是同等程度的话，是足够的。因而，在本发明中在成膜装置中流过的气体的纯度在99.999％以上(杂质的比例在1×10-5以下)是较为理想的，如纯度在99.9999％(杂质的比例在1×10-6以下)，作为原料的使用完全没有障碍，如纯度为本底真空度和成膜压力的比的十倍(在本例中纯度是99.99999％，杂质的比例是1×10-7以下)，则完全没有必要考虑来自气体的杂质进入，是很理想的。
(2-3、在本发明中使用的PECVD装置)
首先使用图2说明在本发明中使用的等离子化学汽相淀积装置(PECVD装置)的概略结构。该PECVD装置是薄板式电容耦合型装置，使用工业用的频率(13.56MHz)的高频电源，在平行平板电极间产生等离子体。图2的上图是从上部看到的反应室附近的概略图，图中的A-A’的剖面图是图2的下图。依靠反应容器202将反应室201与外部气体隔开，在成膜中大体成为0.1torr至10torr的减压状态。在反应容器202内，下部平板电极203和上部平板电极204互相平行地安置，这两个电极形成平行平板电极。该平行平板电极间成为反应室201。在本申请的发明中，使用470mm×560mm的平行平板电极，由于电极间距离从18.0mm至37.0mm是可变的，故反应室201的容积根据电极间距离，从4738cm3至9738cm3。平行平板电极间距离通过使下部平板电极203的位置上下移动，可自由地在10.0mm至40.0mm之间进行设定。此外，在设定了预定的电极间距离时，在470mm×560mm的平板电极面内的电极间距离的偏差只有0.5mm。因而，在电极间产生的电场强度的偏差在平板电极面内为2％以下，这样在反应室201内产生极其均匀的等离子体。在下部平板电极203上放置应淀积薄膜的基板205，基板边缘部分2mm用遮蔽框206压住。为了容易了解PECVD装置的概略，在图2的上图中省略了遮蔽框206。在下部平板电极203的内部设置了加热器207，可将下部平板电极的温度在250℃至400℃之间任意调整。在除了周边2mm的下部平板电极203内的温度分布对于设定温度是落在±5℃以内，实质上即使将基板205的大小作成360mm×465mm，基板内的温度偏差也可保持在±2℃以内。例如在使用普通玻璃基板(康宁·日本株式会社制造的#7059玻璃，或日本电气玻璃株式会社制造的OA-2玻璃、NH Techno-glass株式会社制造的NA35玻璃等)作为基板205时，遮蔽框206压住基板，以便防止基板由于加热器207的热量而变形为凹型，同时不在基板的边缘部分和背面形成不需要的薄膜。由原料气体和附加气体构成的反应气体通过管道208导入到上部平板电极204内，再穿过设置在上部平板电极内的气体扩散板209之间，从整个上部平板电极的表面以大致均匀的压力流出到反应室201。如在成膜中反应气体的一部分在从上部平板电极流出的部位电离，则在平行平板电极间产生等离子体。反应气体的一部分乃至全部与成膜有关，与成膜无关的残留反应气体和作为成膜的化学反应的结果而产生的气体构成排气气体，通过在反应容器202周边的上部设置的排气孔210而排出。排气孔210的流导与平行平板电极间的流导相比足够大，排气孔210的流导最好是平行平板电极间的流导的100倍以上。再者平行平板电极间的流导与气体扩散板209的流导相比足够大，平行平板电极间的流导值最好是气体扩散板209的流导的100倍以上。根据这种构成，从470mm×560mm的大型上部平板电极的整个表面以大致均匀的压力将反应气体导入到反应室，同时将排气气体在所有方向上以相等的流量从反应室排出。各种反应气体的流量在导入管道208前通过质量流量控制器调整到预定值。此外，反应室内的压力通过在排气孔出口设置的导通阀211调整到所需值。在导通阀211的排气侧设置涡轮分子泵等真空排气装置。在本申请的发明中使用无油的干泵作为真空排气装置的一部分，使反应室内的本底真空度约为10-5torr。在图2中，用箭头示出气体流动的概略。反应容器202和下部平板电极203处于接地电位，用纯缘环212将其与上部平板电极204保持电绝缘状态。在产生等离子体时，从高频振荡源213输出的例如13.56MHz的高频波通过阻抗匹配电路214加到上部平板电极204上。
本发明中使用的PECVD装置通过实现了如以上所述的非常精巧的电极间控制和均匀的气体流动，成为可适应360mm×465mm的大型基板的薄膜形成装置。但是，如遵循这种基本概念，可容易地适应基板的进一步的大型化，实际上可实现能适应550mm×650mm的更大型的基板的装置。此外在本发明中使用通用性最高的频率为13.56MHz的高频，但也可利用其他的该高频波的整数倍的高频波。例如2倍的27.12MHz或3倍的40.68MHz、4倍的54.24MHz等也是有效的。再者可利用100MHz～1GHz的VHF波。如果频率是从约10MHz的高频波到约几百MHz的VHF波，可在平行平板电极间产生等离子体。因而，通过更换本申请的发明中使用的PECVD装置的高频振荡源213和阻抗匹配电路214，可容易地使用所需的频率的高频波产生等离子体。一般来说，由于在高频波的等离子体中若频率提高则等离子体的电子温度上升，游离基的产生变得容易，故对于下述的本发明的薄膜形成方法特别有效。
(2-4、本发明的半导体膜及其在PECVD法中的淀积)
以下说明根据本发明的薄膜半导体器件的半导体膜和用PECVD法形成该膜的方法。在基板表面的至少一部分上设置了本身是氧化硅膜等绝缘性物质的基底保护膜后，在该基底保护膜上形成半导体膜，最终制造以该半导体膜为晶体管的有源层的薄膜半导体器件。
将基板安置在下部平板电极203的温度保持在380℃的PECVD装置内。除了建立等离子体这一点之外，PECVD装置处于与成膜过程相同的状态。例如流过50 SCCM的单硅烷，3000 SCCM的氩，将反应室内的压力保持在1.5Torr。平行平板电极间距离是24.4mm。使所安置的基板与这样的系统处于平衡状态后的基板表面温度是349℃。如从基板安装到PECVD装置内后至达到平衡状态为止的时间称为平衡时间，在保持在室温的基板的情况下，平衡时间最短需要5分～6分。该平衡时间当然因基板的厚度、热容量、热传导系数、安置前的基板温度和导入到反应室的气体的种类及其流量、压力等的不同是不同的。基板的厚度如从本申请的发明中使用的1.1mm减薄到例如0.7mm，平衡时间也与厚度成比例地缩短到3分～4分。如果基板安置到反应室内前预先进行预备加热，则平衡时间还可缩短。特别是，如预先在比处于平衡状态的基板表面温度高约10℃的温度下进行预备加热，可使平衡时间降低到约1分。平衡时间的缩短，不用说意味着生产率的提高和制品价格的降低。此外，一般来说，如反应室的压力降低，则在平衡状态下的基板表面温度也降低。因而在基板安置后的最初几十秒至几分间，将比成膜时导入到反应室的气体的热传导系数高的气体(氢或氦等)导入到反应室，或将反应室保持于比成膜时高的压力，或将两者组合起来，用比成膜时高的压力导入比成膜时导入到反应室的气体的热传导系数高的气体到反应室，进行基板的第一预备加热之后，可再在其后的几十秒至几分间，除了建立等离子体之外将上述诸条件(导入气体的种类、气体流量、反应室内的压力、平行平板电极间的距离、下部平板电极温度)作成与成膜过程相同而进行第二预备加热之后，试验成膜也行。反应室内从第一预备加热气氛到完全换成第二预备加热气氛为止，需要化费足够的时间，故进行该第二预备加热是较为理想的。在第二预备加热期间中的时刻t(min)的第一预备加热气氛的残留气体的成分比x，即使考虑排气最慢的完全混合系统，如用V(cc)表示反应室体积、用P(Torr)表示成膜时的压力、用Q(sccm)表示成膜时的气体流量，则可表达为下式。
t＝-(P/760)·(V/Q)·ln(x)
如将x＝10-6定义为完全置换，则该式可改写为下式。
t＝(P/760)·(V/Q)×13.82
因而，如将第二预备加热期间取得比用该式计算的时间长，则反应室内被完全地置换为第二预备加热气氛。通过这样做，在第一预备加热时导入的气体不会在半导体膜淀积时残留下来，这样在半导体膜淀积中可始终维持相同的气氛。再者，用第二预备加热使成膜中的基板温度保持为一定。结果，用第二预备加热使气氛和温度达到稳定，这样在膜厚方向上可做到淀积均匀的膜，而且可进一步缩短平衡时间。
以这种方式达到平衡状态后，在上部平板电极204上加高频波产生等离子体，进行半导体膜的成膜。高频波的输出例如是600W。硅膜的淀积条件的一例如下。
硅烷流量：SiH4＝50 SCCM
氩流量：Ar＝3000 SCCM(原料浓度1.64％)
高频波输出：RF＝600W(0.228W/cm2)
压力：P＝1.5Torr
电极间距离：S＝24.4mm
下部平板电极温度：Tsus＝380℃
基板表面温度：Tsub＝349℃
在这样的条件下半导体膜的淀积速度为0.327nm/s，用热脱附气体谱(TDS)测定的硅膜中的氢浓度为9.10原子％。此外，如用透射型电子显微镜观察，该硅膜含有非晶质成分和结晶质成分两者，非晶质成分主要形成为柱状结构。结晶成分以岛状分布在柱状的非晶质成分中。另一方面，在图7中示出该硅膜的拉曼分光测定结果。在图6的现有技术的硅膜中未观察到的520cm-1附近可见到峰值。这是来自硅膜中含有的结晶成分的拉曼移动。即：本申请发明获得的硅膜是非晶质和结晶质混合一起的混晶质膜。图4中示出用该硅膜的红外吸收分光法测定的光谱。如果与现有的a-Si膜(图5)比较，可看到2102cm-1附近(吸收峰位置在约从2098cm-1至2106cm-1之间出现)的吸收峰和2084cm-1附近(吸收峰位置在约从2080cm-1至2088cm-1之间出现)的吸收峰的两者清晰地分离而存在，可以看到：其内2102cm-1附近的吸收峰强度比2000cm-1附近(吸收峰位置在约从1980cm-1至2020cm-1之间出现)的吸收峰强度要强。2000cm-1附近的吸收峰是耦合到a-Si上的氢(Si-H)的伸展模式。迄今已认定在2090cm-1附近出现以与(SiH2)或(SiH2)n的形态结合的氢的伸展模式(文献M.H.Brodskey，M.Cardona and J.J.Cuomo：Phys.Rev.B16(1977)3556或G.Lucovskey，R.J.Nemanich andJ.C.Knights：Phys.Rev.B19(1979)2064)。但是，在本系统的情况下，与2000cm-1附近的吸收峰相比，2102cm-1附近或2084cm-1附近的吸收峰强得多这一点或在半导体膜中结晶成分较多这一点，如改变成膜条件结晶成分的比例增加，在2000cm-1附近的吸收减弱的同时2102cm-1附近或2084cm-1附近的吸收增强这一点，在用TDS法一边提高半导体样品的温度一边测定脱附放出的氢量时，在通常的情况下来自在2000cm-1附近具有峰值的样品的氢的脱附放出在样品温度约300℃时为最大，与此相反，在本系统中的氢的脱附放出在样品温度约370℃时为最大这一点等，从以上各点可知，在2102cm-1附近或2084cm-1附近的出现的两个吸收峰是本系统特有的，一般认为是由于与非晶质成分和结晶成分混在一起的膜中的结晶成分结合的氢的振动有关而产生的。再有，在以氢用来作稀释气体，用PECVD法成膜的现有技术的微结晶(氢系统的微晶硅)中，由于在2102cm-1附近和2084cm-1附近不出现清晰地分离了的两个吸收峰，故可以说这两个吸收峰是氩系统的特征。换言之，红外吸收谱的2102cm-1附近和2084cm-1附近的吸收峰是使用氩作为稀释气体对混晶质膜进行成膜时最容易出现的。结果，将含有半导体膜的构成元素的硅的化学物质的硅烷作为原料气体，再者使用氩作为附加气体用PECVD法淀积的硅膜是非晶质成分主要采取柱状结构的混晶质。再有，在该半导体膜中，大致含有从1％至10％的氢与非晶质硅或结晶质硅结合在一起，这些红外峰是在2102cm-1附近和2084cm-1附近观察到那样的峰。此外，由于在本系统中得到的半导体膜在其成膜时不使用氟化硅烷(SiF4)等的卤化物，故完全没有进入半导体膜中的卤族元素，可形成纯度非常高的膜。以下为了简单起见，将该半导体膜简称为(Ar系统)混晶质膜。
这样得到的本发明的(Ar系统)混晶质膜，在不进行特别的结晶化工序的情况下，可直接用as-depodited膜作为薄膜半导体器件的有源层(即源区或漏区、沟道区、或发射区或收集区、基区)来利用。由于本申请的发明的半导体膜如以上所述，是高纯度的，在非晶质中含有很多的结晶质，而且大致10％以下的氢成为非晶质或结晶质中的缺陷或悬挂键的终端，故在使用该半导体膜制成薄膜半导体器件时，显示出迁移率为约2cm2·V-1·s-1以上的良好的电特性。再者，本申请的发明的半导体膜反映该良好的膜质量，用前面(1、本申请的发明的薄膜半导体器件的制造方法的概略)所述的方法可制成MOS型TFT。即，即使不进行特别的结晶化工序，离子注入法和在其后的约350℃的低温活性化变为可能，第一章的制造方法能适用。如按照该制造方法，由于工序最高温度是约350℃，可在普通的大型玻璃等的耐热性低的基板上简单地制成自对准型薄膜半导体器件。本申请的发明的薄膜半导体器件栅电极和源区、或漏区的重叠很小，与此相应栅·源间或栅·漏间的寄生电容很小。因此，如用本申请的发明的薄膜半导体器件构成电路，则该电路的工作速度很快，或如用于AMLCD的开关元件，则由于将元件作成微细化的元件，故可减少维持电容，可制成具有高的图象质量和高的开口率的显示性能的液晶显示装置。
在用PECVD法淀积这种优质的半导体膜时的重要的参数是下述的五个：附加气体的种类、及其气体流量比(原料气体(单硅烷等)相对于总的气体(附加气体(氩等)和原料气体的和)的浓度)、压力、电极间距离、基板表面温度。以下详细地叙述这些参数。
本申请的发明的特征之一在于用通用性高的PECVD法将刚淀积后的膜(As-deposited膜)作成结晶性比较高的混晶质。一般来说，用PECVD法将As-deposited膜作成结晶性比较高的混晶质是非常困难的。这是因为基板温度不到400℃，硅烷等的原料物质的生长膜表面处的迁移率减少，原料物质的非晶质状态向结晶状态转变的选择性遭到损失。因此，迄今在成膜中实施导入氟化硅烷等的处理，但同时这也成为使半导体膜的纯度下降的原因。本申请的发明中通过导入大量的氩(Ar)等的附加气体，依靠这些附加气体对原料物质的稀释来解决在PECVD法中存在的这种缺点。为了在As-deposited状态下形成结晶性高的混晶质膜，不形成原料物质的游离基或离子，而是形成氩(Ar)的游离基和离子，有必要用这些游离基和离子将能量运到基板表面。由于原料气体的游离基和离子引起气相反应，或在原料物质到达基板表面的瞬间发生反应，产生选择性的丧失，妨碍了半导体膜表面的结晶生长。因此必须尽可能避免在等离子体中生成这样的游离基或离子。如原料物质以非活性状态运到生长膜表面并在那里后吸附依靠稀释气体等供给反应用的能量，则在As-deposited状态下形成结晶性高的混晶质膜。由此可见，要求原料气体的稀释，再者有必要选择促进原料物质在基板表面反应的气体作为稀释物质。氩不用说是由单原子构成的，因此电离电位的光谱非常单纯。氩的一价电离电位是15.759eV，二价电离电位是27.629eV，三价电离电位是40.74eV。因而，在氩中稀释少量的原料物质建立等离子体时，电离的氩由一价离子和二价离子两者占支配地位，由于电离能量较低，可有效地产生氩的游离基或离子。与此相反，在迄今作为稀释气体广泛地使用的氢中，氢分子的电离电位在从15eV至18eV之间存在十几个不同的电离电位。因此，与氩形成一个或两个能量一致的等离子状态相反(以光为例，是激光)，氢等的分子气体形成多个能量混在一起的等离子状态(以光为例，是白光)。与白色光相比激光能有效地输送能量，其结果是如用电离能量低的氩稀释原料气体，能更有效地将能量运送到基板表面。在半导体膜淀积时的稀释物质，除了氩之外，当然还可以是氦(He)或氖(Ne)、氪(Kr)、氙(Xe)等所谓的稀有气体元素。这是因为这些气体也具有单纯的电离电位谱。
与氢等相比，氩除了稀有气体元素的优良的能量输送性之外，还具有刻蚀性。因此在非晶质成分内具有2个乃至3个非结合对(悬挂键)的不稳定的半导体原子在成膜中用氩进行刻蚀的概率变高，同样，与结晶成分相比，非晶质成分的刻蚀概率变高。其结果是，将氩作为稀释气体淀积的半导体膜与将氢或氦等其他的气体作为稀释气体使用的半导体膜相比，具有悬挂键的数目减少，结晶化率(对于结晶成分的整体的比例)更加提高的趋势。此外，由于以同样的原理在成膜中不稳定的原子依靠氩有选择地除去，则淀积膜由比较稳定的原子群构成。这就意味着即使氩系统的半导体膜在短时间内接受到大的能量供给，也难以产生来自半导体膜的原子溅射。换言之，可以说氩系统的半导体膜与氢系统等其他半导体膜相比在激光照射或快速热处理等的结晶化时难以受到损伤，更适合于结晶化。此外，如前面有关TDS测定所述的那样，与本申请的发明的氩系统的半导体膜结合的氢和与通常的半导体膜结合的氢相比，其脱离所要的活化能较大，要在更高的温度下开始分离。这意味着在结晶化时，氩系统的半导体膜即使在短时间内受到大量的能量供给(半导体膜的温度上升速度是从约10℃/秒至1011℃/秒)，氢的放出比较缓慢地进行，因此不会产生结晶化时的膜损伤。与此相反，在使用氢或氦所谓的轻元素作为稀释气体时，在淀积膜中硅原子具有的4条键对内3条变为悬挂键，只有剩下的1条与其他的硅原子结合的所谓不稳定原子。在这样的半导体膜中即使供给很小的能量，不稳定原子的键被切断，容易发生半导体原子的溅射或作为其宏观现象而产生的膜损伤。此外，由于氢脱附活化能较低，即使半导体膜只受到较缓和的温度上升(例如约10℃/分)，氢就爆发性地放出，由此产生膜剥离或损伤，妨碍结晶化。由此得出的结论是：作为本申请的发明的稀释气体，最适合的是氩，其次是氦等稀有气体。
气体流量比中原料气体浓度(原料气体/(原料气体+附加气体))在约6.25％以下是必须条件。除了基板温度以外的其他两个参数中也存在必须条件，只有三个参数同时满足必须条件时，才淀积本申请的发明的(Ar系统)混晶质膜。即使在其他两个参数接近必须条件值时(仿佛要破坏必须条件时)，只有在原料气体浓度在约3.23％以下时才能可靠地形成(Ar系统)混晶质膜。由于如果浓度太低，则淀积速度缓慢，故不能忽视存在于本底真空度残余气体成分的氧或水、二氧化碳等杂质气体的影响，半导体膜的质量变坏。如果浓度大致在0.36％以上，则不存在这种杂质的影响，可得到优质的半导体膜。压力的必须条件是1.0Torr以上。即使在其他两个参数接近必须条件值时(仿佛要破坏必须条件时)，只有在压力约1.6Torr以上时才能可靠地形成(Ar系统)混晶质膜。假如压力太高，则等离子体不稳定，会发生异常放电。在本申请的发明的气体流量比中，为了稳定地建立均匀的等离子体，压力最好在2.7Torr以下。电极间距离的必须条件是约17.8mm以上。即使在其他两个参数接近必须条件值时(仿佛要破坏必须条件时)，只有在电极间距离是约25.4mm以上时才能可靠地形成(Ar系统)混晶质膜。电极间距离过宽，等离子体仍然会变得不稳定，从而产生异常放电。本申请的发明中，为了稳定地建立均匀的等离子体，电极间距离要在约45.7mm以下。对于基板表面温度，虽然不存在必须条件，但在约200℃以上时比较容易得到混晶质膜，如果从使用廉价的大型基板而不发生问题的观点出发，希望基板表面温度取约400℃以下。为了对(Ar系统)混晶质膜进行成膜，如以上所述，原料气体浓度低些好，此外压力高些好，再者电极间距离最好较宽。因此，如果气体浓度降低，或压力提高，或电极间距离加宽，则关于As-deposited膜的膜质量方面，结晶化率进一步变高，氢含量进一步减少，2102cm-1附近的峰和2084cm-1附近的峰进一步增强，如下面所述，通过激光照射或快速热处理等，结晶化更容易进行。关于氢的含量，例如使用(2-3)章中说明了的PECVD装置，单硅烷流量取100sccm，氩流量取7000 sccm，(单硅烷浓度1.41％)，高频输出取600W，(功率密度0.228W/cm2)，压力取2.25Torr，电极间距离取35.56mm，下部平板电极温度取380℃，淀积速度为0.1703nm/s时，用TDS测定，为约1.83原子％，可与用LPCVD法形成的非晶质半导体膜一样地降低。
如刚才所说明的那样，在本系统中，促进基板表面成膜反应的能量是通过稀释气体的离子或游离基输送的。但这些离子或游离基的寿命随压力或电极间距离显示出呈指数函数方式地减少。这是因为，压力越高，或距离越长，离子或游离基的碰撞几率越增加。结果，成膜速度DR(nm/s)如下式所示。
DR＝d0exp{-(αS+βP)}
这里，d0称为指数前系数(Pre-exponential factor)(nm/s)，这是根据气体流量或装置形状、高频功率密度、基板温度等而定的系数。该系数与硅烷等原料气体流量有很强的正相关性。即，如原料气体流量变大，则d0相应地增大。S表示电极间距离(mm)，P是压力(Torr)。顺便指出，如使用(2-3)章中说明的PECVD装置，单硅烷流量设为100sccm，氩流量设为7000sccm，高频输出设为600W，下部平板电极温度设为380℃时，d0和α、β的值分别如下述。
d0＝8.70(nm/s)
α＝0.0522(mm-1)
β＝0.9258(Torr-1)
本申请的发明的(Ar系统)混晶质膜是在用PECVD法、成膜速度对压力与电极间距离的关系满足上述指数函数关系式时形成的。
成膜速度的这种关系意味着，如果使原料气体浓度与压力、电极间距离所谓(Ar系统)半导体膜中重要的三个参数保持在较为理想的方向，成膜速度低下。例如，即使在如下成膜条件下：
硅烷流量：SiH4＝25 SCCM
氩流量：Ar＝7000 SCCM(原料浓度0.36％)
压力：P＝2.7Torr
电极间距离：S＝45.7mm
高频波输出：RF＝600W(0.228W/cm2)
下部平板电极温度：Tsus＝380℃
基板表面温度：Tsub＝349℃
经30分钟的淀积，淀积膜厚也只有约3nm(淀积速度：DR＝0.0017nm/s)。如以下所述，因为在薄膜半导体器件中，半导体膜厚一般约为从几十nm至几百nm，故从制造方面的观点来看，该成膜速度太慢，可以说是不大实用的。另外，如(2-2)中所述，在本底真空度对成膜压力的比或气体中的杂质的比例为从约10-5至10-6的系统中，希望成膜速度在约0.15nm/s以上。这是因为，在这种量级的本底真空度或气体纯度的情况下，通过大于该成膜速度来消除进入半导体膜中的氧或水、一氧化碳、二氧化碳等杂质气体的不良影响。如用小于约0.15nm/s的成膜速度来淀积膜，则膜变成密度低、含有大量空隙的低品质的膜，另外半导体膜的纯度也变坏了。因而，在满足上述诸条件的同时，使淀积速度大于0.15nm/s来淀积高纯度、高质量(Ar系统)的混晶质膜是较为理想的。为什么将0.15nm/s的值定为阈值虽然尚未明确，但如果将刚才的压力比或杂质的比例变为从10-6至10-7级，从而实现高真空化和高纯度化，则该成膜速度的下限降低到0.015nm/s以上是可能的。
如以上所述，假若着眼于制造上的实用性，所希望的成膜速度的下限是0.3nm/s量级。通过增加反应室中的抽速，来达到同时满足对于上述的各条件和成膜速度的限制。一般认为，在气体流量Q和反应室内压力P、及反应室中的抽速Sp之间存在下述关系：
P＝Q/Sp  …  (1)
在上述的例子中，由于总的气体流量Q＝7025 SCCM，压力P＝2.7Torr，反应室中的抽速Sp＝Q/P＝2.60 SCCM/mTorr。(1SCCM/mTorr＝12.67l/s)。如果该抽速Sp一增加，则，在保持压力P为一定的情况下，可以增加气体流量Q。由于成膜速度具有与原料气体流量很强的正相关，故当然可通过气体流量Q来调整成膜速度。例如，如将抽速设为Sp＝26.0 SCCM/mTorr，是刚才的例子的10倍，则可将硅烷流量设为SiH4＝250 SCCM，氩流量设为Ar＝70000 SCCM，也是气体流量的10倍，结果，在将原料浓度或压力等成膜条件保持与刚才的例子相同的情况下，可将成膜速度增大约10倍(0.017nm/s)。如增大反应室中的抽速Sp，则本底真空度也更加趋于高真空化，也减少了杂质气体进入半导体膜中的量。在本例子中，Sp＝2.60 SCCM/mTorr，但为以实际的成膜速度(0.3nm/s)形成高纯度、结晶性高、密度大的(Ar系统)混晶质膜，希望反应室中的抽速Sp在10 SCCM/mTorr以上。
(2-5、TFT型薄膜半导体器件的沟道膜厚与晶体管特性)
以下叙述在TFT型薄膜半导体器件中形成沟道的有源层半导体膜的厚度(在本申请中将其简称为沟道膜厚)与晶体管特性的关系。一般在薄膜半导体器件中，成为沟道的半导体膜的最佳膜厚与其形成方法有很强的依赖关系。这是因为半导体膜的膜质量随其膜厚有很大的变化。例如，如SOS(蓝宝石上的硅)或SOI(绝缘体上的硅)那样，原则上半导体膜质量与其膜厚无关的系统，则半导体膜越薄，晶体管的特性越好。(这里将该原理称为基于工作理论的薄膜效应。)这是因为在薄的半导体膜中，耗尽层迅速地扩展到整个半导体膜厚，在半导体膜表面马上形成反型层(阈值电压Vth变小)。另一方面，在以多结晶膜等的非单结晶膜作为沟道使用的薄膜半导体器件中，一般半导体膜的质量随膜厚的变化有很大的差异，因此上述机理变得更复杂。通常在多结晶膜中，膜越薄，其膜质量越差。具体来说，如将厚膜与薄膜相比，在薄膜的情况下构成薄膜的结晶粒(grain)的尺寸变小，同时结晶内的缺陷或结晶粒界的陷阱数目也增加。如结晶粒的尺寸变小，则使用该结晶粒的薄膜半导体器件的迁移率变小。再者，结晶内的缺陷或结晶粒界的陷阱数目的增加使耗尽层的扩展变缓，实质上增大了阈值电压Vth。(这里将该原理称为薄膜劣化。)结果，基于刚才的工作理论的薄膜效应与薄膜劣化当然处于竞争过程中。即使膜变薄而膜质量不怎么变化的话(如薄膜劣化较小)，基于工作理论的薄膜效应起作用，膜越薄，晶体管特性越好。相反，如膜变得很薄而膜质量变坏(如薄膜劣化变大)，基于工作理论的薄膜效应不起作用，则膜越薄，特性越坏。即，根据膜质量与膜厚的依赖关系的大小，在膜变薄时晶体管特性或变好或变坏。这种膜质量对于膜厚的依赖关系根据膜的形成方法的不同而不同，此外根据膜厚的不同而不同。因而，半导体膜的最佳膜厚由于薄膜半导体器件的制造方法的不同而完全不同，必须根据各自的制造方法来求出其最佳值。
(2-6、As-deposited混晶质半导体膜的最佳膜厚)
以下论述有关在(2-4)章中叙述的在As-deposited状态下将(Ar系统)混晶质膜作为薄膜半导体器件的有源层半导体膜时的最佳膜厚。在膜厚从0至约40nm时，其膜质量与普通的结晶化膜比较的话非常差。小的结晶粒以岛状处于散布在非晶质的海中的状态，结晶化度非常低，而且缺陷也非常多。因而，最小膜厚约为40nm。如膜厚为约60nm以上，在非晶质中结晶成分开始产生，结晶成分对于非晶质的比例随膜厚的增加而增大。即，膜越厚，结晶性越改善。如膜厚在300nm以上，膜以大致相同的结晶状态生长。根据这种膜质量对于膜厚的变化，晶体管特性对于膜厚的依赖关系也变化。由于在约300nm以上膜质量几乎不变化(由于几乎没有薄膜劣化)，基于工作理论的薄膜效应起支配作用，膜越薄，晶体管特性越好。在膜厚从300nm至约200nm时，薄膜劣化开始起作用，但基于工作理论的薄膜效应依然占支配地位，虽然与膜厚大于300nm的情况相比其趋势变缓，但仍是膜越薄晶体管特性越好。在膜厚从约200nm至约60nm之间，薄膜劣化与基于工作理论的薄膜效应相对抗，导通(on)状态的晶体管特性取最大值。在膜厚不到60nm时，薄膜劣化战胜基于工作理论的薄膜效应，膜越薄，晶体管特性越坏。即，在本申请的发明的情况下，半导体膜的膜厚在约60nm至200nm之间时，晶体管特性最好，在约80nm至150nm之间更为理想。迄今叙述了导通状态的特性作为晶体管特性，但关断(off)状态的漏泄电流也根据膜厚不同而不同。还没有很好地了解薄膜半导体器件的导通·关断原理。在本申请的发明中，虽然原理还不清楚，但膜厚在130nm以上时，膜厚与关断漏泄电流有强的正相关性，膜越厚，关断漏泄电流越大。膜厚在130nm以下时，上述相关性减弱，关断漏泄电流与膜厚无关。即，在膜厚从0至130nm之间，关断漏泄电流为最小值，大致为一定。因此，导通状态的晶体管特性为最佳和关断漏泄电流为最小的膜厚是从约50nm至约130nm，更理想的膜厚范围是从约80nm至约130nm。在将本发明的薄膜半导体器件用于LCD时，认为有必要考虑光漏泄电流的影响。一般来说，薄膜半导体器件随光照射其关断漏泄电流增大。将其称为光漏泄电流，光漏泄电流足够小是良好的薄膜半导体器件的条件。在本申请的发明的薄膜半导体器件中，光漏泄电流大体与膜厚成比例。为了兼顾稳定的制造和光漏泄电流，半导体膜厚最好是从约20nm至约100nm。如同时考虑关断漏泄电流或光漏泄电流，及导通电流，满足全部条件的系统是从约60nm至约130nm，理想的是从约80nm至约100nm。此外，如本发明那样在350℃以下的低温下进行源·漏区的注入离子的活性化，通常是困难的。因此，为了稳定地进行活性化，必须对半导体膜厚设定下限。在本申请的发明中，该值约为70nm。此外，在采用LDD结构时，由于LDD区的活性化是困难的，故希望膜厚在约90nm以上。
(2-7、本申请的发明的半导体膜的结晶化和熔融结晶化)
已判明，在(2-4)中叙述了的本申请发明的半导体膜中如进行激光照射等的结晶化，即使在结晶化工序之前不进行热处理，也由熔融结晶化法或SPC法实现结晶化。用图8说明该情况。图8中示出(2-4)中详细叙述了的(Ar系统)混晶质as-deposited膜的用激光照射产生的结晶性的变化。即，在(Ar系统)混晶质中，用下述条件形成50nm的膜厚，
硅烷流量：SiH4＝50 SCCM
氩流量：Ar＝3000 SCCM(原料浓度1.34％)
高频波输出：RF＝600W(0.228W/cm2)
压力：P＝1.5Torr
电极间距离：S＝24.4mm
下部平板电极温度：Tsus＝380℃
基板表面温度：Tsub＝349℃
对该膜不进行任何热处理(用as-deposited膜)，直接照射波长308nm的XeCl受激准分子激光，研究其结晶性的变化。受激准分子激光的半宽度约为45ns，用大致1cm×1cm的四角形以各个能量只照射一次。图8的横轴是在各次照射中基板面上的能量密度，纵轴示出这样的激光照射后半导体膜的结晶化率。结晶化率由多波长分散型椭圆仪测定。此外，图中的黑圈示出由于激光照射的结果半导体膜受到损伤的情况，在图1中相当于D。在椭圆仪的测定中，如果结晶化率一超过70％，则可以说是多结晶状态，故可知在激光能量密度为约100mJ·cm-2至约150mJ·cm-2之间时可得到良好的结晶化。在图8中，能量密度为150mJ·cm-2时，结晶化率达到最大，为92％，可得到高质量的结晶性半导体膜。如本例所示，如使用本申请的发明的(Ar系统)混晶质半导体膜，则即使完全不进行迄今进行的氢放出的热处理，也可通过单纯的激光照射，容易地制造具有高的结晶化率的高质量多结晶半导体膜。
用这样的制造方法得到poly-Si膜后，遵循(1.本申请的发明的薄膜半导体器件的制造方法的概要)中叙述的制造方法采用低温工艺可以制造poly-Si TFT。这样就简单地制成反映了熔融结晶化膜具有的高的结晶性、迁移率约为100cm2·V-1·s-1的高性能薄膜半导体器件。
在(2-4)章中叙述了的本申请的发明的半导体膜在用拉曼分光测定等好容易才看到结晶结构的存在，难以说是多结晶。此外，在密度也与现有的PECVD法中成膜的非晶质硅一样低，氢原子也多时，含有约低于20％的硅原子。这样的膜为什么能实现良好的熔融结晶化的详细原因尚不清楚，但一般认为可能是因为与微结晶相比非晶质区容易熔融，浮在熔融的硅液中的微结晶起到抑制熔融硅液的蒸发或飞溅的糊剂的作用，而在冷却固化过程中起到结晶生长核的作用之故。因此，使(Ar系统)混晶质半导体膜熔融结晶化的激光能量密度与以往相比也降低约50mJ·cm-2。这意味着使用相同的激光照射装置用相同的激光输出进行半导体膜的熔融结晶化时，与现有的非晶质膜相比本申请的(Ar系统)混晶质膜用一次激光照射使更宽的面积区域实现结晶化。即，(Ar系统)混晶质膜减轻激光照射装置的负担，可提高生产性。
如(2-4)章详细叙述的，在特殊的成膜条件下，即使用普通的PECVD法可在as-deposited的状态下得到结晶性高的混晶质膜。但是，这种膜不是象结晶化了的膜那样的膜质量优良的膜。另一方面，通常用PECVD法得到的膜只要不进行氢放出或致密化的热处理，使其结晶化是困难的。与此相反，结晶性高的(Ar系统)混晶质半导体膜可以非常容易由RTA法或VST-SPC实现结晶化，或由激光照射等实现熔融结晶化。一般认为这是因为在已经as-deposited的状态下大多数已结晶化，剩下的非晶质成分较少，故即使在小的能量供给下，也可进行剩下的非晶质的结晶化。此外，在用高的能量进行熔融结晶化时，由于多结晶成分也起到防止半导体原子的蒸发或飞溅的糊剂的作用，故可在不产生半导体膜损伤或表面变粗糙、消失的情况下进行结晶化。结果，可以说与其将本申请发明的混晶质半导体膜在as-deposited的状态下作为薄膜半导体器件的有源层，还不如将其作为利用熔融结晶化制造工序最高温度为约350℃以下的低温poly-Si TFT时的最初的半导体膜更适用。即，在绝缘物质上用PECVD法等形成本申请发明的结晶性高的混晶质半导体膜，其次用RTA法或VST-SPC法等固相结晶化法或激光照射等熔融结晶化法使该膜结晶化，通过使其后的工序在约350℃以下进行可容易地制造高性能的薄膜半导体器件。
如用PECVD法，并使氩等惰性气体与单硅烷等含有半导体膜的构成元素的化学物质的单硅烷的流量比为约15∶1以下(单硅烷浓度6.25％以下)，则可得到本申请的发明的(Ar系统)混晶质半导体膜。一般来说，如用氢将单硅烷稀释到3％，则仍用PECVD法形成混晶质硅膜。但如根据申请人的实验，在氢-单硅烷系统的混晶质膜中，进行没有热处理的熔融结晶化是相当困难的。偶尔在没有热处理的情况下也可进行结晶化，但其重现性很差，而且能很好地进行熔融结晶化的激光能量范围充其量限定为约10mJ·cm-2以下。此外，即使进行了结晶化，但产生微小的硅粉，晶体管特性的偏差增大，缺陷密度增大，完全不能实用。微小的硅粉的产生如(2-4)章中已说明的那样，最终是起因于稀释气体即氢的非刻蚀性。与此相反，在氩-单硅烷系统的混晶质硅膜中，通过调整半导体膜的膜厚或成膜条件，在激光能量从约50mJ·cm-2至约350mJ·cm-2很宽的能量范围内可实现良好的结晶化。(当然在Ar系统)混晶质膜中在结晶化后不产生微小粉末。)其原因根据到现在为止的论述可归纳如下。
(1)由于是混晶质，故即使供给能量较低，也可进行结晶化。
(2)结晶成分起到抑制硅熔液的蒸发或飞溅的糊剂作用。
(3)依靠Ar的刻蚀性，as-deposited膜中作为溅射或微小粉末产生原因的不稳定元素的含有量减少。
(4)混晶质膜中的氢含有量减少。
(5)Ar系统混晶质膜中的氢只留下强键的。因此，膜中的氢在温度较高时缓慢地放出。因而，即使将预定的能量供给半导体膜，也不会产生氢系统硅膜中爆发性氢放出现象。
将氢系统混晶质半导体膜作为用低温工艺制成结晶性薄膜半导体器件时的最初的半导体膜也不是不适合，但从上述的论述可得出结论，在(2-4)中详细叙述的本申请的发明的(Ar系统)混晶质半导体膜更为适合。
其次对本申请的发明的半导体膜进行退火处理使之结晶化的方法进行说明。在本申请的发明中，特别有用的退火处理是照射激光或高能光，进行半导体膜的熔融结晶化或VST-SPC的方法。在这里，以氯化氙(XeCl)的受激准分子激光(波长308nm)为例叙述激光照射方法。激光脉冲强度的半峰高宽度(即，退火处理时间)是约10ns至约500ns的短时间。在本例中，激光脉冲强度的半峰高宽度是约45ns。由于照射时间是这样的非常短的时间，故在混晶质等的半导体膜的结晶化时基板不会受热，因此也不会产生基板变形等。激光照射将基板从约室温(25℃)上升至约400℃，激光照射在空气中乃至本底真空度从约10-4至10-9Torr的真空中、或含有氢或微量的单硅烷等的还原性气氛、氦或氩等惰性气体气氛下进行。激光照射的一次照射面积是约5mm□至20mm□的正方形(例如8mm□)，将每次照射的照射区域错开约1％至99％而进行(例如50％：在刚才的例子中是4mm)。最初在水平方向(Y方向)上扫描后，其次在垂直方向(X方向)上错开适当的量，之后再次在水平方向上每隔预定量错开而扫描，以后重复这种扫描，在整个基板表面进行第一次激光照射。该第一次激光照射的能量密度最好在约50mJ·cm-2至约350mJ·cm-2之间。第一次激光照射结束后，根据需要在整个表面上进行第二次激光照射。在进行第二次激光照射时，最好使其能量密度比第一次高，可在约100mJ·cm-2至约1000mJ·cm-2之间。扫描方法与第一次激光照射相同，使正方形的照射区域在Y方向和X方向上以适当量错开而扫描。再者，根据需要也可进行使能量密度进一步提高的第三次或第四次激光照射。这样在高能量下进行几次激光照射后，如再次分阶段降低能量密度进行几次激光照射，则结晶粒界变为具有对称性的对应粒界，这样可降低晶体管的阈值电压，或提高迁移率，从而提高结晶性半导体膜的质量。另外，如使用这种多阶段的激光照射，则可使起因于激光照射端部的离散度完全消失。不限于多阶段激光照射的各次照射，即使在通常的一阶段照射中，也以在整个半导体膜上不受到损伤的能量进行激光照射。除此以外，也将照射区域形状作成宽度约为100微米以上，长度为几十厘米的线状，可扫描该线状激光，进行结晶化。此时将各照射束的宽度方向的重叠取束宽的约5％至95％。假如束宽度是100微米，各束的重叠量是90％，则由于每一次照射，束前进10微米，故在同一点受到10次激光照射。由于通常微量使半导体膜在整个基板上均匀地结晶化，希望照射进行约5次以上的激光照射，故要求每次照射的束的重叠量是约80％以上。为了可靠地得到高结晶性的多结晶膜，最好将重叠量调整为约90％至约97％，以便在同一点进行约10次至约30次的照射。迄今以XeCl受激准分子激光作为激光光源为例进行说明，但如在半导体膜的同一地点的激光照射时间在约10ms以内，而且只照射基板的一部分，则包含连续振荡激光在内，但不限于激光振荡源。例如可使用ArF受激准分子激光或XeF受激准分子激光、KrF受激准分子激光、YAG激光、二氧化碳气体激光、Ar激光、色素激光等各种激光。
其次参照图13说明照射高能光进行结晶化的方法。高能光不是如激光那样相位一致的光，但它通过光学系统(透镜)聚焦来提高光的能量密度。高能光对基板上淀积的半导体膜连续地或非连续地进行重复扫描，使半导体膜熔融结晶化或VST-SPC结晶化。高能光照射装置50由电弧灯或钨灯等的光源51和在其周边安置的反射板52、聚焦透镜或光成形透镜和光扫描系统等的光学系统53等构成。从光源发出的光依靠反射板52进行一次成形，形成能量密度高的一次聚束光55。这一次聚束光依靠光学系统53成形为具有更高的能量密度的光，而同时具有扫描功能，变为扫描聚束光56，对淀积在基板60上的半导体膜61进行照射。半导体膜上的同一点的处理时间由扫描方向的照射区域长度和扫描速度来确定。例如照射区域成形为长度(Y方向长度)50mm，宽度(X方向长度)5mm的长方形，如扫描速度在X方向上是500mm/s，则处理时间为10ms。照射区域的温度由投入到光源的功率、光的成形情况和处理时间来决定。在根据半导体膜的材料性质或膜厚适当地调整这些值后，进行高能光的照射。为了提高生产性希望处理面积在约100mm2以上，但为了对基板的热影响为最小，要求处理面积在约500mm2以下。此外，处理时间也主要从考虑热影响这一点出发，希望在约10ms以下。其结果是，在半导体膜61中，只有扫描聚束光56照射了的区域进行了部分的结晶化，如重复该过程来扫描半导体膜的所希望的区域，则可完成结晶化。
其次说明使用了快速热处理(RTA：rapid thermal anneal)装置的结晶化方法。图14(a)是在本申请的发明中使用的RTA装置的概略剖面图。在该装置中，从基板11的输送方向(箭头X的方向)的上游侧向着下游侧安置了长度为35cm的第一预备加热区2、长度为35cm的第二预备加热区3、长度为25cm的第三预备加热区4、退火区5和冷却区6。在第一至第三预备加热区2～4和冷却区6中，在基板输送面的下侧配置了加热器，将基板加热到所希望的温度。在退火区5中，分别在上下配置对输送来的基板11进行高能光照射的电弧灯5A、5B和使该电弧灯聚束的反射板5C、5D。聚束了的电弧灯光成为细长形的带状光(参照图14(b))。对于基板11的高能光的照射区域相当于基板的输送方向大概具有10mm的宽度。由于基板11以一定的速度输送，根据该输送速度确定RTA处理时间。例如在使基板11以15mm/秒输送时，RTA处理时间为0.6667秒。在本申请中，使用RTA处理时间或结晶化退火工序的处理时间这样的措词指的是RTA光(高能光)照射期间的时间。RTA退火温度由第一至第三预备加热区的设定温度和电弧灯5A、5B的输出和基板输送速度(即RTA处理时间)来确定。在本申请中说到RTA处理温度或结晶化退火工序的温度时，它指的是高能光照射区域5E的长度方向终端5F的温度。在本申请中使用的RTA装置中，该温度用红外线温度计来测定，从而进行热处理工序的管理。该温度也相当于RTA处理中的最高温度。实际上在基板11上的温度或一点的温度分布显示出图14(c)那样的变化。被处理基板通过第一至第三预备加热区2～4后，一进入退火区5，基板温度就快速上升，在退火区5的出口附近达到温度的峰值P。该最高温度是在本申请中的RTA处理温度。其后，基板一进入冷却区6，基板就缓慢地进行冷却。如使用这种RTA装置，结晶化退火工序处理面积与基板面积相比足够小。例如，如假定300mm×300mm的正方形作为基板，则由于高能光的照射区域是10mm×300mm(＝3000mm2)，故热处理面积对于基板面积的比为3.3％。此外，在550mm×650mm的基板中，热处理区域是10mm×550mm(＝5500mm2)，其比值是约1.5％。这样，即使在用RTA法的结晶化中，能量照射时间是短时间的，由于对于整个基板来说只有局部进行了热处理，故不会由于基板发热引起变形或裂缝。在进行半导体膜的结晶化时，在RTA装置中(图14(a))将第一预备加热区2的加热器设定于从250℃至550℃之间的适当的温度，以下将第二预备加热区3的加热器设定于从350℃至650℃之间的适当的温度，将第三预备加热区4的加热器设定于从450℃至750℃之间的适当的温度。将基板11的输送速度调整于从2mm/秒至50mm/秒之间，与此相应，RTA处理时间在从0.2秒至5秒的范围内变化。再者，对上侧电弧灯5A和下侧电弧灯5B的输出分别从3W至21W之间独立地进行调整。结果，可将RTA处理温度(用红外线温度计监测到的退火区5处的基板温度即灯光照射区域5E的终端5F处的温度)自由地设定于从约400℃至约900℃。如在这些适当的处理条件下对半导体膜进行退火处理，则可完成半导体膜的结晶化。此外，除了电弧灯之外，也可利用钨灯等的灯光。本申请的发明的(Ar系统)混晶质膜在as-deposited状态下已存在很多结晶成分，而且即使在短时间内供给大的能量也不产生膜的损伤或剥离、飞溅。因此，用RTA法也可容易而且稳定地进行结晶化，此外该能量供给量(与RTA处理温度和处理时间的积成比例的量)也比较小即可，故可避免产生基板的变形或翘曲、裂缝等。
在用PECVD法制备的以往的a-Si膜中，即使是Furnace-SPC法，为避免氢的剧烈的放出，在结晶化之前使升温速度为约10℃/分以下，在使温度上升后进行约450℃的热处理是必不可少的。然而，在本申请的发明中，不仅在熔融结晶化法时，而且在Furnace-SPC法、VST-SPC法等所有的结晶化时，结晶化之前的热处理都是不需要的。
(2-8、(Ar系统)混晶质-结晶化膜的最佳膜厚)
这里就上述本申请发明的低温工艺的薄膜半导体器件内，将半导体膜作成(Ar系统)混晶质膜之后，进行结晶化而制成的poly-Si TFT的最佳半导体膜厚进行说明。用PECVD法等形成混晶质膜时，作为膜来说与膜有关的膜厚为约10nm以上。但是，用PECVD法得到的半导体膜的密度是体膜密度的约85％至约95％。因此，如对用PECVD法得到的10nm的半导体膜进行结晶化，其膜厚在结晶化后减少到9nm。因而，(Ar系统)混晶质-结晶化膜的最低膜厚是约9nm。如结晶化后的膜厚为约18nm以上，则熔融结晶化膜的晶体管特性开始变好。即，在(Ar系统)混晶质-熔融结晶化膜中，膜厚在约18nm以下时，薄膜退化占优势，从约18nm以上开始薄膜退化变小，基于工作理论的薄膜效应开始与其对抗。接着是膜厚从约18nm以上至约90nm之间，在这之间的膜厚内晶体管特性是最佳的。若膜厚比约90nm厚，则基于工作理论的薄膜效应占优势，晶体管特性随膜厚的增加慢慢变坏。如半导体膜厚是约30nm以上，可进行要求微细加工的高集成薄膜半导体器件的稳定生产。即，可用RIE在不产生接触不良的情况下对接触孔进行开孔。如刚淀积后的膜厚是约50nm以上(结晶化后是约45nm以上)，则as-deposited膜内的结晶成分增大，在不进行热处理的情况下可形成熔融结晶化的激光能量区域变宽。如用PECVD法刚淀积后的半导体膜厚是约120nm以下(结晶化后是约108nm以下)，则在激光照射等的熔融结晶化时，整个膜均匀地被加热，可进行良好的结晶化。如刚淀积后的膜厚在约200nm以上，则使激光从上部照射时，只有膜的上层部分被熔融，由于在下层部分残留非晶质部分，故与基于工作理论的薄膜效应相一致，晶体管特性剧烈变坏。因而，熔融结晶化膜的上限膜厚是约180nm。在将本发明的薄膜半导体器件用于LCD时，最好要考虑关断漏泄电流和光漏泄电流。如结晶化后的膜厚是约150nm以下，则晶体管在关断时的漏泄电流足够小。在本申请的发明的薄膜半导体器件中，光漏泄电流也大致与膜厚成比例。从兼顾稳定的制造和光漏泄电流的观点出发，半导体膜厚最好是从约10nm至约100nm。如膜厚到比约100nm还厚，则光漏泄电流不能忽略，不适合用于LCD。为了把薄膜半导体器件用作LCD的象素开关元件，关断漏泄电流和光漏泄电流变得重要，而且要更多地考虑导通电流时，满足所有的条件的系统为从约30nm至约150nm，理想的是从约45nm至约100nm。为了在约350℃的活化温度下稳定地制造LDD结构，膜厚在约60nm以下是较为理想的。
如以上所述，如采用本申请的发明，则可得到下述的效果。
效果1-1)。由于工序温度低至350℃，则可使用廉价的玻璃，可实现制品的低价格。此外，可使高性能的有源矩阵基板的大型化变得容易，并且可容易地实现高质量的液晶显示装置(LCD)的大型化。
效果1-2)。可使用通用的PECVD装置，可从现在的360mm×460mm的玻璃基板容易地改为550mm×650mm的所谓的更大型的基板。
效果1-3)。半导体膜的结晶化之前的热处理工序变得不需要，可用简单的工序得到高质量的结晶性半导体膜。只通过现存的装置就可容易地制造高性能薄膜半导体器件。
效果1-4)。在整个基板上进行均匀的激光照射的正常条件变宽。因此，即使激光照射能量有若干变动，也可在整个基板上实现稳定的结晶化。
效果1-5)。在熔融结晶化工序中，由于混晶质半导体膜内的结晶成分控制结晶化过程，故基板间或批间的结晶性的变动显著变小。其结果是，可容易地而且稳定地制造高性能薄膜半导体器件。
第三现有技术具有的问题。
效果1-6)。对as-deposited半导体膜只用一次激光照射就可实现结晶化。因此生产性显著提高。此外在同一部位进行几次以下的激光照射时，可不需要特别地控制基板周边的气氛。也可在大气的气氛下进行激光照射。这意味着生产性的进一步提高。
效果1-7)。由于可比较自由地设定激光能量密度，故可选择其最佳值，结果使激光照射后的结晶粒变大。因而使用了该结晶粒的薄膜半导体器件的特性也变得优良。
效果1-8)。使半导体膜熔融结晶化的激光能量密度与以往相比可降低约50mJ·cm-2。因而，在每一次激光照射中，可使比以往的非晶质膜更宽的面积区域实现结晶化，这样就减轻了激光照射装置的负担，同时提高了生产性。
根据以上的结果可知，如采用本申请的发明，则可用现实的简便的方法，以通常的可使用大型玻璃基板的制造装置和工序温度，稳定地制造非常良好的薄膜半导体器件。
此外，用本申请的发明可得到下述的其他的效果。
效果2-1)。可用与现有的a-Si TFT相同的制造工序，在不经过特别的结晶化工序的情况下，可容易地制造迁移率在1cm2·V-1·s-1以上的良好的薄膜半导体器件。
此外，用本申请的发明可得到下述的其他的效果。
效果3-1)。在使用薄板式PECVD装置的薄膜淀积中，在不安置特别的预备加热室的情况下，能以高的生产性进行薄膜淀积。因而，可制止PECVD装置的大型化及其价格的上升。再者，在安置预备加热室时，即使输送室的机械手温度是约室温，在反应室中也可使基板设置后的预备加热期间为最短，可进一步提高生产性。这样，在使用薄板式PECVD装置的薄膜淀积中，也可进行简便的和具有高生产性的薄膜淀积。
以下一边参照附图一边更详细地说明本发明。
(实施例1)
说明根据本发明的半导体膜和用PECVD法形成该半导体膜的一例。PECVD装置使用(2-3)中详细叙述了的装置，在基板表面的至少一部分上设置本身是氧化硅膜等绝缘性物质的基底保护膜后，在该基底保护膜上形成半导体膜。
在下部平板电极203的温度保持在380℃的PECVD装置内，在室温下安置360mm×475mm×1.1mm的玻璃基板(OA-2)。在PECVD装置的反应炉内安置基板后的制造方法如以下所述。
(预备加热1)
时间：t＝90s
氢流量：H2＝100 SCCM
氦流量：He＝3000 SCCM
高频波输出：RF＝0W(不建立等离子体)
压力：P＝3.0Torr
电极间距离：S＝37.1mm
下部平板电极温度：Tsus＝380℃
(预备加热2)
时间：t＝60s
硅烷流量：SiH4＝100 SCCM
氩流量：Ar＝3000 SCCM
高频波输出：RF＝0W(不建立等离子体)
压力：P＝1.5Torr
电极间距离：S＝37.1mm
下部平板电极温度：Tsus＝380℃
(成膜)
时间：t＝164s
硅烷流量：SiH4＝100 SCCM
氩流量：Ar＝3000 SCCM(原料浓度3.23％)
高频波输出：RF＝600W(0.228W/cm2)
压力：P＝1.5Torr
电极间距离：S＝37.1mm
下部平板电极温度：Tsus＝349℃
在预备加热1中，将氢和氦通到反应室内，由于将压力设定为高达3.0Torr，故即使直接将室温的玻璃基板安置在反应室中，也可将总的加热时间缩短到2分30秒。由于电极间距离是3.71cm，故反应室内的体积为9765cm3，如取该值和气体流量Q＝3100 SCCM，压力P＝1.5Torr的值计算在第二预备加热期间中完全置换环境气体的时间，则该时间t为：
t＝(P/760)·(V/Q)×13.82＝0.086分＝5.2秒
由于第二预备加热为60秒，是足够长的，故在第二预备加热期间中可完全地置换环境气体，不会在成膜时遗留第一预备加热的影响。在这种条件下的半导体膜的淀积速度是0.365nm/s，半导体膜的膜厚是60nm。此外用热脱附气体谱(TDS)测定的硅膜中的氢浓度是10.39原子％。如用透射电子显微镜观察，该硅膜为以非晶质成分为主的柱状结构。图9中示出该硅膜的红外吸收分光法测定的光谱。由此可知，2102cm-1附近的吸收峰强度和2084cm-1附近的吸收峰强度比2000cm-1附近的吸收峰强度强。再者，在图10中示出该硅膜的拉曼分光测定结果。在520cm-1附近看到来自结晶成分的拉曼偏移，显示出本例的硅膜是混晶质。
(实施例2)
制成将由实施例1得到的半导体膜在as-deposited状态下作为TFT的有源层的薄膜半导体器件。
首先在基板101上用PECVD法形成由氧化硅膜构成的基底保护膜102，在不破坏真空的情况下在该基底保护膜上用实施例1的方法连续地淀积将成为薄膜半导体器件有源层的本征硅膜。基底保护膜的膜厚是300nm，半导体膜厚是90nm。因而，半导体膜的成膜时间为247秒。将这样得到的半导体膜原封不动地在as-deposited状态下直接用作2构成TFT的沟道部分等。将基板从PECVD装置取出后，对半导体膜进行图形刻蚀，作成其后成为晶体管的有源层的半导体膜103。(图3(a))。
其次用PECVD法形成栅绝缘膜104。(图3(b))由氧化硅膜构成的栅绝缘膜是以TEOS(Si-(O-CH2-CH3)4)和氧(O2)、水(H2O)为原料气体，使用氩作为稀释气体，在基板表面温度350℃下成膜的，其膜厚为100nm。在栅绝缘膜淀积后，在约350℃的温度下，在含有约0.2气压的氧分压和露点约80℃的水蒸气的气氛下对氧化膜进行约3小时的热处理，进行绝缘膜的质量改善。
其次，用溅射法淀积构成栅电极105的钽(Ta)薄膜。溅射时的基板温度是150℃，膜厚是500nm。对成为栅电极的钽薄膜进行淀积后的图形刻蚀，接着对半导体膜进行杂质离子注入106，形成源·漏区107和沟道区108。(图3(c))此时栅电极成为离子注入的掩模，沟道构成只在栅电极下形成的自对准结构。使用质量非分离型离子注入装置进行杂质离子注入，使用在氢中稀释的浓度约为5％的磷化氢(PH3)作为原料气体。含有PH3 +或H2 +的总离子注入量是1×1016cm-2，源·漏区中的磷原子浓度为3×1020cm-2。离子注入时的基板温度是250℃。
其次通过使用TEOS的PECVD法形成由氧化硅膜构成的层间绝缘膜109。层间绝缘膜成膜时的基板表面温度是350℃，膜厚是500nm。其后，在350℃的氧气氛下进行1小时的热处理，进行注入离子的活化和层间绝缘膜的烧固。接着在源·漏区上开接触孔，用溅射法淀积铝(Al)。溅射时的基板温度是150℃，膜厚是500nm。对源·漏引出电极110和成为布线的铝薄膜进行图形刻蚀，这样就完成了薄膜半导体器件。(图3(d))
在测定这样试制的薄膜半导体器件的晶体管特性时，将在源·漏电压Vds＝4V、栅电压Vgs＝10V下使晶体管导通时的源·漏电流Ids定义为导通电流ION，在95％的可靠系数下ION＝(9.10+0.87、-0.80)×10-7A。将在源·漏电压Vds＝4V、栅电压Vgs＝0V下使晶体管关断时的关断电流定义为关断电流IOFF＝(6.50+3.28、-2.19)×10-13A。这里，测定是在温度25℃下，对沟道长度L＝5微米，宽度W＝20微米的晶体管进行的。从饱和电流区求出的电子迁移率是3.53±0.17cm2·V-1·s-1，阈值电压Vth＝9.10±0.11V。这样，根据本发明，在与现有的a-Si TFT相同的工序最高温度(350℃)下，而且用相同的制造工序(不需要结晶化工序)可制造具有现有的a-Si TFT 3倍以上高迁移率的非常优良的薄膜半导体器件。(实施例3)
制造了用由实施例2得到的薄膜半导体器件作为由768(行)×1024(列)×3(色)＝2359296(象素)构成的高精细彩色LCD的象素用的开关元件的有源矩阵基板。在本实施例3中，源电极和源布线的材料与实施例2相同，是铝，但作为漏电极则用铟锡化合物(ITO)。制造将这样得到的有源矩阵基板用作一对基板中的一个的液晶面板。在用所得到的液晶面板与外部的周边驱动电路或逆光照明单元共同组合起来制造液晶显示装置时，由于TFT是高性能的，而且晶体管的寄生电容非常小，故能以高开口率制造明亮的、显示质量高的液晶显示装置。此外，由于有源矩阵基板的制造工序也是稳定的，故可稳定地、而且以低成本制造液晶显示装置。
将该液晶显示装置组装在全彩色的携带型个人计算机(笔记本PC)的框体内。由于薄膜半导体器件是高性能的，故该笔记本PC成为具有非常美显示画面的良好的电子设备。另外，由于反映液晶显示装置具有高开口率的事实，故逆光照明的使用功率可降低，因此可实现电池的小型轻量化和长时间的使用。由此就实现了可长时间使用的、而且具有良好显示画面的小型轻量的电子设备。
(实施例4)
在不对实施例1中得到的半导体膜进行任何热处理的情况下，在as-deposited状态下进行激光照射，试验结晶化。其结果在图11中示出。看图11的方法与图8相同。照射激光是波长308nm的XeCl受激准分子激光，其半峰高宽度是约45ns。束形状大致是1cm×1cm的四角形，每个能量的激光分别只照射一次。从图11可知，在激光能量密度为从约110mJ·cm-2到约160mJ·cm-2之间可对由实施例1得到的半导体膜进行良好的结晶化。对该半导体膜进行一阶段的激光照射法时，在能量密度为125mJ·cm-2之时，结晶化率达到最大，即88％，可得到高质量的结晶性半导体膜。如本实施例4所示，如使用本申请的发明的半导体膜，即使完全不做以往进行的氢放出的热处理等，也可在较低的激光能量密度下，通过单纯的激光照射容易地制造具有高结晶化率的高质量的多结晶半导体膜。
(实施例5)
在不对实施例1中得到的半导体膜进行任何热处理的情况下，在as-deposited状态下进行激光照射形成结晶性半导体膜，制成以该半导体膜作为TFT的有源层的薄膜半导体器件。
首先在360mm×475mm的大型玻璃基板101上用PECVD法形成由氧化硅膜构成的基底保护膜102，在不破坏真空的情况下在该基底保护膜上用实施例1的方法连续地淀积本征硅膜。基底保护膜的膜厚是300nm，半导体膜厚是60nm。以这样得到的半导体膜在不进行任何热处理的情况下，在as-deposited状态下直接进行由激光照射产生的熔融结晶化。照射激光是波长248nm的KrF受激准分子激光，其半峰高宽度是33ns。激光束形状为宽度120微米，长度36厘米的线状。每次照射的束宽度方向的重叠量是束宽度的90％。因而，每一次的照射中束移动12微米，在半导体膜的同一点上受到10次激光照射。激光能量密度是150mJ·cm-2，激光照射在本底真空度大致为1×10-6Torr的真空中进行。激光照射时的基板温度是约25℃的室温。如对这样进行结晶化的半导体膜用多波长分散型椭圆仪来测定，则结晶化率是95％，膜厚是55nm。在拉曼分光测定中，在示出起因于结晶成分的拉曼偏移的515.9cm-1附近，出现半峰高宽度大致为4.5cm-1的尖锐的峰，这表明已制成结晶性非常高的高质量膜。此外如用透射电子显微镜来观察，该半导体膜的结晶粒径由约200nm至500nm的结晶粒构成。在结晶化工序完成后，对该结晶性半导体膜进行图形刻蚀，制成其后成为晶体管的有源层的半导体膜103。(第3图(a))。
此后，从形成栅绝缘膜到形成源·漏引出电极和布线为止的所有工序，除了用离子注入的源·漏形成工序之外，与实施例2完全相同，这样就完成了薄膜半导体装置。(图3(d))在本实施例5中，由于制成CMOS TFT，故在一片基板上制成NMOS TFT和PMOS TFT两者。在形成NMOS TFT的源·漏时，用聚酰亚胺树脂覆盖PMOS TFT部分，相反，在形成PMOS TFT的源·漏时，用聚酰亚胺树脂覆盖NMOS TFT部分，这样来制成CMOS TFT。NMOS TFT的杂质离子注入与实施例2完全相同。PMOS TFT的杂质离子注入也用质量非分离型离子注入装置来进行。使用在氢中稀释的浓度约为5％的硼烷(B2H6)作为原料气体。含有B2H6 +或H2 +的总离子注入量是1×1016cm-2，源·漏区中的硼原子浓度为3×1020cm-2。离子注入时的基板温度仍然是250℃。
测定这样试制的薄膜半导体器件的晶体管特性。测定条件或定义与实施例2相同。(但是，PMOS TFT的Vgs或Vds对NMOS TFT的Vgs或Vds是反极性的。)在本实施例5中，以研究晶体管的性能和该基板内的离散度为目的，对在大型基板上以无遗漏的方式制成的沟道长度L＝5微米、宽度W＝5微米的50个晶体管进行测定。其结果如以下所示。
NMOS TFT
ION＝(61.9+7.5、-5.7)×10-6A
IOFF＝(1.66+0.63、-0.44)×10-12A
μ＝103.4±10.5 cm2·V-1·s-1
Vth＝2.17±0.14V
PMOS TFT
ION＝(43+3.9、-3.4)×10-6A
IOFF＝(4.64+1.19、-0.96)×10-13A
μ＝57.75±5.03cm2·V-1·s-1
Vth＝-1.12±0.11V
这样，根据本发明，在与现有的a-Si TFT相同的工序最高温度(350℃)下，而且在大型基板上可均匀地制造具有高迁移率的非常优良的CMOS薄膜半导体器件。而且，由于用本实施例5得到的TFT具有优质的结晶性半导体膜和栅氧化膜，故晶体管的可靠性非常高，可在长时间内进行稳定的工作。在现有技术的低温工艺中，激光结晶化的均匀性不管在基板内、批间都是很重要的课题。然而，如采用本发明，则可大幅度地降低导通电流或是关断电流的离散度。这种均匀性的显著改善加上激光发射源比较稳定，就意味着即使对于激光源的变化，初期硅膜也是稳定的。这是因为，即使激光发射源多少有些变化，如图11所示，结晶化的能量区域较宽，而且混晶质膜中的结晶成分调整着熔融结晶化过程。按照这个原理，本发明对于批间的变化也有显著的改善。因此，可通过本发明非常稳定地实施利用激光照射的能量照射的硅等半导体膜的结晶化。因而，在用本发明的薄膜半导体器件形成电路时，不仅可容易地形成移位寄存器或模拟开关等所谓的简单电路，而且可容易地形成电平移动或数字·模拟变换电路、再有时钟脉冲发生器或图象灰度(gamma)校正电路、定时控制电路等所谓较复杂的电路。
(实施例6)
制造一种有源矩阵基板，该基板将由实施例5得到的NMOS薄膜半导体器件作为由200(行)×320(列)×3(色)＝192000(象素)构成的彩色LCD象素用的开关元件，将6比特(bit)数字数据驱动器(列侧驱动器)和扫描驱动器(行侧驱动器)置于由实施例5得到的CMOS薄膜半导体器件中。图12示出6比特数字数据驱动器的电路图。本实施例的数字数据驱动器由时钟信号线和时钟发生器电路、移位寄存电路、NOR门、数据图象信号线、锁存电路1、锁存脉冲线、锁存电路2、复位线1、AND门、基准电位线、复位线2、按照电容分割的6位D/A变换器、CMOS模拟开关、共用电位线和源线复位·晶体管构成，来自CMOS模拟开关的输出与象素部分的源线相连。D/A变换器部分的电容满足C0＝C1/2＝C2/4＝C3/8＝C4/16＝C5/32的关系。可将从计算机的视频随机存取存储器(VRAM)输出的数字图象信号直接输入到数字图象信号线。在本实施例的有源矩阵基板的象素部分中，源电极和源布线、漏电极(象素电极)由铝构成，构成反射型LCD。制造了以这样得到的有源矩阵基板用作一对基板中的一个的液晶面板。在一对基板间夹住的液晶中使用了分散黑色颜料的高分子分散液晶(PDLC)，制成常黑模式(在液晶上不加电压时是黑显示)的反射型液晶面板。将所得到的液晶面板与外部布线连接，制造了液晶显示装置。结果，MNOS和PMOS的导通电阻和晶体管电容分别相等，而且TFT是高性能的，再者，晶体管寄生电容非常小，另外由于在整个基板表面上特性是均匀的，故6位数字数据驱动器也好，扫描驱动器也好，都可在宽的工作范围内正常地工作，而且有关象素部分，由于开口率很高，即使使用黑颜料分散的PDLC，也可制成显示质量高的液晶显示装置。此外，由于有源矩阵基板的制造工序也是稳定的，故可稳定地、而且以低成本制造液晶显示装置。
将该液晶显示装置组装在全彩色的携带型个人计算机(笔记本PC)的框体内。由于有源矩阵基板内置6比特数字数据驱动器，来自计算机的数字图象信号直接输入到液晶显示装置中，故电路结构变得简单，同时消耗功率非常小。有源薄膜半导体装置是高性能的，该笔记本PC是具有非常美画面的良好的电子设备。另外，反映液晶显示装置是具有高开口率的反射型的装置的事实，不需要背照明，故可实现电池的小型轻量化和长时间使用。由此制成可长时间使用的、而且具有良好的显示画面的超小型轻量的电子设备。

Claims (13)

1.一种在其基板上具有包括结晶性质的成分和非结晶性质的成分的半导体膜的半导体器件，特征在于：所述半导体膜在红外吸收分光法测定中从2098cm-1至2106cm-1之间具有第一吸收峰，在从2080cm-1至2088cm-1之间具有第二吸收峰，所述第一和第二吸收峰的吸收度比在从1980cm-1至2020cm-1之间的吸收度大。
2.一种具有形成了晶体管的基板的显示装置，特征在于上述晶体管包括有由权利要求1所述的半导体器件。
3.一种电子设备，特征在于具有权利要求2所述的显示装置。
4.一种在其基板上淀积包括结晶性质的成分和非结晶性质的成分的半导体膜的半导体器件的制造方法，特征在于：具有形成半导体膜的工序，该半导体膜在红外吸收分光法测定中从2098cm-1至2106cm-1之间具有第一吸收峰，在从2080cm-1至2088cm-1之间具有第二吸收峰，所述第一和第二吸收峰的吸收度比在从1980cm-1至2020cm-1之间的吸收度大。
5.根据权利要求4的半导体器件的制造方法，特征在于：用等离子体化学汽相淀积法淀积上述半导体膜，在上述等离子体化学气相淀积方法中使用含有所述半导体膜的构成元素的原料气体，并使用含有氩的附加气体。
6.根据权利要求4的半导体器件的制造方法，特征在于上述原料气体的浓度在6.25％以下。
7.根据权利要求4的半导体器件的制造方法，特征在于：在一个反应室中淀积上述半导体膜，在上述半导体膜的淀积过程中上述反应室的压力是在1.00Torr以下。
8.根据权利要求4的半导体器件的制造方法，特征在于：上述半导体膜在电极之间淀积，所述电极间距离在17.8mm以上。
9.根据权利要求4的半导体器件的制造方法，特征在于：上述半导体膜的淀积速度为0.15nm/s以上。
10.根据权利要求4的半导体器件的制造方法，特征在于：上述原料气体包含从SiH4，Si2H4，Si3H8中选出的硅烷。
11.根据权利要求7的半导体器件的制造方法，特征在于：还包括在淀积的上述半导体膜上进行能量照射的工序。
12.根据权利要求4的半导体器件的制造方法，特征在于所述淀积的半导体膜处于混晶状态，和还包括使上述处于混晶状态的半导体膜结晶化的工序。
13.根据权利要求12的半导体器件的制造方法，特征在于：在上述结晶化工序中，所述结晶化工序是熔融结晶法。
CNB021204616A 1995-12-14 1996-08-07 半导体器件以及半导体器件的制造方法 Expired - Fee Related CN1235269C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/JP95/02568 1995-12-14
WO95/02568 1995-12-14
PCT/JP1995/002568 WO1997022141A1 (fr) 1995-12-14 1995-12-14 Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN96191902A Division CN1097300C (zh) 1995-12-14 1996-08-07 制造半导体器件的方法、显示装置、电子设备

Publications (2)

Publication Number Publication Date
CN1434483A CN1434483A (zh) 2003-08-06
CN1235269C true CN1235269C (zh) 2006-01-04

Family

ID=14126525

Family Applications (2)

Application Number Title Priority Date Filing Date
CN96191902A Expired - Fee Related CN1097300C (zh) 1995-12-14 1996-08-07 制造半导体器件的方法、显示装置、电子设备
CNB021204616A Expired - Fee Related CN1235269C (zh) 1995-12-14 1996-08-07 半导体器件以及半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN96191902A Expired - Fee Related CN1097300C (zh) 1995-12-14 1996-08-07 制造半导体器件的方法、显示装置、电子设备

Country Status (6)

Country Link
EP (1) EP0810640A4 (zh)
JP (1) JP3999138B2 (zh)
KR (1) KR100274494B1 (zh)
CN (2) CN1097300C (zh)
TW (1) TW316999B (zh)
WO (2) WO1997022141A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1004886C2 (nl) * 1996-12-23 1998-06-24 Univ Utrecht Halfgeleiderinrichtingen en werkwijze voor het maken daarvan.
US6294219B1 (en) 1998-03-03 2001-09-25 Applied Komatsu Technology, Inc. Method of annealing large area glass substrates
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP2004061751A (ja) * 2002-07-26 2004-02-26 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
KR100512960B1 (ko) * 2002-09-26 2005-09-07 삼성전자주식회사 플렉서블 ｍｅｍｓ 트랜스듀서와 그 제조방법 및 이를채용한 플렉서블 ｍｅｍｓ 무선 마이크로폰
JP4986415B2 (ja) * 2004-06-14 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
WO2007000469A1 (en) * 2005-06-29 2007-01-04 Oc Oerlikon Balzers Ag Method for manufacturing flat substrates
US9482468B2 (en) 2005-09-14 2016-11-01 Mattson Technology, Inc. Repeatable heat-treating methods and apparatus
JP5004160B2 (ja) * 2006-12-12 2012-08-22 株式会社日本製鋼所 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
CN101702950B (zh) 2007-05-01 2012-05-30 加拿大马特森技术有限公司 辐照脉冲热处理方法和设备
JP2009081383A (ja) * 2007-09-27 2009-04-16 Hitachi Displays Ltd 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
JP5321022B2 (ja) * 2008-12-04 2013-10-23 ソニー株式会社 半導体装置の製造方法および半導体装置
JP5328814B2 (ja) * 2009-01-09 2013-10-30 株式会社アルバック プラズマ処理装置及びプラズマｃｖｄ成膜方法
CN102099895B (zh) * 2009-03-05 2016-10-12 株式会社日本制钢所 结晶膜的制造方法及结晶膜制造装置
KR101733179B1 (ko) 2010-10-15 2017-05-08 맛선 테크놀러지, 인코포레이티드 워크피스를 노출할 조사 펄스의 형상을 결정하는 방법, 장치 및 매체
CN102061456B (zh) * 2010-10-29 2012-08-22 华南理工大学 一种用于pecvd装置的悬臂式推拉舟系统
JP6204917B2 (ja) * 2011-10-07 2017-09-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アルゴンガス希釈によるシリコン含有層を堆積するための方法
JP2016070900A (ja) * 2014-10-02 2016-05-09 セイコーエプソン株式会社 磁気計測装置の製造方法、ガスセルの製造方法、磁気計測装置、およびガスセル
JP6960344B2 (ja) * 2018-01-26 2021-11-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182272A (ja) * 1982-04-19 1983-10-25 Seiko Epson Corp 薄膜トランジスタ
JPS60140815A (ja) * 1983-12-28 1985-07-25 Fujitsu Ltd アモルフアス・シリコン膜の製造方法
JPS61231767A (ja) * 1985-04-08 1986-10-16 Seiko Epson Corp アクテイブマトリクス基板の製造方法
GB2185758B (en) * 1985-12-28 1990-09-05 Canon Kk Method for forming deposited film
JPS63233564A (ja) * 1987-03-23 1988-09-29 Canon Inc 接合型トランジスタの製造法
JPH0284716A (ja) * 1987-03-25 1990-03-26 Nippon Soken Inc 半導体素子とその製造方法
JPH0652728B2 (ja) * 1987-07-21 1994-07-06 日電アネルバ株式会社 減圧ｃｖｄ装置における基板加熱方法
JPH02181974A (ja) * 1989-01-09 1990-07-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH04120277A (ja) * 1990-09-10 1992-04-21 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ装置
US5135886A (en) * 1990-12-06 1992-08-04 At&T Bell Laboratories Integrated circuit fabrication utilizing amorphous layers
JPH04287314A (ja) * 1991-03-15 1992-10-12 Toyobo Co Ltd 水素化アモルファスシリコン積層体とその製法
JPH04313273A (ja) * 1991-04-10 1992-11-05 Ricoh Co Ltd マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
JPH0562917A (ja) * 1991-09-04 1993-03-12 Canon Inc アモルフアスシリコン薄膜の製造法
EP0543759A3 (en) * 1991-11-20 1993-10-06 International Business Machines Corporation A poly-emitter structure with improved interface control
US5352636A (en) * 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
JPH05235039A (ja) * 1992-02-19 1993-09-10 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP3162781B2 (ja) * 1992-03-04 2001-05-08 三洋電機株式会社 半導体薄膜の形成方法及びこの膜の形成装置
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP3237788B2 (ja) * 1992-09-16 2001-12-10 キヤノン株式会社 非晶質シリコン薄膜の製造方法
JPH0677251A (ja) * 1992-08-26 1994-03-18 Sharp Corp 薄膜トランジスタの製造方法
JPH06244419A (ja) * 1993-02-16 1994-09-02 Casio Comput Co Ltd 薄膜トランジスタ
KR100250020B1 (ko) * 1993-03-02 2000-03-15 가네꼬 히사시 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices)
US5318801A (en) * 1993-05-18 1994-06-07 United States Of America As Represented By The Secretary Of The Navy Substrate temperature control apparatus and technique for CVD reactors
JPH07142405A (ja) * 1993-11-19 1995-06-02 Sanyo Electric Co Ltd 多結晶半導体膜およびその成膜方法
JPH07147239A (ja) * 1993-11-25 1995-06-06 Nec Corp 減圧成膜装置

Also Published As

Publication number Publication date
EP0810640A4 (en) 1999-06-16
WO1997022141A1 (fr) 1997-06-19
KR970706616A (ko) 1997-11-03
CN1434483A (zh) 2003-08-06
KR100274494B1 (ko) 2001-01-15
CN1097300C (zh) 2002-12-25
JP3999138B2 (ja) 2007-10-31
WO1997022142A1 (fr) 1997-06-19
JP2003289046A (ja) 2003-10-10
EP0810640A1 (en) 1997-12-03
CN1173948A (zh) 1998-02-18
TW316999B (zh) 1997-10-01

Similar Documents

Publication Publication Date Title
CN1235269C (zh) 半导体器件以及半导体器件的制造方法
CN1274009C (zh) 薄膜半导体器件的制造方法
CN1089486C (zh) 形成晶体性半导体膜的方法
CN1263159C (zh) 半导体器件及其制造方法
CN1244891C (zh) 有源矩阵显示器
CN100352022C (zh) 半导体器件及其制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1286156C (zh) 制造半导体器件的方法
CN1280870C (zh) 半导体器件的制造方法
CN1135608C (zh) 半导体器件的制造方法
CN1155991C (zh) 半导体器件的制造方法
CN1881569A (zh) 集成电路器件及制造集成电路器件的方法
CN1388591A (zh) 薄膜晶体管及其制造方法
CN100347822C (zh) 制造显示器件的方法
CN1235273C (zh) 氧化膜的制造装置
CN1131546C (zh) 结晶性膜的形成方法
CN1881532A (zh) 一种制造薄膜晶体管和电子器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060104

Termination date: 20140807

EXPY Termination of patent right or utility model