KR970706616A - 박막반도체장치, 박막반도체장치의 제조방법, 액정표시장치, 액정표시장치의 제조방법, 전자기기, 전자기기의 제조방법 및, 박막퇴적방법(A thin film semiconductor device, fabrication processes for a thin film semiconductor device, liquid crystal displays, fabrication processes for liquid crystal displays, electronic devices. fabrication processes for electronic devies, and thin film deposition processes) - Google Patents

박막반도체장치, 박막반도체장치의 제조방법, 액정표시장치, 액정표시장치의 제조방법, 전자기기, 전자기기의 제조방법 및, 박막퇴적방법(A thin film semiconductor device, fabrication processes for a thin film semiconductor device, liquid crystal displays, fabrication processes for liquid crystal displays, electronic devices. fabrication processes for electronic devies, and thin film deposition processes)

Info

Publication number
KR970706616A
KR970706616A KR1019970701673A KR19970701673A KR970706616A KR 970706616 A KR970706616 A KR 970706616A KR 1019970701673 A KR1019970701673 A KR 1019970701673A KR 19970701673 A KR19970701673 A KR 19970701673A KR 970706616 A KR970706616 A KR 970706616A
Authority
KR
South Korea
Prior art keywords
film
thin film
semiconductor device
manufacturing
semiconductor
Prior art date
Application number
KR1019970701673A
Other languages
English (en)
Other versions
KR100274494B1 (ko
Inventor
미츠토시 미야사카
Original Assignee
야스카와 히데아키
세코에푸손 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세코에푸손 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR970706616A publication Critical patent/KR970706616A/ko
Application granted granted Critical
Publication of KR100274494B1 publication Critical patent/KR100274494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Abstract

염가인 글라스기판의 사용이 가능한 저온프로세스를 사용하여 고성능인 박막반도체장치를 제조하기 위해서, 원료가스인 실란과 희석가스의 아르곤을 사용한 PECVD법으로 결정성이 높은 혼정질 반도체막을 성막한 후, 레이저조사등으로 결정성을 높여 박막반도체장치를 제조하고, 그것을 사용하여 액정표시장치라든지 전자기기를 작성한다.
본 발명을 액티브·매트릭스 액정표시장치의 제조에 적요한 경우에는, 대형이고 고품질인 액정표시장치를 용이하게 또한 안정적으로 제조할 수 있다. 또한, 다른 전자회로의 제조에 적용한 경우에도 고품질인 전자회로를 용이하게 또한 안정적으로 제조할 수 있다.

Description

박막반도체장치, 박막반도체장치의 제조방법, 액정표시장치, 액정표시장치의 제조방법, 전자기기, 전자기기의 제조방법 및, 박막퇴적방법(A thin film semiconductor device, fabrication processes for a thin film semiconductor device, liquid crystal displays, fabrication processes for liquid crystal displays, electronic devices. fabrication processes for electronic devies, and thin film deposition processes)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제12도는 본 발명에서 사용한 다지탈 테이터 드라이버를 나타내는 도면.

Claims (73)

  1. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동충이 되는 막막반도체장치의 제조방법에 있어서, 반도체막의 구성원소를 함유한 화학물질을 원료기체로 하고, 추가기체로서 아르곤(Ar)을 사용하여 플라즈마 화학기상퇴적접(PECVD 법)으로써 반도체막을 막두께가 40㎚로부터 300㎚로 이루어제게 퇴적하는 공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  2. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 반도체막의 구성원소를 함유한 화학물질을 원료기체로 하고, 추가기체로서 아르곤(Ar)을 사용함, 해당 원료기체의 농도가 6.25%이하에서 플라즈마 화학기상퇴적법(PECVD 법)으로써 반도체막을 퇴넉하는 공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  3. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 반도체막의 구성원소를 함유한 화학물질을 원료기체로 하고, 추가기체로서 아르곤(Ar)을 사용하며, 반도체막 퇴적중의 반응실내의 압력이 1.0Torr 이상으로 플라즈마 화학기상퇴적법(PECVD 법)으로써 해당 반도체막을 퇴적하는 공정을 포함하는 것을 특징으로 하는 박막반도에장치의 제조방법.
  4. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능도층이 되는 박막반도체장치의 제조방법에 있어서, 반도체막의 구성원소를 함유한 화학물질을 원료기체로 하고, 추가기체로서 아르곤(Ar)을 사용하여, 반도체막 퇴적중의 반응실내의 전극간 거리가 17.8㎜이상으로 플라즈마 화학기상퇴적법(PECVD 법)으로써 해당 반도체막을 퇴적하는 공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  5. 제2항에 있어서, 상기 반도체막 퇴적중의 반응실내의 압력이 1.0Torr 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  6. 제2항에 있어서, 상기 반도체막 퇴적중의 반응실내의 전극의 거리가 17.8㎜ 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  7. 제3항에 있어서, 상기 반도체막 퇴적중의 반응실내의 전극의 거리가 17.8㎜ 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  8. 제2항에 있어서, 상기 반도체막 퇴적중의 반응실내의 압력이 1.0Torr 이상이고 또한 전극간 거리가 17.8㎜이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  9. 제2항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  10. 제3항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  11. 제4항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  12. 제5항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  13. 제6항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  14. 제7항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  15. 제8항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  16. 제1항 내지 제15항에 있어서, 상기 반도체막이 실리콘막이고, 상기 원료 기체가 실란(SiH4, Si2H6, Si3H8)인 것을 특징으로 하는 박막반도체장치의 제조방법.
  17. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 반도체막의 구성원소를 함유한 화학물질을 원료기체로 하고, 추가기체로서 아르곤(Ar)을 사용하여 플라즈마 화학기상퇴적법(PECVD 법)으로써 반도체막을 퇴적하는 제1공정과, 반도체막의 결정성을 높이는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  18. 제17항에 있어서, 상기 원료기체의 농도가 6.25% 이하인 것을 특징으로 하는 박막반도체장치의 제조방법.
  19. 제17항에 있어서, 상기 반도체막 퇴적중의 반응실내의 압력이 1.0Torr 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  20. 제17항에 있어서, 상기 반도체막 퇴적중의 반응실내의 전극간 거리가 17.8㎜이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  21. 제17항에 있어서, 상기 원료기체의 농도가 6.25%이고, 상기 반도체막 퇴적중의 반응실내의 압력이 1.0Torr 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  22. 제17항에 있어서, 상기 원료기체의 농도가 6.25%이하이고, 상기 반도체막 퇴적중의 전극간의 거리가 17.8㎜ 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  23. 제17항에 있어서, 상기 반도체막 퇴적중의 반응실내의 압력이 1.0Torr이상이고, 전극간 거리가 17.8㎜이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  24. 제17항에 있어서, 상기 원료기체의 농도가 6.25% 이하이고, 상기 반도체막 퇴적중의 반응실내의 압력이 1.0Torr이상이고, 전극간 거리가 17.8㎜ 이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  25. 제18항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  26. 제19항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  27. 제20항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  28. 제21항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  29. 제22항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  30. 제23항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  31. 제24항에 있어서, 상기 반도체막의 퇴적속도가 0.15㎚/s이상인 것을 특징으로 하는 박막반도체장치의 제조방법.
  32. 제17항 내지 제31항에 있어서, 상기 반도체막이 실리콘막이고, 상기 원료 기체가 실란(SiH4,Si2H6,Si3H8)인 것을 특징으로 하는 박막반도체장치의 제조방법.
  33. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 반도체막의 구성원소를 함유한 화학물질을 원료기체로 하고, 추가기체로서 아르곤(Ar)을 사용하여 플라즈마 화학기상퇴적법(PECVD 법)으로써 반도체막을 퇴적하는 제1공정과, 반도체막에 광학에너지 또는 전자파 에너지조사를 행하는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  34. 제33항에 있어서, 상기 반도체막이 실리콘마깅고, 상기 원료기체가 실란(SiH4,Si2H6,Si3H8)인 것을 특징으로 하는 박막반도체장치의 제조방법.
  35. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치에 있어서, 실리콘막은 적외픕수분광법으로써 측정한 때, 2102㎝-1(2098㎝-1로 부터 2106㎝-1사이)의 흡수피크와 2084㎝-1(2080㎝-1로부터 2088㎝-1의 사이)의 흡수피크의 2개가 존재하고 있고, 2102㎝-1의 흡수피크강도가 2000㎝-1(1980㎝-1로부터 2020㎝-1의 사이)의 흡수피크강도보다도 강한 것을 특징으로 하는 박막반도체장치.
  36. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 적외흡수분광법으로써 측정하였을 때, 2102㎝-1(2098㎝-1로부터 2106㎝-1사이)의 흡수피크와 2084㎝-1(2080㎝-1로부터 2088㎝-1의 사이)의 흡수피크의 2개가 존재하고 있고, 2102㎝-1의 흡수피크강도가 2000㎝-1(1980㎝-1로부터 2020㎝-1의 사이)의흡수피크강도보다도 강한 실리콘막을 플라즈마 화학기상퇴적법(PECVD 법)으로써 퇴적하는 공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  37. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 적외흡수분광법으로써 측정하였을 때, 2102㎝-1(2098㎝-1로부터 2106㎝-1사이)의 흡수피크와 2084㎝-1(2080㎝-1로부터 2088㎝-1의 사이)의 흡수피크의 2개가 존재하고 있고, 2102㎝-1의 흡수피크강도가 2000㎝-1(1980㎝-1로부너 2020㎝-1의사이)의 흡수피크강도보다도 강한 실리콘막을 형성하는 제1공정과,실리콘막의 결정성을 높이는 제2공정을 포함하는 것을 특징으로 하는 박막반도체 장치의 제조방법.
  38. 제37항에 있어서, 상기 제1공정을 플라즈마 화학기상퇴적법(PECVD 법)으로써 행하는 것을 특징으로하는 박막반도체장치의 제조방법.
  39. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 실리콘막을 형성하고, 실리콘막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 적외흡수분광법으로써 측정하였을 때, 2102㎝-1(2098㎝-1로부터 2106㎝-1사이)의 흡수피크와 2084㎝-1(2080㎝-1로부터 2088㎝-1의사이)의 흡수피크의 2개가 존재하고 있고, 2102㎝-1의 흡수피크강도가 2000㎝-1(1980㎝-1로부터 2020㎝-1의사이)의 흡수피크강도보다도 강한 실리콘막을 형성하는 제1공정과, 실리콘막에 광학에너지 또는 전자에너지조사를 행하는 제2공정을 포함하느 것을 특징으로 하는 박막반도체장치의 제조방법.
  40. 제39항에 있어서, 상기 제1공정을 플라즈마 화학기상퇴적법(PECVD 법)으로써 행하는것을 특징으로 하는 박막반도체장치의 제조방법.
  41. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치에 있어서, 반도체막은 비정질성분과 결정질성분의 2개를 포함하며, 비정질성분은 기둥상구조를 이루고 있는 것을 특징으로 하는 박막반도체장치.
  42. 제41항에 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치.
  43. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 비정질성분과 결정질성분의 2개를 포함하며, 해당 비정질성분이 기둥상구조를 이루고 있는 반도체막을 퇴적하는 제1고정과, 기둥상구조 반도체막의 결정성을 높이는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  44. 제43항에 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  45. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 비정질성분과 결정질성분의 2개를 포함하며, 해당 비정질성분이 기둥상구조를 이루고 있는 반도체막을 퇴적하는 제1공정과, 기둥상구조 반도체막에 광학에너지 또는 전자파에너지조사를 행하는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  46. 제45항에 있어서, 상기 반도체막은 실리콘막일 것을 특징으로 하는 박막반도체장치의 제조방법.
  47. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 비정질성분과 결정질성분의 2개를 포함하며, 해당 비정질성분이 기둥상구조를 이루고 있는 반도체막을 플라즈마 화학기상퇴적법(PECVD 법으로 퇴적하는 제1공정과, 기둥상구조 반도체막의 결정성을 높이는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  48. 제47항에 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  49. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 비정질성분과 결정질성분의 2개를 포함하며, 비정질성분이 기둥상구조를 이루고 있는 반도체막을 플라즈마 화학기상퇴적법(PECVD 법)으로 퇴적하는 제1공정과, 기둥상구조 반도체막에 광학에너지 또는 전자파에너지조사를 행하는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  50. 제49항에 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  51. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 혼전상태에 있는 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 반도체막을 성막할 때에 성막실내에는 아르곤(Ar)이 존재하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  52. 제51항에 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  53. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 혼전상태에 있는 반도체막을 플라즈마 화학기상퇴적법(PECVD 법)으로 희석기체로서 아르곤(Ar)을 사용하여 퇴적하는 공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  54. 제53항에 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  55. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 혼정상태에 있는 반도체막을 아르곤(Ar) 존재분위기하에서 퇴적하는 제1공정과, 혼정상태에 있는 반도체막을 결정화시키는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  56. 제55항에 있어서, 상기 제2공정에 있어서의 결정화가 단시간 용용상태를 거쳐서 있는 것을 특징으로 하는 박막반도체장치의 제조방법.
  57. 제55항 내지 제56항에 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  58. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 혼정상태에 있는 반도체막을 아르곤(Ar) 존재분위기하에서 퇴적하는 제1공정과, 혼정상태에 있는 반도체막에 광학에너지 또는 전자파에너지의 조사를 행하는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  59. 제58항에 있어서, 상기 제2공정에 있어서, 반도체박이 단시간 용융상태에 있는 것을 특징으로 한는 박막반도체장치의 제조방법.
  60. 제58항 또는 제59항에 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  61. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 혼정상태에 있느 반도체막을 플라즈마 화학기상퇴적법(PECVD 법)으로 희석기체로서 아르곤(Ar)을 사용하여 퇴적하는 제1공정과, 혼정상태에 있는 반도체막을 결정화시키는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.1
  62. 제61항에 있어서, 상기 제2공정에 있어서, 반도체막이 단시간 용융상태에 있는 것을 특징으로 하는 박막본도체장치의 제조방법.
  63. 제61항 내지 제62항에 있어서, 상기 반도체막은 실리콘인 것을 특징으로 하는 박막반도체장치의 제조방법.
  64. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막을 형성하고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치의 제조방법에 있어서, 혼정상태에 있는 반도체막을 플라즈마 화학기상퇴적법(PECVD 법)으로 희석기체로서 아르곤(Ar)을 사용하여 퇴적하는 1공정과, 혼정상태에 있는 반도체막에 광학에너지 또느 전자파 에너지조사를 행하는 제2공정을 포함하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  65. 제64항에 있어서, 상기 제2공정에 있어서, 반도체막이 단시간 용융상태에 있는 것을 특징으로 하는 박막반도체장치의 제조방법.
  66. 제64항 또는 제65항 있어서, 상기 반도체막은 실리콘막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  67. 제35항, 제41항, 제42항 중 어느 한 항에 기재된 박막반도체장치를 구비한 것을 특징으로 하는 액정표시장치.
  68. 제67항에 기재된 액정표시장치를 구비한 것을 특징으로 하는 전자기기.
  69. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막이 형성되어 있고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치가 설치된 기판과, 기판 사이에 액정을 삽입지지하는 액정표시장치의 제조방법에 있어서, 반도체막이 구성원소를 함유한 화학물질을 원료기체로 하고, 추가기체로서 아르곤(Ar)을 사용하여 플라즈마 화학기상퇴적법(PECVD 법)으로써 반도체막을 퇴적하는 제1공정과, 반도체막의 결정성을 높이는 제2공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  70. 표면의 일부가 절연성물질로 된 기판의 절연성물질상에 반도체막이 형성되어 있고, 반도체막이 트랜지스터의 능동층이 되는 박막반도체장치가 설치된 기판과, 기판 사이에 액정을 삽입지지하는 액정표시장치를 갖는 전자기기의 제조방법에 있어서, 반도체막의 구성원소를 함유한 화학물질을 원료기체로 하고, 추가기체로서 아르곤(Ar)을 사용하여 플라즈마 화학기상퇴적법(PECVD 법)인 반도체막을 퇴적하는 제1공정과, 반도체막의 결정성을 높이는 제2공정을 포함하는 것을 특징으로 하는 전자기기의 제조방법.
  71. 플라즈마 화학기상퇴적장치(PECVD 장치)를 사용하여 기판상에 박막을 퇴적하는 방법에 있어서, 반응실내에 기판을 설치하는 제1공정과, 기판설치후, 성막시에 반응실에 도입되는 기체보다 열전도도가 높은 기체를 반응실에 도입하여 기판의 제1예비가열을 행하는 제2공정과, 플라즈마를 일으키는 것을 제외하고 성막의 여러가지 조건을 성막과정과 동일하게 하여 해당 기판의 제2예비가열을 행하는 제3공정고, 그 후 박막의 성막을 시도하는 제4공정을 포함하는 것을 특징으로 하는 박막퇴적방법.
  72. 플라즈마 화학기상퇴적장치(PECVD 장치)를 사용하여 기판상에 박막을 퇴적하느 방법에 있어서, 반응실내에 기판을 설치하는 제1공정과, 기판설치후, 성막시보다 높은 압력으로 유지하며 기판의 제1예비가열을 행하는 제2공정과, 플라즈마를 일으키는 것을 제외하고 성막의 여러가지 조건을 성막과정과 동일하게 하여 기판의 제2예비가열을 행하는 제3공정과, 그 후 박막의 성막을 시도한ㄴ 제4공정을 포함하느 것을 특징으로 하는 박막퇴적방법.
  73. 플라즈마 화학기상퇴적장치(PECVD 장치)를 사용하여 기판상에 박막을 퇴적하는 방법에 있어서, 반응실내에 기판을 설치하는 제1공정과, 기판설치후, 성막시에 반응실에 도입되는 기체보다 열전도도가 놓은 기체를 반응실에 도입하여 기판의 제1예비가열을 행하는 제2공정과, 플라즈마를 일으키는 것을 제외하고 성막의 여러가지 조건을 성막과정과 동일하게 하여 기판의 제2예비가열을 행하는 제3공정과, 그 후 박막의 성막을 시도하는 제4공정을 포함하는 것을 특징으로 하는 박막퇴적방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970701673A 1995-12-14 1996-08-07 박막 반도체 장치,박막 반도체 장치의 제조방법,액정표시장치,액정표시장치의 제조방법,전자기기,전자기기의 제조방법 및 박막퇴적방법 KR100274494B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/JP1995/002568 WO1997022141A1 (fr) 1995-12-14 1995-12-14 Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
JPPCT/JP95/02568 1995-12-14
JP95/02568 1995-12-14
PCT/JP1996/002220 WO1997022142A1 (fr) 1995-12-14 1996-08-07 Dispositif semi-conducteur en film mince, procede pour fabriquer le dispositif semi-conducteur en film mince, affichage a cristaux liquides, procede pour fabriquer un affichage a cristaux liquides, appareil electronique, procede pour fabriquer l'appareil electronique et procede pour deposer un film mince

Publications (2)

Publication Number Publication Date
KR970706616A true KR970706616A (ko) 1997-11-03
KR100274494B1 KR100274494B1 (ko) 2001-01-15

Family

ID=14126525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970701673A KR100274494B1 (ko) 1995-12-14 1996-08-07 박막 반도체 장치,박막 반도체 장치의 제조방법,액정표시장치,액정표시장치의 제조방법,전자기기,전자기기의 제조방법 및 박막퇴적방법

Country Status (6)

Country Link
EP (1) EP0810640A4 (ko)
JP (1) JP3999138B2 (ko)
KR (1) KR100274494B1 (ko)
CN (2) CN1097300C (ko)
TW (1) TW316999B (ko)
WO (2) WO1997022141A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1004886C2 (nl) * 1996-12-23 1998-06-24 Univ Utrecht Halfgeleiderinrichtingen en werkwijze voor het maken daarvan.
US6294219B1 (en) * 1998-03-03 2001-09-25 Applied Komatsu Technology, Inc. Method of annealing large area glass substrates
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP2004061751A (ja) * 2002-07-26 2004-02-26 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
KR100512960B1 (ko) * 2002-09-26 2005-09-07 삼성전자주식회사 플렉서블 ｍｅｍｓ 트랜스듀서와 그 제조방법 및 이를채용한 플렉서블 ｍｅｍｓ 무선 마이크로폰
JP4986415B2 (ja) * 2004-06-14 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
EP1899498B1 (en) * 2005-06-29 2014-05-21 TEL Solar AG Method for manufacturing flat substrates
WO2007030941A1 (en) 2005-09-14 2007-03-22 Mattson Technology Canada, Inc. Repeatable heat-treating methods and apparatus
JP5004160B2 (ja) * 2006-12-12 2012-08-22 株式会社日本製鋼所 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
CN101702950B (zh) 2007-05-01 2012-05-30 加拿大马特森技术有限公司 辐照脉冲热处理方法和设备
JP2009081383A (ja) * 2007-09-27 2009-04-16 Hitachi Displays Ltd 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
JP5321022B2 (ja) * 2008-12-04 2013-10-23 ソニー株式会社 半導体装置の製造方法および半導体装置
TWI414628B (zh) * 2009-01-09 2013-11-11 Ulvac Inc 電漿處理裝置及電漿ｃｖｄ成膜方法
WO2010101066A1 (ja) * 2009-03-05 2010-09-10 株式会社日本製鋼所 結晶質膜の製造方法および結晶質膜製造装置
WO2012048419A1 (en) 2010-10-15 2012-04-19 Mattson Technology Canada, Inc. Methods, apparatus and media for determining a shape of an irradiance pulse to which a workpiece is to be exposed
CN102061456B (zh) * 2010-10-29 2012-08-22 华南理工大学 一种用于pecvd装置的悬臂式推拉舟系统
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
JP2016070900A (ja) * 2014-10-02 2016-05-09 セイコーエプソン株式会社 磁気計測装置の製造方法、ガスセルの製造方法、磁気計測装置、およびガスセル
JP6960344B2 (ja) * 2018-01-26 2021-11-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182272A (ja) * 1982-04-19 1983-10-25 Seiko Epson Corp 薄膜トランジスタ
JPS60140815A (ja) * 1983-12-28 1985-07-25 Fujitsu Ltd アモルフアス・シリコン膜の製造方法
JPS61231767A (ja) * 1985-04-08 1986-10-16 Seiko Epson Corp アクテイブマトリクス基板の製造方法
GB2185758B (en) * 1985-12-28 1990-09-05 Canon Kk Method for forming deposited film
JPS63233564A (ja) * 1987-03-23 1988-09-29 Canon Inc 接合型トランジスタの製造法
JPH0284716A (ja) * 1987-03-25 1990-03-26 Nippon Soken Inc 半導体素子とその製造方法
JPH0652728B2 (ja) * 1987-07-21 1994-07-06 日電アネルバ株式会社 減圧ｃｖｄ装置における基板加熱方法
JPH02181974A (ja) * 1989-01-09 1990-07-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH04120277A (ja) * 1990-09-10 1992-04-21 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ装置
US5135886A (en) * 1990-12-06 1992-08-04 At&T Bell Laboratories Integrated circuit fabrication utilizing amorphous layers
JPH04287314A (ja) * 1991-03-15 1992-10-12 Toyobo Co Ltd 水素化アモルファスシリコン積層体とその製法
JPH04313273A (ja) * 1991-04-10 1992-11-05 Ricoh Co Ltd マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
JPH0562917A (ja) * 1991-09-04 1993-03-12 Canon Inc アモルフアスシリコン薄膜の製造法
EP0543759A3 (en) * 1991-11-20 1993-10-06 International Business Machines Corporation A poly-emitter structure with improved interface control
US5352636A (en) * 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
JPH05235039A (ja) * 1992-02-19 1993-09-10 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP3162781B2 (ja) * 1992-03-04 2001-05-08 三洋電機株式会社 半導体薄膜の形成方法及びこの膜の形成装置
JP3237788B2 (ja) * 1992-09-16 2001-12-10 キヤノン株式会社 非晶質シリコン薄膜の製造方法
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JPH0677251A (ja) * 1992-08-26 1994-03-18 Sharp Corp 薄膜トランジスタの製造方法
JPH06244419A (ja) * 1993-02-16 1994-09-02 Casio Comput Co Ltd 薄膜トランジスタ
KR100250020B1 (ko) * 1993-03-02 2000-03-15 가네꼬 히사시 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices)
US5318801A (en) * 1993-05-18 1994-06-07 United States Of America As Represented By The Secretary Of The Navy Substrate temperature control apparatus and technique for CVD reactors
JPH07142405A (ja) * 1993-11-19 1995-06-02 Sanyo Electric Co Ltd 多結晶半導体膜およびその成膜方法
JPH07147239A (ja) * 1993-11-25 1995-06-06 Nec Corp 減圧成膜装置

Also Published As

Publication number Publication date
CN1097300C (zh) 2002-12-25
KR100274494B1 (ko) 2001-01-15
WO1997022141A1 (fr) 1997-06-19
WO1997022142A1 (fr) 1997-06-19
CN1235269C (zh) 2006-01-04
JP2003289046A (ja) 2003-10-10
EP0810640A1 (en) 1997-12-03
TW316999B (ko) 1997-10-01
EP0810640A4 (en) 1999-06-16
CN1173948A (zh) 1998-02-18
JP3999138B2 (ja) 2007-10-31
CN1434483A (zh) 2003-08-06

Similar Documents

Publication Publication Date Title
KR970706616A (ko) 박막반도체장치, 박막반도체장치의 제조방법, 액정표시장치, 액정표시장치의 제조방법, 전자기기, 전자기기의 제조방법 및, 박막퇴적방법(A thin film semiconductor device, fabrication processes for a thin film semiconductor device, liquid crystal displays, fabrication processes for liquid crystal displays, electronic devices. fabrication processes for electronic devies, and thin film deposition processes)
US5837614A (en) Insulating film and method of producing semiconductor device
US5242530A (en) Pulsed gas plasma-enhanced chemical vapor deposition of silicon
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
EP1113486B1 (en) Method of doping a semiconductor
KR0168693B1 (ko) 반도체 제작방법 및 반도체장치 제작방법
KR960704361A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 장치, 액정 표시 장치 및 전자기기(Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid cuystal display, and electronic device)
KR100481835B1 (ko) 절연막 형성방법, 반도체장치 및 제조장치
JPH07176745A (ja) 半導体素子
US4992839A (en) Field effect thin film transistor having a semiconductor layer formed from a polycrystal silicon film containing hydrogen atom and halogen atom and process for the preparation of the same
EP0634797B1 (en) Thin film semiconductor device for active matrix panel and method of manufacturing the same
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
Parsons Selective deposition of silicon by plasma‐enhanced chemical vapor deposition using pulsed silane flow
JPH0433327A (ja) 半導体結晶化膜の形成方法
US20020153565A1 (en) Insulating film and method of producing semiconductor device
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
US6294482B1 (en) Method of forming an insulating layer pattern in a liquid crystal display
JPH04304677A (ja) アモルファスシリコン薄膜半導体装置とその製法
JPH04296015A (ja) 半導体装置の製造方法
JPWO2005034221A1 (ja) 基板およびその製造方法
JPH06302591A (ja) 絶縁被膜および半導体装置の作製方法
JPH05259458A (ja) 半導体装置の製法
US20040241964A1 (en) Method and apparatus for forming film having low dielectric constant, and electronic device using the film
RU2061281C1 (ru) Способ получения тонких пленок аморфного гидрогенизированного кремния
JP3367946B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee