TW316999B - - Google Patents

Download PDF

Info

Publication number
TW316999B
TW316999B TW085109525A TW85109525A TW316999B TW 316999 B TW316999 B TW 316999B TW 085109525 A TW085109525 A TW 085109525A TW 85109525 A TW85109525 A TW 85109525A TW 316999 B TW316999 B TW 316999B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor
semiconductor film
manufacturing
thin
Prior art date
Application number
TW085109525A
Other languages
English (en)
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW316999B publication Critical patent/TW316999B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0209Pretreatment of the material to be coated by heating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate

Description

316999 A7 經濟部中央橾準局貝工消费合作社印製 _ · B7五、發明説明(1 ) 【技術範圍】 本發明係第一有關適於主動作陣型液晶顯示器等之薄 膜半導體裝置及製造方法者。又,本發明係有關適於此等 液晶顯示裝置及液晶顯示裝置製造方法、電子機器、電子 機器之製造方法。更且本發明係有關電漿化學氣相堆積法 (PECVD法)之薄膜堆積方法者。 【背景技術】 近年來,伴隨液晶顯示器(LCD)之大査面化,高解析 度化,其驅動方式由單純之矩陣方式移轉爲主動矩陣方式 ,而可呈顯示大容量之資訊者。主動矩陣方式可爲超越數 十萬畫素之液晶顯示器,可具有於各畫素形成開關電晶體 。做爲各液晶顯示器之基板,可使用令透過型顯示器爲可 能之熔融石英板或玻璃等之透明絕緣基板。做爲薄膜電晶 體(TFT)之主動層,使用通常之非晶質矽或多結晶矽等之 半導體膜,於以一體化驅動電路之薄膜電晶體形成之時, 以動作速度爲快之多結晶矽較爲有利。令多結晶矽膜呈主 動層時,令熔融石英板做爲基板使用,通常於稱之爲工程 最高溫度超越100 0°C的高溫步驟的製造方法中,作成TFT 。此時多結晶矽膜之移動度係由1 0 c m 2 . V _ 1 . s ^呈1 0 0 cm2 · V — 1 · s _ 1之値。另一方面令非晶質呈主動膜時,工、 程最高溫度爲400°C之低溫之故,通常使用玻璃基板。非 晶質矽膜之移動度係40cm2 . V — 1 · s_ 1呈1 cm2 . V~ 1 · s - 1 程度之値。 (請先閲讀背面之注意事項再填寫本頁) 装- 、tr 本紙張尺度逍用中國國家揉準(CNS ) A4規格(2丨0乂297公蠢) 經濟部中央標準局貝工消費合作社印製 316999 A7 _ B7_五、發明説明(2 ) 又,在進行LCD之顯示畫面之擴大化或低價格化時, 做爲絕緣基板,使用便宜之玻璃爲不可或缺的。但是,如 前所述非晶質矽膜係有電氣性特較多結晶矽膜明顯動作速 度爲慢等之問題。又,高溫步驟之多結晶矽TFT係使用熔 融石英板之故,難以進行LCD之大型化或低價化的問題。 因此,於通常之玻璃基板上,作成令多結晶矽膜等之半導 體膜呈主動膜之薄膜半導體裝置的技術在於今日是非常需 要的。然而,使用富於量產性之大型之通常玻璃基板時, 爲避免基板之變形,有令工程最高溫度呈約4GQ°C程度以 下的極大限制。即,於如是限制之下,期望形成可動作液 晶顯示器之薄膜電晶體,和可高速動作之薄膜電晶體之主 動餍之技術。此等係稱之爲低溫步驟PQly-Si TFT,·正進 行開發之中。 相當於以往之低溫步驟pol y-s i TFT的第1以往技術係 顯示於 SID(Society for Information Display).’93 文摘 P.387 (1993 )。由此得知,首先以LPCVD法做爲原料氣體使 用單矽烷(S i H4 ),於堆積溫度550°C,堆稹50nra之非晶質 矽(a - S i )膜,此a - S i膜施以雷射照射,令a - S i膜改性爲ρ 〇 ly-Si膜。poly-Si膜之圖案化後,令爲閘極絕緣膜之Si〇2 膜,以EC-PECVD法,令基板溫度爲l〇〇°C地加以堆積。於 閘極絕緣膜上,於鉅(Ta)形成閘極電極之後’將閘電極I 爲光罩,令施體或受體不純物於矽膜注入離子,令電晶體 之源極.汲極自我整合地地加以形成。此時離子注入係使 用稱之爲離子·滲雜法之質量非分離型之注入裝置,將氫 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨〇:<297公釐) A7 B7 *16999 五、發明説▼ ( 3 ) 化氧 稀釋之?:^?j)(PH3)或丨???乂 B2H6)做爲原料氣體加以使用。注 (請先閲讀背面之注意事項再填寫本頁) 入離子之活化係3 0 0°C。之後堆積層間絕緣膜,以銦錫氧 化物(ITO)或鋁(A1)作成電極或配線,完成薄膜半導體裝 置。因此,於此以往技術中,工程最高溫度係以LPCVD法 堆積a-S i膜(以後將此略記爲LPCVD a-S i )之5 5 0 °C者。 經濟部中央樣準局貝工消费合作社印簟 相當於低溫步驟ρο 1 y-Si TFT之第2以往技術係以例如 日本特開平6-163401爲代表。此以往技術之特徵係對第1 以往技術使用LPCVDa-Si而言,具有令a-Si膜於電漿CVD法 (PECVD法)堆積之後,以所謂除氫??之300°C至450°C程度 之溫度,熱處理堆積膜,之後施以雷射照射形成poly-Si 膜。於實際同公報中,有如下之記載。「於玻璃基板(圆 錐7059)1上,經由電漿CVD法,令200 nm厚之氧化矽之鈍化 膜2及l〇〇nm厚之非晶質矽薄膜3,以基板溫度200°C加以形 成。以3 Q 0°C熱處理2 0分後,令1 3 W之氬離子雷射聚光約直 徑m,以約11m/秒之速度掃瞄照射(光束點徑X 2 20 Q0Q/秒之掃瞄溫度),進行非晶質矽薄膜3之多結晶化 。」如此例所示,以PECVD法爲將成膜a-S i膜(以後將此略 記爲PECVD a-S 1 )結晶化時,需於結晶化工程前施以熱處 理。如不施以熱處理,或於該溫度爲低之狀態下,於 PECVD a - S i膜施以雷射照射時,於照射雷射能量强度爲弱 時,結晶則完全不進行,相反地過强時,於S i膜會有損傷、 ,結果PECVD a-S i膜則會導致完全不結晶的事態。令此情 形申請人所實驗的結果以第1圖所示加以說明。試料係於 玻璃基板(日本電氣玻璃有限公司' 0A-2)上,以平行平板 ^紙浪尺度逍用中®國家標準(CNS〉規格(210X297公釐)~. 6 . 經濟部中央標準局属工消費合作社印袈 316999 at B7五、發明説明(4) 型PECVD裝置將a-Si膜堆積2500埃之膜厚者。成膜條件係 SiH4流量爲225CCM、氫(H2)流量爲1300CCM、RF輸出爲150 W,壓力1.3torr、電極面積1656cm2、(因此施加電力密度 爲0.091¥/<:1112)電極間距離24.4111111、基板溫度3 00°(:,此 時之PECVD a-Si膜之成膜速度爲547埃/ min。此膜係依賴 以往技術之典型?£口〇13丨膜,於膜中包含約10.3原子% 之氫,Si原子之密度係4.38X 1022cnT3。更且,令此a-Si 膜之紅外線吸收光譜(IR)示於第5圖,令拉曼分光測定結 果示於第6圖。第5圖之紅外吸收光譜之中,於2000cm-l附 近觀測至S i -H之伸縮模式。另一方面,於第6圖之拉曼分 光法中,於4 8 0 cm-1附近辨出由非晶質矽之光學横波成分 ,兩者之結果係顯示當a-Si膜令氫與矽結合之狀態·,有含 非晶質矽膜之情事。令此PECVD a-Si膜,於所定溫度之氮 氣氛中,進行一小時的熱處理之後,施以雷射照射的結果 則示於第1圇。第1圖之橫軸係顯示熱處理溫度,縱軸係顯 示雷射照射能量。橫軸之A . D /係As-Depos i ted之略文,係 意味堆積後膜,即無施以任何熱處理之PECVD a-S i膜者。 於第1圖中,A係顯示非晶質狀態,C係結晶化之狀態,D係 表示膜有損傷者。例如橫軸爲A.D.,縱軸爲150mJ. cm—2 之處的A係未施以熱處理之PECVD a-S丨膜,以150mJ· ciT2 之能S密度施以雷射照射處,雷射照射後之膜係意味非晶、 質之情形。如此圖所示,以往之PECVD a-Si膜中,於As-D eposited狀態下,能量强度爲弱之時(l60mJ. cm — 2程度以 下時)完全無法結晶化,如果高時(1 6 0 m J . c πΓ 2程度以上 本紙》•尺度適用中國國家梂準(CNS ) Α4規格(210Χ297公釐)一-7 - — (請先閱讀背面之注意事項再填寫本頁) 316999 A7 B7 經濟部中央揉準局負工消費合作杜印装 五、發明説明(5) 時)膜會有損傷侵入,無法做爲半導體加以工作。於PECVD a-Si膜施以熱處理時,結晶化之範圍(第1圖中之C所示範 圍)係伴隨處理溫度之上昇而擴展。例如於處理溫度爲300 °C之膜中,結晶化之雷射能量强度則爲180m J · cnT 2之一 點,但令處理溫度上升至390°C時,結晶化能量强度則自1 90 mJ · cm—2至310 mJ · cnT2之廣範圍加以結晶化。第1圖 之中,爲使Si膜之狀態易於理解,分類爲非晶(A)、結晶 化(C )、損壞(D )之三範圍,可更細分結晶化能置範圍(C ) 內結晶可良好進行之範圍、和接近非晶質之結晶化範圍, 和進入損傷之結晶化範圍。第1圖中令結晶化優異進行之 範圍之C係以圓圈圈起。如此範圍之結晶化膜係以波長分 散型分光?? ?或拉曼分光法測定之結晶率亦呈70¾以上,顯 示較高之結晶化率。結果以雷射照射法,結晶化PECVD a-Si膜時,令成膜之膜以40ITC程度以上之溫度熱處理之情 事爲必需之條件。雷射照射時之雷射束之能置强度的參差 ,和結晶化之膜品質爲高準位均勻之故,熱處理溫度係事 實上呈450°C程度以上。相當低溫步驟P〇ly-Si TFT的第2 以往技術中,使用如此方法所得多結晶矽膜之後,與第1 之以往技術之同樣製造方法中,作成poly-SiTFT。以往第 2之以往技術之工程最高溫度係令PECVD a-Si於結晶化工 程前,熱處理時之溫度爲46 0°C。 · 相當低溫步驟ρο 1 y-S 1 TFT之第3以往技術係代表例如 日本特開平5-275336。此以往技術係令PECVD a-S!膜雷射 結晶化時,令雷射之照射能量强度逐漸增加使之無損傷地 本紙张尺度適用中國國家橾準(CNS ) A4规格(210X297公釐)-8 · ------ί-丨I.丨『‘装------訂------^ (請先閲讀背面之注意事項再填寫本頁) 316999 A7 B7 經濟部中央橾準局員工消費合作社印裝 五、發明説明(6 ) 加以結晶。同公報之申請專利範圍第1項之中,記載有「 令雷射光之照射能量順序增大,令氫化非晶質半導雅薄膜 中之氫階段性地加以放出爲特徵之多結晶半導體薄膜之製 造方法。」,更且,於同公報說明書中,有以下之記述。 「對於將雷射照射於a - S i : Η膜的方法,令雷射光之輸 出能量,以a - S i : Η膜呈多結晶化之必需能量以下之能置, 使開始能量爲小,以一定之能量,例如16 OmJ (惟光束尺寸 爲0.9cmX 0.9cm,全光學系之透過率爲70¾之故,膜表面 之能量密度係138mJ/cin2),複數次掃瞄照射之同時,以質 量分析計監視氫量,氫量當爲前1次之掃瞄時沒有變化時 ,令輸出能置較大於例如200mJ(能量密度係173mJ/cm2), 以該能置複數掃瞄照射,同樣地監視氫量,更且令能量呈 較例如240ιη·Ι(能量密度係2 0 7m_J/cra2)爲大地進行工程,令 能量順序增大重覆如此之工程,經此令a-Si:H膜中之氫緩 緩放出,此後令雷射光以多結晶化充分之能量照射a - S i : Η 膜,令該a-Si: Η膜改變爲多結晶化矽膜。然而此時不改變 雷射光之輸出能量,緊縮光束,改變雷射之照射能量(被 處理面之單位面積能量)亦可。 該說明書第3圖係令如此雷射??之情形以模式化顯示 之模式圖。81係玻璃基板(惟TFT之一部分爲有附上膜者) ,82係形成盡素部TFT之a-Si: Η膜,83係形成裝置部之a-、 Si :H膜。 根據如此之實施例時,首先令較雷射光小之能量照射 於a-Si:H膜地,放出仲介之氫,經由同樣能量之雷射光複 (請先閲讀背面之注意事項再填寫本頁) 装. 本纸張尺度適用中國國家梂準(CNS ) A4规格(210X297公釐) A7 316999 ____B7_ 五、發明说明(7) (請先閱讀背面之注意事項再填寫本頁) 數掃瞄照射地,命介於該能置之氫則對應掃瞄次數,階段 性地減少,終於幾乎放出。然後,令雷射光之能量較前次 之照射能置爲高地進行同樣工程地,仲介更高之能量的氫 則對應掃瞄照射次數,階段性地產生的同時加以減少,如 此地經由令雷射光之照射能量變大地,自對應小能置之氫 至對應大能量之氫地加以順序放出。 因此,a-Si: Η膜之氫則階段地放出,而且邊監視該氫 量向高能量照射移轉之故,無實質上之膜損傷,放出含有 氫之大部分,爲令a-Si: Η膜多結晶化,加上大的能量時, 膜中之氫含量已少之故,即使此等氫一口氣放出,亦不會 有膜損傷之情事。 以上之工程之中,令霤射光之照射能量變大時’,於氫 量產生置爲預定以下之不會產生的階段時,首次實施令具 前述a - S i : Η膜呈多結晶化所需之能量的雷射光加以照得之 工程。」 如此地得多結晶膜矽後,於與以後第1之以往技術同 樣之製造方法,製作poly-Si TFT。 經濟部中央梂隼局属工消費合作社印製 又,以往葉片式PECVD法中,於堆積薄膜時,設置與 反應室不同之預備加熱室,於此預備加熱室中,施以基板 加熱後,搬送室之機器人則搬送至反應室,令基板設置於 反應塞後,更進行數分之基板加熱後,堆積薄膜。 但是,於前述之各以往技術之低溫步驟pQly-Si TFT 中,存在有以下之問題,此等呈量產化之阻礙要因。 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐)-1〇 - 316999 A7 B7_ 五、發明説明(8 ) 第1之以往技術所抱持之問題 (請先閱讀背面之注意事項再填寫本頁) 課題1-1).工程溫度呈550°C爲高時,無法使用便宜之 玻璃,而導致製品價格之高漲。更且,由於玻璃自身之重 量,大型化的同時而變大,無法得大型化之液晶顯示裝置 (LCD)。 課題1-2).現在之LCD用之玻璃基板係有由360 mraX 460 mm之尺寸至550mmX 650mm之尺寸的大型化,但不存在得對 應此大型化之LPCVD裝置。 第2之以往技術所抱持之問題 經濟部中央揉準局貝工消費合作社印製 課題2-1).較LPCVD a-Si,於基板整體進行均匀之雷 射照射之適正照射條件非常嚴格,如前所述該適切範圍則 熱處理溫度愈低則愈窄。爲此,切需令熱處理溫度由45 0 °C程度提昇至500°C。伴隨之無法使用便宜之玻璃,招至 製品價格之高價。更且,由於玻璃自身之重量,大型化的 同時而變大,無法得大型化之液晶顯示裝置(LCD)。相反 地,熱處理溫度呈4 5 0 °C以下之低時,雷射照射之結晶化 的程度則於每區塊爲均勻,或爲不均匀地變季,無法進行 安定之生產,又,該結晶化度亦低,不法得良好之結晶性 半導體膜。 課題2-2).無關於熱處理溫度之高低需要加以熱處理、 。因此,於PECVD裝置之外,需要熱處理爐。通常於熱處 理爐,附加眞空裝置之時,呈LPCVD裝置之故,熱處理爐 之價格係與LPCVD裝置之價格呈相同之程度。依照如此之 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐)_ ^ 經濟部中央梂準局員工消费合作社印製 A7 __B7_五、發明説明(9) 理由,第2之以往技術係較第1之以往技術爲高價。又,工 程愈長,製品之良率亦會下降。加上與課題卜2)同樣地, 現在未存在得對應玻璃基板之大型化之熱處理爐。 第3之以往技術所抱持之問題 課題3 - 1 ),如前述之引例所示,爲除去氫地,以135 mJ/cm2照射複數階掃瞄,接著以173niJ/cm2照射複數階掃 瞄,更且以2 0 7 m J / c m 2照射複數階掃瞄,順序令能置變大 重覆同樣之工程。然後,於放出含氫之大部分後,結晶化 a-Si膜。如此地至結晶化PECVD a-Si膜時,需重覆十數次 以上雷射之照射。爲此生產性明顯下降,而導致製品價格 之高價。又令同一處照射數次以上雷射時,必需非常注意 基板周邊之氣氛的控制。於大氣氣氛下,施以雷射照射時 ,空氣中之氧氣則於每雷射照射置入半導體膜中。除氫時 係於氫除去後之不對結合補得氧,於結晶化時於Si原子之 移動時,氧則被導入膜中。雷射照射次數爲數次之時,空 氣中氧的置入只有少量之故不會有問題,但是重覆數十次 雷射照射時,必需充分注意氧置入膜中之情形。(當然地 對於Si、Ge、GaAs等通常之半導體物質係於半導體膜中混 入氧時,會使半導體特性下降)。因此,第3之以往技術中 ,不令雷射照射於眞空中或非氧化氣氛下進行時,無法得、 未混入氧之半導體膜。此係意味會產生生產性更爲下降和 製品價格更爲上昇的情形。 課題3 - 2 )如課題3 - 1所述,於此以往技術之中,能置 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)-12 - (請先閲讀背面之注意事項再填寫本頁) 裝 訂 經濟部中央標準局貝工消費合作杜印製 A7 _B7_五、發明説明(10) 强度爲小之狀態照射雷射之後,順序提升能量之强度。如 此之雷射照射結晶化之方法中,結晶粒不會變大,由於較 小之粒徑之結晶粒構成多結晶半導體膜。因此,良好的半 導體膜即使無氧的混入,亦無法獲得,因此薄膜半導體膜 裝置之特性亦呈優異者。 在此,本發明係提供針對解決上述諸課題,該第1目 的係實現良好之薄膜半導體裝置的簡便方法,以可使用於 通常大型玻璃基板之製造裝®和工程溫度,可安定地加以 製造之方法者。 另一方面,令非晶質矽膜使用於薄膜半導體裝置之主 動層(以後略記爲a-Si TFT),該移動度係有O.lcra2· V—1 _ s_1之程度,例如768行X1024列X3色- = 2359296畫素之 高精密彩色LCD之開關元件中,會有回應速度過慢無法使 用之問題。即,有强烈需求以與以往所使用之a-.Si TFT的 同等製造工程,可令移動度呈lcm2· IT1, s — 1之程度以上 的薄膜半導體裝置和該製造方法。 在此,本發明之其他目的係針對解決上述諸課題,該 第二目的係提供以與a-Si TFT同等之製造工程,可令移動 度呈lcm2· V—1. S — 1之程度以上的薄膜半導體裝置和該製 造方法。 又,依賴以往之葉片式PECVD裝置之薄膜堆積方法中、 ,預備加熱室之存在爲不可或缺之故,PECVD裝置則大型 化,其價格亦有呈高價之問題。更且,搬送室之機器人之 溫度係室溫程度,預備加熱溫度爲300°C程度以上之故, 本紙張尺度適用中國國家梯準(CNS ) A4规格(210X297公釐)-13 . (請先閱讀背面之注^h項再填寫本頁) 裝. 訂 經濟部中央梯準局員工消費合作社印製 316999 A7 _B7__五、發明説明(11) 自基板之預備加熱室向反應室搬送中,基板溫度則下降, 於結局反應室設置基板後,依然需長時間之預備加熱期間 ,呈低生產性之一因。 在此,本發明之其他目的係針對解決上述諸課題,該 第三目的係提供於依賴PECVD裝置之薄膜堆積裝置中,具 有簡便且高生產性之1薄膜堆積方法。 【本發明之揭示】 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬Ur)的電漿化學氣相堆積法(PECVD法)中,令 該半導體膜膜厚呈自40nm程度至300ηπι程度地加以堆稹的 工程爲特徵者。更且前述半導體膜爲矽膜,前述氣體爲矽 烷(SiH4,Si2H6,SUiU)者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar·),於該原料氣體之澳度呈6.25¾程度以下、 之電漿化學氣相堆積法(P E C V D法)中,令該半導體膜加以 堆積的工程爲特徵者。此時前述半導體膜之堆積速度爲 0.15nm/s程度以上爲特徵者。更且前述半導體膜爲矽膜, (請先閱讀背面之注意事項再填寫本頁) 、π 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇Χ297公釐)-14 經濟部中央橾準局員工消费合作社印氧 316999 A7 _____B7_ 五、發明説明(12) ' 前述氣體爲矽烷(SiH4,Si2H6,Si3H8)爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕綠性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar),於該半導體膜堆積中反應室內之壓力爲 1 . OTorr程度以上之電漿化學氣相堆積法(PECVD法)中,令 該半導體膜加以堆積的工程爲特徵者。此時前述半導體膜 之堆積速度爲0.15nm/s程度以上爲特徵者。更且前述半導 體膜爲矽膜,前述氣體爲矽烷(SiH4,Si2H6,Si3H8)爲特 徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕綠性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar),半導體膜堆積中之反應室內之電極間距 離爲17.8mm程度以上之電漿化學氣相堆積法(PECVD法)中 ,令該半導體膜加以堆積的工程爲特徵者。此時前述半導 體膜之堆積速度爲0.15η m/s程度以上爲特徵者。更且前述 半導體膜爲矽膜,前述氣體爲矽烷(SifU,Si2H6’ Si3H8) 爲特徵者。 . 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 本紙張又度適用中國國家揉準(CNS ) A4現格(210X297公釐)-15 - (請先閲讀背面之注意事項再填寫本育) 装. ----訂 經濟部中央揉準局—工消费合作社印装 A7 B7五、發明説明(l3) 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar),於該原料氣體之濃度呈6.25¾程度以下 之電漿化學氣相堆積法(PECVD法)中,包含令該半導體膜 加以堆積的工程,此時該半導體膜堆積中之反應室內之壓 力爲l.OTorr程度以上爲特徵者。此時前述半導體膜之堆 積速度爲0.15nm/S程度以上爲特徵者。更且前述半導體膜 爲矽膜,前述氣體爲矽烷(S1H4,Si2H6,Si3H8)爲特徵者 0 本發明係於至少表面之一部分爲絕綠性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar),於該原料氣體之濃度呈6.25¾程度以下 之電漿化學氣相堆積法(PECVD法)中,包含令該半導體膜 加以堆積的工程,此時該半導體膜堆積中之反應室內之電 極間距離爲17 . 8mni程度以上爲特徵者。此時前述半導體膜 之堆積速度爲0.:15iim/s程度以上爲特徵者。更且前述半導 體膜爲矽膜,前述氣體爲矽烷(SilU,Si2H6,Si3H8)爲特 徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕綠性物質上,形成半導體膜,令該半導體膜呈電晶體之、 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar),半導體膜堆積中之反應室內之Μ力爲 本紙張纽適用中國國家標準(CNS>A4«^( 210X297公釐)_ 16—- ---------叫装-- (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部中央樣準局貝工消费合作社印製 A7 __^_____B7_五、發明説明(14) l.OTQrr程度以上,且電極間距離爲17.8mm程度以上之電 漿化學氣相堆積法(PECVD法)中,包含令該半導體膜加以 堆積的工程爲特徵者。此時前述半導體膜之堆稹速度爲 〇.15nin/s程度以上爲特徵者。更且前述半導體膜爲矽膜, 前述氣體爲矽烷(SifU,Si2H6,Si3H6)爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動屉的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar),該原料氣體之濃度爲6.25¾以下,且該 半導體膜堆積中之反應室內之壓力爲l.OTorr程度以上, 且電極間距離爲17 . Slum程度以上之電漿化學氣相堆積法( PECVD法)中,包含令該半導體膜加以堆積的工程爲特徴者 。此時前述半導體膜之堆積速度爲0.15nm/s程度以上爲特 徵者。更且前述半導體膜爲矽膜,前述氣體爲矽烷(Si H4 ,S i 2H6,S 1 3H8)爲特徵者。 本發明係於至少表面之一部分爲絕綠性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar )之電漿化學氣相堆積法(PECVD法)中,包、 含令該半導體膜加以堆積的第1工程,和提高該半導體膜 結晶性之第2工程爲特徵者。此時前述半導體膜之堆積速 度爲0.15nm/s程度以上爲特徵者。更且前述半導體膜爲矽 -17 - 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝_ 訂 316999 A7 B7 經濟部中央樣準局貝工消費合作社印製 五 '發明説明(15) 膜,前述氣體爲矽烷(SiH4,Si2H6,Si3H8)爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,包含將含有該半 導體膜之構成元件的化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar),前述原料氣體之濃度爲6.25¾程度以下 之電漿化學氣相堆積法(PECVD法)中,包含令該半導體膜 加以堆積的第1工程,和提高該半導體膜結晶性之第2工程 爲特徵者。此時前述半導體膜之堆積速度爲Q.15n m/s程度 以上爲特徵者。更且前述半導體膜爲矽膜,前述氣體爲矽 烷(S i Η 4,S i 2 Η 6,S i 3 Η 8 )爲特徵者。 本發明係於至少表面之一部分爲絕綠性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將含有該半導體 膜之構成元件的化學物質爲原料氣體,更且做爲追加氣體 使用氬(Ar),於該半導體膜堆積中反應室內之壓力爲1.0 To rr程度以上之電漿化學氣相堆積法(PECVD法)中,包含 令該半導體膜加以堆積的第1工程,和提高該半導體膜結 晶性之第2工程爲特徵者。此時前述半導體膜之堆積速度 爲0.15nni/s程度以上爲特徵者。更且前述半導體膜爲矽膜 ,前述氣體爲矽烷(SiH4,Si2H6,Sl3H8)爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將含有該半導體 本紙張尺度逍用中國國家橾準(CNS)A4規格(210X297公羞)-18 - — I '-裝 訂 ^ (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央棣準局員工消費合作社印裝 五、發明説明(16) 膜之構成元件的化學物質爲原料氣體,更且做爲追加氣體 使用氬(Ar),於該半導體膜堆積中反應室內之電極間距離 爲17 . 8min程度以上之電漿化學氣相堆積法(PECVD法)中, 包含令該半導體膜加以堆積的第1工程,和提高該半導體 膜結晶性之第2工程爲特徵者。此時前述半導體膜之堆積 速度爲0.15nin/s程度以上爲特徵者。更且前述半導體膜爲 矽膜,前述氣體爲矽烷(SiH4,Si2H6,Si3H8)爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將含有該半導體 膜之構成元件的化學物質爲原料氣體,更且做爲追加氣體 使用氬(Ar),前述原料氣體之濃度爲6.25%以下,且前述 半導體膜堆積中反應室內之壓力爲l.OTorr程度以上之電 漿化學氣相堆積法(PECVD法)中,包含令該半導體膜加以 堆積的第1工程,和提高該半導體膜結晶性之第2工程爲特 徵者。此時前述半導體膜之堆積速度爲Q.15nm/s程度以上 爲特徵者。更且前述半導體膜爲矽膜,前述氣體爲矽烷( S i H4,S i 2H6,S 1 3H8)爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將含有該半導體. 膜之構成元件的化學物質爲原料氣體,更且做爲追加氣體 使用氬(Ar),前述原料氣體之濃度爲6. 25¾以下,且前述 半導體膜堆積中之電極間距離爲17 . 8mm程度以上之電漿化 本紙張尺度逍用中囷國家標隼(CNS ) Μ規格(210X297兮釐)-19 . . (請先閱讀背面之注意事項再填寫本頁) .装_ 、1Τ 316999 A7 經濟部中央揉準局貝工消费合作社印笨 B7五、發明説明(l7) 學氣相堆稹法(PEC VD法)中,包含令該半導體膜加以堆積 的第1工程,和提高該半導體膜結晶性之第2工程爲特徵者 。此時前述半導體膜之堆積速度爲0.15nm/s程度以上爲特 徵者。更且前述半導體膜爲矽膜,前述氣體爲矽烷(SiH4 ,Si2H6,Si3H8)爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕綠性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將含有該半導體 膜之構成元件的化學物質爲原料氣體,更且做爲追加氣體 使用氬(Ar),前述原料氣體之濃度爲6.25¾以下,前述半 導體膜堆積中反應室內之壓力爲l.OTorr程度以上,且電 極間距離爲17. 8程度以上之電漿化學氣相堆積法(PECVD法 )中,包含令該半導體膜加以堆積的第1工程,和提高該半 導體膜結晶性之第2工程爲特徵者。此時前述半導體膜之 堆積速度爲0.15nm/s程度以上爲特徵者。更且前述半導體 膜爲矽膜,前述氣體爲矽烷(SiH4,Si2H6,SUiU)爲特徵 者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將含有該半導體 膜之構成元件的化學物質爲原料氣體,更且做爲追加氣體、 使用氬(Ar),前述半導體膜堆積中反應室內之壓力爲1·〇 To rr程度以上,且電極間距離爲17 . 8程度以上之電漿化學 氣相堆稹法(PECVD法)中,包含令該半導體膜加以堆稹的 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐)-20 _ 經濟部中央樣準局負工消費合作社印製 A7 B7五、發明説明(1δ) 第1工程,和提高該半導體膜結晶性之第2工程爲特徵者。 此時前述半導體膜之堆積速度爲〇.15nm/s程度以上爲特徵 者。更且前述半導體膜爲矽膜,前述氣體爲矽烷(SiH4, Si2H6 ^ SiaHs)爲特徵者。 本發明係於至少表面之一部分爲絕綠性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將含有該半導體 膜之構成元件的化學物質爲原料氣體,更且做爲追加氣體 使用氬(Ar)之電漿化學氣相堆積法(PECVD法)中,包含令 該半導體膜加以堆積的第1工程,和於半導體膜施以光學 能量或電磁波能量照射之第2工程爲特徵者。此時前述半 導體膜之堆積速度爲0.15nin/s程度以上爲特徵者。更且前 述半導體膜爲矽膜,前述氣體爲矽烷(SilU,Si2H6, S i 3H8)爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成矽膜,令該矽膜呈電晶體之主動層的 薄膜半導體裝置中,該矽膜係以紅外線吸收分光法測定時 ,至少存在2 1 0 2 c m - 1附近(2 0 9 8 c ηΤ 1程度至2 1 0 6 c ηΓ 1程度 間)之吸收峰和2084^1附近(2080cm-1程度至2088(:111]程 度間)之吸收峰的二者,該2 1 0 2 c πι — 1附近之吸收峰强度較 2 0 0 0 c nr 1 ( 1 9 8 0 c m — 1程度至2 0 2 0 c m — 1程度間)之吸收峰强度、 爲强者爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕綠性物質上,形成矽膜,令該矽膜呈電晶體之主動層的 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐)~- 91 - (請先閲讀背面之注意事項再填寫本頁) 316999 經濟部中央標準局貝工消費合作社印製 A7 £7_五、發明説明(19) 薄膜半導體裝置之製造方法中,包含將以紅外線吸收分光 法測定時,至少存在2102CHT1附近( 2 098 cm-1程度至2106 cm—1程度間)之吸收峰和2084cm-1附近UOSOcnr1程度至 2 0 8 8 c πΓ 1程度間)之吸收峰的二者,該2 1 0 2 c m _1附近之吸 收峰强度較2000(^-2(1980(:111-1程度至2020CHT1程度間)之 吸收峰强度爲强之矽膜,以電漿化學氣相堆積法(PECVD法 )加以堆積之工程者爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕綠性物質上,形成矽膜,令該矽膜呈電晶體之主動層的 薄膜半導體裝置之製造方法中,包含形成以紅外線吸收分 光法測定時,至少存在2102(:11^1附近(2098C1T1程度至 2106cm- 1程度間)之吸收峰和2084 cπΓ 1附近(2080 cπΓ 1程度 至ΖΟδδεηΓ1程度間)之吸收峰的二者,該2102cin_1附近之 吸收峰强度較2 0 0 0 cm- 1 ( 1 980 cm—1程度至20 20 CHT1程度間) 之吸收峰强度爲强之矽膜的第1工程,和提高該矽膜之結 晶性之第2工程者爲特徵者。此時令第1工程於電漿化學氣 相堆積法(PECVD法)進行者爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕綠性物質上,形成矽膜,令該矽膜呈電晶體之主動層的 薄膜半導體裝置之製造方法中,包含形成以紅外線吸收分 光法測定時,至少存在2102cm-1附近( 2098 cm—1程度至 、 2 1 0 6 c m _ 1程度間)之吸收峰和2 0 8 4 c m _ 1附近(2 0 8 0 c ηΓ 1程度 至2 0 8 8 c ηΤ 1程度間)之吸收峰的二者,該2 1 0 2 c πΓ 1附近之 吸收峰强度較ZOOOcnrUigSOcnr1程度至2020CIT1程度間) (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-22 . 316999 V A7 _ B7 五、發明説明(2〇) 之吸收峰强度爲强之矽膜的第1工程,和於該矽膜施以光 學能量或電磁波能量照射之第2工程者爲特徵者。此時令 第1工程於電漿化學氣相堆稹法(PECVD法)進行者爲特徵者 0 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置中,該半導體膜包含非晶質成分 和結晶質成分之二者,該非晶質成分係呈柱狀構造爲特徵 者。此時前述半導體膜爲矽膜爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,含有該半導體膜 包含非晶質成分和結晶質成分之二者,該非晶質成分係呈 柱狀構造地堆積半導體膜之第1工程,和提高該柱狀構造 半導體膜之結晶性之第2工程爲特徵者。此時前述半導體 膜爲矽膜爲特徵者。 經濟部中央橾準局貝工消费合作社印製 (锖先閱讀背面之注意事項再填寫本頁) 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,含有該半導體膜 包含非晶質成分和結晶質成分之二者,該非晶質成分係呈 柱狀構造地堆積半導體膜之第1工程,和於該柱狀構造半、 導體膜施以光學能量或電磁能量照射之第2工程爲特徵者 。此時前述半導體膜爲矽膜爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 本紙張尺度逍用中國國家棟準(CNS ) A4規格(210X297公釐) 23 經济部中央橾準局貝工消費合作社印製 A7 B7 _五、奋明説明(21) 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,含有該半導體膜 包含非晶質成分和結晶質成分之二者,將該非晶質成分呈 柱狀構造之半導體膜以電漿化學氣相堆積法(PECVD法)力口 以堆積之第1工程,和提高該柱狀構造半導體膜之結晶性 之第2工程爲特徵者。此時前述半導體膜爲矽膜爲特徵者 0 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,含有該半導體膜 包含非晶質成分和結晶質成分之二者,將該非晶質成分呈 柱狀構造之半導體膜以電漿化學氣相堆積法(PECVD法)加 以堆積之第1工程,和於該柱狀構造半導體膜施以光學能 量或電磁能量照射之第2工程爲特徵者。此時前述半導體 膜爲矽膜爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成具有混晶狀態之半導體膜,令該半導 體膜呈電晶體之主動層的薄膜半導體裝置之製造方法中, 成膜該半導體膜時,於成膜室內存在氬(Αι·)者爲特徵者。 此時前述半導體膜爲矽膜爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該、 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將具有混晶狀態 之半導體膜,以電漿化學氣相堆積法(PECVD法),做爲稀 (請先閲讀背面之注意Ϋ項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-24 - 經濟部中央梯準局員工消費合作社印製 A7 _______B7_五、發明説明(22) 釋氣體使用氬Ur)進行堆積之工程者爲特徵者。此時前述 半導體膜爲矽膜爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上’形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將具有混晶狀態 之半導體膜,於氬(Ar)存在的氣氛下加以堆積之第1工程 ,和結晶化具有該混晶狀態之半導體膜之第2工程者爲特 徵者。此時前述第2工程之結晶化係經過短時間熔融狀態 者爲特徵者。此時前述半導體膜爲矽膜爲特徵者。 本發明係於至少表面之一部分爲絕綠性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將具有混晶狀態 之半導體膜,於氬(Ar)存在的氣氛下加以堆積之第1工程 ,和於具有該混晶狀態之半導體膜施以光學能量或電磁波 能量之照射之第2工程者爲特徵者。此時前述第2工程中, 半導體膜具有短時間熔融狀態者爲特徵者。此時前述半導 體膜爲矽膜爲特徵者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,令該半導體膜呈電晶體之 主動層的薄膜半導體裝置之製造方法中,將具有混晶狀態 之半導體膜,以電漿化學氣相堆積法(PECVD法),做爲稀、 釋氣體使用氬(Ar)進行堆積之第1工程,和於具有該混晶 狀態之半導體膜施以光學能量或電磁波能量照射之第2工 程者爲特徵者。此時前述第2工程中,半導體膜具有短時 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準(CNS ) Μ规格(210X297公釐)-25 . 經濟部中央標準局負工消费合作社印裝 A7 ________B7__五、發明説明(23) 間熔融狀態者爲特徵者。此時前述半導體膜爲矽膜爲特徵 者。 本發明之液晶顯示裝置係具有上述記載之薄膜半導體 裝置者爲特徵者。又,本發明之電子機係具備如此之液晶 顯示裝置者。 本發明係於至少表面之一部分爲絕緣性物質基板之該 絕緣性物質上,形成半導體膜,於設置令該半導體膜呈電 晶體之主動層的薄膜半導體裝置的一方基板,和另一方基 板間,挾持液晶之液晶顯示裝置之製造方法中,含有該半 導體膜之構成元素之化學物質爲原料氣體,更且做爲追加 氣體使用氬(Ar·),以電漿化學氣相堆積法(PECVD法)堆積 半導體膜之第1工程,和提高該半導體膜結晶性之第2工程 者爲特徵者。 本發明係於電漿化學氣相堆積裝置(PECVD裝置),於 基板上堆積薄膜之方法中,包含於反應室內設置基板之第 1工程,和設置該基板後,於成膜時,將較導入該反應室 的氣體熱傳導度高之氣體,導入該反應室,進行該基板第 1之預備加熱的第2工程,和起動電漿之外,令成膜之諸條 件與成膜過程爲同一者,進行該基板之第2預備加熱的第3 工程,和之後嘗試薄膜之成膜的第4工程者爲特徵者。 本發明係於電漿化學氣相堆積裝置(PECVD裝置),於、 基板上堆積薄膜之方法中’包含於反應室內設置基板之第 1工程,和設置該基板後,令該反應室保持較成膜時爲高 之壓力,進行該基板之第1之預備加熱的第2工程,和起動 本紙張尺度適用中國國家揲準(CNS)A4規格( 210X297公釐)-26 - (請先閲讀背面之注意事項存填寫本莨) A7 B7 316999 五、發明説明(24) (請先閱讀背面之注意事項再填寫本頁) 電漿之外,令成膜之諸條件與成膜過程爲同一者,進行該 基板之第2預備加熱的第3工程,和之後嘗試薄膜之成膜的 第4工程者爲特徵者。 本發明係於電漿化學氣相堆積裝置(PECVD裝置),於 基板上堆積薄膜之方法中,包含於反應室內設置基板之第 1工程,和設置該基板後,於成膜時,將較導入該反應室 的氣體熱傳導性爲高之氣體,於較成膜時爲高之壓力下導 入該反應室,進行該基板之第1之預備加熱的第2工程,和 起動電漿之外,令成膜之諸條件與成膜過程爲同一者,進 行該基板之第2預備加熱的第3工程,和之後嘗試薄膜之成 膜的第4工程者爲特徵者。 以下參照圖面詳細說明本發明之基礎原理及實施形態 。第3圖(a)〜(d)係將形成MIS型電場效應電晶體之薄膜半 導體裝置之製造工程,以截面加以顯示之概圖。使用此圖 1說明有關本發明TFT製造方法之概略後,說明各工程之詳 細。 經濟部中央樣準局員工消费合作社印製 (1、本發明之薄膜半導體裝置之製造方法的概略) 本發明中,做爲基板1 0 1之一例,使用汎用無鈉玻璃 。首先於基板101上,以常壓化學氣相堆積法(APCVD法)或 PECVD法或濺射法等,形成絕緣性物質之基底保護膜102。、 接著之後堆積呈薄膜半導體裝置之主動層的眞性矽膜等之 半導體膜。半導體膜係依PECVD法或A PC VD法等之化學氣相 堆稹法(CVD法),或濺射法或蒸著法等之物理氣相堆積法( 本紙張尺度遑用中國國家標準(CNS ) A4规格(210X297公釐) 27 經濟部中央標準局員工消費合作社印製 五、發明説明(25) PVD法)加以形成。如此所得半導體膜係以該as-depQsi ted 膜,做爲TFT通道等之能動層加以使用,或於此等之半導 體膜短時間照射雷射光等之光學能量或電磁波能量,進行 結晶化亦可。於最初有堆積之半導體膜爲非晶質,或非晶 質和微結晶混合存在之混晶質時 > 稱此工程爲結晶化。另 一方面,於最初堆積之半導體膜爲多結晶質,稱此工程爲 再結晶化。本說明書中如未特別加以限定,兩者皆稱爲提 高結晶化或結晶性之工程。雷射光等之能量强度愈髙,則 於結晶化時,半導體膜係先行熔融,經由冷卻固化過程加 以結晶化。在此本發明稱之爲熔融結晶化。對此不熔融半 導體膜之結晶化,進行至固相,稱之爲固相成長法(SPC法 )。固相成長法係於由550°C程度至650°C程度之溫度,花 上數十小時至數十小時進行結晶化之熱處理法(Furnace-SPC法),和以自不足一秒至一分程度的短時間,自700°C 至1 0 0 0°C之高溫進行結晶化的急速處理法(RTA法),及雷 射光等之能量强度爲低時,所產生之極短時間固相成長法 (VST-SPC法)之三者爲主地加以分類。本發明係可爲適用 於此等之結晶之方法,但爲令大型基板高生產性地加以製 造的觀點視之,熔融結晶化法,或R T A法、V S T - S P C法者爲 特別適合。此等之結晶化方法中,照射時間非常短之故, 且照射範圍對基板整體而言爲局部性之故,半導體膜之結、 晶化時,基板整體不會同時加熱至高溫,因此不會有由於 基板之熱而導致之變形和龜裂。之後,將此半導體膜圖案 化,之後呈電晶體之主動層地作成半導體膜1 0 3。(第3圖( 本紙張尺度適用t國國家梯準(CNS ) A4規格(2IOX297公釐)~~-28 - (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央橾準局貝工消费合作社印製 五、發明説明(26) a)) 半導體膜形成後,以CVD法或PVD法等形成閘極絕緣膜 104。隨(第3圖(b))絕緣膜之形成,考量種種之製造方法 ,但以絕緣膜形成溫度爲350 °C以下者爲佳。此係爲防止 M0S界面或閘極絕緣膜之熱劣化之重要要件。同樣戈情形 ,對以下所有工程都適用。閘極絕緣膜形成後之所有工程 溫度必需抑制於35QC以下。經此,可令高性能薄膜半導 體裝置容易地且安定地加以製造。再者,一般以CVD法或 PVD法所形成之氧化膜係令半導體膜,較以丨以上之 溫度熱氧化作成之氧化膜,其膜品質者劣化。例如以紅外 線吸引分光法,分析氧化矽膜時,O-Si-Ο之直線模式之主 吸收峰則於108 0 cnT1附近出現。膜品質優良之熱氧化膜中 ,此主吸收峰則於1086 ± 10 cm — 1附近,半振幅脈衝寬度爲 SOtlOcnT1程度,呈吸收係數33400± 4000cm_1加以出現 。對此,以CVD法或PVD法所成之氧化膜中,主吸收峰係於 1070 土 lOcm—1附近,半振幅脈衝寬度爲108 士 10cm—1程度 ,其吸收係數則以2 4 0 0 0 ± 3 000 cnT 1出現。以CVD法或PVD 法所形成品質之劣等氧化膜係,而且於膜堆積後進行膜質 改善處理。對此具體而言,以2 0 0°C至4 0 0°C的溫度,令氧 氣包含分壓爲Q.1氣壓至3氣壓程度,且做爲氧化膜品質改 善反應之觸媒的水蒸氣,於露點包含2 (TC至1 0 (TC之氧化、 性氣氛中,經過10分至5分時間程度,達成令氧化膜熱處 理。例如令單矽烷(S iH4)和一氧化二氮(N2〇)爲原料,以 PECVD法成膜之氧化膜係於as-depQsited狀態中,主吸收 I "裝 訂^-^ (請先閲讀背面之注意事項再填寫本頁) 本羝伕尺度遒用_國國家揉準(CNS ) A4規格(210X297公釐)-29 - 經濟部中央搮準局員工消资合作社印輦 A7 B7 五、發明説明(27) 峰係於1 068附近,半振幅脈衝寬度•爲llOcnT1程度,該吸 收係數則以236 00 cnT 1出現。令此氧化膜以35 0°C之溫度, 令氧分壓爲0.2氣壓程度,和水蒸氣露點包含80 °C程度之 氣氛下,施以約3小時的熱處理,先前之主吸收峰則改善 爲於1Q77CHT1附近,半振幅脈衝寬度爲95cm-1程度,該吸 收係數則呈2 7 5 0 OcnT 1者。此係經由熱氧化膜,做爲膜品 質雖有些不佳,做爲以3 5 Q°C之低溫工程作成之氧化膜爲 良質者。如此地,以低溫步驟形成氧化膜時,氧化膜堆積 後之氧化性氣氛下之熱處理係於良好之半導體裝置製造上 ,爲非常有效者。然而薄膜半導體裝置之半導體層則作成 基底保護膜等之氧化膜時,對此氧化膜亦於含水蒸氣等的 氧化膜氣氛下進行處理者爲佳。 接著,令呈閘極電極105之薄膜以PVD法或CVD法等加 以堆積。通常閘極電極和閘極配線係於同一材料以同一工 程加以製作之故,此材質之電阻抗爲低,對350°C之熱工 程而言爲安定者。堆積呈閘極電極之薄膜後進行圖案化, 接著於半導體膜進行不純物離子注入106,形成汲極範圍1 07及通道範圍108。(第3圖U))此時閘極電極則呈離子注 入的罩幕之故,通道係呈僅形成閘極電極下的自我整合構 造。不純物離子注入係適於使用質量非分離型離子注入裝 置,注入不純物元素之氫化物和注入氫之離子·滲雜法,、 和使用質量分離型離子注入裝置,注入僅所期望之不純物 元素的離子置入法的二種。做爲離子·滲雜法之原料氣體 ,使用稀釋濃度(3.1¾至1(3¾之PH3或二矽烷等之注入不純物 本紙乐尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 3O - (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局貝工消費合作社印製 A7 ____B7_五、發明説明(28) 元素的氫化物。離子置入法中,僅注入所期望之不純物元 素後’接著注入氫離子(質子或氣分子離子)。如前所述爲 安定保持MOS界面或閘極絕綠膜,不論是離子.滲雜法, 或離入置入法,離子注入時之基板溫度必需爲3 5 Q °C以下 。一方面,爲令注入不純物之活性化於350°C以下之低溫 經常安定地加以進行(本發明中,此稱之爲低溫活性化), 離子注入時之基板溫度係以2Q(TC以上者爲佳。爲調整電 晶體之臨限値電壓,將進行通道·滲雜,或作成LDD構造 之於低濃度注入之不純物離子,爲以低溫確實地加以活化 ,離子注入時之基板溫度係必須呈2 5 0°C以上。如此地, 以基板溫度爲高之狀態,進行離子注入時,伴隨半導體膜 之離子注入之結晶破壞時的再結晶化可同時產生,就結果 而言,可防止離子注入部的非晶質化。即離子注入的範圍 注入後亦依然以結晶質殘留,之後之活化溫度爲3 5 0以下 的低溫時,亦可達離子注入之活化。令CMOS TFT作成時, 使用聚醯亞胺樹脂等之適當罩幕材料,令NM0S或PM0S之一 方斗互地以罩幕被覆,於上述方法進行各離子注入。 接著,令層間絕緣膜109以CVD法或PVD法形成。於離 子注入和層間絕緣膜形成後,於3 5 Q°C以下之適切熱環境 下,施以數十分至數小時之熱處理,進行注入離子之活化 及層間絕綠膜之燒結。此熱處理係先行與進行閘極絕緣膜. 堆積後之含水蒸氣氧化性氣氛·下的熱處理的同樣條件下進 行。但是,熱處理溫度係爲令注入離子確實活化呈2 5 0°C 以上爲佳。通常閘極絕緣膜和層間絕緣膜則其膜品質亦有 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐)-31 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標牟局貝工消費合作社印製 316999 a7 _B7五、發明説明(29) 不同。爲此,於層間絕緣膜形成後之二個絕緣膜,令連接 孔開啓時,絕緣膜之蝕刻速度則普通爲不同者。於如此條 件下,連接孔之形狀則愈下愈廣,而產生反推拔狀或瑕疵 ,於其後形成電極時,而呈電氣無法導通之所謂接觸不良 的原因。將層間絕緣膜有效能燒結之接觸不良的產生止於 最小狀態。於層間絕綠膜形成後之源極·汲極上開孔連接 孔,令源極·汲極取出電極11Q和配線,以PVD法或CVD法 形成,完成薄膜半導體裝置。(第3圖(d)) 然面此章中,閘極電極對半導體膜,以上側具有薄膜 半導體裝置爲例加以說明,但本發明亦適用閘極電極對半 導體膜,具有於下側型薄膜半導體裝置者。 (2、詳細說明有關本發明之薄膜半導體裝置之製造方法的 工程) (2-1、本發明適應之基板和基底保護膜) 首先,對於適於本發明之基板和基底保護膜加以說明 。做爲本發明適應之基板,使用金屬等之導電性物質、碳 化矽(SiC)或氧化鋁(Al2〇3)、氮化鋁(A1N)等之陶瓷材料 、熔融石英或玻璃等之透明絕緣性物質、矽晶圓等之半導 體基板及加工此等之LSI、藍天(三方晶系Al2〇3結晶)等之 結晶性絕綠物質等。做爲廉價之汎用玻璃基板係可使用、 CONN丨NGJAPAN有限公司製#7059玻璃或#1737玻璃、或日本 電氣硝子有限公司製0A-2玻璃、NH TECHNO製NA35玻璃等 。半導體膜係無關乎基板之種類,至少基板表面之一部分 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐)-32 _ 經濟部中央樣率局員工消费合作社印裝 A7 ___B7__五、發明説明(30) 則以絕緣性物質加以構成,堆積於該絕緣性物質。令此絕 緣性物質,本案稱之爲基底保護膜。例如做爲基板使用熔 融石英基板時,基板本身爲絕緣性物質之故,直接於熔融 石英基板上堆積半導體膜亦可。或令氧化矽膜(Si〇x:0<x S2)或氮化矽膜(Si3Nx:0<xS4)等絕緣性物質,於熔融 石英基板上做爲基底保護膜形成之後,堆稹半導體膜亦可 。做爲基板通常使用玻璃之時,令半導體膜直接堆積於絕 緣性物質之通常玻璃上亦可,含於玻璃中之鈉(Na)等之可 動離子則不混入半導體膜中,於氧化膜或焦化膜等之絕緣 性物質,於玻璃基板上形成基底保護膜後,堆稹半導體膜 爲佳。經此,薄膜半導體裝置係對於長時間的使用或高電 壓之使用,動作特性不會有所變化,而增加安定性。本發 明中,令此安定性稱之爲電晶體之可靠性。除去令藍寶石 等之結晶性絕緣物質做爲基板使用之時,半導體膜則堆稹 於基底保護膜爲佳。令各陶瓷基板做爲基板使用時,添加 於陶瓷中之燒結助材原料則令扮演防止擴散混入半導體部 的功能以基底保護膜加以進行。又令金屬材料做爲基板使 用時,爲確保絕緣性,基底保護膜則不可或缺的。更且, 半導體基板或L S I元件中,電晶體間或配線間之層間絕緣 膜等則擔任基底保護膜。基板之大小或形狀中,無對製造 工程中之熱環境的伸縮或扭曲等變形之產生的話,不做任、 何之限制。即自直徑3英吋(76.21〇)之圓板至56〇111111/720 mm以上之長方形基板可任意使用。 基底保護膜則首先將基板以純水洗淨後,於基板上以 本紙浪尺度逍用中國國家橾準(CNS ) A4规格(210X297公釐)-33 - (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央梂準局員工消費合作社印製 A7 __B7五、發明説明(31) APCVD法或LPCVD法、PECVD法等之CVD法、或濺射法等之 PVD法,經由氧化鋁膜、氧化鉅膜之氧化膜、或氮化矽膜 等之氮化膜加以形成。APCVD法中,以基板溫度250Ό至 450°C,以單砂燒(SilU)或氧爲原料時,可堆稹氧化砂膜 。於PECVD法或濺射法中,於基板溫度自室溫至400 Ό間形 成此等之基底保護膜。基底保護膜之厚度係需防止自基板 混入不純物離子之擴散混入的充分厚度,其値係最小具有 10 Onm。考量塊間或基板間之參差,以2 0 0 n m以上者爲佳, 有300ιιιη時做爲保護膜可充分作用。基底保護膜兼具1C元 件間或連接此等之配線等之層間絕綠膜時,呈400nm至600 nm之膜厚。 (2-2、本發明之半導體膜和成膜此等之原料物質) 本發明之中,令半導體膜堆積於基板上。此係共通於 如以下發明。做爲適於本發明之半導體膜種類,除了矽( Si)或鍺(Ge)等之單體半導體膜之外,可爲矽·鍺( SixGei-x:0<x<l)或砂·碳(SixCi-x:0<x<l)或鍺·碳( GexCi-xKHl)等之第四族元素複合的半導體膜,或鎵· 砷(GaAs)、銦·銻(丨nSb)等第三族和第六族元素之複合體 化合物半導體膜。或矽·鍺·鎵.砷(SixGeyGazAsz:x + y + z二1)之複合化合物半導體膜或於此等之半導體膜添加磷(P、 )、砷(As)、銻(Sb)等之碑體元素的N型半導體膜,或添加 硼(B)、鋁(A1)、鎵(Ga)、銦(In)等之施體元素的P型半導 體膜亦可適於此本發明。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-34 · (請先閎讀背面之注意事項再填寫本頁) 裝- 訂 A7 B7 經濟部中央樣準局—工消費合作社印製 五、發明説明(32) 本發明中,令半導體膜以CVD法堆積時,令含有堆積 之半導體膜之構成元素的化學物質,做爲原料氣體堆積半 導體膜。例如半導體膜具有矽時,做爲原料氣體使用單矽 燒(SiH4)、二砂院(Si2H6)、三较焼(Si3H8)、二氛砂院( Si H2C12)等。本說明書中令二矽烷或三矽烷稱之爲高次矽 烷(SinH2n + 2:2以上之整數)。鍺(Ge)爲半導體膜之時,使 用GeH4,令碳(C)或鎵(Ga)、砷(As)呈半導體時,使用甲 烷(CH4),或三甲基鎵((CH3)3Ga)、AsH3等。又,令磷(P) 或硼(B)添加於半導體膜時,共同使用PH3或B2H6等。做爲 原料氣體,可使用含有構成前述各半導體膜之元素的化學 物質,但必定原料氣體殘留於半導體膜中之故,以構成元 素之氫化物爲佳。例如自二氯矽烷(SilUCU)成膜的矽膜 中,不論量之大小,必會殘留氯(C1),令此矽膜使用薄膜 半導體裝置之主動層時,殘留之氯則呈電晶體特性之劣化 因素。因此較二氯矽烷以具有構成元素之氫化物的單矽烷 (SiH4)者爲佳。原料氣體及依需要添加之追加氣體之純度 係愈高愈好,考*得高純度氣體技術的困難之增大,價格 的上升,純度係以9 9 . 9 9 9 9 ¾以上爲佳。通常半導體膜成膜 裝置係呈背景眞空度10 — 6t〇rr,成膜壓力則自O.ltorr至 數t d r r °自該背景眞空至成膜過程的不純物混入之比例則 呈1(Τ5至1(Γ6。使用成膜之原料氣體或追加氣體之純度係、 對利用此等氣體之成膜裝置之背景眞空度,與成膜壓力同 等即可。因此,本發明中流入成膜裝置之氣體純度係以 99.999¾以上(不純物之比例爲lx 1〇-5以下)爲佳,如有 ---------、裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) 35 316999 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(33) 99.9999¾時(不純物之比例爲IX 1(Γ6以下),做爲原料完 全無問題,背景眞空度和成膜壓力比的十倍純度時(此例 中爲99.99999¾,不純物之比例爲IX 1(Γ7以下)時,完全 不用考量不純物之混入非常的理想。 (2-3、本發明所使用之PECVD裝置) 首先、使用第2圖說明使用於本發明之電漿化學氣相 堆積裝置(PECVD裝置)的概略構成。PECVD裝S係以葉片式 容量結合型,電漿係產生於使用工業用頻率(13.56 MHz)之 高頻電源的平行平板電極間。第2圖上圖係以令反應室附 近由上方視得之概略圖,圖中之A -A ’之截面圖爲第2圚下 圖。反應室201係經反應容器202,隔離外氣,於成膜中, 呈O.ltDrr至lOtorr之減壓狀態。於反應容器202內,下部 平板電極203和上部平板電極204相互平行設置,此等二枚 之電極則形成平行平板電極。此平行平板電極間則呈反應 室201。本發明中,使用4 7 0minX 560ιηιη之平行平板電極, 令電極間距離自18.Qmin至37.0mm呈可變之反應室201之容 積係對應電極間距,呈4738cm3至9738cra3。平行平板電極 間距離係令下部平板電極2 0 3之位置上下移動,自由於 10 . Qm至40 . Omni間加以設定。又,設定於所定電極間距離 時,470mmX 560mm之平板電極面內之電極間距離的偏差氬 爲0 . 5mni。因此,產生電極間之電場强度偏差係於平板電 極而內呈2¾以下,極均勻的電漿則產生於反應室20 1。於 下部平板電極2Q3上,置上堆積薄膜之基板205,基板邊緣 (請先閲讀背面之注意事項再填寫本頁) 本紙铢尺度適用中國國家標準(CNS ) A4说格(210 X 297公釐) 36 經濟部中央樣準局貝工消費合作社印製 A7 B7五、發明説明(34) 部2mm則經由遮蔽框2 0 6壓制。第2圖上圖之中,爲將PECVD 裝置之概略易於理解,省略了遮蔽框206。於下部平板電 極203內部,設置加熱器207,令下部平板電極之溫度,可 任意調整於25 0°C至4 0 0°C間。除去周邊2mm下部電極2 0 3內 的溫度分布係芍設定溫度爲土 5°C,實質上令基板205之 大小,呈360mmX 465mm時,仍可保持基板內溫度偏差於士 2°C以內。遮蔽框2 0 6係做爲例如基板2 0 5,使用汎用玻璃 基板(例如CONNING JAPAN有限公司製NA35等)時,基板則 依賴加熱器2 07之熱,防止凹型之變形的同時,於基板之 邊緣部及背面不成膜不需之薄膜地,壓制基板。原料氣體 和追加氣體所成反應氣體係通過配管2Q8,導入於上部平 板電極204內,更且擦過設於上部平板電極內之氣體擴散 板209間,經由上部平板電極整面,以略均勻之壓力流入 反應室201。爲成膜中時,反應氣體之一部分係由上部平 板電極出來處電離,於平行平板電極間產生電漿·。反應氣 體之一部分乃至整體你有關於成膜,無關於成膜之殘留反 應氣體及成膜化學反應結果所產生之生成氣體你呈排氣氣 體,介由設於反應容器2 0 2周邊上部之排氣孔210加以排氣 。排氣孔210之電導係較平行平板電極間之電導爲大,該 値係平行平板電極間之電導的1 0 0倍以上爲佳。更且平行 平板電極間之電導係較氣體擴散板209之電導爲大,其値、 係氣體擴散板之電導之1 () f)倍以上者爲佳。經由此構成, 自470mmX 560mm之大型上部平板電極整面,以略均匀之壓 力,該反應氣體導入反應室,同時地排氣氣體則自反應室 ^紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐)-37 - 裝 訂 c·'^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 ______B7五、發明説明(35) 向所有方向,以均等之流量加以排氣。各反應氣體之流置 係導入配管208之前,經由質量流量控制調整所定之値。 又,反應室201內之壓力係經由設於排氣孔出口的電導閥 211,調整於所期望之値。於電導閥211之排氣側中,設置 渦輪分子栗等之眞空排氣裝置。本發明之中,無油之乾式 泵則做爲眞空排氣裝置的一部分加以使用,令反應室等之 反應容器內之背景眞空度爲l(T5t〇rr。第2圖中,於箭頭 顯示氣體之流動概略。反應容器202及下部平板電極2Q3係 具有接地電位,此等和上部平板電極20 4係由絕緣環212, 保持於電氣絕綠狀態。於電漿產生時,由高頻振盪源213 輸出之例如13 . 56MHz之高頻則介由阻抗匹配電路214,施 加於上部平板電極204。 使用本發明之PECVD裝置係實現如上述極精巧之電極 間控制和均質氣體流,呈可對應360nimX 465mm之大型基板 的薄膜半導體裝置。但是,只要因襲此等之基礎概念,可 容易對應更大型化之基板,實際上可實現較550mm X 650ram 大型之基板裝置。又,本發明中,雖使用最爲汎用之頻率 13.56MHz之高頻率,此外利用此高頻之整數倍的高頻亦可 ★。例如有2倍之27.12MHz或3倍之40.68MHz、4倍之54.24 MHz等爲有效者。更且,利用100MHz率爲10MHz之rf波至數 百MHz之VHF波時,於平行平板電極間可產生電漿。因此,、 經由交換使用本發明之PECVD裝置之高頻振盪源213和阻抗 匹配電路214,可容易使用所期望之頻率高頻,可產生電 漿。一般而言,於高頻電漿中,令頻率提升時,電漿中之 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準(CNS)A4说格(21〇X297公釐)-38 . A7 316999 _B7___ 五、發明説明(36) 電子溫度則上昇,會易於呈亂數產生之故,對後述之本發 明之薄膜形成方法而言,尤其有效。 (2-4、本發明之半導體膜和該PECVD法之堆積) 說明根據本發明之薄膜半導體裝置之半導體膜和將此 於PECVD法形成之方法。於基板表面之至少一部分,設置 氧化矽膜等之絕緣性物質的基底保護膜後,於此基底保護 膜形成半導體膜,最終而言此半導體膜製造做爲電晶體之 主動層的薄膜半導體裝置。 基板係設於下部平板電極203之溫度保持於380°C之 PECVD裝置內。除去起動電漿,令PECVD裝置呈與成膜裝置 同一者。例如令單矽烷以50SCCM,令氬以3 000SCCM流動, 令反應室內之壓力保持於1.5ΤΟΓΓ。平行平板電極間距離 係有24.4 ram。設置基板與如此系統呈平衡狀態後之基板表 面溫度係具有3 4 9°C。於PECVD裝置設置基板後至達成平衡 狀態之時間稱之爲平衡時間,保持於室溫之基板時,,平 衡時間係最短需要5分- 6分。此平衡時間係當然會依基板 之厚度、熱容量、熱俥導度、設置前之基板溫度及導入反 應室的氣體種類或該流量、壓力而不同。基板之厚度由本 發明所使用之1 . lmm薄至例如0 . 7mm時,平衡時間亦比例於 厚度縮短爲3分一4分。令基板設置於反應室內前,預備加、 熱則可縮短平衡時間。尤其,經由平衡狀態之基板表面溫 度,以高1 0°C之溫度預備加熱時,可使平衡時間呈1分程 度。平衡時間之縮短係當然意味呑吐量之提升和製品價格 本紙張尺度適用中國國家橾隼(CNS ) Μ规格(210X297公釐)—-39 - 一―- I--------( '餐------、訂------fJ. (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印策 經濟部中央標準局員工消费合作社印製 A 7 B7五、發明説明(37) 之下降。又反應室之壓力愈低,平衡狀態之基板表面溫度 會下降者爲一般者。因此,基板設置後之最初數十秒至數 分間,於成膜時較導入反應室之氣體保持於高壓,或將此 等兩者組合,於成膜時經由反應室導入氣體,將熱傳導度 爲高之氣體,於較成膜時爲高之壓力,導入反應室地,進 行基板之第1預備加熱後,更於該後數十秒至數分間,除 去電漿之起動,將上述諸條件(導入氣體種類、氣體流量 、反應流量、反應室內壓力、平行平板電極間距離、下部 平板電極溫度)做爲與成膜過程同一者,進行第2之預備加 熱後,嘗試成膜亦可。反應室內自第1之預備加熱氣氛完 全置換爲第2之預備加熱氣氛,花费充分的時間,再進行 此第2之預備加熱者爲佳。第2之預備加熱期間中之時刻t( rain)的第1預備加熱氣氛之殘留氣體成分比X係以最慢之排 氣的完全混合系統加以考量,令反應室體積呈V(CC)、令 成膜時之壓力呈P(Torr)、令成膜時之氣體流量爲Q(sccm) 加以表示時,則記述爲 t = - (P/7 6 0 ) · (V/Q) · 1n(x) 令χ = 1(Γ6完全置換定義時,此式係改寫爲 t = -(P/760 ) · (V/Q) X 13 . 82 因此令第2之預備加熱期間,以較此式計算之時間t ( m i η ) (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標準(CNS ) Α4規格(210X297公釐)-40 - A7 316999 B7 五、發明説明(38) (請先閲讀背面之注意事項再填寫本頁) 爲長時,反應室內係完全置換爲第2之預備加熱氣氛。以 ‘如此之事,於第1之預備加熱時導入的氣體則無於半導體 膜堆積殘留之輸,半導體膜堆積中,經常維持於同一氣氛 。更且,藉由第2之預備加熱,成膜中之基板溫度則保持 於一定。結果,藉由第2之預備加熱,安定氣氛和溫度, 於膜厚方向堆積均匀之膜,而且可令平衡時間更加以縮短 0 達成平衡狀態之後,於上部平衡電極2 0 4施加高頻產 生電漿,進行半導體膜之成膜。高頻輸出係例有600W。矽 膜體積條件之一例係如以下所述。 矽烷流量:S i Η 4 = 5 0 S C C Μ 氬流量:Ar = 3000SCCM(原料濃度1.64¾) 高頻輸出:RF = 6 0 0 W( 0.2 2 8W/cm2)
壓力:P=1.5Torr 電極間距離:S = 2 4 . 4 nun 下部平板電極溫度:Tsus = 380°C 基板表面溫度:Tsub = 3 4 9°C 經濟部中央揉準局月工消费合作社印策 於此條件下,半導體膜之堆積速度係呈0.327n m/s,於熱 脫離氣體頻譜(TDS),測定之矽膜中的氫濃度有9.10原子% 。又,經由透過型電子顯微鏡的觀察,此矽膜包含非晶質、 成分和結晶質成分的兩者,主要非晶質成分呈柱狀構造。 結晶成分係於柱狀之非晶質成分中有島狀之點。一方,於 第7圖顯示此矽膜之拉曼分光測定結果。第6圖之以往技術 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) 41 經濟部中央標準局負工消費合作社印褽 A7 ___ B7__ 五、發明説明(39) 之矽膜中可見到未觀察到之5 3 0 c ηΓ 1附近的尖峰。此係由 於矽膜中所含有之結晶成分的拉曼偏移。即,本發明所得 之矽膜係混有非晶質和結晶質之混晶質。第4圖中顯示於 此矽膜之紅外吸收分光法所測定之光譜者。比較以往之a -Si膜(第5圖)的結果,2102 cnT 1附近(吸收峰位置爲2098cm 〃至2106CHT1之程度間所顯現者)之吸收峰和2084(:1^1附 近(吸收峰位置爲SOSOcnr1至2088CHT1之程度間所顯現者) 之吸收峰二者則明白地加以分離,其中2 1 0 2 c πΓ 1附近之吸 收峰强度爲較2000cm-1附近(吸收峰位置爲1980cm—1至 2 0 2 OcnT1之程度間所顯現者)的吸收峰强度愈强。2000 crT1附近之吸收峰係結合於a-Si之氫(Si-H)的直接模式。 於以往之2 0 9 0 cni_ 1附近,顯現以(S i H2)或(SiH2)n之形態 結合的直線模式(文獻 M . H . B r 〇 d s k e y , M C a r d ο n a a n d J . J . C uomo:Phys.Rev.B16(1977)3556或G.Lucovskey’R.J.Neman ich andJ.C.Knights :Pliys.Rev.B19(1979)2O 64)。 但 是較本系時2000CIT1附近之峰,2102cm-1附近或2084CIT1 附近之峰者則較强,或於半導體膜中結晶成分爲多、改變 成膜條件令結晶成分之比例爲多時,2 0 0 0 c ηΓ 1附近之吸收 峰變弱的同時,2 1 0 2 c πΓ 1附近或2 0 8 4 c m — 1附近的峰者較强 ,以TDS提升半導體試料溫度測定放出氫量的結果,於通 常之2 0 0 0 C Μ — 1附近由具峰之試料之氫脫離放出係於試料溫、 度爲3 0 (3°C時,會成爲最大,本系之試料則高達3 7 0Ό, 2 1 0 2 c ηΤ 1附近或2 (] 8 4 c ηΓ 1附近展現之二個吸收峰則爲本系 所固有者,爲非晶質成分和結晶成分混合之結合於膜中結 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 Χ297公釐) -42 - (請先閲讀背面之注意事項再填寫本頁) 裝· 、1Τ 316999 經濟部中央棣準局貝工消费合作社印裝 A7 B7五、發明説明(40) 晶成分氫的振動所展示者。更且於稀釋氣體使用氫,以P-ECVD成膜之以住微結晶砂(氣系微結晶砂)中,於21〇2cm_1 附近和2 0 84 cnT1附近不顯現明白分離之二個吸收峰,可 稱二個吸收峰爲氬系之特徵者。換言之,紅外線光譜之 2102 cm—1附近之峰和2084C1T1附近之峰係令氬做爲稀釋 氣體加以使用,成膜混晶質膜時,最容易出現。結果令含 有半導體膜之構成元素矽之化學物質的矽烷爲原料氣體, 更且做爲追加氣體,使用氬以PECVD法堆積之矽膜係主要 爲非晶質成分爲柱狀構造之混晶質。更且於半導體膜中, 自1 %至10 %之氫則與非晶質矽或結晶質矽結合,此等之IR 峰係有觀測於2102 cm_1附近或2 084 ciT 1附近的膜。又, 本系所得之半導體膜係於該成膜時,未使用氟化矽烷( SiF4 )等之鹵化物之故,完全無半導體膜中之鹵元素等之 混入,呈純度極高之膜。以下爲簡單說明稱此半導體膜爲 (Ar系)混晶質膜。 如此所得之本發明(A I·系)混晶質半導體膜係不需施以 特別之結晶化工程,直接以A S - D E P 0 S I T E D膜,可做爲薄膜 半導體裝置之主動層(即源極範圍或汲極範圍、通道範圍 、或射極範圍或集極範圍、集極範圍)加以利用。本發明 之半導體膜係如前述以高純度於非晶質中含多量之結晶質 ,而且未足1 0%之氫則令非晶質或結晶質中之缺陷或不對、 結合對爲終端之故,使用此半導體膜作成薄膜半導體裝置 時,呈顯示移動度爲2cm2. V — 1· S-1以上的良好電氣特性 ,。更且,本發明之半導體膜係反映此良好膜品質,事前(1 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297分釐)-43 _ 經濟部中央標準局員工消費合作社印装 A7 B7五、發明説明(41) 、本發明之薄膜半導體裝置之製造方法的概略)所述之方 法中,可作成MOS型TFT。即,不施以特別之結晶化工程, 亦可適於離子注入法和連接於此之35 0°C之低溫活化的第1 章節的製造方法。於此製造方法有工程最高溫度之35 0°C 之故,於通常之大型玻璃等之耐熱性低之基板上,可簡單 地作成自我整合型薄膜半導體裝置。本發明之薄膜半導體 裝置係閘極電極和源極範圍、或汲極範圍之重量會變大, 對應此等閘極·源極間或閘極·汲極間之寄生容量則呈小 者。於如此本發明之薄膜半導體裝置,構成電路時,電路 之動作速度則變快,或使用AMLCD之開關元件時,可使元 件微小化,減少保持容量,可製得高畫質高孔徑率顯示之 液晶顯示裝置。 如此地令良好之半導體膜,以PECVD法堆稹之時的重 要參數係有追加氣體種類,和該氣體流量比(對原料氣體( 單矽烷等第之總氣體(追加氣體(氬等)和原料氣體之和)之 濃度),及壓力、電極間距離、基板表面溫度之5個。以下 對此加以詳述。 本發明特徵之一係於汎用性高之PECVD法中,有將堆 積後之膜(AS-DEPOS I TED膜)做爲較高結晶性之混晶質。以 通常PECVD法,難以令此AS-DEPOSITED膜呈結晶性之高混 晶膜。此係基板溫度不足400°C之故,矽烷等之原料物質、 之成長膜表面的移動度會減少,對原料物質之非晶質狀態 結晶狀態的選擇性會消失。爲此以往係於成膜中施以導入 氟化矽烷等之處置,同時呈半導體膜純度下降的環境。本 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家揉準(CNS ) A4规格(210X297公釐)-44 - 經濟部中央標準局員工消费合作社印製 A7 ____B7 五、發明説明(42) 發明係將PECVD法之缺點,以多量導入氬氣等之追加氣體 ,更且以此等追加氣體原料物質之稀釋加以解決。於as-deposited狀態, 爲成膜結晶性之高混 晶質膜 ,不製作原 料物質之基或離子,而製作氬之基或離子,由此需令能置 搬運至基板表面。原料物質之基或離子係產生氣相反應, 或原料物質到達基板表面的瞬間加以反應之故,選擇性之 喪失則產生,阻礙半導體膜表面之結晶成長。而且,如此 之基或離子之電漿中的生成則必需極力加以避免。原料物 質係於非活性狀態搬運至成長膜表面,吸附於此後,爲反 應之能量則由稀釋氣體等供給時,於AS-DEPOSITED狀態形 成結晶性高之混晶質膜。由此需要原料氣體之稀釋,更且 令促進原料物質之基板表面之反應的氣體,需選擇做爲稀 釋物質。氬係當然由原子單體所成,離子化電位之光譜則 非常單純。氬之一價離子化電位係1 5 . 759 eV,二價離子化 電位係27.629eV,三價離子化電位係40.74eV。因此,於 氬中稀釋少量之原料物質起動電漿時,離子化之氬係則由 一價離子和二價離子之二者所支配,離子化能量則較低之 故,生成氬基或離子。對此,做爲以往稀釋氣體廣爲使用 之氫中,氫分子之離子化電位係於15eV至18Ev間,存在十 數個之不同之離子化電位。而且對呈氬爲一個或二個能量 之整合電漿狀態(以光爲例爲雷射光)、氫等之分子氣體係、 呈混有多數之能量的電漿狀態(以光爲例爲白光)。如較白 光雷射光之能量傳送較爲有效地,以離子化能量低之氬稀 釋原料氣體時,可更有放地將能量搬運至基板表面。半導 本紙張尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐)_ - 45 - ------------裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局贝工消费合作社印製 A7 B7五、發明説明(43) 體膜堆積時之稀釋物質爲氬之外,當然可爲氦或氖、氪、 氙的稀釋氣體族亦可。此等之氣體亦具有單純之離子化電 位光譜。 附加較氫等稀有氣體元素之優異能量輸送性,氬係亦 同時具蝕刻性。爲此非晶質成分內,具2個乃至3個不對結 合對之不安定半導體原子係經由氬氣,於成膜中可提高蝕 刻率,同樣地較結晶成分,非晶質成分者之蝕刻率則提高 。結果,令氬做爲稀釋氣體堆積之半導體膜係較半導體膜 爲氫或氦等之其他氣體爲稀釋氣體的半導體膜,不對結合 對之數則減少,有較結晶率(對結晶成分之整體的比率)爲 高之傾向。又,以同樣之原理,於成膜中,不安定原子係 由氬選擇性的排除之故,堆稹膜係由較安定之原子所構成 。此係氬系半導體膜於短時間接受大的能量供給時,不易 產生由半導體膜之原子飛散等之情事。換言之,Ar系半導 體膜係較氫系等之其他半導體膜,於雷射照射或急速熱處 理等之結晶化時難以損傷,可更適於結晶化。又,前述有 關於TDS測定所述,結合於本發明之Ar系半導體膜之氫係 較結合於通常之半導體膜的氫,其脫離所需之活化能量爲 大,於較高溫度下方開始脫離。此係結晶化時,A r系半導 體膜於短時間接受多量之能量供給時(半導體膜之溫度上 昇速度由1CTC /秒至1 0 11 °c /秒),氫之放出相較之下較爲、 緩和,而且結晶化時不產生損傷。對此令氫或氦之輕元素 做爲稀釋氣體使用時,於堆積膜中,矽原子所有之4條結 合對中的3對呈不對結合對,存在多數以殘留的一對與其 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標準(CNS ) A4规格(210X297公釐)-46 - 經濟部中央標準局貝工消费合作社印製 316999 A7 _B7__五、發明説明(44) 他矽原子結合之不安定原子。如此之半導體膜係於少量之 能量供給時,不安定原子之結合會斷裂,易於產生半導體 0 原子之飛散或就該巨視現象而言產生之膜損傷《又,氫脫 離之活化能量爲低之故,令緩和之溫度上昇(例如1 0 °c / 分程度),僅以半導體膜被覆之時,亦會爆發性地放出氫 氣,由此產生膜之剝離或損傷,阻礙結晶化。結果做爲本 發明之稀釋氣體,最適切者爲氬,接著爲氦等之稀有氣體 0 氣體流量比係原料氣體濃度(原料氣體"原料氣體+追 加氣體)),6 . 25¾程度以下爲其必需要件。基板表面溫度 之外的其他二個參數亦存在必需條件,僅於三個參數同時 滿足之時,才會堆積本發明之(Ar·系)混晶質膜。當其他二 個參數爲接近必需條件値時,(欲越過必需條件時)(A r系) 混晶質膜能成膜者爲原料氣體濃度3 . 23¾以下之時。當澳 度太低之時,堆積速度會變慢之故,不能忽視起因於背景 眞空度之氧或水、二氧化碳等之不純物氣體的影響,半導 體膜質則會劣化。當濃度爲0 . 3 6 %以上時,如此不純物之 影響則消失,可得良好之半導體膜。壓力之必需條件爲 1 . 0 t q r r以上。當其他二個參數爲接近必需條件値時,(欲 越過必需條件時)(Ar系)混晶質膜能成膜者爲壓力呈1 .6 torr以上之時。當壓力過高之時,電漿則不安定,會產. 生異常放電。於本發明之氣體流量比中,爲起動安定均勻 之電漿,壓力以2 . 7 t 〇 r r以下者爲佳。電極間距離之必需 條件係1 7 . 8 m m以上者。當其他二個參數爲接近必需條件値 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐)-47 - A7 B7 經濟部中央揉準局貝工消費合作社印裝 五、發明説明(45) 時,(欲越過必需條件時)(Ar系)混晶質膜能成膜者爲電極 間距離爲2 5 · 4 m m以上時。當電極間距離過廣之時,電漿仍 呈不安定而產生不正常之放電。本發明爲起動安定均勻之 電漿,爲電極間距離45.7mm以下者。對基板表面溫度雖未 存在必需條件’於200°C以上者較易得混晶質膜,而由無 問題地使用大型化玻璃基板的場合視之,期望有4 〇 〇。(:以 下者。爲成膜(Ar系)混晶質膜,以此原料氣體漉度低者爲 佳,又壓力以高者爲佳,更且電極間距離以廣者爲佳。令 如此原料氣體濃度變低2,或壓力變高,或電極間距離變 廣時,as-deposited膜之膜質則結晶率變高,氫含量更爲 減少,2 1 Q 2 c nr 1附近之峰和2 Q 8 4 c ηΓ 1附近之峰則變得更强 ,如後述以雷射照射或急速熱處理等,結晶化可更容易進 行。有關氫含量係使用例如(2-3)章所述之PECVD裝置,令 單矽烷流量呈lOOsccra。氬流量呈7000sccm,(單矽烷濃度 1 · 41%)、r f輸出爲6 0 0W ' (電力密度0 . 228W/cra2)、令壓力 呈2.25 torr、電極間距離爲35.56mm、下部平板電極溫度 爲38Q°C,堆積速度呈Q.17Q3nni/s時,以TDS測定,可減低 1 . 83原子%和LPCVD法所形成之非晶質半導體膜。 如前所說明,本系之中,於基板表面促進反應之能量 則經由稀釋氣體之離子或基輸送。然而,此等離子或基之 壽命係對壓力或電極間距離,顯示指數函數之減少。壓力、 變大、或距離變長,其離子或基之衝撞率會增加之故。其 結果,成膜速度DR(nm/s)係如下所述加以表現。 (請先閱讀背面之注意^項再填寫本頁) 、vl9 本紙張尺度速用中國國家揉準(CNS ) A4規格(210X297公釐)_ 48 A7 B7 經濟部中央梂準局貝工消費合作社印製 五、發明説明(46) DR-d〇exp{-(^ S+/3 P)} 在此之中,d。稱之爲破壞位能因子(nm/s),經由氣體流董 或裝置形狀,rf電力密度、基板溫度等所決定之係數。此 係數與矽烷等之原料氣體流量有强而有力之關係。即原料 氣體流量愈大,d〇則隨之變大。S係表電極間距離(mm),p 係Μ力(Torr)。而且,使用於(2-3)章說明之PECVD裝置, 令單矽烷流量呈lOOsccra、氬流量呈7 0 0 0 sccin、rf輸出爲 600W、下部平板電極溫度爲380°C時,d〇和α、/3値則呈 如下。 d〇=8.70(ns/m) a =0.0522(ιηιη'1) β =0.9258(torrz_1) 本發明之(Ar系)混晶質膜係以PECVD法,成膜速度對壓力 和電極間距離,滿足上述之指數函數的關係式時加以形成 再則,成膜速度之如此關係於原料氣體濃度和壓力、 電極間距離之所謂(Ar系)半導體膜,令重要之三個參數向 較佳之方向進行時,可減低成膜速度。例如 , 矽烷流量.:S丨Η 4 = 2 5 S C C Μ 氬流量:Ar = 7 0 0 0SCCM(原料濃度〇 . 36¾) 壓力:P = 2 . 7To r r ί請先閲讀背面之注意事項再填寫本頁} 裝· •、tT. 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210 X 297公釐) 49 316999 A7 經濟部中央標準局負工消費合作社印敢 B7五、發明説明(47) 電極間距離:S = 45 . 7ηπη 高頻輸出:RF = 600W(0.228W/Cr-Si〇2 膜 2) 下部平板電極溫度:Tsus = 380°C 基板表面溫度:Tsub = 349°C 之成膜條件下,嘗試30分鐘之堆積時,堆積膜厚亦僅能達 程度(堆積速度:DR = 0.0017nin/s),如後所述,於薄膜 半導體裝置中,半導體膜厚通常爲數十nm至數百nm之故, 由製造的觀點來看,此成膜速度則過慢不具實用性。更且 ,於(2-2)所述,對背景眞空度之成膜壓力比或氣體中之 不純物比例爲1(Τ5至1(Γ6之系統中,成膜速度係期望爲 0 . 15nni/s以上。此係如此程度之背景眞空度或氣體純度時 ,將置入半導體膜之氧或水、一氧化碳、二氧化碳等之不 純物氣體的不良影響,以此成膜速度以上加以除去者。不 足0 . 15nm/s之成膜速度堆積膜時,膜之密度則低·,而呈含 多量空隙之低品質者,更且半導體膜之純度亦會變劣。因 此,滿足前述各條件的同時,堆積速度亦呈〇.15nm/s以上 ,加以堆積高純度、高品質(A !系)混晶質膜者爲佳。爲何 0 . 15nm/s爲臨限値雖然不明白,令先前之壓力比或不純物 比率自1(Γ 6至1(Γ 7進行高眞空化和高純化時,此成膜速度 之下限可令0.15nm/s以上下降。 如前述加上製造上的實用性,期望之成膜速度的下限 爲0 . 3nm/s。爲令對上述各條件及成膜速度之限制同時加 以滿足,可令反應室之排氣速度變大加以達成。一般而言 (請先閲讀背面之注意事項再填寫本頁) 本紙法尺度適用中國國家橾準(CNS ) A4洗格(210X297公釐)-50 - 經濟部中央橾準局員工消費合作社印裝 A7 B7五、發明説明(48) ,氣體流量Q和反應室壓力P、及反應室之排氣速度Sp間, 有 P = Q/Sp. ...(1) 之關係。上述之佛8中,總氣體流量^720255(^!|(壓力=2.7 Torr之故,反應室之排氣速度係Sp = Q/P = 2.60SCCM/mTorr 。(lSCCM/mTorr = 12.671/s),令此排氣速度變大時,壓力 保持於一定之下,可令氣體流置Q變大。成膜速度係與原 料氣體流量有强力的正關係之故,經氣體流量Q可調整成 膜速度。例如令排氣速度呈Sp = 26.0SCCM/mTorr之先例10 倍者,亦可令矽烷流量呈SiH4 = 250SCCM、氬流量呈Ar = 7 0 0 0 QSCCM和氣體流量呈10倍者,結果令原料澳度或壓力 等之成膜條件呈與前例一樣,令成膜速度增大10倍(0.017 nm/s )。令反應室之排氣速度Sp變大時,較背景眞空度呈 高眞空化,減少不純物氣體之半導體膜中的置入。於本例 之中,雖Sp = 2.60SCCM/mTorr,爲令高純度結晶性高密度 大之(Ar系)混晶質膜呈現實之成膜速度(〇.3iini/s),反應 室之排氣速度Sp以lOSCCM/mTorr者爲佳。 (2-5、TFT型薄膜半導體裝置之通道膜栗和電晶體特性)、 在此,於TFT型薄膜半導體裝置中,說明通道所形成 之主動層半導體膜的厚度(在此本發明稱爲通道膜厚)和電 晶體特性之關連。一般而言,薄膜半導體裝置之中,呈通 本紙張尺度適用中國國家梂準(CNS )八4規格(210X297公釐)~~-51 - ----------裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7五、發明説明(49) 道之半導體膜的最佳膜厚係强烈依附於該形成方法。此係 半導體膜之膜質係對應該膜厚會有很大之變化之故。例如 S 0 S ( S i 1 i c ο η 0 n S a p p h i r e )或 S 0 1 ( S i 1 i c ο η Ο η I n s u 1 a t 〇 r ),原則而言,半導體膜質不依附於該膜厚之系統中,半 導體膜愈薄電晶體特性則愈佳。(在此將此原理稱之爲根 據動作邏輯之薄膜效果),此係於薄半導體膜中,空乏層 快速向全半導體膜厚廣布,於半導體膜表面馬上形成反轉 層之故(臨限電壓Vth會變小)。一方面令多結晶膜等之非 單結晶膜使用於通道之薄膜半導體裝置中,半導體膜質則 由膜厚而大爲不同。爲此,該上述機構則變得更爲複雜。 通常多結晶膜之膜質則愈薄的狀態下愈惡化,具體而言, 比較薄膜和于厚膜時,薄膜者則其構成之結晶粒尺寸則變 小,又同時地,增大結晶內之缺陷或結晶粒界之陷阱數。 當結晶粒之尺寸變小時,使用此薄膜半導體裝置之移動度 則變小。更且結晶內之缺陷或結晶粒界之陷阱數的增大則 會令空乏層之擴散變慢,於實質上可令臨限電壓Vth變大 。(在此稱之原理爲薄膜劣化),結果,根據先前之動作理 論,薄膜效果則與薄膜烤化處於競爭之過程。就薄膜化而 言,只要膜質無太大的差異(薄膜劣化爲小時),根據動作 理論之薄膜效果則作用,電晶體特性則愈呈薄膜愈佳。相 反地,薄膜化使膜質明顯惡化時,(薄膜劣化爲大時),根. 據動作理論之薄膜效果則取銷,伴隨薄膜化的結果則被惡 化。即,由膜質之膜厚依存性的大小,薄膜化的電晶體特 性則有可能爲佳六有可能爲惡。此膜質之膜厚依存性係會 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準(CNS ) A4規格(2丨0X297公釐)-52 - 經洚部中夬樣準扃貝工消費合作社印製 A 7 B7五、發明説明(5Q) 因該膜之形成方法而不同,又,依其膜厚又有所不同。因 此,半導體膜之最適膜厚係由於薄膜半導體裝置的製造方 法而完全不同,對應該各製造方法,必需求得該最適値才 行。 (2-6、AS-DEPOSITED混晶質半導體膜之最佳膜厚) 在此,討論將(2-4)章所述(Ar系)混晶質半導體膜, 於AS-DEPOSITED狀態呈薄膜半導體裝置之主動層半導體膜 時的最佳膜厚者。當膜厚爲〇至40nin時,膜質則較通常之 結晶化膜爲非常不佳。呈小的結晶粒於非晶質之海中呈島 狀的狀態,而結晶化度亦極低,且缺陷亦多。因此,最小 膜厚有40nm。當膜厚呈60nm時,於非晶質中開始產征結晶 成分,對該非晶質之比較係伴隨膜厚之增加而增大。即結 晶性係膜變得愈厚則會被改善。300nm以上時,略與結晶 狀態相同地令膜成長。對應如是膜質膜厚的變代·,電晶體 特性之膜栗依存性亦會變化。以上時,膜質幾乎不 改變之故(全無薄膜劣化),根據動作理論之薄膜效果則支 配作用,膜則愈薄電晶體特性則愈好。膜厚300nm至2 0 0 nni 時,則薄膜會有劣化,但是依然地根據動作理論薄膜效果 被支配,雖然較3 0 0 n m以上者緩和,但是還是愈薄電晶體 特性則愈好。膜厚由2 0 0 ηηι至60 nra間時,根據動作理論薄. 膜理論則停止,開啓狀態之電晶體特性則取最大値。當膜 厚不足60ηπι時,薄膜劣化則强過根據動作理論薄膜效果, 膜愈薄時,電晶體特性則愈劣。即,本發明的情形下,電 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210X297公釐)~- 53 - ---------^ 政------tl------^ ^ (請先閲讀背面之注意事項再填寫本頁) ^16999 A7 B7 經濟部中央梯準局貝工消費合作社印装 五、發明説明(51) 晶體特性以半導體膜栗爲6Qnm至2 0 0 nm間爲最佳,理想上 以80 nm至150 nm間爲佳。到此對電晶體特性之開啓狀態特 性做了說明,但關閉狀態之泄放電流亦依唳栗而不同。薄 膜半導體裝置之關閉泄放原理則並不十分清楚。本發明之 中雖然原理並不明,但於膜厚130nni以上時,膜厚與關閉 泄放有正向之關係,膜愈厚則關閉泄放亦愈大。膜厚爲 130nm以下時,其關連則愈弱。關閉泄放則對膜厚而言呈 獨立化。即,膜厚自0至130nm間中,關閉泄放電流値爲最 小値而呈一定。而且,開啓狀態之電晶體特性呈最佳,呈 關閉泄放最小之膜厚則爲50nm至130nm,理想上爲80nin至 130 ηιη之程度。將本發明之薄膜半導體裝置使用於LCD時 ,需考量光泄放電流之影響。薄膜半導體裝置係一般而言 經由光照射關閉泄放電流則會增大,對此稱之爲光泄放電 流,而光泄放電流爲小之情事爲良好之薄膜半導體裝置的 條件。本發明之薄膜半導體裝置中,光泄放電流係略比例 於膜厚。爲使安定製造和光泄放電流,半導體膜係自20nm 程度至ΙΟΟητη程度者爲佳。關閉泄放或光泄放、更且同時 考置開啓電流,滿足所有條件之系統係自60nm至130ηηι, 理想上呈自80nm至lOOnm。又,如本發明,令源極·汲極 範圍之離子注入活化,以3 5 0°C以下之低溫者通常爲困難 t 的。而且令活化安定的進行中,於半導體膜厚必須設定下、 限才行。本發明之中此値則呈70nm。又,採用LDD構造時 ,難以進行L D D範圍活化之故,期望爲9 0 n m以上。 (請先閲讀背面之注意事項再填寫本頁) .裝. 打 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)-54 _ 經濟部中央標準局貝工消費合作社印製 幻 β999 at __Β7_五、發明説明(52) (2 - 7 '本發明之半導體膜之結晶化及熔融結晶化) 再則於(2 - 4 )所述本發明之半導體膜,施以雷射照射 等之結晶化時,於結晶化工程前,不施以熱處理,仍可以 熔融結晶化或SPC法之結晶化。將此使用第8圖加以說明。 第8圖/[糸顯τκ詳述(Ar系)混晶質as-deposited膜的雷射照 射的結晶性變化者。即,(Α Γ系)混晶質膜係於 矽烷流量:SiH4 = 50SCCM 氬流量:Ar = 3000SCCM(原料濃度1.34¾) 高頻輸出:RF = 600W(0.228W/cm2) 壓力:P=1 . 5Torr 電極間距離:S = 45.7mm 下部平板電極溫度:Tsus = 380°C 基板表面溫度:Tsub = 349°C 之條件下,成膜爲50 n m之膜厚,於此膜不施以任何熱處理 (33 46?(^4 6(3膜),直接照射波長30811111之\6(:1激發雷射 光,調査該結晶性之變化。激發雷射光係該半振幅脈衝寬 度爲45ns,於lcmXlcm之四角形狀,以各能量僅照射一次 。第8圖之橫軸係各照射基板面上之能量密度,縱軸係顯 示如此雷射照射後之半導體膜之結晶化率。結晶化率係於 多波長分散型橢圓測定加以湔定。又,圖中之黑圓係顯示、 雷射照射結果之半導體膜的損傷,第1圖中,相當於D。椭 圓測定之測定中,令結晶化率超越70¾時稱之爲多結晶狀 態之故,於雷射能量密度自1 0 0 m J · c m _ 2至1 5 0 m J · c nr 2 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐)-_ (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局貝工消費合作社印製 316999五、發明説明(53) 間可漂亮進行結晶化。第8圖中,能量密度爲145 mJ · cm—2時,結晶化率係達最大之92¾,得高品質之結晶性半 導體膜。如此例所示,使用本發明之(A r系)混晶質膜時, 完全不施以以往進行之除氫熱處理,可以單純之雷射照射 ,可容易製造具高結晶率的高品質多結晶半導體膜。 於此製法中,得ρ ο 1 y - S i膜後,根據(1、本發明之薄 膜半導體裝置之製造方法的概略)所述之製造方法,以低 溫步驟可製得poly-Si TFT。反映有熔融結晶化膜之高結 晶性,可簡單作成移動度呈100cm2· V·1. S_1程度之高性 能薄膜半導體裝匱。 於(2-4)章所述之本發明之半導體膜係於拉曼分光測 定等認爲有少量結晶構造之存在,但難以稱之爲多結晶。 又,密度與以以往PECVD法成膜之非晶質矽同程度爲低, 氫原子爲多時,含矽原子之2 0 %弱程度。如此之膜爲何可 以漂亮地熔融結晶化其詳細雖不明白,可能是較微結晶範 圍非晶質範圍容易熔融,於熔融矽液中,浮起之微結晶則 擔任如抑制矽熔液之蒸發或飛散的糊,更且於冷卻固化過 程中,扮演結晶成長核之工作之故。爲此令(A r系)混晶質 半導體膜熔融結晶化的雷射能量密度係較以往下降· cm_ 2。此係使用同樣雷射照射裝置,於同樣雷射照射輸出 ,進行半導體膜之熔融結晶化時,以1次之雷射照射,較、 以往之非晶質膜,本發明之(A r系)混晶質膜者可結晶化之 宽廣面積範圍。即(A r系)混晶質膜者可減輕雷射照射裝® 之負擔,可提高生產性。 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中0囷家梯準(CNS )八4規格(210X297公釐) 56 經濟部中央標準局貝工消費合作社印製 316999 A7 ___B7_五、發明説明(54) 於(2 - 4 )章所詳述,於特別之成膜條件下,於汎用 PEC VD法as-depos丨ted狀態下,得結晶性高之混晶質膜。 但是,此等非結晶化膜程膜質優異之物。另一方,通常P -ECVD法所得膜係不施以除氫或緻密化之熱處理,結晶化 ,或雷射照射等之熔融結晶化可極爲容易進行者。此係於 as-deposited狀態下,太多爲之結晶化,殘留非晶質成分 爲少之故,以較少之能量供給下,殘留非晶質之結晶化仍 會進行。又,以高能量進行熔融結晶化時,多結晶成分扮 演半導體原子之蒸發或飛散糊的工作之故,不會產生半導 體膜之損傷或粗糙化,消失等可進行結晶化者。結果,本 案發明之混晶質半導體膜係較以as-depos i ted狀態呈薄膜 半導體裝置之主動部,適於利用熔融結晶化工程最高溫度 呈350°C以下製造低溫pQly-Si TFT時之最初半導體膜。即 ,於絕緣物質上,以PECVD法等形成本發明之結晶性高混 晶質半導體膜,接著令此膜以RTA法VST-SPC法等之固相結 晶化法、或雷射照射等之熔融結晶化法等加以結晶化,令 此之後的工程以3 5 0°C以下進行時,可容易製造高性能薄 膜半導體裝置。 本發明之(Ar系)混晶質半導體膜係含有以PECVD法等 之不活性氣體和單矽烷等之半導體膜構成元素之化學物質 的單矽烷流量比呈1 5 : 1以下(單矽烷濃度6 . 25%以下)即可、 得。一般而言,混晶質矽膜係令單矽烷以氫稀釋3¾時,仍 可以PECVD法成膜。但是,經申請人的實驗結果,於氫-單 矽烷系之混晶質膜中,無熱處理之熔融結晶化爲困難者。 本紙張尺度逍用中國國家標準(CNS ) A4优格(210X297公釐)~~~Τΐ~- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印裝 3j6999 at _____B7___五、發明説明(55) 而即無熱處理可結晶化之時,但是其再現性非常之低,於 熔融結晶化可進行之雷射範圍亦僅呈lOmJ/cm2以下。又假 使結晶化,產生微小之矽粉,令電晶體特性之偏差變大, 增大缺陷密度仍不適於賓用之上。微小之矽粉係如(2 - 4 ) 章所說明,最終起因於稀釋氣體氫之非蝕刻性。對此氬-單矽烷系之混晶質矽膜係經由調整半導體膜之膜厚或成膜 條件,雷射能量則自50mJ/cm2以上至350mJ/cin2程度的寬 廣能量範圍,可漂亮地結晶化。當然(A r·系)混晶質膜中不 會產生結晶化後之微小粉。,此理由係由以上之議論集合 如下。 (1)爲混晶質之供給能量爲低時,亦可進行結晶化。 (2 )結晶成分係扮演抑制矽溶液之蒸發或飛散目的。 (3)經由Ar之蝕刻性,as-deposited膜係減少飛散或 微小粉產生原因之不安定元素含量。· (4 )減少混晶質膜中之氫含量。 (5)Αγ系混晶質膜中之氫係僅殘留結合之物。爲此, 膜中之氫係於較高溫時,緩緩地加以放出。因此,於半導 體膜供給所定之能量時,無氫系矽膜所產生爆發性的氫放 出。 氫系混晶質半導體膜以無亦做爲以低溫步驟作成結晶 性薄膜半導體裝置時之最初半導體膜,由上述結論(2-4)、 ,詳述之本發明(A r系)混晶質膜者可更爲適切。 接著,於本發明之半導體膜,施以退火處理,對結晶 化方法加以說明。本發明之有用退火處理係照射雷射光或 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐)-58 - 31 ^999 A7 .二__B7_ 五、發明説明(56) 經濟部中央樣準局貝工消費合作社印袋 (請先閲讀背面之注意事項再填寫本頁) 高能量光,可進行半導體膜之熔融結晶化或VST-SPC之方 法。在此首先以氯化氙(XeCl)之激發雷射(波長308nm)爲 例,記述雷射照射方法。雷射脈衝之强度半振幅脈衝寬度 (即退火處理時間)係自10ns至500ns之短時間。於本例中 ,雷射脈衝之强度半振幅脈衝寬度係呈4 5 n s。照射時間如 如此爲非常短時間之故,於混晶質等之半導體膜之結晶化 時,基板不會發熱,因此不會有基板之變形。雷射照射係 令基板呈自室溫(25°C )至400°C間,空氣中至背景眞空度 爲l(T4Torr至10_9Torr程度之眞空中,或於含有氫或微量 之單矽烷等之還原性氣氛、氦或氬等之不活性氣氛下進行 。雷射照射之一次之照射面積係呈自5mm至20mm的正方形( 例如8mm),於各照射中,令照射範圍自1%至99%進行(例如 50%:前例爲4mm)。最初掃瞄於水平方向(Y方向)後,接著 於垂直方向(X方向)偏離適切量,再於水平方向偏離所定 量加以掃瞄,以後重複此掃瞄,於基板整面進行第一次的 雷射照射。此第1次雷射照射能量密度爲以50mJ/cm2至300 mJ/cni2間爲佳。第1次之雷射照射終了後,依需要於整面 施以第2之雷射照射。進行第2次之雷射照射時,該能量密 度係較第1次爲高値時爲佳,呈100mJ/cm2至1 0 0 0 mJ/cm2 間爲佳。掃瞄方法係與第1次之雷射照射.同樣地,令正方 形狀之照射範圍,於Y方向和X方向偏移適切量加以掃瞄。、 更且,依需要進行能量密度更高之第3次或第4次雷射照射 。如此地,以高能量施以數次之雷射照射後,再度階段地 下降能量密度,進行數次之雷射照射後,化爲結晶粒場具 I紙張尺度逍用中國國家標準(CNS ) A4规格(210X297公釐).59 - 經濟部中失棣準局貞工消費合作社印装 326999 a? _ _ _B7_五、發明説明(57) 有對稱性之對應粒場,提升電晶體臨限電壓之下降或移動 度之上昇等的結晶性半導體膜品質。更且。使用此多階段 雷射照射法時,可令起因於雷射照射範圍端部之參差完全 地消失。不限於多階段雷射照射之各次照射,通常一階段 照射時,雷射照射係以不損傷半導體膜之能S密度加以進 行。除此之外,將照射範圍形狀,以寬1 0 0 p m以上,令長 度呈10cm之線狀,令此線狀雷射光掃瞄,進行結晶化亦可 。此時各照射之光束寬方向之重®則自光束寬之5¾至95¾ 。光束寬以m每光束重S量爲90%時,於一次之照射 ,光束係以1 0 a m進行之故,同一點則呈接受1 0次雷射照 射。令通常半導體膜於基板整體均勻結晶化,至少需10次 之雷射照射之故,照射之光束之重壘量則要求爲80¾以上 。爲確實得高結晶性之多結晶膜,於同一點進行10次至30 次之照射地,調整重叠量自90%至97%者爲佳。在此做爲雷 射光源,雖以氯化氙激發雷射爲例加以說明,半導體膜之 同一地點的雷射照射時間則爲1 0ms以內,且僅照射基板之 一部分時,包含連續振盪雷射,雷射振盪源則無需選擇。 例如使用ArF激發雷射,或XeF激發雷射,或KrF激發雷射 、YAG雷射、二氧化碳雷射、Ar雷射、色素雷射等之各種 雷射亦可。 接著,將照射高能量結晶化之方法參照圖1 3加以說明、 。高能量光雖非雷射光位相爲對齊者,因以光學系(透鏡) 聚光,令光之能量密度提高者。高能光爲連續或非連續掃 瞄堆®於基板上之半導體膜,令半導體膜熔融結晶化或 本紙浪尺度逍用中國國家揉準(CNS ) A4规格(210><297公釐)~-60 * ~ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局負工消費合作社印製 316999 A7 _____B7五、發明説明(58) VS T-S PC結晶化者。高能光照射裝置50係經電弧燈,或阻 抗燈等之光源51和設於該周邊的反射板51、聚光鏡或光成 形鏡及光掃猫系等之光學系53等所構成。由光源51所發出 之光係經反射板52—次成形,而呈能量密度提升之一次收 縮光55。此一次收縮光係經由光學系53,成形爲更高能密 度,又同時具備掃瞄機能,而呈掃瞄聚集光56,於基板60 上照射堆積之半導體膜61。半導體膜上之同一點處理時間 係以掃瞄方向之照射範圍長和掃瞄速度加以訂定。例如呈 照射範圍長(Y方向長)爲50mm,宽(X方向長)爲5mm之長方 形狀,掃瞄速度則於X方向有500mm/s時,處理時間則呈10 ins 。照射範圍之溫度以投入光源之電力和光成形的情形 及處理時間所決定。對應半導體膜或膜厚,此等之値係在 適切的調整下,呈高能量光照射者。爲提高生產性,期望 處理面積爲lOQmm2以上,令對基板之熱影響呈最小地,要 求達500mm2以下。又,處理時間亦主要由於熱影響期望爲 不足10ms者。如此之結果,半導體膜61中僅於照射掃瞄收 縮光56的範圍部分性地加以結晶,重複此等,令半導體膜 之期望範圍加以掃瞄時,則終止結晶化。 接著,說明使用急速熱處理(RT A )裝置之結晶化方法 。第14圖(a)係使用本發明之RTA裝置之概略截面圖。於此 裝置中,基板11之搬送方向(箭頭X之方向)之上流側向下、 流側,設置長35cm之第1預備加熱區2、長35cm之第2預備 加熱區3、長25 cm之第3預備加熱區4、退火區5、及清潔蓝 6。第1至第3預備加熱區2〜4、及清潔區6中,於基板搬送 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度遑用中國國家橾準(CNS ) A4規格(210X297公釐) 61 經濟部中央揉準局貝工消费合作杜印製 A7 ___B7_五、發明説明(59) 面之下側配置加熱器,令基板加熱至所期望之溫度。退火 區5係於各別上下配置搬送之基板11照射能量光之電弧燈 5 A、5B和.,收縮該電弧燈之反射板5C、5D。收縮之電弧 燈火係呈細長之帶狀(參照第1 4圖(b ))。對基板11之能量 光的照射範圍係對基板之.搬送方向有10mm之寬度。基板11 以一定速度加以搬送之故,對應該搬送速度決定RT A處理 時間。例如令基板11以15mm/秒加以搬送時,RTA處理時間 係呈0 . 6 667秒。本發明中,令RT A處理時間,結晶化退火 工程處理時間,意味照射RT A光(能量光)期間之時間。RT A 退火溫度係以第1至第3預備加熱區的設定溫度和電弧燈5A 、5B之輸出及基板搬送速度(即RT A處理時間)加以決定。 言及本發明之RT A處理時間或結晶退火工程溫度時,係表 示能量光照射範圍5E之長手方向之終端5F的溫度。本發明 所使用之RTA裝置中,將此溫度以紅外線溫度計測定,進 行熱處理工程之管理。此溫度係相當RT A處理中之最高溫 度。實際基板11上之或一點之溫度流程係如第1 4圖(c )進 行變化。被處理基板通過第1至第3預備加熱菡2〜4後,當 進入退火區5時,急速地基溫溫度上昇,於退火區5之出口 附近到達溫度尖峰P。此最高溫度即是本發明之RT A處理溫 度。之後該基板進入清潔區6基板則緩緩冷卻。當使用此 RTA裝置時,結晶化退火工程處理面積較基板面積充分爲 % 小。例如就基板而言,假設爲3 (〕0 m m X 3 0 0 m m之正方形時, 能量光之照射範圍爲10mroX300inm( = 3000nnn2)之故,對基 板面積之熱處理面積之比則呈3.3¾。又,550mmX 650m之 本紙張尺度通用中國國家標準(CNS ) A4現格(210X297公釐)-62 . (請先閲讀背面之注意事項再填寫本頁) ^16999 A7 B7 五、發明説明(60) 經濟部中央標準局貝工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 基板中,熱處理範圍爲10mmX 550mni(=5500nini2),該比呈 1 .5¾程度。如此RTA法之結晶化中,能量照射時間呈短時 間,對基板整體而言,呈局部熱處理之故,基板之熱所產 生之變形或龜裂則不會產生。進行半導體膜之結晶化時, RTA裝置(第14圖1)中,令第1預備加熱區2之加熱器設定 於250°C至55 0°C之間的適當溫度,令以下第2預備加熱區2 之加熱器設定於3 5 (TC至6 5 0°C之間的適當溫度,令第3預 備加熱區4之加熱器設定於450 °C至75CTC之間的適當溫度 。基板11之搬送時間係於2mm/秒至50mra/秒間加以調整, 對應於此,RTA處理時間係於0.2秒至5秒之範圍進行變化 。更且令上側電弧燈5 A和下側電弧燈5 B之輸出各別獨立調 整於3 W至21W間。此結果RTA處理溫度(以紅外線溫度計計 測之退火區5的基板溫度(燈光照射範圍5E終端5F之溫度)) 係於4 0 0°C至9 0 0°C間自由設定。於此等適當條件下,於半 導體膜施以退火處理時,終止半導體膜之結晶化+。然而, 做爲光源除了電弧燈之外,可利用阻抗燈等之燈光。本發 明(A r系)混晶質膜係以AS-DEPOSITED狀態,結晶成分則 多量存在,而且於短時間供給多量之能量時,亦不產生膜 之損傷或剝離、飛散。而且RT A法中可容易進行安定之結 晶化,又,該能量供給量(比例於RTA處理溫度和處理時間 之積的量)亦僅需少量即可,可避免基板之變形或扭曲,、 龜裂等。 以PECVD法所準備之以往a-Si膜,即使爲Furance-SP 法,爲避免氫的急速放出,於結晶化前呈昇溫速度1 0°C /m i 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公釐)_们. 經濟部中央棣準局貝工消費合作杜印製 A 7 ___B7_五、發明説明(61) η以下上昇溫度後,450°C之熱處理是不可缺的。然而,本 發明之半導體膜中,不單是熔融結晶化法,於Fu ranee-SP 法或RT A法、VST-S PC法等所有結晶化時,於結晶化之前無 需熱處理。 (2 - 8,( A r系)混晶質-結晶化膜之最適膜厚) 在此上述本發明之低溫步驟薄膜半導體裝置內,半導 體膜則呈((A I·系)混晶質膜成膜後,對結晶化作成之ρ ο 1 y -Si TFT之最佳半導體膜厚加以說明。以PECVD法成膜混晶 質膜時,膜做爲膜加以連接時爲膜厚呈10 nra程度以上之時 。但是以PECVD法所得半導體膜之密度係容S膜密度之85¾ 至9 5¾。而且,結晶化經PECVD法之10 n m之半導體膜時,該 膜厚係於結晶厚減少9nm程度。因此,(Ar系)混晶質-結晶 之膜之最低膜厚爲9 π m。結晶化後之膜厚呈1 8 n m程度以上 時,熔融結晶化膜之電晶體特性則開始變好。即,於(A r 系)混晶質-結晶之膜中,以下時薄膜劣化爲優勢,當 18 n m以上之時,薄膜劣化則變小,根據動作理論之薄膜放 捆則有所阻礙。接著膜厚自18ηπι以上至90nm程度間,以此 間膜厚電晶體特性則呈最佳者。當膜厚較90nm爲厚時,根 據動作理論之薄膜效果則較蛋,電晶體特性係伴隨膜厚之 增大而漸漸惡化。半導體膜爲30n m以上時,可安定生產裔、 微細加工之高集體薄膜半導體裝置。即,以RIE不產生連 接之不良,可安定開孔連接孔。堆稹後之膜栗爲50 Μ以上 時(結晶後爲45nm以上),as-depGS 1 ted膜內之結晶成分則 本紙張尺度適用中國國家揲準(CNS ) A4規格(210X297公釐)-64 - 1裝 訂 《^, (請先閲讀背面之注意事項再填寫本頁) 316999 A7 B7 經濟部中央揉準局貝工消費合作社印製 五、發明説明(62) 增大,無熱處理地,可成熔融結晶化之雷射能量範圍則會 變廣。以PECVD法等堆積後之半導體膜爲Ι20ηηι以下時(結 晶後1 0 8 π m以下),於雷射照射等之熔融結晶化時,膜整體 則均勻加熱漂亮地進行結晶化。堆積後之半導體膜爲2 〇 〇 n m以上時,令雷射光由上照射時,由熔融膜之上層部, 下層部留有非晶質部分之故,配合動作理論之薄膜放果, 電晶體特性則激烈地下降。因此,熔融結晶化膜之上限膜 厚爲180ηιη。本發明之薄膜半導體裝置使用於LCD時,考量 關閉泄放電流之影響和光泄放電流時爲佳。結晶後之膜厚 爲150ηιη以下時,電晶體關閉時之泄放電流則變得充分小 。本發明之薄膜半導體裝置中光泄放電流亦比例於膜厚。 由爲令安定製造和光泄放電流的兩者同時成立,半導體膜 係由10nm程度至100nm者爲佳。較ΙΟΟηιη膜厚之時,光泄放 電流則不可忽視,就做爲LCD用而言並不佳。於LCD之畫素 開關元件,使用薄膜半導體裝置地,關閉泄放和光泄放電 流變得很重要,更且需考量開啓電流時,滿足所有條件之 系則呈30nm至150nm,理想上爲45nm至100nm。以350°C之 活化溫度安定LCD構成加以製造時,以60nnt以上之膜厚爲 佳。 如以上所述,根據本發明時,可得以下記述之效果。 效果1 - 1 ).工程溫度爲3 5 0°C爲低時,可使用便宜的玻、 璃,可進行製品之低價化。又可容易達成高性能主動矩陣 基板之大型化,而容易得高品質液晶顯示裝置(LCD)。 效果卜2),可使用汎用之PECVD裝置,可由現在360mro ---------^ -^.------iT------^ ^ (請先閲讀背面之注意事項再填寫本頁) 本紙伕尺度適用中國國家標準(CNS)A4規格( 210X297公釐).-65- 經濟部十央標準局貝工消費合作社印装 A7 B7____五、發明説明(63) X 46Qmm之玻璃基板容易地轉移至550mmX 650mm的大型基 板。 效果1-3),不需半導體膜之結晶化前的熱處理工程, 以簡單 '之工程可得高品質之結晶性半導體膜。以現存之裝 置可容易製造高性能薄膜半導體裝置。 效果1-4),於基板整體進行均勻之雷射照射的適切照 射條件爲廣。而且,假使雷射照射能量多少有變動時,於 基板整面進行安定之結晶。 效果1 - 5 ),熔融結晶化工程中,令結晶過程控制混晶 質半導體膜內之結晶成分之故,基板間或塊間之結晶性變 動明顯變小。結果,高性能薄膜半導體裝置可容易安定地 製造。第三之以往技術所抱持的問題 效果卜6),可令AS-DEPOSITED半導體膜以僅一次的雷 射照射加以結晶化。爲此生產性明顯提升。又,令同一處 照射數次程度以下之雷射時,無需特別控制基板·周邊之氣 氛亦可。可於大氣氣氛下施以雷射照射。此係意味生產性 的更爲提升。 效果1-7),令雷射能量密度可較爲自由設定之故,可 選擇該値之最佳値,該結果雷射照射後之結晶粒則變大。 因此,使用此之薄膜半導體裝置特性亦爲優異者。 效果卜8 ),令半導體膜,將熔融結晶化之雷射能量密、 度,較以往50mJ· cm2爲低。因此,每雷射照射一次,可 結晶較以往之非晶質膜爲廣之面積範圍者,減輕雷射照射 裝置之負擔,同時地提高生產性。 本紙張尺度適用中國國家梂率(CNS > A4規格(210^297公釐):66 _ ---------^ -- (請先閲讀背面之注意事項再填寫本頁) 訂 ^16999 A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明(64) 結果,可以現實簡單之本發明極爲良好之.薄膜半導體 裝置手段,使用通常之大型玻璃基板的製造裝置和工程溫 度,可安定地加以製造。 又,經由本發明得以下記述之其他效果。 效果2-1),以以往之a-Si TFT和同等製造工程,無需 經由特別之結晶工程,可容易製造呈移動度lcm2· V—1· S—1以上的良好薄膜半導體裝置。 又經由本發明可得以下記述之其他效果。 效果3-1),於經由葉片式PECVD裝置薄膜堆積中,無 需設置特別之預備加熱室地,可得高生產性之薄膜堆積。 因此,可達PECVD裝置之大型化或抑制該價格高昂。更且 ,於設置預備加熱室時,搬送室之機器人溫度爲室溫之時 ,於反應室可令基板設置後之預備加熱期間呈最短,提高 生產性者。因此於葉片式PECVD裝置之薄膜堆積中,可呈 簡易且高生產性之薄膜堆積。 【圖示之簡單說明】 第1圖係顯示以往PECVD a-S i膜之雷射結晶特性圖。 第2圖係顯示使用本發明pecvd裝置之圖。第3(a) — (d)係 顯示本發明之一實施例的薄膜半導體裝置製造各工程之元 件截面圖。第4圖係顯示本發明半導體膜之紅外吸收光譜 « 圖。第5圖係顯不以往a_Si膜之紅外吸收光譜圖。第6圖係 顯示以往a-Si膜之拉曼分光光譜圖。第7圖係顯示本發明 半導體膜之拉曼分光光譜圖。第8圖係顯示本發明之半導 -----ϊ----裝— (請先閲讀背面之注意Ϋ項再填寫本頁)
*1T 本紙浪尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-67 _ A7 B7 五、發明説明(6¾ 體膜雷射結晶化特性。第9圖係顯示本發明半導體膜之紅 外吸收光第10圖係顯示本發明半導體膜之拉曼分光 光譜圖。第係顯示本發明之半導體膜雷射結晶化特性 。第1 2圖係使用本發明數位資料驅動裝置圖。第13圖 係使用本發高能光照射裝置。第14圖係使用本發明之 RTA裝置。 寅施發明之最佳形態 參照附圖詳細說明本發明 (實施例1) 說明本發明半導體膜和該PECVD法形成之一例。PECVD 裝置使用(2-3)所述者,於基板表面至少一部分,設置氧 化矽膜等之絕綠性物質的基底保護膜後,此基底保護膜上 形成半導體膜。 經濟部中央標準局員工消費合作.杜印裝 (請先閏讀背面之注意事項>|^寫本頁 於室溫之360πηιιΧ 475mX l.lmin之玻璃基板(0A-2)係 設置於下部平板電極2Q3之溫度保持於.380°C之PECVD裝置 內。於PECVD裝置反應爐內,基板設置後之列表如下。 (預備加熱1 ) 時間:t = 9 0 s 氫流量:H2 = 100sccm 氦流量:He = 3000sccm 高頻輸出:RF = OW(不起電漿) 本紙張尺度適用中國國家標準(CMS ) A4規格(210X2?7公釐)-68 - 316999 經濟部中央樣準局員工消費合作社印製 五、發明説明(65) 體膜雷射結晶化特性。第9圖係顯示本發明半導體膜之紅 外吸收光譜圖。第10圖係顯示本發明半導體膜之拉曼分光 光譜圖。赛顯示本發明之半導體膜雷射結晶化特性 。第顥示使用本發明數位資料驅動裝置圖。第13圖 係使用本發明之高能光照射裝置。第1 4圖係使用本發明之 βΤΑ裝置。 實施發明之最佳形態 參照附圖詳細說明本發明 (實施例1 ) 說明本發明半導體膜和該PECVD法形成之一例。PECVD 裝置使用(2-3)所述者.,於基板表面至少一部分,設置氧 化矽膜等之絕緣性物質的基底保護膜後,此基底保護膜上 形成半導體膜。 於室溫之360 nun X 475 nun X 1.1mm之玻璃基板(0Α-2)係 設置於下部平板電極203之溫度保持於380°C之PECVD裝置 內。於PECVD裝置反應爐內,基板設置後之列表如下。 (預備加熱1 ) 時間:(:=9 0 s s 氫流置 iHzrlOOsccm 氦流置:He = 3000sccra 高頻輸出:RF = 0W(不起電漿) (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度遑用中國國家棣準(CNS) A4規格(210x297公釐)-68 - 316999 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(66) 壓力:P = 3 . OTo r r 電極間距離:S = 37.1mm 下部平板電極溫度:Tsus = 380°C (預備加熱2 ) 時間:t = 6 0 s 矽烷流量:S i Η 4 = 1 0 0 s c c m 蠢流量:Ar = 3000sccm 高頻輸出:RF = 0W(不起電漿) 壓力:P=1.5Torr 電極間距離:S = 3 7 . 1 m ra 下部平板電極溫度:Tsus = 380°C(成膜) 時間:t = 1 6 4 s 矽烷流量:S i Η 4 = 1 0 0 s c c ra 氬流量:A r = 3 Q 0 0 s c c m (原料濃度3 . 2 3 % ) 高頻輸出:R F 二 6 0 0 W ( 0 . 2 2 8 W / c m 2 ) 壓力:P=l_5Torr 電極間距離:S = 37 . lmm 下部平板電極溫度:Tsus = 380aC . 基板表面溫度:Tsub = 3 4 9°C 於預備加熱1中,令氫和氦導入反應室,將壓力設定呈3.0 (請先閲讀背面之注意事項再填寫本頁) 、νβ 本紙張尺度適用中國國家標準(CNS ) A4规格(210 X297公釐)-的- 經濟部中央梯準局貝工消费合作社印裝 、 A 7 _B7__五、發明説明(67) Torr爲高之故,令室溫之玻璃基板設置於直接反應室時, 令總加熱時間縮短爲2分30秒。電極間距離爲3 . 71cm,反 應室內體積V係呈9765cm3,使用此値和氣體流量Q = 3100 seem、壓力P=1 . 5T〇rr之値,計算於第2預備加熱中,完全 置換氣氛的時間時呈 C = (P/760). (V/Q)X 13.82 = 0.086分=5_2秒 而第2預備加熱爲60秒充分長之故,於第2之預備加熱期間 中,氣氛則完全置換,第1之預備加熱之影響則不會殘留 於成膜之時。於此條件下的半導體膜之堆積速度係0.365 n m/s,半導體膜之膜厚係6Qnm。又,熱脫離氣體光譜學( TD S)中測定之矽膜的氫澳度係10 . 39原子%。根據透過型 電子顯微鏡的觀察,此矽膜係主要非晶質成分呈柱狀構造 。第9圖中,顯示於此矽膜之紅外吸收分光法測定之光譜 。較2 0 0 GCM—1附近之吸收峰强度,21Q2cnT 1附近之吸收峰 强度和2 0 8 4 c m _ 1附近之吸收峰强度者爲强。更且,於第1 0 圖顯示此矽膜之拉曼分光測定的結果。於520(:11^1附近確 認結晶成分之拉曼偏移,本例之矽膜顯示混晶質。 (實施例2 ) 、 令實施例1所得半導體膜,係於as-depos i ted狀態, 作成呈TFT之主動層的薄膜半導體裝置。 首先,於基板101,於PECVD法,形成由氧化矽膜所成 ---------^ i------ΐτ------^ ^ (請先閲讀背面之注意事項再填寫本頁} 本纸張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)-70 - 釘 6999 A7 B7 經濟部中央標準局員工消費合作杜印製
五、發明説明(68) 之基底保護層102,無需打破眞空,令連續於基底保護膜 ,呈薄膜半導體裝置之主動層的眞性矽膜,於實施例1之 方法堆積。基底保護膜之膜厚係有300ηιη,半導體膜厚係 有90 nm。因此,半導體膜之成膜時間係呈247秒。如此所 得半導體膜係於該as-deposite狀態,做爲呈TFT通道部等 的主動層加以使用。令基板由PECVD裝置取出後,令半導 體膜圖案化,於後作成呈電晶體之主動層的半導體膜103 。(第 3圖(a)) 接著,以PECVD法形成閘絕緣膜104。由(第3圖(b))氧 化矽膜所成閘絕綠膜係令TE0S(Si-(0-CH2-CH3)4)和氧(〇2 )、水(H2〇)爲原料氣體,做爲稀釋氣體使用氬,以基板表 面溫度350°C,成膜lOOnra之膜厚。閘絕緣膜堆稹後’,令氧 化膜以35 0°C之溫度,令氧分壓爲0.2氣壓和水蒸氣露點80 °C的氣氛下,施以約3小時之熱處理,進行絕緣膜之品質 改善。 接著,呈閘極電極1 Q 5之鉅薄膜,以濺射法堆積。濺 射時之基板溫度爲15Q°C,膜厚係有50Qnm。將呈閘電極之 鉅薄膜堆積後,進行圖案化,接著於半導體膜進行不純物 離子注入106,形成源極.汲極範圍107及通道範圍108。( 第3圖(c))此時閘電極呈離子注入之罩幕,通道係僅於閘 電極下形成自我整合構造。不純物離子注入係使用質量非、 分離型離子注入裝置進行,做爲原料氣體係於氫使用稀釋 之濃度5%之PH3。含PH3 +或H2 +之全離子之置入量係IX 1 0 1 6 c ΠΓ 1,源極汲極範圍之磷原子濃度係呈約3 X 1 0 2 Q (請先閲讀背面之注意事項再填寫本頁) 本紙张尺度逍用中國國家橾準(CNS ) A4規格(210X297公釐)-71 _ 316999 A7 B7 經濟部中央樣準局男工消費合作杜印製 五、發明説明(69) cm — 3。離子注入時之基板溫度爲250°C。 接著,令經由氧化矽膜所成層間絕緣膜1 〇 9,使用 TEOS以PECVD法形成。層間絕緣膜成膜時之基板表面溫度 爲35 0°C,膜厚具50Qnm。之後,於35Q°C之氧氣氛下,施 以1小時之熱處理,進行離子之活化及層間絕緣膜之燒結 。接著,於源極·汲極開孔連接孔,令鋁(A 1 )以濺射法堆 積。濺射時之基板溫度爲15Q°C,膜厚爲500nm°進行源極 •汲極取出電極110和配線所成鋁薄膜的圖案時,則完成 薄膜半導體裝置。(第3圖(資料)) 哼定如此試作之薄膜半導體裝置的電晶體特定的結果 ,源極•沒極電壓Vds = 4V,閘極電極Vgs = 10V,當電晶體 開啓時,源極·沒極電流I ds定義爲開啓電流Ion,以95¾ 之可靠係數,I〇n = (9.10 + 0.87,-0.8)Χ1(Τ7Α。又,Vds = 4V、Vgs = 0V,令電晶體呈關閉時之關閉電流爲Ioff=(6.50 + 3 . 2 8 , - 2 · 1 9 ) X 1 (Γ 1 3 A。在此測定係於溫度2 5 °C 下,對通 道部之長度L = 5 a m、寬=20 v in的電晶體所進行者。由飽和 ‘電流範圍所求之電子移動係y=3.53±0.17cm2· V — 1· ,臨限電壓爲Vth = 9.10±0.11V。由如此之本發明,爲與 以往a-Si TFT同等之工程最高溫度(350°C),而且於同等 之製造工程(不需結晶工程)中,可製得以往a-Si TFT3倍 以上之高移動度極爲優異的薄膜半導體裝置。 (實施例3 ) 令實施例2所得薄膜半導體裝置.,製造呈768行X 1024 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-72 . 請 先 閲 請 背 之 注 事 再 填 頁 經濟部中央標準局負工消费合作社印袋 A7 B7五、發明説明(7〇) 列X3色= 2359296畫素所成高精密彩色LCD之盡素用開關元 件的主動矩陣基板。本賁施例3中,源極電極和源極配線 係與實施例2同樣爲A1但是汲極電極則使用銦錫氧化物( ITO)。令如此所得主動矩陣基板,製造使用一對之基板 的一方之液晶面板。令所得液晶回板與外部之周邊驅動電 路或背光單元的組成,以製造液晶顯示裝置的結果,TFT 爲高性能,更且電晶體之寄生容量亦極小之故’可得高孔 徑率明亮顯示品質之高之液晶顯示裝置。又,主動矩陣基 板之製造工程亦安定之故。可令液晶顯示裝®安定且低成 本地加以製造。 令此液晶顯示裝置安裝於全彩之攜帶型個人電腦(筆 記型PC)之框體。薄膜半導體裝置爲高性能之故,此筆記 型PC呈具有非常漂亮畫面之電子機器。更且,液晶顯示裝 置反映具有高孔徑率的事實,可減低背景燈的使用電力, 因此可使電池小型輕量化和長時間使用。由此可長時間的 使用,且實現具漂亮顯示畫面的小型輕量之電子機器。 (實施例4 ) 令實施例1所得半導體膜無需任何熱處理,MAS-D E P 0 S I T E狀態,施以雷射照射進行結晶。顯示該結果第1 1圖。第11圖之看方係和第8圖相同。照得雷射光係以波長、 308nm之XeCl激發雷射,半振幅脈衝寬度爲45ns°光束形 狀係1 c m X 1 c m之四方形,各能量僅進行—度之雷射照射 。經由第1 1圖於實施例1所得半.導體膜係雷射能量密度爲 (請先閲讀背面之注意事項再填寫本頁) 本紙伕尺度逍用中國國家標準(CNS)A4规格( 210X297公釐)-73 _ A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明(71) 11 0 m J · c m _ 2至1 6 〇 m J · c ηΓ 2間,漂亮地進行結晶化。此半 導體.膜係進行一階段雷射照射法時,於能量密度125raJ · cnT 2時,達最大結晶率88%,得高品質之結晶性半導體膜 。如本實施例4所示,使用本發明之半導體膜時,不施以 以往進行之除氫熱處理等,可令單純雷射照射容易得具高 結晶率的高品質多結晶半導體膜,以更低之雷射光能量密 度加以製造。 (實施例5 ) 經由寶施例1所得半導體膜不經熱處理地,&as-dep-〇 s i t e d狀態,施以雷射照射形成結晶性半導體膜,將此作 成呈TFT主動層之薄膜半導體裝置。 首先,於36 0ππη X 475mm之大型玻璃基板101上,於 PEC VD法,形成經氧化矽所成基底保護膜102,無需打破 眞空連續地於此基底保護膜上,將眞性矽膜以實施例1之 方法加以堆積。基底保護膜之膜1?係3 OQnm,半導體膜厚 爲60n m。如此所得半導體膜係無需任何熱處理,於該as-deposi ted狀態,進行雷射光照射之熔融結晶。照射雷射 光係波長248nm之KrF激發雷射光,其半振幅脈衝寬度約爲 33ns。雷射光束形狀爲宽120 μ m,長呈38cm之線狀。各照 夙之光束寬方向的重叠量係光束寬的90¾。因此,於每一、 次照射,光束前述12 ^ m,半導體膜上之同一點係接受10 次之雷射照射。雷射光能量密度爲150 m J . ciT 2、.雷射光 照射係於背景眞空度爲ΐΧ1(Τ6ΤϋΚ的直空中進行。雷射 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準(CNS)A4规格( 210X297公釐)-74 · 326999 A7 B7 五、發明説明(72) (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局負工消費合作杜印製 照射時之基板溫度爲25°C之室溫。如此地,結晶化之半導 體膜係多波長分散型橢圓計之測定,結晶率爲95¾,膜厚 5 5 nm。於拉曼分光測定時,顯示由結晶成分之拉曼偏移 515 . 9cm_ 1附近,半振幅脈衝寬度呈現4 . 5cnT 1之銳利峰, 顯現作成結晶性極高之高品質膜。又、經由透過型電子顯 微鏡的觀察,此半導體膜係結晶粒徑由200ιιιη至5 00nm的結 晶粒所構成。結晶工程終止之後,令此結晶性半導體膜圖 案化,'作成電晶體主動層之半導體膜103。(第3圖(a))此 後閘絕緣膜形成至源極·汲極取出電極和配線形成的所有 工程係除去離子注入之源極·汲極形成工程,與實施例2 相同,如此完成薄膜半導體裝置。(第3圖(d))本實施例.5 中,作成C MOS TFT之故,令NMOS TFT和PM0STFT兩者作成 於一枚基板上。NMOS TFT之源極·汲極形成時,令PMOS TFT部被覆聚醯亞胺樹脂,相反地,形成PMOS TFT源極· 汲極時,令NM OS TFT部被覆聚醯亞胺樹脂作成CMOS TFT 。NMOS TFT之不純物注入係完全與寅施例2相同。PMOS T-FT之不純物離子注入亦使用質量非分離型離子注入裝置進 行。做爲原料氣體使用稀釋於氫的濃度5 %之B2H6。含 B2H6+或之全離子置入量爲lX1016cnT2,於源極汲 極範圍之硼原子濃度係呈約3Xl02°cnT3。離子注入時之 基板溫度爲25 0°C。 , 測定如此試作之薄膜半導體裝置的電晶體特定。測定 條件或定義係與實施例2相同。(惟PMOS TFT之Vgs或Vds係 與NMOS TFT反極性。)本實施例5中,以調査電晶體性能和 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-75 - 經濟部中央梂隼局員工消費合作社印製 A7 _B7_五、發明説明(73) 該基板內之參差爲目的,於大型玻璃基板上,對無偏移地 製作之通道部長L = 5v m、寬V = m的電晶體50個而言,進 行測定。結果如下 NMOS TTF Ion=(61.9 + 7.5 , -5 . 7) X 10'6A I off = ( 1.6 6 + 0 . 6 3 , - 0 . 4 4 ) X 1 0 ' 12A Vth = 2 , 17土 0·14V PMOS TTF Ion=(43+3.9,-3.4)X 10'6A I off = ( 4.6 4 + 1.1 9,- 0 . 9 6 ) X 1 0 ' 13A P = 5 7 . 7 5 ± 5 . 0 3 c m 2 · T 1 _ S — 1 V t h : -1 · 1 2 土 0 · 11 V 如此地,經本發明與以往之a-Si TFT同等之工程最高 溫度(35Q°C)下,而且於大型汎用玻璃基板上,可製得均 匀高移動度極爲優良之CMOS薄膜半導體裝置者。而且,本 實施例5所得TFT係由具備結晶性半導體膜和閘極氧化膜之 情事得知,電晶體之可靠性亦極高,於長時間可安定地動 作。以往技術1之低溫步驟之中,雷射結晶之均勻性係不 論基板內、塊間,都是重要的課題。然而根據本發明時,、 開啓電流,關閉電流亦可大幅減低其參差不齊。如此均匀 性的明顯改善係意味雷射發射源較爲安定,對雷射源之變 動初期矽膜爲安定者。即,多少雷射發射能量有所變動時 本紙張尺度遑用中國國家標準(CNS>A4规格(210X297公釐} _ 76 . (請先閲讀背面之注意事項再填寫本莧) 訂 經濟部中央梯準局員工消費合作杜印製 A7 __'_B7_五、發明説明(74) ,如第11圖所示結晶能量範圍爲廣,且令熔融過程調整混 晶質膜中的結晶成分。經此原理本發明係對塊間之變動有 明顯之改善。經此本發明,利於雷射照射等之之能置照射 ,可令矽等之半導體膜之結晶化在極安定狀態下進行。因 此於LCD適應於本發明之薄膜半導體裝置時,於LCD盡面整 面可得高晝質。又本發明之薄膜半導體裝置中,形成電路 之時,不單是偏移暫存器或類比開關之簡單電路,可容易 形成準位偏移或數位類比轉換電路,更且時鐘產生電路或 伽瑪修正電路,時間控制電路的複雜電路。 (實施例6 ) 實施例5所得NMOS薄膜半導體裝置,呈200行X 320列 X3色=19200畫素所成彩色LCD之畫素用開關元件,令6位 元數位資料驅動裝置(列驅動器)和掃瞄驅動裝置(行驅動 器),於實施例5所得CMOS薄膜半導體裝置內藏,製造主動 矩陣基板。第12圖中,顯示6位元數位資料驅動裝S之電 路圖。本實施例之數位資料驅動裝置係經由時鐘信號和時 鐘生成信號、偏移暂存器電路、N0R閘、數位映像信號線 、閂鎖脈衝線、閂鎖電路2、重置線1、AND閘極,基準電 位線、重置線2、由容量分割之6位元D/A轉換器、C0MS類 比開關、共通電位線、及源線重置電晶體所成。C0MS之鼠 比開關的輸出則向盡素之源線連接。D/A轉換器部之容量 係滿足 C。= C i / 2 = C 2 / 4 = C 3 / 8 = C 4 / 1 6 = C 5 / 3 2 的關係。數位影 像信號線中,由電腦之視訊隨機存取記憶體輸出之數位影 本紙張尺度逋用中國國家梂準(CNS ) A4規格(210X297公釐)-77 _ (,裝 訂 (請先閲讀背面之注意事項再填寫本頁) 316999 A7 B7 經濟部中央標準局員工消费合作社印裝 五、發明説明(75) 像信號則被直接輸入。本實施例之主動矩陣基板之畫素部 中,源電極及源配線、汲電極(畫素電極)係由鋁構成,而 成反射型LCD。將此所得主動矩陣基板,使用一對基板之 一方製造液晶面板。挾持於一對基板間的液晶中,使用分 散黑色顏料之高分子分散液晶(PDLC),常態黑模式(於液 晶不施加電壓時顯示黑色)之反射型液晶面板。令所得液 晶面板連接於外部配線,製造液晶顯示裝置。結果NMOS和 PMOS之開啓阻抗和電晶體容量則各呈同等,而且TFT爲高 性能之故,更且電晶體之寄生容量極小,更且基板整面爲 特性均勻之故,6位元數位資料驅動裝置,掃猫驅動裝置 亦於廣動作範圍正常動作,且有關畜素部其孔徑率爲高之 故,使用黑顏料分散PDLC,可得顯示品質高之液晶顯示裝 置。又主動矩陣基板之製造工程亦安定之故,可令液晶顯 示裝置安定且低成本地製造。 令此液晶顯示裝置組裝於全彩之攜帶型個人電腦(筆記 型PC)之框體。將6位元數位資料驅動裝置內藏主動矩陣基 板,將由電腦之數位影像信號直接輸入液晶顯示裝置,令 電路構成簡化,同時消耗動力亦減爲極小。液晶薄膜半導 體裝置爲高性能之故,此筆記型PC爲具有非常漂亮之顯示 盡面的電子機器者。更且,液晶顯示裝置反映爲具有高孔 徑率反射型的事實得知,可得無需背光,而且電池可小乳 輕量化和長時間使用者。由此可作成長時間的使用,且具 有漂亮顯示畫面的超小型輕量電子機器者。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-78 _ 316999 A7 B7 五、發明説明(76) 【產業上之利用性】 如上所述,根據本發明之薄膜半導體裝置之製造方'法 時,可使用便宜之玻璃基板,可使用低溫步驟製造高性能 之薄膜半導體裝置。因此,令本發明適於主動矩陣液晶顯 示裝置之製造時,大型且高品質之液晶顯示裝置可容易且 安定地製造。又,適用於其他之電子電路製造時,可容易 安定製造髙品質的電子電路。 又,本發明之薄膜半導體裝置係便宜且高性能之故, 做爲主動矩陣液晶顯示裝置之主動矩陣基板爲最適者。尤 其,做爲需高性能之裝置內藏的主動矩陣爲最適者。 又,本發明之液晶顯示裝置係便宜且高性能之故,對 全彩之筆記型P C爲首,可適於做爲各型顯示器。’ 又,本發明之電子機器爲便宜且高性能之故,一般可 廣被接受。 裝 訂 (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局貝工消費合作社印製 本紙張尺度逍用中國國家榣準(CNS )八4規格(210X297公釐)-79 -

Claims (1)

  1. 316999 B8 • C8 D8 經濟部中央標準局員工消費合作社印裝 六、申請專利範圍 1、一種薄膜半導體裝置i製造方法,針對至少表面 之一部分爲絕緣性物質基板之fe絕緣性物質上,形成半導 體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝置 之製造方法,其特徵係包含將含有該半導體膜之構成元件 的化學物質爲原料氣體,更且做爲追加氣體使用氬(ΑΓ)的 電漿化學氣相堆積法(PECVD法)中’令該半導體膜膜厚呈 自40nm程度至300nm程度地加以堆積的工程爲特徵者。 ^ 2、一種薄膜半導體裝置之製造方法,針對至少表面 之一部分爲絕緣性物質基板之該絕緣性物質上,形成半導 體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝置 之製造方法中,其特徵係包含將含有該半導體膜之構成元 件的化學物質爲原料氣體,更且做爲追加氣體使用氬(Ar) ,於該原料氣體之濃度呈6 . 25¾程度以下之電漿化學氣相 堆稹法(PECVD法)中,令該半導體膜加以堆積的工程者。 3、一種薄膜半導體裝置之製造方法,針對至少表面 之一部分爲絕綠性物質基板之該絕緣性物質上,形成半導 體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝置 之製造方法中,其特徵係包含將含有該半導體膜之構成元 件的化學物質爲原料氣體,更且做爲追加氣體使用氬(Ar) ,於該半導體膜堆積中反應室內之壓力爲l.OTorr程度以 上之電漿化學氣相堆積法(PECVD法)中,令該半導體膜加、 以堆積的工程者。 ' 4、一種薄膜半導體裝置之製造方法,針對至少表面 之一部分爲絕緣性物質基板之該絕緣性物'質上,形成半導 (請先閔讀背面之注意事項再填寫本頁) |裝- 、π 線. 本紙張尺度適用中國國家標準(CNS)A4規格( 210X297公釐)· 80 _ A8 B8 C8 D8 經濟部中央標準局貝工消費合作社印袋 七、申請專利範圍 體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝置 之製造方法中,其特徵係包含將含有該半導體膜之構成元 件的化學物質爲原料氣體,更且做爲追加氣體使用氬(Ar) ,半導體膜堆積中之反應室內之電極間距離爲17 . 8mm程度 以上之電漿化學氣相堆稹法(PECVD法)中,令該半導體膜 加以堆稹的工程爲特徵者。' 5、如申請專利範圍第2項之薄膜半導體裝置之製造方 法,其中,前述半導體膜堆積中之反應室內的壓力爲1.0 T 〇 r r以上者。 ..6、如申請專利範圍第2項之薄膜半導體裝置之製造方 法,其中,前述半導體膜堆積中之反應室內的電極間距離 爲17 . 8mra以上者。 7、 如申請專利範圍第3項之薄膜半導體裝置之製造方 法,其中,前述半導體膜堆積中之反應室內的電極間距離 爲17.8mm以上者。 8、 如申請專利範圍第2項之薄膜半導體裝置之製造方 法,其中,前述半導體膜堆積中之反應室內的壓力爲1.0 Torr以上,更且電極間距離爲17.8mm以上者。 >9、如申請專利範圍第2項之薄膜半導體裝置之製造方 法,其中,前述半導體膜之堆積速度爲51^/3程度以上 者。 . 10、如申請專利範圍第3項之薄膜半導體裝置之製造 方法,其中,前述半導體膜之堆積速度爲〇.15nm/s程度以 上者。 1^-------裝------訂------^瘃 (請先閲讀背面之注意事項再填寫本頁) 本紙法尺度適用中國國家梯準(CNS )八4洗格(210x297公羞 ) - 81 - 316999 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印褽 六、申請專利範圍 11、 如申請專利範圍第4項之薄膜半導體裝置之製造 方法’其中,前述半導體膜之堆積速度爲〇.l5ni„/s程度以 上者。 12、 如申請專利範圔第5項之薄膜半導體裝置之製造 方法,其中,前述半導體膜之堆稹速度爲0.15 iim/s程度以 上者。 一 13、如申請專利範圍第6項之薄膜半導體裝置之製造 方法,其中,前述半導體膜之堆積速度爲〇.15nra/s程度以 上者。 14、 如申請專利範圔第7項之薄膜半導體裝fi之製造 方法,其中,前述半導體膜之堆積速度爲〇.15n in/s程度以 上者。 15、 如申請專利範圍第8項之薄膜半導體裝置之製造 方法,其中,前述半導體膜之堆積速度爲0.15nm/s程度以 上者。 . 16、 如申請專利範圍第1項至第薄Λ導體裝 置之製造方法,其中,前述半導體膜爲矽膜,前述氣體爲 矽烷(S ί Η 4,S i 2 H e,S i 3 Η 8 )者。 17、 一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝、 置之製造方法中,其特徵係包含將含有該半導體膜之構成 元件的化學物質爲原料氣體,更且做爲追加氣體使用氬( Ar)之電漿化學氣相堆稹法(PECVD法)中,令該半導體膜加 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用t國國家揉準(CNS)A4規格(210X297公釐)-82 - A8 々、申請專利範圍 以堆積的第1工程,和提高該半導體膜結晶性之第2工程爲 特徵者。 18、 如申請專利範圍第17項之薄膜半導體裝置之製造 方法,其中,前原料氣體之濃度爲6.25¾以下者。 19、 如申請專利範圍第17項之薄膜半導體裝®之製造 方法,其中,前述半導體膜堆稹中之反應室內的壓力呈 1 . Ο T 〇 r 1•以上者。 ' 20、如申請專利範圍第17項之薄膜半導體裝置之製造 方法,其中,前述半導體膜堆積中之反應室內之電極間距 離爲17 . 8mm以上者。 21、如申請專利範圍第17項之薄膜半導體裝置之製造 方法,其中,前原料氣體之濃度爲6. 25%以下,且前述半 導體膜堆稹中之反應室內的壓力呈l.OTori·以上者。 ,22、如申請專利範圍第17項之薄膜半導體裝置之製造 方法,其中,前原料氣體之濃度爲6 . 25¾以下,且前述半 導體膜堆積中之反應室內之電極間距離爲17. 8ram以上者。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 23、 如申請專利範圍第17項之薄膜半導體裝置之製造 方法,其中,前述半導體膜堆積中之反應室內的壓力呈 1 . OTorr%上,且電極間距離爲17 . 8mm以上者。 24、 如申請專利範圍第17項之薄膜半導體裝置之製造 方法,其中,前述原料氣體之濃度爲6 . 25¾以下,且前述、 半導體膜堆積中之反應室內的壓力呈l.OTorr以上,更且 電極間距離爲1 7 . 8 m m以上者0 25、 如申請專利範圍第18項之薄膜半導體裝置之製造 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-83- 六、申請專利範圍 方法’其中,前述半導體膜之堆積速度爲〇.15nin/s程度以 上者。 26、 如申請專利範圍第〗9項之薄膜半導體裝置之製造 方法’其中,前述半導體膜之堆積速度爲〇.l5nm/s程度以 上者。 y 27、 如申請專利範圍第20項之薄膜半導體裝置之製造 方法’其中,前述半導體膜之堆積速度爲〇.15n m/s程度以 上者。 28、 如申請專利範圍第21項之薄膜半導體裝置之製造 方法’其中,前述半導體膜之堆稹速度爲0.1 5nm/s程度以 上者。 29 '如申請專利範圍第22項之薄膜半導體裝置之製造 方法,其中,前述半導體膜之堆積速度爲〇.15nni/s程度以 上者。 30、如申請專利範圍第23項之薄膜半導體裝置之製造 方法,其中,前述半導體膜之堆積速度爲0.15nni/s程度以 上者。 經濟部中央標準局員工消費合作社印聚 (請先閣讀背面之注意事項再填寫本頁) 、31、如申請專利範圍第24項之薄膜半導體裝置之製造 方法,其中,前述半導體膜之堆積速度爲0.15n m/s程度以 上者。 \/ 32、如申請專利範圍第1¾-第半導體裝置之製、 造方法,其中,前述半導體膜爲矽膜,前述氣體爲矽烷( S i Η 4,S i 2 Η 6,S i 3 Η 8 )者0 33、一種薄膜半導體裝置之製造方法,針對於至少表 本紙張尺度適用中國國家標率(CNS ) Α4規格(210X297公釐)-84 - 經濟部中央梯準局負工消費合作社印製 六、申請專利範圍 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 S之製造方法中,其特徵係包含將含有該半導體膜之構成 元件的化學物質爲原料氣體,更且做爲追加氣體使用氬( Ar)之電漿化學氣相堆積法(PECVD法)中,令半導體膜加以 堆積的第1工程,和於半導體膜施以光學能量或電磁波能 量照射之第2工程者。 34、如申請專利範圍第33項之薄膜半導體裝置之製造 方法,其中,前述半導體膜爲矽膜,前述氣體爲矽烷( S i H4,S i 2H6,S i 3H8)者。 -3 5、一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成矽 膜,令該矽膜呈電晶體之主動層的薄膜半導體裝置中,其 特徵係 _該矽膜係以紅外線吸收分光法測定時,至少存在2 1 0 2 c πΓ 1附近(2 0 9 8 c in - 1程度至2 1 0 6 c m — 1程度間)之吸收峰和 2084 crT 1附近( 2080 cnT 1程度至2088 cnT 1程度間)之吸收峰 的二者,該2102ctn_1附近之吸收峰强度較2000cm_1(1980 cnT1程度至2020CIT1程度間)之吸收峰强度爲强者。 ^36、一種薄膜半導·體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成矽、 膜,令該矽膜呈電晶體之主動層的薄膜半導體裝置之製造 方法中,其特徵係包含將以紅外線吸收分光法測定時,至 少存在2102(:^1附近(2098cm—1程度至2106(::^1程度間)之 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐)-85 - ABCD 經濟部中央標準局员工消費合作社印製 〜、申請專利靶圍 吸收峰和2084CHT1附近UOSOcnr1程度至2088(:^1程度間) 之吸收峰的二者,該210 2c πΓ 1附近之吸收峰强度較2 0 0 0 c m — 1 ( 1 9 8 0 c m _1程度至2 0 2 0 c ηΤ 1程度間)之吸收峰强度爲强 之矽膜,以電漿化學氣相堆稹法(PECVD法)加以堆積之工 程者。 37、一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物1質基板之該絕緣性物質上,形成矽 膜,令該矽膜呈電晶體之主動層的薄膜、半導體裝置之製造 方法中,其特徵係包含形成以紅外線吸收分光法測定時, 至少存在2102CHT1附近(2098CIT1程度至2106(:1^1程度間) 之吸收峰和2084CHT1附近(2080(:11^1程度至2088CHT1程度 間)之吸收峰的二者,該2102cm-1附近之吸收峰强度較 ZOOOcnrMigSOcm—1程度至2020CIT1程度間)之吸收峰强度 爲强之矽膜的第1工程,和提高該矽膜之結晶性之第2工程 者° / 38、如申請專利範圍第37項之薄膜半導體裝置之製造 方法,其中,令前述第1工程於電漿化學氣相堆稹法( PECVD法)進行者。 39、一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成矽 膜,令該矽膜呈電晶體之主動層的薄膜半導體裝置之製造. v 方法中,其特徵係包含形成以紅外線吸收分光法測定時, 至少存在2 1 0 2 c πΓ 1附近(2 0 9 8 c ηΤ 1程度至2 1 0 6 c πΓ 1程度間) 之吸收峰和2084cm-1附近(2080cm_1程度至2088(:11^1程度 本紙張尺度適用中固國家梂準(CNS ) A4规格(210X297公釐)-86 - (請先閲讀背面之注意事項再填寫本X ) -裝- 、1T U6999 A8 Βδ C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 間)之吸收峰的二者,該2 1 0 2 c m _ 1附近之吸收峰强度較 20 00 cnT 1 ( 1 980 cm_ 1程度至2020cm_ 1程度間)之吸收峰强度 爲强之矽膜的第1工程,和於該矽膜施以光學能量或電磁 波能量照射之第2工程者。 _ 40、如申請專利範圍第39項之薄膜半導體裝置之製造 方法,其中,令前述第1工程於電漿化學氣相堆積法( PECVD法)進行者。 41、一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 S中,其特徵係該半導體膜包含非晶質成分和結晶質膜之 兩者,該非昴質成分係呈柱狀構造者。 J42、如申請專利範圍第41項之薄膜半導體裝置之製造 方法,其中,前述半導體膜爲矽膜者。 43、 一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 置之製造方法中,其特徵係含有該半導體膜包含非晶質成 分和結晶質成分之二者,該非晶質成分係呈柱狀構造地堆 積半導體膜之第1工程·,和提高該柱狀構造半導體膜之結 晶性之第2工程者。 . 44、 如申請專利範圍第43項之薄膜半導體裝置之製造 方法,其中,前述半導體膜爲矽膜者。 45 種薄膜半導體裝置之製造方法,針對於至少表 本紙張尺度適用中國國家捸率(CNS ) A4規格(210X297公釐)-87 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梯準局員工消費合作社印製 六、申請專利範圍 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 置之製造方法中,其特徵係含有該半導體膜包含非晶質成 分和結晶質成分之二者,該非晶質成分係呈柱狀構造地堆 積半導體膜之第1工程,和於該柱狀構造半導體膜施以光 學能量或電磁能量照射之第2工程爲特徵者。 -46、如申請專利範圍第43項之薄膜半導體裝置之製造 方法,其中,前述半導體膜爲矽膜者。 、47、一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕綠性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 置之製造方法中,其特徵係含有該半導體膜包含非晶質成 分和結晶質成分之二者,將該非晶質成分呈柱狀構造之半 導體膜以電漿化學氣相堆積法(PECVD法)加以堆積之第1工 程,和提高該柱狀構造半導體膜之結晶性之\第2工程爲特 徵者'。 48、 如申請專利範圍第43項之薄膜半導體裝置之製造 方法,其中,前述半導體膜爲矽膜者。 49、 一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝、 置之製造方法中,其特徵係含有該半導體膜包含非晶質成 分和結晶質成分之二者,將該非晶質成分呈柱狀構造之半 導體膜以電漿化學氣相堆積法(P E C V D法)加以堆稹之第1工 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家榇準(CNS ) A4規格(210X297公釐)-88 - A8 B8 C8 D8 ____ χ、申請專利範圍 程,和於該柱狀構造半導體膜施以光學能量或電磁能量照 射之第2工程者。 50、 如申請專利範圍第49項之薄膜半導體裝置之製造 方法,其中,前述半導體膜爲矽膜者。 51、 一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成具 有混晶狀態之半導體膜,令該半導體膜呈電晶體之主動層 的薄膜半導體裝置之製造方法中,其特徵係成膜該半導體 膜時,於成膜室內存在氬(Ar)者爲特徵者。 / 52、如申請專利範圍第51項之薄膜半導雔裝置之製造 方法,其中,前述半導體膜爲矽膜者。 53、一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 置之製造方法中,其特徵係將具有混晶狀態之半導體膜, 以電漿化學氣相堆積法(PECVD法),做爲稀釋氣體使用氬( •丨、 Ar)進行堆積之工程者。 ' 54、如申請專利範圍第53項之薄膜半導體裝置之製造 經濟部中央標準局貝工消費合作社印11 (請先閲讀背面之注意事項再填寫本頁) 方法,其中,前述半導體膜爲矽膜爲特徵者。 55、一種薄膜半導.體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半、 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 置之製造方法中,其特徵係將具有混晶狀態之半導體膜, 於氬U r )存在的氣氛下加以堆積之第1工程,和結晶化具 本紙法尺度適用中國國家梂準(CNS ) A4現格(210X297公釐)_ 89 - 經濟部中央標準局員工消費合作社印製 916999 as B8 C8 D8六、申請專利範圍 有該混晶狀態之半導體膜之第2工程者。 56、如申請專利範圍第55項之薄膜半導體裝置之製造 方法,其中,前述第2工程之結晶化係經過短時間熔融狀 態考。 \/ 57、如申請專利範圍第55項至第56項之薄膜半導體裝 置之製造方法,其中,前述半導體膜爲矽膜者。 58、 一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕綠性物質基板之該絕緣性物質上,形成半 ; 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 k 置之製造方法中,其特徵係包含將具有混晶狀態之半導體 膜,於氬(Ar)存在的氣氛下加以堆積之第1工程,和於具 有該混晶狀態之半導體膜施以光學能量或電磁波能量之照 射之第2工程者爲特徵者。 59、 如申請專利範圍第58項之薄膜半導體裝置之製造 方法,其中,前述第2工程中,半導體膜具有短時間熔融 狀態者。 V. 60、如申請專利範圍第58項至第59項之薄膜半導體裝 置之製造方法,其中,前述半導體膜爲矽膜者。 61、一種薄膜半導體裝置之製造方法,針對於至少表 面之一部分爲絕緣性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝、 置之製造方法中,其特徵係將具有混晶狀態之_半導體膜, 以電漿化學氣相堆積法(PECVD法),做爲稀釋氣體使用氬( Ar)進行堆稹之第1工程,和於具有該混晶狀態令半導體膜 (請先閱讀背面之注意事項再填寫本頁) 本紙浪尺度逍用中國國家揉準(CNS ) A4規格(210X297公釐)-90 - 經濟部中央標準局貝工消費合作社印裝 A8 B8 C8 D8~、申請專利範圍 結晶化第2工程者。 N 62、 如申請專利範圍第61項之薄膜半導體裝置之製造 方法,其中,前述第2工程中,半導體膜具有短時間熔融 狀態考。 _ 63、 如申請專利範圍第至項之薄膜半導體裝 \ 置之製造方法,其中,前述體膜$會膜者。 64、 一種薄膜半導體裝置f製造;#^|,針對於至少表 面之一部分爲絕綠性物質基板之該絕緣性物質上,形成半 導體膜,令該半導體膜呈電晶體之主動層的薄膜半導體裝 e之製造方法中,其特徵係將具有混晶狀態之半導體膜, 以電漿化學氣相堆積法(PECVD法),做爲稀釋氣體使用氬( ΑιΟ進行堆積之第1工程、,和於具有混晶狀態之半導體膜施 F· — 以光學能量或電磁波能量照射之第2工程者。 65、 如申請專利範圍第64項之薄膜半導體裝置之製造 方法,其中,前述第2工程中,半導體膜具有短時間熔融 狀態者。 、/66、如申請專利範圍第64項至第65項之薄膜半導體裝V, 置之製造方法,其中,前述半導體膜爲矽膜者。 67、如申請專利範圍第35項、第41項、第42項之任一 項之薄膜半導體裝置之製造方法,其中’前述半導體膜爲 矽膜者。 、 '68、一種電子機器,其特徵係具備如申請專利範圍第 67項所載之液晶顯示裝置者。 ‘69、一種液晶顯示裝置之製造方法,針對於至少表面 至藥 — i-------^-¾------IT------^ ^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梯準(CNS)A4規格(210X297公釐)-91 A8 B8 C8 D8 經濟部中央樣準局員工消费合作社印製 々、申請專利範圍 之一部分爲絕綠性物質基板之該絕緣性物質上,形成半導 體膜,於設置令該半導體膜呈電晶體之主動層的薄膜半導 體裝置的一方基板,和另一方基板間,挾持液晶之液晶顯 示裝置之製造方法中,其特徴係含有該半導體膜之構成元 素之化學物質爲原料氣體,更且做爲追加氣體使用氬(Ar) ,以電漿化學氣相堆積法(PECVD法)堆積半導體膜之第1工 程,和提高該半導體膜結晶性_之第2工程者。 70、 一種電子機器之製造方法,針對於具有至少表面 之一部分爲絕緣性物質基板之該絕緣性物質上,形成半導 體膜,於設置令該半導體膜呈電晶體之主動層的薄膜半導 體裝置的一方基板,和另一方基板間,挾持液晶之液晶顯 示裝置的電子機器之製造方法中,其特徵係含有該半導體 膜之構成元素之化學物質爲原料氣體,更且做爲追加氣體 使用氬(Ar ),以電漿化學氣相堆積法(PECVD法)堆稹半導 體膜之第1工程,和提高該半導體膜結晶性之第2工程者。 71、 一種薄膜堆積方法,針對於電漿化學氣相堆稹裝 置(PECVD裝置),於基板上堆積薄膜之方法中,其特徵係 包含於反應室內設置基板之第1工程,和設置該基板後, 於成膜時,將較導入該反應室的氣體熱傳導度高之氣體, 導入該反應室,進行該基板第1之預備加熱的第2工程,和 除起動電漿之外,令成膜之諸條件與成膜過程爲同一者,、 進行該基板之第2預備加熱的第3工程,和之後笛試薄膜之 成膜的第4工程者。 72' —種薄膜堆積方法,針對於電漿化學氣相堆積裝 --------I 裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐)-92 - 316999 AS B8 C8 D8 六、申請專利範圍 置(PECVD裝置),於基板上堆積薄膜之方法中,其特徵係 包含於反應室內設置基板之第1工程,和設置該基板後, 令該反應室保持較成膜時爲高之壓力,進行該基板之第1 之預備加熱的第2工程,和起動電漿之外,令成膜之諸條 件與成膜過程爲同一者,進行該基板之第2預備加熱的第3 工程,和之後嘗試薄膜之成膜的第4工程者。 73、一種薄膜堆積方法,針對於電漿化學氣相堆積裝 置(PECVD裝置),於基板上堆積薄膜之方法中,其特徵係 包含於反應室內設置基板之第1工程,和設置該基板後, 於成膜時,將較導入該反應室的氣體熱傳導性爲高之氣體 ,於較成4膜時爲高之壓力下導入該反應室,進行該基板之 第1之預備加熱的声2工程,和除起動電漿之外,令成膜之 諸條件與成膜過程爲同一者,進行該基板之第2預備加熱 的第3工程,和之後嘗試薄膜之成膜的第4工程者。 — ^-------^ I裝------訂-----、線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梯準局負工消費合作社印裝 本紙張尺度適用中國國家標準(CNSM4規格(2丨〇><297公釐)-93 - ___ -一一 … __ ·______
TW085109525A 1995-12-14 1996-08-06 TW316999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1995/002568 WO1997022141A1 (fr) 1995-12-14 1995-12-14 Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede

Publications (1)

Publication Number Publication Date
TW316999B true TW316999B (zh) 1997-10-01

Family

ID=14126525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085109525A TW316999B (zh) 1995-12-14 1996-08-06

Country Status (6)

Country Link
EP (1) EP0810640A4 (zh)
JP (1) JP3999138B2 (zh)
KR (1) KR100274494B1 (zh)
CN (2) CN1235269C (zh)
TW (1) TW316999B (zh)
WO (2) WO1997022141A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1004886C2 (nl) * 1996-12-23 1998-06-24 Univ Utrecht Halfgeleiderinrichtingen en werkwijze voor het maken daarvan.
US6294219B1 (en) 1998-03-03 2001-09-25 Applied Komatsu Technology, Inc. Method of annealing large area glass substrates
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP2004061751A (ja) * 2002-07-26 2004-02-26 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
KR100512960B1 (ko) * 2002-09-26 2005-09-07 삼성전자주식회사 플렉서블 mems 트랜스듀서와 그 제조방법 및 이를채용한 플렉서블 mems 무선 마이크로폰
JP4986415B2 (ja) * 2004-06-14 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
WO2007000469A1 (en) * 2005-06-29 2007-01-04 Oc Oerlikon Balzers Ag Method for manufacturing flat substrates
CN101288035B (zh) 2005-09-14 2013-06-19 马特森技术有限公司 可重复热处理的方法和设备
JP5004160B2 (ja) * 2006-12-12 2012-08-22 株式会社日本製鋼所 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
WO2008131513A1 (en) 2007-05-01 2008-11-06 Mattson Technology Canada, Inc. Irradiance pulse heat-treating methods and apparatus
JP2009081383A (ja) 2007-09-27 2009-04-16 Hitachi Displays Ltd 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
JP5321022B2 (ja) * 2008-12-04 2013-10-23 ソニー株式会社 半導体装置の製造方法および半導体装置
JP5328814B2 (ja) * 2009-01-09 2013-10-30 株式会社アルバック プラズマ処理装置及びプラズマcvd成膜方法
CN102099895B (zh) * 2009-03-05 2016-10-12 株式会社日本制钢所 结晶膜的制造方法及结晶膜制造装置
KR101733179B1 (ko) 2010-10-15 2017-05-08 맛선 테크놀러지, 인코포레이티드 워크피스를 노출할 조사 펄스의 형상을 결정하는 방법, 장치 및 매체
CN102061456B (zh) * 2010-10-29 2012-08-22 华南理工大学 一种用于pecvd装置的悬臂式推拉舟系统
KR20140074352A (ko) * 2011-10-07 2014-06-17 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
JP2016070900A (ja) * 2014-10-02 2016-05-09 セイコーエプソン株式会社 磁気計測装置の製造方法、ガスセルの製造方法、磁気計測装置、およびガスセル
JP6960344B2 (ja) * 2018-01-26 2021-11-05 株式会社Screenホールディングス 熱処理方法および熱処理装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182272A (ja) * 1982-04-19 1983-10-25 Seiko Epson Corp 薄膜トランジスタ
JPS60140815A (ja) * 1983-12-28 1985-07-25 Fujitsu Ltd アモルフアス・シリコン膜の製造方法
JPS61231767A (ja) * 1985-04-08 1986-10-16 Seiko Epson Corp アクテイブマトリクス基板の製造方法
GB2185758B (en) * 1985-12-28 1990-09-05 Canon Kk Method for forming deposited film
JPS63233564A (ja) * 1987-03-23 1988-09-29 Canon Inc 接合型トランジスタの製造法
JPH0284716A (ja) * 1987-03-25 1990-03-26 Nippon Soken Inc 半導体素子とその製造方法
JPH0652728B2 (ja) * 1987-07-21 1994-07-06 日電アネルバ株式会社 減圧cvd装置における基板加熱方法
JPH02181974A (ja) * 1989-01-09 1990-07-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH04120277A (ja) * 1990-09-10 1992-04-21 Mitsubishi Heavy Ind Ltd プラズマcvd装置
US5135886A (en) * 1990-12-06 1992-08-04 At&T Bell Laboratories Integrated circuit fabrication utilizing amorphous layers
JPH04287314A (ja) * 1991-03-15 1992-10-12 Toyobo Co Ltd 水素化アモルファスシリコン積層体とその製法
JPH04313273A (ja) * 1991-04-10 1992-11-05 Ricoh Co Ltd マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
JPH0562917A (ja) * 1991-09-04 1993-03-12 Canon Inc アモルフアスシリコン薄膜の製造法
EP0543759A3 (en) * 1991-11-20 1993-10-06 International Business Machines Corporation A poly-emitter structure with improved interface control
US5352636A (en) * 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
JPH05235039A (ja) * 1992-02-19 1993-09-10 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP3162781B2 (ja) * 1992-03-04 2001-05-08 三洋電機株式会社 半導体薄膜の形成方法及びこの膜の形成装置
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP3237788B2 (ja) * 1992-09-16 2001-12-10 キヤノン株式会社 非晶質シリコン薄膜の製造方法
JPH0677251A (ja) * 1992-08-26 1994-03-18 Sharp Corp 薄膜トランジスタの製造方法
JPH06244419A (ja) * 1993-02-16 1994-09-02 Casio Comput Co Ltd 薄膜トランジスタ
KR100250020B1 (ko) * 1993-03-02 2000-03-15 가네꼬 히사시 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices)
US5318801A (en) * 1993-05-18 1994-06-07 United States Of America As Represented By The Secretary Of The Navy Substrate temperature control apparatus and technique for CVD reactors
JPH07142405A (ja) * 1993-11-19 1995-06-02 Sanyo Electric Co Ltd 多結晶半導体膜およびその成膜方法
JPH07147239A (ja) * 1993-11-25 1995-06-06 Nec Corp 減圧成膜装置

Also Published As

Publication number Publication date
EP0810640A4 (en) 1999-06-16
CN1235269C (zh) 2006-01-04
EP0810640A1 (en) 1997-12-03
CN1434483A (zh) 2003-08-06
CN1173948A (zh) 1998-02-18
WO1997022141A1 (fr) 1997-06-19
JP2003289046A (ja) 2003-10-10
KR100274494B1 (ko) 2001-01-15
KR970706616A (ko) 1997-11-03
CN1097300C (zh) 2002-12-25
JP3999138B2 (ja) 2007-10-31
WO1997022142A1 (fr) 1997-06-19

Similar Documents

Publication Publication Date Title
TW316999B (zh)
US6660572B2 (en) Thin film semiconductor device and method for producing the same
KR100306527B1 (ko) 박막반도체장치의제조방법,박막반도체장치
KR100882234B1 (ko) 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
JP2002252174A (ja) 半導体薄膜の形成方法、半導体装置及び電気光学装置の製造方法、これらの方法の実施に使用する装置、並びに半導体装置及び電気光学装置
US9328414B2 (en) Method of manufacturing thin film semiconductor device
JP4258476B2 (ja) 薄膜半導体装置の製造方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
KR100518922B1 (ko) 결정성막의형성방법및박막전자기기의제조방법
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JP4865122B2 (ja) 半導体装置の作製方法
JP2007173839A (ja) 半導体装置の作製方法
JP2005167280A (ja) 半導体装置、アクティブマトリクス基板、及び電子機器
Li Investigation on solid-phase crystallization techniques for low temperature polysilicon thin-film transistors
JP4674937B2 (ja) 半導体装置の作製方法
Nojima et al. Growth of high-crystallinity silicon films by a combination of intermittent pulse heating and plasma-enhanced chemical vapor deposition
JP2000323421A (ja) 半導体薄膜の製造方法と製造装置、及び半導体装置
JP2001110724A (ja) アモルファスシリコン薄膜とそれを用いたポリシリコン薄膜の製造方法
JPH0766123A (ja) 微結晶シリコン形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees