KR100518922B1 - 결정성막의형성방법및박막전자기기의제조방법 - Google Patents

결정성막의형성방법및박막전자기기의제조방법 Download PDF

Info

Publication number
KR100518922B1
KR100518922B1 KR1019970706517A KR19970706517A KR100518922B1 KR 100518922 B1 KR100518922 B1 KR 100518922B1 KR 1019970706517 A KR1019970706517 A KR 1019970706517A KR 19970706517 A KR19970706517 A KR 19970706517A KR 100518922 B1 KR100518922 B1 KR 100518922B1
Authority
KR
South Korea
Prior art keywords
thin film
high energy
energy body
film
supply chamber
Prior art date
Application number
KR1019970706517A
Other languages
English (en)
Other versions
KR19980703115A (ko
Inventor
히로유키 아베
미츠토시 미야사카
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19980703115A publication Critical patent/KR19980703115A/ko
Application granted granted Critical
Publication of KR100518922B1 publication Critical patent/KR100518922B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

고품질의 용융 결정화막을 안정적으로 제조하는 고 에너지체 공급 장치를 개시하고, 결정성 막의 형성 방법을 나타낸다. 용융 결정화는 고 에너지체 공급 장치를 오염시키지 않고, 결정화막 표면의 재구성을 제어한다. 아울러 고 에너지체의 이용 효율을 반사 에너지체의 재사용에 의해 높인다.

Description

결정성 막의 형성 방법 및 박막 전자 기기의 제조 방법
본 발명은 레이저 조사 장치로 대표되는 고 에너지체 공급 장치와, 이들을 사용한 결정성 막의 형성 방법, 및 그로 인하여 얻어진 결정성 막을 사용하는 박막 전자 기기의 제조 방법에 관한 것이다.
액정 디스플레이(LCD)의 대화면화나 고해상도화에 따른, 그 구동 방식은 단순 매트릭스 방식으로부터 액티브 매트릭스 방식으로 이행하여, 대용량의 정보를 표시할 수 있도록 되었다. 액티브 매트릭스 방식은 수십만을 초과하는 화소를 가지는 LCD가 가능하고, 각 화소마다 박막 트랜지스터(TFT) 등의 스위칭 소자를 보유하는 것이다. 각종 LCD의 기판으로는 투과형 디스플레이를 가능하게 하는 용융 석영판이나 유리 등의 투명 절연 기판이 사용되고 있다. 이들 TFT의 능동층으로는 통상 비정질 실리콘(a-Si)이나 다결정 실리콘(poly-Si) 등의 반도체 막이 사용되고 있다. 화소 스위칭 소자뿐 아니라, 구동 회로까지 TFT로 일체화하여 형성하고자 하는 경우에는 동작 속도가 빠른 다결정 실리콘의 사용이 필요 불가결하다. 다결정 실리콘 막을 능동층으로 하는 경우는 용융 석영판을 기판으로 사용하며, 통상은 공정 최고 온도가 1000℃를 초과하는 고온 프로세스라고 불리는 제조 방법으로 TFT가 작성되고 있다. 상기 경우 다결정 실리콘 막의 이동도는 10 cm2· V-1· s-1 내지 100 cm2· V-1· s-1 정도의 값이 된다. 한편 비정질 실리콘 막을 능동층으로 하는 경우에는 공정 최고 온도가 400℃ 정도로 낮기 때문에, 통상의 유리 기판이 사용되고 있다. 비정질 실리콘 막의 이동도는 0.1 cm2· V-1· s-1 내지 1 cm2· V-1· s-1 정도의 값이다.
LCD의 표시 화면의 확대화나 저가화를 진행시키는 경우에는 절연 기판으로 염가인 통상 유리를 사용하는 것이 바람직하다. 그러나 상술한 비정질 실리콘 막은 전기 특성이 다결정 실리콘 막에 비하여 현저히 떨어지고, 동작 속도가 느리다는 등의 문제를 가지고 있다. 이에 대하여 고온 프로세스로 제조되는 다결정 실리콘 TFT는 용융 석영판을 사용하고 있기 때문에, LCD의 대형화나 저가화가 곤란하다는 문제를 가지고 있다. 이러한 점으로부터 통상의 유리 기판상에 다결정 실리콘 막 등의 결정성 반도체 막을 능동층으로 하는 박막 반도체 장치를 작성하는 기술이 현재 강하게 요구되고 있다. 그런데 대량 생산성이 풍부한 대형의 통상 유리 기판을 사용하기 위해서는, 기판의 변형을 피하도록 공정 최고 온도를 약 400℃ 정도 이하로 해야 하는 제약이 생긴다. 이들은 현재 저온 프로세스 poly-Si TFT라 칭해지며 개발이 진행되고 있다. 결국, 저온 프로세스 poly-Si TFT의 가장 중요한 기술 과제는 400℃ 정도 이하의 처리 온도로 어떻게 우수한 결정성 막을 형성하는가에 있다. 또한 환언하면, 양호한 결정성 막을 형성하는 장치를 어떻게 개선시키는가에 있다. 이러한 과제의 해결은 단지 양호한 TFT나 이것을 사용한 LCD를 작성할 수 있는 것뿐만 아니라, 태양 전지나 반도체 소자 회로 등 결정성 막을 사용하고 있는 모든 전자 기기의 성능을 비약적으로 향상시키고, 동시에 가격을 보다 낮출 수 있는 기술인 것이다.
결정성 막을 저온에서 형성하고, 이것을 사용하여 박막 전자 기기를 작성한 제 1 의 종래 기술로는 SID(Society for Information Display) '93 다이제스트 P.387(1993)를 들 수 있다. 여기에서는 결정성 막으로 다결정 실리콘 막이 형성되고, 박막 전자 기기로는 TFT가 작성되어 있다. 결정성 막은 우선 저압 화학 기상 퇴적법(LPCVD 법)으로, 원료 기체로 모노실란(SiH4)을 사용하고, 퇴적 온도 550℃에서 50nm의 a-Si 막을 퇴적하고, 이 a-Si 막에 레이저를 조사하여 형성된다. 상기 다이제스트에는 기재되어 있지 않지만, 레이저 조사는 도 1에 나타내는 레이저 조사 장치(101)로 행하여진다. 레이저 조사 장치는 레이저 광 발신원(102)과 레이저 조사실로 이루어지고, a-Si 막 등의 피조사체(103)를 표면에 가지는 기판은 레이저 조사실 내에 설치된 스테이지(105) 상에 설치된다. 레이저 조사실의 일부에는 석영 유리 등으로 만들어진 레이저 입사창이 스테이지에 대면하는 위치에 설치되어 있고, 이 레이저 입사창(106)을 통하여 레이저 광(107)이 입사된다. 레이저 입사창과 기판(104)과의 거리는 통상 1cm 정도이다. 피조사체로의 레이저 조사는 스테이지 온도를 실온으로부터 400℃ 정도로 하여, 대기 중 내지는 진공 하에서 행하여진다.
이렇게 해서 결정성 막인 poly-Si 막을 얻은 후, 이것을 이용하여 박막 전자기기(본원에서는 TFT)를 작성한다. 구체적으로는 poly-Si 막을 원하는 형상으로 가공한 후, 게이트 절연막으로 기능하는 산화막을 PECVD 법 등으로 퇴적한다. 게이트 절연막 상에 탄탈(Ta)로 게이트 전극을 형성한 후, 게이트 전극을 마스크로 공여체 또는 수용체 불순물을 다결정 실리콘 막에 주입하여 트랜지스터의 소스· 드레인을 자기 정합적(셀프· 얼라인)으로 형성한다. 이 불순물 주입은 이온· 도핑법이라고 불리는 질량 비분리형의 주입 장치를 사용하여, 수소 희석된 포스핀(PH3)이나 디볼란(B2H6)을 원료기체로써 사용하고 있다. 주입 이온의 활성화는 300℃이다. 그 후 층간 절연막을 퇴적하여, 인듐 주석 산화물(ITO)이나 알루미늄(Al)으로 전극이나 배선을 작성하여 TFT가 완성된다.
저온에서 결정성 반도체 막을 얻는 제 2 종래 기술로는 일본 특개평 7-99321을 들 수 있다. 제 2 종래 기술에서도 a-Si 막을 형성한 후, 레이저 조사에 따라 결정성 막을 얻고 있다. 이 때 레이저 조사를 진공 중 내지는 불활성 기체 분위기하에서 행하는 것이다. 실제 상기 공보의 제 [0009] 단락에 다음과 같이 기재되어 있다. 「기판 상에 형성된 반도체 박막의 적어도 표면층을, 감압하에서, 또는 불활성 가스 분위기 중에서 용융 재결정화하고, 용융 재결정화된 반도체 박막이 형성된 기판(1)을 감압하에서 또는 불활성 가스 분위기 중에서 유지한 채로, 용융 재결정화된 반도체 박막 상에 절연막을 형성하는 공정으로 이동하도록 하고 있다.」 제 2 종래 기술에 있어서도 이와 같이 하여 얻어진 다결정 실리콘 막을 사용하여, 기본적으로는 이하 제 1 종래 기술과 같은 제조 방법으로 TFT를 작성한다. 결국 어느 쪽의 종래 기술에 있어서도 제 2 도에 나타내는 레이저 조사 장치를 사용하여, 진공중 내지는 대기중 또는 불활성 가스 분위기 하에서 실리콘 막에 레이저 조사를 행하여 결정성 막을 얻고 있기 때문이다.
그러나 상술한 종래 기술에는 이하에 기재한 과제가 확인되고 있다.
과제 1) 대기 중에서의 조사는 결정성 막 중에 산소나 질소 등 혹은 먼지 등의 불순물이 들어간다. 특히 결정성 막이 반도체나 금속 등인 경우, 산소와 먼지의 혼입은 박막 물성의 현저한 저하를 유도한다.
과제 2) 불활성 기체 분위기 하에서의 결정화로 가장 빈번히 사용되는 기체는 질소이다. 그런 이유로 질소는 실리콘 등의 반도체나 탄탈 등의 금속과의 반응성이 높고, 그 때문에 순도가 높은 결정성 반도체 막이나 결정성 금속막이 얻어지지 않는다.
과제 3) 진공 중에서의 조사는 밀폐도가 높은 레이저 조사실을 설치하고, 또한 터보 분자 펌프 등의 대규모인 진공 배기 장치를 레이저 조사 장치에 부가할 필요가 있다. 이것은 결정성 막을 사용한 박막 전자 기기의 가격 상승을 초래함과 동시에, 생산성을 저하시킨다.
과제 4) 용융 결정화에서는 용융 상태에 있는 레이저 광 피조사체로부터 피조사체의 구성 원소가 틀림없이 비산 또는 증발한다. 이 현상은 유난히 진공 중에서의 레이저 조사의 때에 현저하게 된다. 진공 중에서의 용융은 증착막의 형성과 동등하기 때문이다. 이 결과로써, 레이저 조사 장치의 레이저 입사창에는 피조사체 피막이 형성되어 버린다. 도 1 에서는 이 모양을 비산(飛散)된 분자(108)라 칭하여 묘사하고 있다. 피조사체(103)의 증발과 그 레이저 입사창에의 피막 형성은 레이저 조사마다 피조사체가 받는 레이저 에너지의 감쇠를 의미한다. 즉 종래 기술에서는 양호한 특성을 가지는 결정화막은 얻어지지 않고, 또한 그 막의 품질도 크게 변동하고 있었다.
과제 5) 레이저 조사 등의 고 에너지체를 피조사체로 공급하여 용융 결정화를 진행시키는 경우, 대체로 공급 에너지가 높을수록 얻어지는 결정화막의 품질도 높아진다. 그러므로 진공 중에서의 조사로는 과제 4)가 공급 에너지의 상승에 따라서 격화한다. 이 때문에 진공 중에서의 조사는 실질적으로 에너지를 높일 수 없고, 그러므로 결정성 막의 품질도 향상할 수 없다.
과제 6) 진공중이나 불활성 분위기하에 있어서의 레이저 조사로는 조사에 따르는 용융 결정화가 종료하는 때(레이저 광 피조사체가 용액 상태로부터 결정 고체상태로 변화하는 때), 표면은 표면 에너지를 최소로 하도록 재구성되고, 게다가 또한 표면에는 화학적으로 활성인 많은 부대 결합 쌍이 남는다. 이 부대 결합 쌍을 갖는 재구성 표면은 결정 내부와는 전혀 다른 구조로 되고, 그러므로 에너지 밴드 다이어그램도 결정 내부의 것과는 크게 다르게 된다. 반도체 박막으로 하거나, 금속 박막으로 하더라도, 많은 전자 기기에서는 이 표면을 이용한다. 예를 들어 반도체 박막을 사용한 전계 효과 트랜지스터(FET)에서는 반도체 표면에 반전층을 형성하고, 그 내부에서의 전자나 홀의 수송 과정을 제어한다. 또한 금속 배선에서는 전류는 역시 금속 박막의 표면을 흐른다. 혹은 박막의 광학 특성이나 화학적 성질을 이용하는 장치(예를 들어 거울이나 금속 촉매)라도 그 특성을 결정하는 것은 표면이다. 이 중요한 표면이 부대 결합 쌍을 가지는 재구성에 따라 내부와 크게 달라져 버리면, 그 표면 물성도 크게 변화한다(통상은 악화된다). 예를 들어, 반도체 박막을 사용한 FET에서는 반전층내의 이동도는 반도체 내부의 이동도의 수십% 내지 수%로 표면 상태에 따라서 열화한다. 동일한 사정은 금속 박막에 대해서도 나타난다(예를 들어, 금속 박막의 전기 전도도의 변화). 양호한 결정성 막을 얻기 위해서는 이와 같이 표면 제어가 중요한 역할을 행하기 때문이다. 그러므로 종래의 결정화 방법에서는 이 제어가 충분히 이루어지지 않고, 때문에 우량한 결정성 막은 얻어지지 않았다. 또한 재구성 표면의 상태는 각 용융 결정화마다 다르다는 사실에 의해, 결정성 막의 막특성도 심하게 변동하고 있었다.
그리하여, 본 발명은 상술의 여러 가지 과제의 해결을 목표로 하고, 그 목적으로 하는 바는 레이저 조사 장치로 대표되는 고 에너지체 공급 장치와 이것을 사용하여 우량한 결정성 막을 비교적 저온에서 형성하는 방법, 및 이와 같이 하여 얻어진 결정성 막을 이용한 박막 전자 기기의 제조 방법을 제공하는 것이다.
도 1은 종래의 레이저 조사 장치를 도시한 도면.
도 2는 본 발명의 고 에너지체 공급 장치를 도시한 도면.
도 3a 및 도 3b는 본 발명의 고 에너지체 공급 장치를 도시한 도면.
도 4는 본 발명의 고 에너지체 공급 장치를 도시한 도면.
도 5는 본 발명의 고 에너지체 공급 장치를 도시한 도면.
도 6은 본 발명에서 대상 물질이 받는 고 에너지체의 에너지 시간 변화를 도시한 도면.
도 7은 본 발명에서 대상 물질이 받는 고 에너지체의 에너지 시간 변화를 도시한 도면.
도 8a 내지 도 8d는 본 발명의 1 실시예를 나타내는 박막 반도체 장치 제조의 각 공정에 있어서의 소자 단면도.
도 9는 본 발명을 사용한 투과형 액정 표시 장치의 구성을 도시한 도면.
도 10은 본 발명을 사용한 전자 기기의 구성을 도시한 도면.
도 11은 본 발명을 사용한 전자 기기의 예(액정 프로젝터)를 도시한 도면.
도 12는 본 발명을 사용한 전자 기기의 다른 예(개인용 컴퓨터)를 나타내는 도면.
도 13은 본 발명을 사용한 전자 기기의 다른 예(페이저)를 도시한 도면.
(개요)
(1-1. 용융 결정화시의 분위기 제어)
본 발명은 여러 가지의 기판상에 실리콘 등의 반도체나 탄탈 등의 금속의 박막을 제 1 공정에서 퇴적하고, 계속되는 제 2 공정에서 이것들 박막의 적어도 표면층을 부분적으로 용융시킨 후, 냉각 고화 과정을 거쳐서 결정화시키는 것(이하 본원에서는 이것을 용융 결정화라 약칭한다)으로 각종 결정성 막을 형성한다. 본 발명이 적응 가능하다고 생각되는 기판에 관해서는 (2-1)장에서 상세히 서술하고, 박막에 관해서는 (2-2)장에서 논한다. 결정성 막이란 그 막이 단결정 상태, 또는 다결정 상태나, 결정질과 비정질이 혼재한 혼정질 상태에 있는 것을 의미하고 있다. 용융 결정화는 박막에 레이저 광 등의 고 에너지체를 공급하는 것으로 달성된다. 고 에너지체의 형태로는 광이나 X선, 감마선으로 대표되는 전자파 이외에, 양자선이나 전자선, 알파선 등의 하전 입자류, 중성자선이나 중성 중간자선으로 대표되는 중성 소립자선 등이 가능하다. 소립자선은 강한 상호 작용이나 약한 상호 작용을 통하여 간단히 높은 에너지를 박막으로 공급할 수 있는 이점이 있다. 또한 전자파(광자)를 포함하는 중성 소립자류이면, 박막의 전기 전도도가 낮은 경우라도 박막에 불필요한 전하를 주는 일도 없고, 그 때문에 고 에너지체 공급 중에 박막이 전기적으로 손상을 받는 일도 없다. 이것은 특히 박막이 진성 또는 진성에 가까운 반도체 막인 경우에 중요하게 된다. 이들 박막에서는 전기 전도도가 낮기 때문이다. 하전 입자류는 원자의 플라즈마화 등으로 용이하게 생성할 수 있고, 더욱이, 하전 입자류의 방향 제어가 궁극적으로 간단하다는 이점을 가지고 있다. 생성이나 방향 제어 등의 취급이 용이함, 혹은 생체에 대한 안전성 등을 고려하기에 알맞은 고 에너지체는 파장이 10nm 정도 내지 10μm 정도의 전자파, 즉 소위 광이다. 광은 레이저 광과 비레이저 광으로 분류할 수 있고, 그 어느 쪽도 고 에너지체로써 사용할 수 있다.
제 2 공정에서 진행시키는 용융 결정화는 수소 분자(H2)와 불활성 기체와의 혼합 기체, 혹은 플루오르화수소(HF)나 염산(HCl) 등의 수소의 할로겐화물과 불활성 기체와의 혼합 기체, 또는 질산(HNO3)이나 황산(H2SO4) 등의 산과 불활성 기체와의 혼합 기체, 또는 실란(SiH4, Si2H6)으로 대표되는 반도체 등의 박막 구성 원소를 수소화물로써 함유하는 기체와 불활성 기체와의 혼합 기체 등, 수소를 함유한 분위기하에서 진행시켜진다. 불활성 기체는 질소 분자(N2) 이외에, 헬륨(He)이나 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 등의 0족 가스 단체, 혹은 이들 각종 불활성 기체의 혼합 기체, 또는 용융 결정화가 진행시켜지는 박막에 대하여 화학적으로 불활성인 모든 기체나, 이들 기체와 상술한 각종 불활성 기체와의 혼합 기체가 적응될 수 있다.
불활성 기체와 수소를 함유하는 분위기에서 박막의 용융 결정화를 진행시키면, 대기 중에서의 결정화에 비교하여 산소나 대기 중에 부유하는 먼지 등의 불순물의 박막 중으로의 혼입을 현저히 감소할 수 있고, 결정화막의 순도가 올라간다는 이점을 가지고 있다. 반도체나 금속이라 하더라도 막중의 불순물이 적을수록, 이동도 등의 막 물성이 상승하는 것은 공지된 사실이다. 또한 반도체로는 불순물을 의도적으로 1× 1018cm-3 정도 이하의 미소량을 첨가하여, 그 물성을 제어한다. 이 시점으로부터도 고순도의 반도체 막을 얻는 것은 중요하다. 대기로부터 박막으로의 불순물 혼입은 고체 상태에서의 결정화(고체상 성장:SPC)와 비교하여 용융 결정화에서는 보다 심각하게 이루어진다. 처리 온도가 고체상 성장보다도 현저하고 높은 액체 상태의 쪽이 불순물의 확산이나 박막 구성 물질과의 화학 반응이 빠르기 때문이다. 이 때문에 용융 결정화시의 분위기 제어는 고체상 성장시의 이것보다도 한층 더 중요한 의의를 가지고 있다.
용융 결정화가 진행시켜지는 분위기가 수소를 함유하고 있다는 사항은 다음의 점에서 중요하다. 박막에 고 에너지체가 공급되어 한번 용융한 후에 결정체로써 고화하여 올 때, 박막의 내부에서는 인접하는 원자가 질서 바르게 결합하여 규칙적인 결정 구조를 형성하여 온다. 이에 대하여 표면에서는 상반부에 결합하여야 할 원자가 존재하지 않는다. 따라서 용융 결정화를 진공중이나 불활성 기체 중에서 행하면, 박막 표면은 표면 에너지를 최소로 하도록 피차의 부대 결합쌍을 서로 결합시키고, 그 결과로써 표면은 재구성되게 된다. 재구성 표면의 구조는 일반적으로 결정의 내부 구조와는 크게 다르고, 그 밴드 구조에도 변화가 초래된다. 더구나 재구성 표면에는 큰 응력이 존재하고 있다. 이 응력은 하층에 위치하는 결정의 수 주 기분까지 격자의 변형으로써 영향을 미치게 한다. 밴드 구조의 변화는 전자나 정공의 농도를 변화시키고, 격자의 변형은 전자나 정공의 이동도를 저하시킨다. 또한 반드시 표면 원자끼리의 결합으로부터 누락되는 부대 결합 쌍이 나타난다. 이들은 화학적으로 활성이 있고, 박막의 결정화가 종료하여 대기중으로 박막을 끌어낸 때에 공기 중의 물이나 산소와 반응하거나, 혹은 먼지를 흡착시켜 버린다. 또한 부대 결합 쌍의 존재 그 자체가 계면 순위를 생성하고, 또는 전자나 정공의 산란 중심으로 이루어져, 이것들의 이동도를 저하시킨다. 이와 같이 재구성 표면은 박막 물성에 여러 가지의 악영향을 가져온다.
본원 발명의 결정성 막 형성 방법에서는 박막의 용융 결정화를 수소를 함유하는 분위기하에서 진행시킨다. 그 때문에 냉각 고화 과정에서 표면에 나타난 원자의 부대 결합 쌍은 분위기 중에 포함되는 각종 수소 원자에 따라 종단(終端)된다(이하 수소 종단화라 약칭한다). 이렇게 하여 표면의 재구성화는 피할 수 있어, 동시에 부대 결합 쌍의 총수도 눈에 띄게 감소하는 이유가 된다. 바꾸어 말하면 본원 발명에 따라 얻어진 결정성 막은 순도가 높고, 표면 구조가 결정 내부 구조에 궁극적으로 가깝기 때문이다. 이러한 점에서 금속 표면은 금속 그 자체가 가지는 고유 물성을 순수하게 반영하여, 반도체 표면은 반도체 물성을 역시 순수하게 나타내게 된다. 예를 들어 다결정 반도체 박막을 사용한 FET(소위 TFT)를 본원 발명에 따라 만들면, 재구성 표면에 기인하는 이동도의 저하가 조금 있기 때문에, 실효 이동도가 종래 기술로 작성된 TFT의 실효 이동도보다도 훨씬 크게 되며, 그 값도 기판 간이나 로트간을 통해서 안정하게 된다.
용융 결정화를 수소 분자와 불활성 기체와의 혼합 기체 분위기하에서 행하면 금속이나 반도체라고 하는 결정화막에 불순물은 도입되지 않고, 수소 종단화된 고순도의 결정화막이 얻어진다. 실리콘으로 대표되는 반도체 막의 용융 결정화를 수소의 할로겐화물과 불활성 기체와의 혼합 기체 분위기하에서 행하면, 할로겐화물과 반도체 막의 반응이 비교적 생기기 쉬운 사실에 기인하여, 결정화 반도체 막의 수소 종단화가 확실하게 행하여진다. 마찬가지로 산과 불활성 기체와의 혼합 기체라도 수소 종단화가 비교적 용이하게 이루어진다. 이것은 특히 금속 박막에 대하여 효과가 확인된다. 박막 구성 원소를 수소화물로써 함유하는 기체와 불활성 기체와의 혼합 기체 분위기하에서 용융 결정화를 진행시키는 것이 이상적이다. 수소 종단화도 확실하게 행하여지고, 고순도도 보증되기 때문이다. 특히 박막이 실리콘인 경우에 가장 우수한 수소화물은 실란이다. 실란은 반응이 빠르기 때문에, 표면으로 나온 부대 결합 쌍과 확실하게 반응한다. 반응의 결과, 실란이 실리콘 박막에 포획되어도 실리콘 원자층이 한층 더 증가할 뿐으로, 순도의 저하도 생기지 않으면 격자의 변형도 생기지 않기 때문이다.
용융 결정화 시에 수소에 따른 종단화를 확실하게 행하기 위해서는 분위기 중의 수소 분압이나 수소화물의 분압은 10mTorr 정도 이상 있으면 충분하다. 이것은 이하의 이유에 기초한다. 이번 기체의 분자 한 개의 질량을 m(kg), 분압을 P(Pa), 온도를 T(K), 농도를 C(m-3), 평균 속도를 v(m· s-1)로 하면, 그 기체의 유속밀도(F)(m-2· s-1)는
Figure pct00001
이다. 여기에서 k는 볼쯔만 정수이다. 결정화 시의 용융 시간을 τ (s)로 하고, 박막 표면에서의 부대 결합 쌍 밀도를 Nss(m-2)로 나타내면, 용융 시간내에 박막 표면에 충돌하는 기체 수(유속 밀도× 용융 시간)가 부대 결합 쌍 밀도보다도 큰 것이 전체 부대 결합쌍을 종단화하기 위한 필요 조건이다. 즉,
Figure pct00002
이다. 수학식 1과 수학식 2에서 압력에 대하여
Figure pct00003
이 유도된다. 수소 분자나 수소화물의 분압이 상기 수학식 3을 만족하는 것으로, 용융 결정화 후에 고품질 표면이 얻어지기 때문이다. 용융 결정화가 가능한 최단 시간은 보통 10ns(τ =1× 10-8s)이고, 부대 결합 쌍이 상식적으로 고려되는 최대 밀도는 1× 1012cm-2(Nss=1× 1016m-2) 정도이다. 따라서 이 값을 사용하여 계산되는 압력보다도 수소 분자나 수소화물의 분압이 높으면, 모든 박막에 대한 모든 용융 결정화로 수학식 3이 만족되게 된다. 각 수소화물에 대하여 계산된 최저 분압은 이하와 같다.
수소 분자(H2) PH2 > 1mTorr
플루오르화 수소산(HF) PHF > 3mTorr
염산(HCl) PHCl > 4mTorr
실란(SiH4) PSiH4 > 4mTorr
질산(HNO3) PHNO3 > 6mTorr
황산(H2SO4) PH2SO4 > 7mTorr
수학식 3이 나타내는 대로 수소화물의 최저 필요 분압은 그 분자량에 따라서 높게 된다. 그러나 상기 결과보다 10mTorr 정도보다 높으면 대개의 물질은 상기 조건을 만족하는 것을 알았다. 수소의 폭발 하한계 농도는 보통 4%이고, 이에 대응하는 수소 분압은 약 30Torr로 이루어진다. 따라서 안전면에서 볼 때 수소 분압의 최대값은 30Torr 정도라고 할 수 있다. 실란의 폭발하한계 농도는 보통 1%이고, 이에 대응하는 실란 분압은 7.6Torr 이다. 그 밖의 수소화물도 안전면에서 1% 정도 이하의 농도, 혹은 7.6Torr 정도 이하의 분압으로 사용하는 것이 바람직하다. 안전면에 대한 여유를 취하면, 최대 분압은 5Torr 정도라고 할 수 있다. 결국 모든 수소화물(수소 분자를 포함한다)에 대하여, 용융 결정화시의 수소화물 분압을 10mTorr 이상이며 5Torr 이하로 하면 안전하게 본원 발명을 달성할 수 있기 때문이다.
여기까지 제 2 공정에 있어서의 수소화물의 분압을 논하여 왔지만, 총압력은 대기압 혹은 대기압 이상이 바람직하다. 물론 상술한 분압 조건을 만족하는 저압하(진공중)에서 용융 결정화하더라도 상술한 효과가 얻어진다. 그러나 진공계의 장치로 하면, 장치 가격도 처리 공정도 복잡하게 된다. 대기압에서 행하면 장치도 처리공정도 간단하게 이루어져, 생산성도 현저하게 향상한다. 또한 용융 결정화시의 박막 구성 원소의 증발이나 비산, 및 증발이나 비산한 원소의 장치내 부착을, 대기압 혹은 그 이상의 압력으로써 제 2 공정을 행하는 것으로, 진공하의 처리와 비교하여 현저히 감소할 수 있기 때문이다(이하, 이것을 비산 억제 효과라고 칭한다). 이것은 분위기를 이루는 기체가 용융면을 누르는 것으로, 증발이나 비산을 압력에 비례하여 억제하기 때문이다. 이 효과의 대소는 총 2압력의 고저 정도로 정해지므로, 원리적으로는 불활성 기체를 사용하지 않고도 상술한 수소 분자나 수소화물만을 사용하여 그 압력을 대기압으로 하면, 역시 대기압에서 수소화물과 불활성 기체와의 혼합 기체를 사용한 경우와 같은 비산 억제 효과가 얻어진다. 그러나 이들 수소화물을 대기압에서 취급하는 것은 궁극적으로 위험하다. 이러한 이유(안전성의 보상)에 따라 수소나 수소화물과 불활성 기체와의 혼합 기체가 바람직하다. 불활성 기체로써의 질소는 가장 범용되며, 염가라는 이점을 가지고 있다. 금속이나 반도체는 고 에너지가 공급되어, 고온의 액상 상태가 되면 질소와도 반응한다. 이에 대하여 0족 원소는 어떤 박막 재료가 아무리 고온으로 되어도 결코 반응하지 않는다는 이점을 가지고 있다. 박막 구성 재료는 실리콘이나 알루미늄과 같이 원자량이 비교적 크다. 따라서 비산 억제 효과는 0족 원소 중에서도 아르곤이나 크립톤, 크세논 등의 무거운 원소의 쪽이 크게 작용한다. 크립톤이나 크세논은 존재량이 적고 비싸다. 염가이며 실용적이고, 또한 비산 억제 효과가 큰 불활성 기체는 아르곤이다.
(1-2. 고 에너지체 공급 장치의 형상과 이에 따른 용융 결정화)
제 1 공정에서 기판상에 형성된 반도체 박막이나 금속 박막 등의 대상 물질에, 고 에너지체를 공급하여 적어도 표면층을 용융 결정화시키는 제 2 공정을 안정적으로 진행시키고, 또한 고품질의 결정체를 얻기 위해서는 이에 알맞은 고 에너지체 공급 장치가 필요하게 된다. 본장에서는 고 에너지체로서 광(레이저 광)을 예로 들고, 이것을 도 2를 사용하여, 고 에너지체 공급 장치의 형상을 설명한다. 아울러 고 에너지체가 공급되는 대상 물질로 제 1 공정에서 기판상에 형성된 박막을 취하여, 이것에 제 2 공정을 행하여 결정성 막을 형성하는 방법도 논한다.
본원 발명의 고 에너지체 공급 장치(도 2)는 적어도, 레이저 광 등의 고 에너지체(207)를 생성하는 생성원(레이저 발신원:202)과 생성된 고 에너지체를 대상 물질(박막이 형성된 기판)로 공급하는 공급실(201)로써 구성되어 있다. 공급실은 대상 물질(203)을 그 실내에 설치하는 기능(설치대: 205)을 가진다. 예를 들어 박막이 형성된 기판은 공급실 내의 설치 대상에 설치된다. 설치대는 대상 물질의 원하는 위치에 고 에너지체(207)를 공급할 수 있도록 가동 기능을 구비한다. 공급실의 벽면(209)의 일부에는 고 에너지체를 공급실 내로 도입하는 도입창(206)이 설치되고, 도입창은 고 에너지체의 흡수가 적은 물질로 또한 기체 분자가 거의 통과하지 않는 물질로 이루어진다. 환언하면 도입창은 고 에너지체에 대하여는 투명하고, 기체 분자에 대하여는 비투명하다. 일례로써 고 에너지체가 광인 때, 도입창은 석영 등의 투명 유리로 이루어진다.
본 발명에서는 도입창은 대상 물질(예를 들어, 실리콘 박막)에 고 에너지체가 공급되었을 때에, 대상 물질의 구성 물질(실리콘 박막의 예로는 실리콘 원자)이 거의 부착하지 않는 위치에 설치되어 있다. 예를 들어 제 2 도에 나타내는 고 에너지체 공급 장치로는 공급실의 벽면의 일부가 대상 물질로부터 떨어지는 방향으로 돌출하고, 그 돌출부(210)의 선단에 도입창이 설치되어 있다. 이 결과, 도입창과 대상 물질과의 거리(L1)는 벽면(209)과 대상 물질과의 가장 근접 거리(L2)보다도 크게 이루어지고 있다. 박막 등의 대상 물질에는 도입창과 박막과의 거리가 벽면과 박막과의 가장 근접 거리보다도 큰 상태, 즉 도입창은 박막에 고 에너지체가 공급되더라도 박막의 구성 물질이 거의 부착하지 않는 위치에 설치되어 있는 상태로써, 고 에너지체(207)가 공급되기 때문이다. 도 2에서는 고 에너지체 공급(레이저 조사)의 결과, 대상 물질로부터 증발이나 비산한 원소의 비산 범위를 비산한 구성물질로써 묘사하고 있다. 본원 발명에서는 대상 물질의 비산 범위와 비교하여 도입창과 대상 물질이 충분히 떨어져 있기 때문에, 고 에너지체 공급에 따르는 용융 결정화를 반복 행하더라도 도입창에 대상 물질의 구성물은 거의 부착하지 않는다. 앞서도 기재한 대로 도입창은 고 에너지체에 대하여 투명하지 않으면 안된다. 이에 대하여 대상 물질은 고 에너지체에 대하여 불투명하기 때문에, 고 에너지체가 열로 변환된다. 도입창에 대상 물질이 부착하면 도입창은 당연 비투명하게 되므로, 그 완수해야 할 기능이 완수되지 않게 된다. 본 발명은 이러한 부적절한 점을 배격하여, 이에 안정성과 대량 생산성이 우수한 고 에너지체 공급장치를 실현하고 있는 것이다.
반도체 박막에 레이저 광을 조사하여 결정화막을 얻는 때는 비산 범위의 제어가 의외로 중요하게 된다. 일반적으로 반도체 박막에서는 공급 에너지가 높을수록, 양질의 결정화막이 얻어지는 경향이 있다. 그런데 공급 에너지가 혹 상한치를 넘어 버리면 반도체 원소는 폭발적으로 비산하여, 에너지 공급 종료후에 반도체 박막이 없어지거나, 혹은 현저하게 얇게 되거나 한다. 이것은 반도체 막이 공유 결합성 결정으로 딱딱한 것과 열전도율이 금속과 비교하여 작은 것에 기인한다고 생각된다. 또한 반도체 박막이 제 1 공정에서 기상 퇴적법(CVD 법)에 따라 퇴적되기 때문에, 기판 혹은 기판상에 형성된 기초 보호막과 반도체 막과의 밀착성이 약한 것도 한가지 원인이 된다고 생각된다. 어떻든 간에 이 상한치가 존재하기 때문에, 결정화는 레이저 광의 에너지를 이 상한치를 초과하지 않고, 또한 가능한 높은 값으로 설정하여 행하여진다. 그런데 레이저 광의 에너지에는 반드시 변동이 있고, 또한 폭발적 비산의 발생이 통계적인 과정이기 때문에 양질의 결정성 반도체 막을 얻고자 하면, 필연적으로 비산 현상을 무시할 수 없게 된다. 이러한 사정으로부터 비산 범위를 제어한 본원의 고 에너지체 공급 장치와 결정화막의 형성 방법은, 양질의 결정성 반도체 막을 기판상 또는 기초 보호막 상에 높은 생산성을 가지고 안정적으로 형성하는 데, 특히 알맞다고 결론지어 진다.
고 에너지체 공급 장치는 그 자체를 소형화하기 위함과 공급실 내의 분위기 치환을 용이하게 하기 위하여, 공급실 내의 불필요한 공간은 가능한 생략해야 할 것이다. 대상 물질의 출입이나 설치대 동작의 진동을 고려하면, 벽면과 대상 물질과의 가장 근접 거리는 2mm 정도 내지 40mm 정도로 이루어진다. 한편 대상 물질의 비산 범위는 공급실 내의 압력에 따라서 변화한다. 예를 들어 10-5Torr 정도의 진공속에서 있으면 비산 범위는 10cm 정도 이상으로 미치지만, 대기압이면 10mm 정도 이하로 이루어진다. 따라서, 앞장에서 서술한 것같이 대기압 이상의 압력으로 용융 결정화를 진행시키는 것이면 도입창과 대상 물질과의 거리는 20mm 정도 이상이면 충분하다. 10mTorr 정도 이하의 압력으로 고 에너지체를 공급하는 것이면 이 거리는 짧더라도 50mm 정도가 바람직하다. 이상적으로는 100mm 정도 이상이다. 이로부터 공급실의 여러 가지의 압력에 대응하기 위해서는, 50mm 정도 이상의 거리가 바람직하다. 이 거리에 특별한 상한은 확인되지 않지만, 굳이 설정하면 1000mm 정도이다. 너무 길게되면 공급실의 부피가 증가하여, 분위기 치환에 시간을 요하도록 이루어지고, 또한 장치 자체도 크게 이루어져 버리기 때문이다.
(1-3. 고 에너지체 공급 장치내의 기류와 이에 따른 용융 결정화)
앞장에서는 고 에너지체 공급 장치가 취해야 할 알맞은 형상에 관해서 서술하여 왔다. 계속해서 본장에서는 고 에너지체 공급 장치의 공급실 내에 있어서의 기류에 관해서 도 3을 이용하여 설명한다.
도 3a는 앞장에서 설명한 고 에너지체 공급장치의 공급실의 구조를 기체류의 입장에서 설명하고 있고, 도 3b는 적어도 고 에너지체를 대상 물질(기판상에 형성된 박막 등)으로 공급하여, 대상 물질의 결정화를 진행시키고 있는 한가운데의 기체류를 나타내고 있다. 본원 발명의 고 에너지체 공급 장치는 공급실(301) 내에 원하는 압력 분포를 발생시키는 압력 조정 수단, 혹은 공급실 내에 원하는 기체류를 발생시키는 기체류 조정 수단을 구비하고 있다. 압력 조정 수단이나 기체류 조정수단은 구체적으로는 배기 구멍(311)과 기체 유입 구멍(312)을 적어도 그 구성요건으로 된다. 배기 구멍은 공급실 내의 배기를 취하여, 공급실의 벽면(309)의 일부에 설치되어 있다. 복수(도 3a에서는 6개)의 기체 유입 구멍은 공급실 내에 (1-1)장에서 상세히 서술한 각종 기체를 유입시킨다. 각 기체 유입 구멍으로부터 흘러 들어가는 기체량과 배기 구멍에 있어서의 배기 속도를 적절히 선택 조정하는 것으로 압력 조정 수단이나 기체류 조정 수단은 공급실 내의 총압력이나 흐름을 제어한다. 이뿐아니라, 압력 조정 수단이나 기체류 조정 수단은 도입창(306)의 부근의 압력을 대상 물질 부근의 압력보다도 높게 할 수 있고, 또는 대상 물질(303) 부근의 압력을 배기 구멍 부근의 압력보다도 높게 할 수 있다. 이렇게 하여 제 2 공정에서는 설치대(305)상에 설치된 박막 등의 대상 물질은 도입창 부근의 압력이 대상 물질 부근의 압력보다도 높은 상태, 혹은 도입창 부근의 압력이 대상 물질(박막) 부근의 압력보다도 높고 또한 대상 물질(박막) 부근의 압력이 배기 구멍 부근의 압력보다도 높은 상태로 고 에너지체(307)가 공급되게 된다.
다음에, 이 때의 기체의 흐름을 도 3b를 이용하여 설명한다. 우선 고 에너지체가 도입창(306)에서 공급실(301)로 도입된 후에 대상 물질(303)을 조사해야 할 경로를 조사 통로(315)로 공급실 내에 상정한다. 조사 통로를 따라 대상 물질에 도달한 고 에너지체는 그 일부를 대상 물질에 진입시키고, 별도의 일부는 대상 물질로부터 산란 반사한다. 이 산란 반사된 고 에너지체를 본원에서는 반사 에너지체(313)라고 칭한다. 다음에 반사 에너지체가 공급실 내에서 움직인 경로를 반사 통로(314)로 상정한다. 상술한 바와 같이 공급실 내에는 압력 조정 수단이나 기체류 조정 수단에 따라 조정된 압력 분포나 기체류(320)가 존재한다. 본원 발명의 고 에너지체 공급 장치의 공급실 내에서는 이 기체류는 도입창으로부터 조사 통로와 거의 같은 방향으로 대상 물질을 향하도록 제어하는 것이 가능하고, 또한 대상 물질로부터 반사 통로와 대략 같은 방향을 향하는 것을 가능하게 한다. 이것은 도입창 부근(317)의 압력이 대상 물질 부근(318)의 압력보다도 높고, 대상 물질 부근의 압력이 배기 구멍 부근(319)의 압력보다도 높게 할 수 있는 때문이다. 결국 박막 등의 대상 물질은 기체류가 도입창으로부터 조사 통로와 대략 같은 방향으로 대상 물질을 향하고, 또한 대상 물질로부터 반사 통로와 대략 같은 방향을 향하는 상태로 고 에너지체가 공급되어, 용융 결정화가 진행시켜지게 된다.
앞장에서 서술한 것같이 금속이나 반도체의 용융 결정화에서는 용융시에 금속이나 반도체의 구성 원소가 반드시 증발한다. 또한 공급 에너지가 높으면 미분말로 이루어져 비산한다. 본원 발명의 고 에너지 공급 장치로는 도입창측에서 대상 물질측으로의 기류가 존재하고 있기 때문에, 증발 원소나 비산 미분말이 도입창에 도달하는 확률이 현저히 저하한다. 덧붙여 대상 물질로부터 배기 구멍을 향하는 기류도 존재하고, 이것이 반사 통로와 대략 같은 방향이기 때문에, 증발 원소나 비산 미분말은 이 기류를 타고 배기된다. 이 사실은 단지 공급실 내에의 부착과 오염을 방지할 뿐만 아니라, 증발 원소나 비산 미분말의 대상 물질에의 재부착도 크게 제한한다. 이것은 특히 기판상에 형성된 박막을 결정화시켜, 그 박막을 사용하여 TFT나 초집적 회로(LSI)를 제조하는 때에 중요한 의의를 가져온다. 재부착한 미분말이 미세 가공의 정밀도를 떨어뜨리거나, 전기적 단락의 원인이 되거나 하기 때문이다. 또한 미분말은 화학적으로 활성하여 공급실 벽 등과의 반응성이 풍부하고, 이러한 화학 반응을 행한 후에 박막 등의 대상 물질에 재부착하는 일도 생각할 수 있기 때문에, 박막의 순도도 저절로 저하하여 버린다. 이러한 폐해를 본원 발명의 고 에너지체 공급 장치와 결정성 막 형성 방법에서는 완벽하게 제거하여, 양질의 결정화물을 안정적으로 제조할 수 있기 때문이다.
(1-4. 반사 에너지체의 이용)
본장에서는, (1-2)장에서 상세히 서술한 발명을 더욱 진보시킨 고 에너지체 공급 장치와 이것을 사용한 결정성 막의 형성 방법을 설명한다.
도 4는 본 발명의 고 에너지체 공급 장치의 공급실(401)의 구조를 나타내고 있다. (1-2)장과 같이 고 에너지체 공급 장치는 적어도 고 에너지체(레이저 광 등의 광:407)를 생성하는 생성원(도 4에는 도시하지 않음)과 고 에너지체를 대상 물질(403:금속 박막이나 반도체 박막)로 공급하는 공급실을 가진다. 공급실은 대상 물질을 그 실내에 설치하는 기능으로써 설치 수단(405)을 그 내부에 가지며, 제 1 공정에서 박막이 형성된 기판 등의 대상 물질은 설치 수단에 설치된다. 공급실의 벽면(409)의 일부에는 고 에너지체를 공급실 내에 도입하는 도입창이 설치되고, 도입창(406)과 대상 물질과의 위치 관계는 (1-2)장에서 기술한 것을 만족하고 있다. 또한 공급실에는 배기 구멍(411)과 기체 유입 구멍(412)을 포함하는 압력 조정 수단이나 기체류 조정 수단이 설치되고, 이들에 의해 공급실 내에는 (1-3)장에서 상세히 서술한 압력 분포나 기체류가 존재한다. 말할 필요도 없이 공급실내 분위기는 (1-1)장의 기술에 따른다. 또한 고 에너지체가 도입창에서 공급실로 도입된 후에 대상 물질을 조사하기까지 거치는 경로는 조사 통로라 상정된다.
본원 발명의 고 에너지체 공급 장치에서는 박막 등의 대상 물질의 법선(416)방향과 조사 통로(415) 방향이 다르도록 도입창 혹은 설치 수단이 배치되어 있다. 따라서 박막을 결정화하는 경우에는, 박막의 법선 방향과 조사 통로 방향이 다른 상태로 박막에 고 에너지체가 공급되게 된다. 또한 본원 발명의 고 에너지체 공급장치에서는 박막 등의 대상 물질의 법선 방향으로 배기 구멍이 설치되어 있다. 이러한 구성을 취하는 것에 따라 작은 공급실에서 도입창과 대상 물질과의 거리를 크게 떨어뜨려, (1-2)장에서 기재한 구성과 효과가 용이하게 얻어진다. 또한 대상 물질과 공급실 벽면과의 가장 근접 거리에 접촉하는 장소에 배기 구멍이 설치되어 있기 때문에, 증발 원소나 비산 미분말은 효과적으로 배출된다. 덧붙여 증발 원소나 비산 미분말은 방선 방향으로 튀어 나가는 비율이 특히 높기 때문에, 이 점에서도 배출 효율은 향상하여, (1-3)장의 효과가 보다 확실하게 달성된다.
본원 발명의 고 에너지체 공급 장치는 상술의 구성 이외에, 반사 에너지체(413)가 재차 대상 물질을 조사하기 위하여, 반사 에너지체의 진로 변경 수단을 가지고 있다. 진로 변경 수단(418)은 또한 반사 에너지체를 박막 등의 대상 물질의 원하는 위치를 조사할 수 있도록 위치 조정 수단(417)을 가지고 있다. 제 1 공정에서 기판상에 형성된 박막은 공급실 내에 설치된 후, 고 에너지체에 따라 박막의 제 1 위치가 조사된다. 고 에너지체의 일부는 그대로 진박막에 진입하거나, 별도로 일부는 박막으로부터 반사한 후에 반사 에너지체를 이룬다. 반사 에너지체는 진로 변경 수단으로써 그 진로를 변경하고, 재차 박막의 제 2 위치를 조사하여 용융 결정화가 진행시켜진다. 고 에너지체가 광과 같이 큰 속도를 가지면, 통상은 고 에너지체가 최초에 박막의 제 1 위치를 조사하고 있는 기간내에, 이 고 에너지체에 대응하는 반사 에너지체가 제 2 위치를 조사하기 시작한다. 제 1 위치와 제 2 위치는 달라도 좋지만, 대략 같은 쪽이 바람직하다. 후술하는 것같이 에너지 사용 효율이 향상하거나, 용융 시간을 길게 할 수 있기 때문이다. 제 1 위치와 제 2 위치의 조정은 위치 조정 수단으로 이루어진다. 고 에너지체가 광이면 진로 변경 수단은 거울이나 렌즈, 프리즘 등의 광학 기기로 이루어지고, 하전 입자이면 전자장 생성 장치로 이루어진다. 위치 조정 기능은 광학 기기의 위치 관계(예를 들어, 거울의 각도)를 바꾸거나, 전자장을 미세 조정하는 기능이다.
고 에너지체에 광을 사용한 가장 간단한 장치의 일례를 도 5에 나타낸다. 참조번호 506은 도입창, 511은 배기 구멍, 512는 기체 유입 구멍, 516은 법선을 나타낸다. 상기의 경우 진로 변경 수단(518)은 거울이고, 진로 변경 수단은 오목 거울등의 집광 수단을 가지고 있는 것이 바람직하다. 일반적으로 반사광은 산란 성분을 포함하고 있지만, 집광 수단이 산란광을 집광하여 효율적으로 재조사하기 때문이다. 입사광은 박막 등의 대상 물질(503)을 조사한 후, 일부는 반사광으로 된다. 이 반사광은 오목 거울에 따라 집광 반사된 후, 대상 물질을 재차 조사한다. 이렇게 하는 것으로 고 에너지체(507)의 이용 효율을 현저하게 높이는 것이 가능하다. 예를 들어 자외광이나 가시광의 반도체 박막에서의 반사율은 70% 정도 이상에도 미치며, 금속 박막에 있어서는 90% 정도 이상으로도 이루어진다. 따라서 종래의 에너지 사용 효율은 10% 내지 30% 정도이다. 이에 비해, 본원 발명에서는 반사 에너지체(513)를 효율적으로 재이용하고 있기 때문에 에너지 사용 효율을 20% 정도 내지 50% 정도로 대략 증배할 수 있는 것이다. 이 모양은 최초에 대상 물질에 입사하는 고 에너지체의 조사 위치(제 1 위치)와 반사 에너지체의 조사 위치(제 2 위치)가 대략 같은 경우에 특히 효과가 있다. 도 6은 레이저 광이 펄스 발신하고 있는 경우를 예로 취하여, 이 효과를 설명한다. 가로축은 대상 물질의 비조사점에서의 시간을 나타내고, t=0의 순간에 조사가 시작된다. 세로축은 고 에너지체가 실제로 대상 물질 내에 진입하여 용융 결정화에 기여하는 에너지 강도(임의 단위)이다. 조사가 시작되면 고 에너지체의 에너지 강도가 상승하여, t=t1에서의 극대값을 맞이한다. 반사 에너지체는 대상 물질과 진로 변경 수단과의 거리와 속도에 따라서 근소한 시간의 지연을 따라 대상 물질을 조사한다. 반사 에너지체로부터의 에너지 밀도가 극대값을 취하는 시각을 t2로 하면, 시간의 지연은 t2-t1이다. 이렇게 하여 입사 고 에너지체의 에너지 밀도와 반사 에너지체의 에너지 밀도는 중합된다. 이것이 본원에서 실제로 용융 결정화에 기여하는 에너지 밀도이고, 도 6의 예에서는 합성광으로써 묘사한다. 이와 같이 본원 발명에 의하면 에너지 사용 효율을 종래보다도 대략 증배할 수 있기 때문이다.
본원의 또한 우수한 고 에너지체 공급 장치에서는 앞의 진로 변경 수단이 시각 조정 기능을 가지고 있다. 이것은 반사 에너지체가 대상 물질을 재조사하는 시각(도 6에서는 t2-t1)을 지연시키는 것이다(이하 본원에서는 이 시간의 지연을 지연시간이라고 칭한다). 시각 조정 수단(419)은 예를 들어 고 에너지체를 반사할 수 있는 복수의 반사 수단으로 구성하는 것이 가능하고, 간단한 예는 도 4에 도시되고 있다. 고 에너지체가 광이면 반사 수단은 거울의 조합으로 구성하는 것이 가능하다. 시각 조정 수단은 반사 에너지체가 경유하는 경로 길이를 변경하는 수단이나 반사 에너지체의 속도를 변경하는 수단이다. 전자는 고 에너지체가 광인 때에 편리하고, 후자는 하전 입자인 때에 편리하다. 광의 경로길이 변경은 거울의 조합으로 가능하고, 하전 입자의 속도 변경은 전장의 조정으로 가능하기 때문이다. 지연시간을 적당히 조정하는 것으로, 대상 물질에 조사되어 있는 고 에너지체의 시간을 길게 할 수 있다. 이것을 도 7을 사용하여 설명한다. 도 7의 세로축과 가로축은 도 6의 것과 같다. 도 7에서는 지연 시간(t1-t2)이 고 에너지체의 발신 시간폭(반값폭, 도 7에서는 입사광의 반값폭을 ta로 나타내고 있다)과 같은 정도로 되고 있다. 그 결과 합성광의 반값폭은 대략 증배하고 있다(도 7에서는 tb로 나타나고 있다).
고 에너지체의 시간 반값폭의 증가는 대상 물질에의 에너지 공급이 완만하게 행하여지는 것을 의미하여, 상술한 폭발적 비산의 발생 확률을 뛰어나게 감소시킬 수 있다. 예를 들어 대상 물질이 플라즈마 화학 기상 퇴적법(PECVD 법)으로써 형성된 수소화 비정질 실리콘 막(a-Si : H)으로, 이것에 고 에너지체로써의 크세논· 염소(XeCl)의 엑시머 레이저(XeCl 레이저로 약칭, 파장은 308nm)를 조사하여 결정화를 시도한다. 일반적으로 이 박막은 수소 함유량이 많고, 막의 밀도도 낮기 때문에 용융 결정화는 궁극적으로 곤란하다. 실제로 시간 반값폭이 50ns 정도의 XeCl 레이저에서는 조사 에너지 밀도가 100mJ· cm-2 정도 이하에서는 비정질막은 완전히 결정화하지 않고, 반대로 이 이상이면 폭발적 비산이 생겨, 결국 전체 에너지 영역에서 박막의 결정화는 발생하지 않는다. 이에 비해, 시간 반값폭이 100ns 정도의 XeCl 레이저에서는 조사 에너지 밀도가 100mJ· cm-2 정도 이하로는 역시 비정질 박막은 결정화하지 않지만, 100mJ· cm-2 정도 내지 150mJ· cm-2 정도의 사이의 에너지 밀도에서는 완전히 용융 결정화가 진행한다. 150mJ· cm-2 정도 이상에서는 앞과 같은 폭발적 비산이 생기지만, 시간 반값폭을 더욱 길게 하면 용융 결정화가 가능한 에너지 밀도 범위는 이에 따라서 넓어진다. 고 에너지체가 같은 125mJ· cm-2 라는 에너지 밀도에 있더라도, 시간 반값폭이 짧은 것(50ns)과 긴 것(100ns)에서는 대상 물질에 미치게 하는 효과는 전연 다르다. 이 차이는 단위 시간당의 에너지 이행량의 차이에 추가한다. 시간 반값폭이 길면 단위 시간당 고 에너지체로부터 대상 물질로 이행하는 에너지량이 적게 이루어지므로, 폭발적 비산이 억제되는 것이다. 이것은 화약의 연소와 폭발과의 차이와 같다. 폭발이란 단위 시간당의 에너지 이행량이 큰 때에 생기는 현상이기 때문이다. 이러한 이유에 따라, PECVD 법이나 스패터법이라는 비교적 저온(기판 온도가 400℃ 정도 이하)에서 형성된 비정질 반도체 막의, 고 에너지체 공급에 따르는 용융 결정화로는 고 에너지체의 시간 반값폭이 100ns 정도 이상인 것이 바람직하다. 본원 발명에서는 상술한 바와 같이 시간 반값폭을 간단히 증가할 수 있고, 이렇게 하여 종래 용융 결정화가 곤란하다고 생각되어 오는 박막의 결정화도 가능하게 한 것이다.
(1-5. 박막 전자 기기의 제조 방법)
앞장까지 상세히 서술하여 온 고 에너지체 공급 장치와 이것을 사용하여 형성된 결정성 막은 TFT나 LSI 등의 반도체 장치, 혹은 금속-절연체-금속소자(MIM 소자), 태양 전지나 프린트 기판 등 각종 박막 전자 기기에 응용할 수 있고, 이것들의 성능을 비약적으로 향상시킬 수 있다. 본장에서는 가장 적응 가능성이 높은 TFT를 예로 들어 우수한 박막 전자 기기의 제조 방법을 설명한다.
도 8a 내지 도8d는 MIS형 전계 효과 트랜지스터를 이루는 박막 반도체 장치(소위 TFT)의 제조 공정을 단면으로 나타낸 개략도이다. 이 도면을 사용하여 본원 발명에 관계되는 TFT의 제조 방법을 개략적으로 서술한다.
본 발명에서는 기판의 일례로써 범용 무알칼리 유리를 사용한다. 우선 기판(801) 상에 상압 화학 기상 퇴적법(APCVD 법)이나 PECVD 법 혹은 스패터법 등으로 절연성 물질인 기초 보호막(802)을 형성한다. 다음에 후에 박막 반도체 장치의 능동층으로 변하는 진성 실리콘막 등의 반도체 막을 퇴적한다(반도체 막에 관한 제 1 공정). 반도체 막은 PECVD 법이나 APCVD법, LPCVD 법 등의 화학 기상 퇴적법(CVD 법), 혹은 스패터법이나 증착법 등의 물리 기상 퇴적법(PVD 법)에 따라 형성된다. 이렇게 해서 얻어진 반도체 막에는 레이저 광 등으로 대표되는 고 에너지체가 공급되어, 용융 결정화가 진행되어진다(반도체 막에 관한 제 2 공정). 최초에 퇴적한 박막이 비정질이거나, 비정질과 미결정이 혼재하는 혼정질이면, 이 공정은 통상 결정화라 불리고 있다. 한편, 최초에 퇴적한 박막이 다결정질이면, 이 공정은 재결정화라고 불리고 있다. 본원 명세서에서는 양자 모두 단지 결정화라고 칭해지며, 별도로 구별하지 않는다. 고 에너지체 공급에 따라 박막의 적어도 표면이 용융 결정화하는 것이면, 양자 모두 본원의 용융 결정화에 대응한다. 용융 결정화는 대형 기판상에 높은 생산성을 가지고 고품질인 결정성 박막을 형성한다는 시점(視点)에 따르면 궁극적으로 우수한 방법이다. 고 에너지대 공급에 의한 용융 결정화법에서는 일반적으로 에너지 공급 시간(레이저 광이면 그 조사 시간)이 10nS 정도 내지 500ns 정도로 대단히 짧은 시간이고, 또한 에너지 공급 영역(레이저 조사 영역)도 기판 전체에 대하여 국소적이기 때문에, 박막의 결정화에 있어서 기판 전체가 동시에 고온으로 열이 가해지는 일은 없고, 그러므로 기판의 열에 따르는 변형이나 균열 등도 생기지 않기 때문이다. 앞장까지 상술한 결정성 막의 형성 방법에 따라 결정성 반도체 막(다결정 실리콘 막)을 형성한 후, 이 결정성 반도체 막을 섬 형상으로 가공하고, 후에 트랜지스터의 능동층이 되는 능동층 반도체 막(803)을 작성한다(도 8a).
능동층 반도체 막 형성후, CVD 법이나 PVD 법 등으로 게이트 절연막(804)을 형성한다(도 8b).
이어서, 게이트 전극(805)이 되는 금속 박막을 PVD 법 혹은 CVD 법 등으로 퇴적한다. 통상은 게이트 전극과 게이트 배선은 동일 재료로 동일 공정에서 만들어지기 때문에, 이 재질은 전기 저항이 낮고, 또한 이후의 박막 전자 기기 제조 공정중에서의 최고 온도(여기에서는 350℃ 정도)나 화학 약품 등에 견딜 수 있는 물질이 아니고는 되지 않는다. 여기에서는 이렇한 성질을 구비한 탄탈(Ta) 박막을 스패터법으로 형성한다(금속에 대한 제 1 공정). 통상 스패터법으로 형성된 탄탈 박막은 β 구조를 이루고, 그 비저항은 200μ Ω cm 정도로 높다. 또한 내부 응력도 강한 배선으로 사용한 때에 단선하기 쉽다. 그리하여 본원 발명에서는 이 탄탈 박막에 레이저 광으로써 고 에너지체를 공급하여(금속에 대한 제 2 공정), 박막 품질을 개선한다. 앞장까지 상세히 서술하여 오는 방법으로 탄탈 금속 박막의 용융 결정화를 진행시키면, 결정화막은 α 구조의 탄탈(Ta)로 이루어진다. α 구조의 탄탈은 입방정의 결정계를 이루고, 그 결정 구조는 체심 입방(bcc)이다. 또한 이 α 구조 탄탈의 비저항은 보통 20μ Ω cm 정도 내지 60μ Ω cm 정도로, 그 내부 응력도 약하다. 앞의 β 구조 탄탈보다도 배선 재료로 뛰어나게 우수한 것이다.
이렇게 해서 게이트 전극과 게이트 배선이 되는 금속 박막을 형성한 후, 그 형상 가공을 행한다. 계속해서 능동층 반도체 막에 불순물 이온 주입을 행하여, 소스· 드레인 영역 및 채널 형성 영역(806, 807, 808)을 작성한다(도 8c). 이 때 게이트 전극이 이온 주입 마스크로 되고 있지만 그러므로, 채널 형성 영역은 게이트 전극하에만 형성되는 자기 정합 구조로 된다. 불순물 이온 주입은 질량 비분리형 이온 주입 장치를 사용하여 주입 불순물 원소의 수소화물과 수소를 주입하는 이온· 도핑법과, 질량 분리형 이온 주입 장치를 사용하여 원하는 불순물 원소만을 주입하는 이온 주입법의 2종류가 적응될 수 있다. CMOS TFT를 작성하는 경우에는 폴리이미드 수지 등이 적당한 마스크재를 사용하여 NMOS 또는 PMOS의 한쪽을 교대로 마스크로 덮어, 상술한 방법으로써 각각의 이온 주입을 행한다.
다음에 층간 절연막(809)을 CVD 법 혹은 PVD 법으로 형성한다. 이온 주입과 층간 절연막 형성 후, 350℃ 정도 이하의 적당한 열환경하에서 수십분으로부터 수시간의 열처리를 행하여 주입 이온의 활성화 및 층간 절연막의 담금질 조임을 행한다. 층간 절연막 형성 후 소스· 드레인상에 컨택트홀을 개공(開孔)하고, 소스· 드레인 취득 전극과 배선(810, 811)을 형성한다. 이 때 소스· 드레인 전극과 배선을 이루는 금속에 대하여도 전번의 게이트 전극과 게이트 배선같이 앞장까지 서술한 금속 박막의 용융 결정화를 적응해도 된다. 결정성 금속막이 형성된 후, 이 박막을 전극이나 배선에 가공하여 박막 반도체 장치가 완성한다(제 8 d).
(2-1. 본 발명이 적응되는 기판과 기초 보호막)
본 장에서는 본 발명이 적응되는 기판과 기초 보호막에 대하여 설명한다. 본 발명이 적응할 수 있는 기판으로는 금속 등의 전도성 물질, 실리콘· 카바이트(SiC)나 알루미나(Al2O3), 질화알루미늄(AlN) 등의 세라믹 재료, 용융 석영이나 유리 등의 투명 절연성 물질, 실리콘 웨이퍼 등의 반도체 기판 및 이들을 가공한 LSI, 사파이어(삼방정계 Al2O3 결정) 등의 결정성 절연 물질 등이 사용된다. 염가인 범용 유리 기판으로는 코닝 제펜 (주)에서 제조한 # 7059 글라스 # 1737 글라스, 혹은 닛폰 덴키 글라스 (주)에서 제조한 OA-2 글라스, (주) NH 테크놀로지 글라스에서 제조한 NA35 유리 등이 사용될 수 있다. 결정성 반도체 박막을 사용하여 박막 반도체 장치를 제조하거나, 혹은 결정성 금속 박막을 사용하여 금속 배선을 행하는 경우에는 기판의 종류에 구애됨이 없고, 적어도 기판의 표면의 일부가 절연성 물질로 구성되어, 그 절연성 물질 상에 결정성 박막이 형성된다. 이 절연성 물질을 본원에서는 기초 보호막이라고 칭한다. 예를 들어 기판으로써 용융 석영 기판을 사용한 때는 기판 자신이 절연성 물질이므로, 용융 석영 기판 상에 직접 결정성 막을 형성해도 된다. 혹은 산화 규소막(SiOx : 0<ｘ≤ 2)이 질화 규소막(Si3Nx : 0<ｘ≤ 4) 등의 절연성 물질을 용융 석영 기판 상에 기초 보호 막으로써 형성한 후에 결정성박막을 형성해도 된다. 기판으로써 통상 유리를 사용하는 경우, 반도체 막 등의 결정성 막을 직접 절연성 물질인 통상 유리상에 형성해도 되지만, 유리 중에 포함되고 있는 나트륨(Na) 등의 가동 이온이 박막중에 혼입하지 않도록 산화 규소막이나 질화 규소막 등의 절연성 물질로 유리 기판상에 기초 보호막을 형성한 후에 결정성 막을 형성하는 것이 바람직하다. 이렇게 하는 것으로 완성된 박막 반도체 장치 등의 박막 전자 기기는 장시간에 걸치는 사용이나 고전압하에서의 사용에 대하여 동작 특성이 변화하는 일없이, 안정성이 증가하게 된다. 결정성 반도체 막인 경우, 사파이어 등의 결정성 절연 물질을 기판으로써 사용하는 경우를 제외하고는 박막은 기초 보호막 상에 형성되는 것이 바람직하다. 각종 세라믹 기판을 기판으로써 사용하는 때에는 세라믹 중에 첨가되고 있는 소결 보조 재료 원료가 박막중에 확산 혼입하지 않도록 기초 보호막을 설치하는 것이 바람직하다. 금속 재료를 기판으로 사용하는 때에는 절연성을 확보하기 위하여 기초 보호막은 필요 불가결하다. 또한 반도체 기판이나 LSI 소자로는 트랜지스터 사이나 배선간의 층간 절연막 등이 기초 보호막의 역할을 담당하고 있다. 기판의 크기나 형상에는 이것이 제조 공정 중의 열환경에 대하여 신축이나 변형 등의 변형이 생기지 않는 한 조금도 어떤 제한도 가해지지 않는다. 즉 직경 3인치(76.2 mm) 정도의 원판으로부터 600mm× 800mm 정도 이상 장방형 기판에 이르기까지 임의적이다.
(2-2. 본 발명이 적응되는 박막과 그 구성 원소를 포함하는 기체)
본 장에서는 본 발명이 적응되는 박막과, (1-1)장에서 기재한 분위기를 이루는 기체 중에서 반도체 막의 구성 원소를 함유하는 기체에 관해서 설명한다.
본 발명에서는 모든 종류의 결정성 물질이 대상 물질로 이루어질 수 있다. 예를들면 다이아몬드의 용융 결정화 등에도 본원은 적응 가능하다. 그러나 가장 간편하고 또한 확실히 발명의 효과가 출현하는 것은 대상 물질로써 반도체 박막이나 금속 박막이 선택된 때이다. 금속은 모든 종류의 금속에 대하여 적응할 수 있다. 특히 유효한 것은 (1-5)장에서 설명한 탄탈과 같이 고 에너지체 공급이나 용융 결정화에 따라 결정상을 바꾸는 물질이다. 기타 용융 결정화의 결과, 결정 입경을 증대시키는 금속도 바람직하다. 반도체 박막은 본원 발명을 적응하는 데 가장 알맞다. 제 1 공정에서 형성되는 반도체 박막은 비정질이거나, 결정질이라도 그 품질이 낮기 때문이다. 이것들의 저급의 박막도 본원의 제 2 공정을 행하는 것으로 용이하게 궁극적으로 우량한 결정성 박막으로 개질되기 때문이다.
본 발명이 적응되는 반도체 막의 종류로는 실리콘(Si)이나 게르마늄(Ge) 등의 단체의 반도체 막 이외에 실리콘· 게르마늄(SixGe1-x : 0<ｘ<1)이나 실리콘· 카바이트(SixC1-x : 0<ｘ<1)나 게르마늄· 카바이트(GexC1-x : 0<ｘ<1) 등의 4족 원소 복합체의 반도체 막이나 갈륨· 비소(GaAs), 인듐· 안티몬(InSb) 등의 3족 원소와 5족 원소의 복합체 화합물 반도체 막, 또는 카드뮴· 세렌(CdSe) 등의 2족 원소와 6족 원소의 복합체 화합물 반도체 막도 가능하다. 혹은, 실리콘· 게르마늄· 갈륨· 비소(SixGeyGazAsz: x+y+z=1)라고 하는 또 다른 복합 화합물 반도체 막이나 이들의 반도체 막에 인(P), 비소(As), 안티몬(Sb) 등의 공여체 원소를 첨가한 N형 반도체 막, 혹은 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 수용체 원소를 첨가한 P형 반도체 막에도 본 발명은 적응 가능하다.
반도체 막의 구성 원소를 함유하는 기체로는 반도체 막이 실리콘(Si)인 경우, 이들은 모노실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 디클로르실란(SiH2Cl2) 등의 실란이다. 게르마늄(Ge)이 반도체 막인 경우는 게르만(GeH4) 등을 사용하여, 인(P)이나 붕소(B)를 포함한 반도체 막이나 진성 반도체 막에 이들을 첨가하고자 할 때에는 포스핀(PH3)이나 디볼란(B2H6) 등도 동시에 사용된다. 분위기 구성 기체로는 상술한 각종 반도체 막을 구성하는 원소를 함유하는 화학 물질이 사용되지만, 반드시 이들 기체의 일부가 반도체 막중에 잔류하기 때문에, 구성 원소의 수소화물이 보다 바람직하다. 예를들면 디클로로실란(SiH2Cl2)으로부터 성막되는 실리콘 막에는 양의 대소는 어쨌든 반드시 염소(Cl)가 잔류하며, 이 실리콘 막을 박막 반도체 장치의 능동층에 사용한 경우 잔류 염소가 트랜지스터 특성의 열화 요인이 된다. 따라서 디클로르 실란보다는 구성 원소의 수소화물인 모노실란(SiH4) 쪽이 바람직하다.
(2-3. 고 에너지체로서의 레이저 광)
본 장에서는 고 에너지체로 레이저 광을 사용하는 때의 광의 종류를 설명한다. 본원 발명에서 사용되는 레이저 광에 특별한 제한은 없고, 대상 물질에 따라서 여러 가지의 광원이 사용된다. KrF 엑시머 레이저(파장 248nm)나 XeCl 엑시머 레이저(파장 308nm)는 현재 공업적으로 널리 사용되고, 발신도 안정하다. 엑시머 레이저로는 이것들 외에 ArF 엑시머 레이저나 XeF 엑시머 레이저(파장 351nm)도 사용 가능하다. 이밖에 YAG 레이저나 탄산 가스레이저, Ar 주선 레이저(파장 514.5nm)나, Ar 부선 레이저(파장 488nm), HeNe 레이저(파장 632.8nm), HeCd 레이저(파장 441.6nm)나 각종 색소 레이저도 사용 가능하다한 상태이다. 대상 물질이 실리콘을 주성분으로 한 반도체 막인 경우, XeF 레이저나 Ar 주선 레이저, Ar 부선 레이저, HeNe 레이저, HeCd 레이저 등은 이것들의 광의 비정질 성분 중에서의 흡수 계수가 결정 성분중의 그것보다도 크다. 이것은 비정질과 결정질이 혼재하는 계에서는 비정질 성분의 쪽이 에너지흡수가 크고, 결정 성분보다도 온도가 올라가기 쉬운 것을 의미한다. 즉 결정질의 재결정화보다도 비정질의 결정화의 쪽이 생기기 쉬운 것이다. 먼저 설명한 것같이 반도체 막의 용융 결정화에서는 반도체 막에 손상이 생기지 않는 범위에서 공급에너지가 높은 쪽이 양질의 결정화막이 얻어진다. 결정 성분쪽이 온도가 올라가기 쉬우면 비정질 성분이 아직 잔류하고 있는 중에 반도체 막에 손상이 생겨 버리기 때문이다. 환언하면 결정화가 완전히 종료하지 않은 중에 막은 손상을 입게 된다. XeF 레이저 등에는 이 폐해가 없고, 실리콘계 반도체 막의 용융 결정화에 매우 알맞다고 할 수 있다. 이와 같이 고 에너지체의 종류는 고 에너지체 공급전의 대상 물질의 흡수계수가 고 에너지체 공급후의 결정성 대상 물질의 그것 보다도 크게 이루어지도록 선택하는 것이 중요하다.
KrF 레이저나 XeCl 레이저는 실리콘을 주성분으로 한 반도체 막 중에서의 흡수 계수가 크기 때문에 반도체 막두께가 50nm 정도 이하의 박막의 결정화에 알맞다. XeF 레이저나 HeCd 레이저의 흡수 계수는 KrF 레이저나 XeCl 레이저보다 약간 작기 때문에 막두께가 50nm 정도 내지 1000nm 정도의 실리콘계 반도체 박막의 결정화에 알맞다. Ar 주선 레이저나 Ar 부선 레이저, HeNe 레이저의 반도체 막중의 흡수 계수는 작기 때문에 1000nm 정도 이상의 막두께를 가지는 반도체 박막의 결정화에 적합하다.
이상 서술하여 온 본 발명에 의하면, 고 에너지체를 대상 물질로 공급하여 진행시키는 용융 결정화를 궁극적으로 간편하게 또한 안정적으로 행하고, 동시에 고품질 결정성 막을 용이하게 형성할 수 있는 것이다. 또한 이러한 결정성 막은 우수한 박막 전자 기기의 제조를 가능하게 하다. 구체적으로는 이하에 기재하는 것 같은 효과를 가진다.
효과 1) 안전하고 또한 용이하게 치환할 수 있는 분위기 제어하에서 결정화를 진행시키기 위해서, 결정성 막중에 산소나 질소 등 혹은 먼지 등의 불순물은 들어가지 않는다. 특히 결정성 막이 반도체나 금속 등인 경우, 고순도이고 그러므로 고품질의 결정성 막이 얻어진다.
효과 2) 대기압 분위기에서의 고 에너지체 공급이 가능하고, 고 에너지체 공급 장치의 간소화가 가능하다. 이것은 결정성 막을 사용한 박막 전자 기기의 가격을 저하시킴과 동시에, 생산성을 향상시킨다.
효과 3) 용융 결정화에서는 용융 상태에 있는 대상 물질로부터 대상 물질의 구성 원소가 반드시 비산 또는 증발한다. 이 증발로부터 입사창을 보호하는 일이 가능하고, 대상 물질이 받는 고 에너지체가 항상 일정하게 이루어진다. 이렇게 하여 양호한 특성을 가지는 결정화막이 얻어지게 되고, 또한 그 막품질도 궁극적으로 안정하다.
효과 4) 레이저 조사 등의 고 에너지체를 대상 물질로 공급하여 용융 결정화를 진행시키는 경우, 개략 공급 에너지가 높을수록 얻어지는 결정화물의 품질도 높게 된다. 본원에서는 대기압하에서 고 에너지체 공급이 가능하기 때문에, 공급에너지를 상승시키더라도 증발 비산 현상을 억제할 수 있고, 그러므로 결정성 막의 품질도 향상한다.
효과 5) 양호한 결정성 막을 얻기 위해서는 표면 제어가 중요한 역할을 행한다. 본원 발명의 결정화 방법에서는 이 제어가 충분히 이루어지고, 따라서 우량한 결정성 막이 얻어진다. 또한 재구성 표면 상태를 각 용융 결정화마다 동일하게 제어하고 있기 때문에, 결정성 막의 막특성도 궁극적으로 안정하다.
효과 6) 고 에너지체의 에너지 사용 효율을 대략 증배할 수 있다. 또한 시간 반값폭이 길어지게 하여, 종래는 결정화을 행할 수 없는 물질의 결정화도 가능하게 한다.
첨부의 도면을 참조하면서 본 발명을 보다 상세히 설명한다.
(실시예 1)
360mm× 475mm× 1.1mm의 대형 유리 기판 상에 PECVD 법으로써 산화규소막으로 구성되는 기초 보호막을 형성하고, 진공을 없애는 일없이 연속하여 이 기초 보호막 상에 진성 실리콘 막을 퇴적한다.(실리콘에 대하는 제 1 공정) 기초 보호막의 막두께는 300nm이고, 반도체 막두께는 60nm이다. 실온과 평형하고 있는 유리 기판은 하부 평판 전극 온도가 380℃로 유지되고 있는 PECVD 장치내에 설치된다. 실리콘 막 퇴적 조건은 이하와 같다.
시간: t =164 s
실란유량: SiH4 = 100 SCCM
아르곤유량: Ar = 3000 SCCM(원료농도 3.23%)
고주파출력: RF = 600W(0.228 W/cm2)
압력: P = 1.5Torr
전극간 거리: S = 37.1mm
하부 평판 전극 온도: Tsus = 380℃
기판 표면 온도: Tsub = 349℃
이러한 조건하에 있어서는 반도체 막의 퇴적 속도는 0.365 nm/s 이고, 반도체 막의 막두께는 60nm이다. 또한 열탈리 가스 스펙트로스코피(TDS)로 측정한 실리콘 막중의 수소 농도는 10.39 원자% 이다. 투과형 전자 현미경 관찰에 의하면 이 실리콘 막은 주로 혼정질로 비정질 성분이 기둥형 구조로 이루어지고 있다. 이 실리콘 막의 라먼(Raman) 분광 측정 결과로는 근소하게 520cm-1 부근에 결정 성분으로부터의 라먼· 시프트가 확인되어, 본 예의 실리콘 막이 혼정질인 것을 나타내고 있다.
이렇게 해서 얻어진 실리콘 막에 레이저 광 조사를 행하여 용융 결정화를 진행시킨다(실리콘에 대한 제 2 공정). 용융 결정화는 도 4에 나타낸 레이저 조사실(공급실)을 가지는 고 에너지체 공급 장치에서 행하여졌다. 조사 레이저 광은 파장 248nm의 KrF 엑시머 레이저로 그 반값폭은 약 33ns이지만, 시각 조정 수단에 따라 반사광이 약 30ns의 지연 시간을 따라 재입사하기 때문에, 실질적인 시간 반값폭은 약 60ns이다. 시각 조정 수단은 거울의 조합으로 이루어지고, 반사광이 지나가는 총 광로 길이는 약 9m이다. 입사광은 법선으로부터 약 60 도의 각도로 입사되었다. 박막과 공급실벽과의 최고 근접 거리는 20mm이기 때문에, 도입창과 박막상의 조사 위치와의 거리는 보통 40mm이다. 레이저빔 형상은 폭 120μ m에서 길이가 38cm의 라인상으로 이루어지고 있다. 각 조사마다의 빔의 폭방향의 중복된 양은 빔폭의 90%이다. 따라서, 일회의 조사마다 빔은 12μ m 진행하여, 반도체 막상의 동일점은 10회의 레이저 조사를 받게 된다. 레이저 광 에너지 밀도는 150 mJ· cm-2 이다. 레이저 광조사는 대기압하에서 행한다. 공급실에는 아르곤과 모노실란의 혼합 기체가 기체 유입 구멍보다 1 slm 도입되어, 박막의 법선상에 있는 배기 구멍에서 배출된다. 기체 흐름은 도입창이나 진로 변경 수단(위치 조정 기능이나 시각 조정 수단을 포함한다)으로부터 박막상의 조사 위치를 향하고, 또한 조사 위치에서 배기 구멍으로 향한다. 아르곤중의 실란 농도는 보통 100ppm이고, 그 때문에 레이저 조사중의 실란 분압은 보통 76mTorr 정도이다. 레이저 조사시의 기판 온도는 25℃ 정도의 실온이다. 이렇게 하여 결정화된 반도체 막은 다파장 분산형 일립서 메트리의 측정에 의하면 결정화율이 98%로, 막두께는 55nm이다. 라먼 분광 측정에서는 결정 성분으로부터의 라먼 시프트를 나타내는 515cm-1 부근에 반값폭이 보통 4.4cm-1의 날카로운 피크가 나타나고, 결정성이 궁극적으로 높은 고품질막이 작성된 것을 말하고 있다. 결정화 공정 종료후 이 결정성 반도체 막을 패터닝하고, 후에 트랜지스터의 능동층이 되는 능동층 반도체 막을 작성한다.
다음에는 PECVD 법으로 게이트 절연막을 형성한다. 산화규소막으로 이루어지는 게이트 절연막은 TEOS(Si-(O-CH2-CH3)4)와 산소(O2), 물(H2O)을 원료 기체로 하여, 희석 기체로써 아르곤을 사용하고 기판 표면 온도 350℃에서 100nm의 막두께로 막을 형성한다. 게이트 절연막 퇴적후, 산화막을 350℃ 정도의 온도로 산소를 분압으로 0.2 기압정도와 수증기를 노점으로 80℃ 정도 포함한 분위기하에서 약 3시간 동안 열처리하여 절연막의 품질을 개선하였다.
다음에 게이트 전극이 되는 탄탈(Ta) 박막을 스패터법으로 퇴적한다(탄탈에 대한 제 1 공정). 스패터시의 기판 온도는 150℃이고, 막두께는 500nm이다. 얻어진 탄탈막에 이어서 레이저를 조사한다(탄탈에 대한 제 2 공정). 레이저 조사 조건은 분위기 기체가 아르곤과 수소의 혼합 기체로 변경된 것을 제외하고 앞의 반도체 막의 결정화시의 조건과 동일하다. 아르곤중의 수소의 농도는 약 1%로, 따라서 레이저 조사중의 수소 분압은 보통 7.6Torr이다. 레이저 조사후의 탄탈막은 상술한 바와 같이 α 구조를 이루고, 그 비저항은 보통 40μ 2 Ω cm이다. 게이트 전극이 되는 탄탈 박막을 형성후 패터닝한다.
계속해서 반도체 막에 불순물 이온 주입을 행하여 소스· 드레인영역 및 채널영역을 형성한다. 이 때 게이트 전극이 이온 주입의 마스크로 이루어져 있고, 채널은 게이트 전극하에만 형성되는 자기 정합 구조로 이루어진다. 본 실시예에서는 CMOS 구조의 TFT를 작성하였다. NMOS TFT의 소스· 드레인 형성시에는 PMOS TFT 부를 폴리이미드수지로 덮고, 반대로 PMOS TFT의 소스· 드레인 형성시에는 NMOS TFT부를 폴리이미드수지로 덮어 CMOS TFT를 작성하다. 불순물 이온 주입은 질량 비분리형 이온 주입 장치를 사용하여 행하여지고, 원료 기체로는 NMOS에 대한 수소중에 희석된 농도 5% 정도의 포스핀(PH3)을 사용한다. PH3 +나 H2 +를 포함하는 전체 이온의 투입량은 1× 1016cm-2이고 소스· 드레인 영역에 있어서의 인 원자 농도는 약 3× 1020cm-2로 이루어진다. 이온 주입시의 기판 온도는 250 ℃이다. 또한 PMOS TFT에 대하여는 원료 기체로써 수소중에 희석된 농도 5% 정도의 디볼란(B2H6)을 사용한다. B2H6 +나 H2 +를 포함하는 전체 이온의 투입량은 1× 1016cm-2로 소스· 드레인 영역에 있어서의 붕소 원자 농도는 약 3× 1020cm-3로 이루어진다. 이온 주입시의 기판 온도는 역시 250 ℃이다.
다음에, 산화규소막으로 구성되는 층간 절연막을 TEOS를 사용한 PECVD 법으로 형성한다. 층간 절연막 성막시의 기판 표면 온도는 350℃이고, 막두께는 500 nm이다. 그 후 350℃의 산소 분위기하에서 1시간동안 열처리하여 주입 이온의 활성화 및 층간 절연막을 담금질한다. 이어서 소스· 드레인상에 컨택트홀을 개공하고, 알루미늄(Al)을 스패터법으로 퇴적한다. 스패터시의 기판 온도는 150℃이고, 막두께는 500nm이다. 소스· 드레인 인출 전극과 배선으로 이루어지는 알루미늄 박막의 패터닝을 행하면 박막 반도체 장치는 완성한다.
이렇게 해서 시험 제작한 박막 반도체 장치의 트랜지스터 특성을 측정하였다. 소스· 드레인 전압 Vds=± 4V, 게이트 전압 Vgs=± 10V에서 트랜지스터를 온시킨 때의 소스· 드레인전류(Ids)를 온전류(ION)로 정의한다. (전압의 +는 NMOS에서, -는 PMOS의 측정 조건) 또한 Vds=± 4V, Vgs=0V 에서 트랜지스터를 오프시킨 때의 소스· 드레인 전류(Ids)를 오프 전류로 한다. 측정은 온도 25℃의 상태에서, 채널 형성 영역의 길이 L=5μ m, 폭 W=5μ m의 트랜지스터에 대하여 이루어진다. 이동도와 한계값 전압은 포화 전류에서 계산된다. 본 실시예에서는 트랜지스터의 성능과 그 기판 내에서의 격차를 조사하는 것을 목적으로 하고, 대형 유리 기판상에 고르게 작성된 트랜지스터 50개에 대하여 측정이 행하여졌다. 결과는 이하와 같다.
NMOS TFT
I ON = (74.3+9.0,-6.8)× 10-6A
I OFF = (1.38+0.53,-0.37)× 10-12A
μ = 124.1± 12.6 cm2· V-1· S-1
Vth = 2.13± 0.13 V
PMOS TFT
I ON = (51.6+4.7,-4.1)× 10-6A
I OFF = (3.87+0.99,-0.80)× 10-13A
μ = 69.3± 6.04 cm2· V-1· S-1
Vth = -1.11± 0.11V
이와 같이 본 발명에 의하여 종래의 a-Si TFT와 동등한 공정 최고 온도(350℃)이고 게다가 대형 범용 유리 기판 상에 균일하게 고이동도를 가지는 궁극적으로 우량한 CMOS 박막 반도체 장치를 제조할 수 있었다. 더욱이, 본 실시예에서 얻어진 TFT는 양질인 결정성 반도체 막과 게이트 전극을 가지기 때문에 트랜지스터의 신뢰성도 궁극적으로 높고, 장시간에 걸쳐 안정적인 동작을 행한다. 종래 기술의 저온 프로세스에서는 레이저 결정화의 균일성은 기판내, 로트간을 막론하고 대단히 중요한 과제이었다. 그러므로 본 발명에 의하면, 온전류도 오프전류도 이들의 격차가 대폭 감소되어 있다. 상기 균일성의 현저한 개선은 본원 발명의 결정성 실리콘 막이 우량하고, 또한, 레이저 조사 장치(고 에너지체 공급 장치)도 궁극적으로 안정하여 결정화를 진행시키고 있는 것을 의미한다. 또한 탄탈막의 스트레스가 작고, 저항값도 낮기 때문에 LCD에 본 발명의 박막 반도체 장치를 적응한 경우, LCD 화면전체에 걸쳐 균일한 고화질이 얻어지게 된다. 또한 본 발명의 박막 반도체 장치에서 회로를 형성하는 경우 단순한 시프트 레지스터나 아날로그 스위치라고 하는 간단한 회로로만 되지 않고, 레벨· 시프터나 디지탈· 아날로그 컨버터 회로, 또는 클럭 생성 회로나 감마 보정 회로, 타이밍 제어기 회로라는 보다 복잡한 회로를 용이하게 형성할 수 있기 때문이다.
(실시예 2)
실시예 1에서 얻어진 NMOS 박막 반도체 장치를 200(행)× 320(열)× 3(색) = 192000(화소)로 이루어지는 컬러 LCD의 화소용 스위칭 소자로 하여, 6비트 디지탈 데이터 드라이버(열측 드라이버)와 주사 드라이버(행측 드라이버)를 실시예 1에서 얻어진 CMOS 박막 반도체 장치에서 내장하고 있는 액티브 매트릭스 기판을 제조하였다. 본 실시예의 디지탈 데이터 드라이버는 클럭 신호선과 클럭 생성 회로, 시프트 레지스터 회로, NOR 게이트, 디지탈 영상 신호선, 래치 회로(1), 래치 펄스선, 래치 회로(2), 리셋선(1), AND 게이트, 규준 전위선, 리셋선(2), 용량 분할에 따른 6 비트D/A 컨버터, CMOS 아날로그 스위치, 공통 전위선, 및 소스선 리셋· 트랜지스터로 구성되고, CMOS 아날로그 스위치로부터의 출력이 화소부의 소스선으로 이어지고 있다. D/A 컨버터부의 용량은 C0=C1/2=C2/4=C3/8=C4/16=C5/32 관계를 만족하고 있다. 디지탈 영상 신호선에는 컴퓨터의 비디오 랜덤 액세스 메모리(VRAM)로부터 출력되는 디지탈 영상 신호가 직접 입력될 수 있다. 본 실시예의 액티브 매트릭스 기판의 화소부에서는 소스 전극 및 소스 배선, 드레인 전극(화소 전극)은 알루미늄으로 구성되어 있고, 반사형 LCD로 이루어져 있다. 이와 같이하여 얻어진 액티브 매트릭스 기판을 한 쌍의 기판의 한쪽에 사용하고 있는 액정 패널을 제조하였다. 한쌍의 기판간에 삽입 지지하는 액정에는 흑색 안료를 분산시킨 고분자 분산 액정(PDLC)을 사용하여, 노르말리 흑모드(액정에 전압을 인가하지 않은 때에 흑표시)의 반사형의 액정 패널로 하였다. 얻어진 액정 패널을 외부 배선과 접속하여 액정 표시 장치를 제조하였다. 그 결과 NMOS와 PMOS의 온저항과 트랜지스터 용량이 각각 동등하고, 더욱이, TFT가 고성능이고, 또한 트랜지스터의 기생 용량이 궁극적으로 작고, 덧붙여 기판 전면에 특성이 균일하기 때문에, 6비트 디지탈 데이터 드라이버도 넓은 동작 영역에서 정상으로 동작하고, 또한 화소부에 관해서는 개구율이 높기 때문에, 흑안료 분산(PDLC)을 사용하더라도 표시 품질이 높은 액정 표시장치가 완성되었다. 또한 액티브 매트릭스 기판의 제조 공정도 안정하기 때문에 액정 표시 장치를 안정적으로, 또한 저비용으로써 제조하는 것이 가능하게 된다.
이 액정 표시 장치를 풀컬러의 휴대형 퍼스널 컴퓨터(노트 PC)의 케이스에 설치했다. 6비트 디지탈 데이터 드라이버를 액티브 매트릭스 기판이 내장하고 있고, 컴퓨터로부터의 디지탈 영상 신호를 직접 액정 표시 장치에 입력하기 위해서, 회로 구성이 간소화하고, 동시에 소비 전력도 궁극적으로 작게 이루어졌다. 액정 박막 반도체 장치가 고성능이기 때문에, 이 노트 PC는 매우 아름다운 표시 화면을 가지는 양호한 전자 기기이다. 덧붙여 액정 표시 장치가 고개구율을 가지는 반사형인 사실을 반영하여 백라이트가 불필요하다. 그러므로 배터리의 소형 경량화와 장시간 사용도 실현될 수 있다. 이것에 의해 장시간 사용가능하고, 또한 아름다운 표시 화면을 가지는 초소형 경량 전자 기기가 작성되었다.
상술한 실시예에서는 반사형의 액티브 매트릭스 기판을 사용한 예에 대하여 설명하였지만, 본 발명의 실시예는 투과형의 액티브 매트릭스 기판을 사용한 액정 표시 장치에도 적용가능하고, 이와 같은 구성예의 전체를 도 9에 나타낸다. 즉, 액정 표시 장치는, 백라이트(900)와, 편광판(901)과, 구동 회로(902)를 탑재한 액티브 매트릭스 기판(903)과, 액정(904)과, 대향 기판(905)과, 편광판(906)을 구비한다.
상술한 실시예의 액정 표시 장치를 사용하여 구성되는 전자 기기는, 도 10에 나타내는 표시 정보 출력원(1000), 표시 정보 처리 회로(1002), 표시 구동 회로(1004), 액정 패널 등의 표시 패널(1006), 클럭 발생 회로(1008) 및 전원 회로(1010)를 포함하여 구성된다. 표시 정보 출력원(1000)은, ROM, RAM 등의 메모리, 텔레비젼 신호를 동조하여 출력하는 동조 회로 등을 포함하여 구성되고, 클럭 발생회로(1008)로부터의 클럭에 기초하여, 비디오 신호 등의 표시 정보를 출력한다. 표시 정보 처리 회로(1002)는, 클럭 발생 회로(1008)로부터의 클럭에 기초하여 표시정보를 처리하여 출력한다. 이 표시 정보 처리 회로(1002)는, 예를들면 증폭· 극성 반전 회로, 상전개 회로, 로테이션 회로, 감마 보정 회로 혹은 클램프 회로 등을 포함할 수 있다. 표시 구동 회로(1004)는, 주사측 구동 회로 및 데이터측 구동 회로를 포함하여 구성되고, 액정 패널(1006)을 표시 구동한다. 전원 회로(1010)는, 상술한 각 회로에 전력을 공급한다.
이러한 구성의 전자 기기로써, 도 11에 나타내는 액정 프로젝터, 도 12에 나타내는 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링· 워크스테이션(EWS), 도 13에 나타내는 페이저, 혹은 휴대전화, 워드프로세서, 텔레비젼, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 전자 수첩, 전자 탁상 계산기, 자동차 네비게이션 장치, POS 단말기, 터치 패널을 구비한 장치 등을 들 수 있다.
도 11에 나타내는 액정 프로젝터는, 투과형 액정 패널을 기록 밸브로써 사용한 투사형 프로젝터이며, 예를들면 3판 프리즘 방식의 광학계를 사용하고 있다.
도 11에 있어서, 프로젝터(1100)에서는, 백색 광원의 램프 유닛(1102)으로부터 사출된 투사광이 라이트 가이드(1104)의 내부에서, 복수의 미러(1106) 및 2매의 다이클로익 미러(1108)에 의해서 R, G, B의 3 원색으로 나누어지고, 각각의 광의 빛깔의 화상을 표시하는 3매의 액정 패널(1110R, 1110G 및 1110B)로 이끌어진다.
그리고, 각각의 액정 패널(1110R, 1110G 및 1110B)에 의해서 변조된 광은, 다이클로익 프리즘(1112)에 3 방향으로 입사된다. 다이클로익 프리즘(1112)에서는 적색(R) 및 청색(B)의 광이 90° 왜곡되고, 녹색(G)의 광이 직진하기 때문에 각 광의 빛깔의 화상이 합성되고, 투사 렌즈(1114)를 통해서 스크린 등에 컬러 화상이 투사된다.
도 12에 나타내는 퍼스날 컴퓨터(1200)는, 키보드(1202)를 구비한 본체부(1204)와, 액정 표시 화면(1206)을 가진다.
도 13에 나타내는 페이저(1300)는, 금속제 프레임(1302)내에, 액정 표시 기판(1304), 백라이트(1306d)를 구비한 라이트 가이드(1306), 회로 기판(1308), 제 1, 제 2 실드판(1310, 1312), 2개의 탄성 전도체(1314, 1316), 및 필름 캐리어 테이프(1318)를 가진다. 2개의 탄성 전도체(1314, 1316) 및 필름 캐리어 테이프(1318)는, 액정 표시 기판(1304)과 회로 기판(1308)을 접속하는 것이다.
여기에서, 액정 표시 기판(1304)은, 2매의 투명 기판(1304a, 1304b)의 사이에 액정을 봉입한 것으로, 이것에 의해 적어도 도트 매트릭스형의 액정 표시 패널이 구성된다. 한쪽의 투명 기판에, 도 20에 나타내는 구동 회로(1004), 혹은 이것에 덧붙여 표시 정보 처리 회로(1002)를 형성할 수 있다. 액정 표시 기판(1304)에 탑재되지 않은 회로는, 액정 표시 기판의 외부 부착 회로로 되고, 도 23인 경우에는 회로 기판(1308)에 탑재할 수 있다.
도 13은 페이저의 구성을 나타내는 것이므로, 액정 표시 기판(1304) 이외에 회로 기판(1308)이 필요하게 되지만, 전자 기기용의 일부품으로써 액정 표시 장치가 사용되는 경우에 있어서, 투명 기판에 표시 구동 회로 등이 탑재되는 경우에는, 그 액정 표시 장치의 최소 단위는 액정 표시 기판(1304)이다. 혹은, 액정 표시 기판(1304)을 케이스로써의 금속 프레임(1302)에 고정한 것을, 전자 기기용의 일부품인 액정 표시 장치로써 사용하는 것도 가능하다. 또한, 백라이트식인 경우에는, 금속제 프레임(1302)내에, 액정 표시 기판(1304)과, 백라이트(1306a)를 구비한 라이트 가이드(1306)를 설치하여, 액정 표시 장치를 구성할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 요지의 범위내에서 여러 가지의 변형 실시가 가능하다. 예를들면, 본 발명은 상술한 각종의 액정 패널의 구동에 적용되는 것에 한정되지 않고, 전계 발광, 프라즈마 디스플레이 장치에도 적용 가능하다.
상기와 같이 본 발명의 고 에너지체 공급 장치는 궁극적으로 안정적으로 고 품질의 결정화막을 제조할 수 있다. 또한 이와 같이 얻어진 결정성 막은 그 대로 박막 반도체 장치 등의 박막 전자 기기에 적응할 수 있고, 그 성능을 비약적으로 향상시킨다. 따라서 본 발명에 따르면, 예를들면 염가인 유리 기판의 사용이 가능한 저온 프로세스를 사용하여 고성능인 박막 반도체 장치를 제조할 수 있다. 본 발명을 액티브· 매트릭스 액정 표시 장치의 제조에 적용한 경우에는, 대형이고 고품질인 액정 표시 장치를 용이하게 또한 안정적으로 제조할 수 있다. 또한 다른 전자회로의 제조에 적용한 경우에도 고품질의 전자 회로를 용이하게 또한 안정적으로 제조할 수 있다.
본 발명의 박막 반도체 장치는 염가이고 또한 고성능이기 때문에, 액티브· 매트릭스 액정 표시 장치의 액티브 매트릭스 기판으로써 알맞은 것으로 이루어지고 있다. 특히 높은 성능이 요구되는 드라이버 내장의 액티브 매트릭스 기판으로써 알맞다.
본 발명을 적응한 액정 표시 장치는 염가이고 또한 고성능이기 때문에, 풀컬러의 노트 PC를 시작으로, 각종 디스플레이에서 최적으로 되어 있다.
본 발명의 박막 전자 기기는 염가이고 또한 고성능이기 때문에, 일반적으로 널리 받아들여질 것이다.

Claims (49)

  1. 기판상에 박막을 형성하는 제 1 공정; 및 상기 박막의 적어도 표면층을 결정화시키는 제 2 공정을 갖는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정을 수소 함유 분위기하에서 상기 박막의 적어도 표면층을 용융시켜 결정화를 진행시키는 것을 특징으로 하는 결정성 막 형성 방법.
  2. 제 1 항에 있어서, 상기 박막이 반도체 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  3. 제 1 항에 있어서, 상기 박막이 금속 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 2 공정을 대기압 이상의 압력으로써 행하는 것을 특징으로 하는 결정성 막 형성 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 수소 함유 분위기가 불활성 기체와 수소 분자를 포함하고 있는 것을 특징으로 하는 결정성 막 형성 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 수소 함유 분위기가 불활성 기체와 수소의 할로겐화물을 포함하고 있는 것을 특징으로 하는 결정성 막 형성 방법.
  7. 제 5 항에 있어서, 상기 불활성 기체가 0 족 원소 가스인 것을 특징으로 하는 결정성 막 형성 방법.
  8. 제 7 항에 있어서, 상기 0 족 원소 가스가 아르곤인 것을 특징으로 하는 결정성 막 형성 방법.
  9. 제 1 항 내지 제 3 항 및 제 8 항 중 어느 한 항에 있어서, 상기 제 2 공정에 있어서 상기 박막에 고 에너지체를 공급하여 상기 박막의 적어도 표면을 용융시키는 것을 특징으로 하는 결정성 막 형성 방법.
  10. 제 9 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  11. 제 9 항에 있어서, 상기 고 에너지체가 레이저 광인 것을 특징으로 하는 결정성 막 형성 방법.
  12. 기판 상에 반도체 박막을 형성하는 제 1 공정; 및 상기 반도체 박막의 적어도 표면층을 결정화시키는 제 2 공정을 가지는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정을 상기 반도체 박막의 구성 원소를 함유하는 기체를 포함하는 분위기하에서, 상기 반도체 박막의 적어도 표면층을 용융시켜 결정화를 진행시키는 것을 특징으로 하는 결정성 막 형성 방법.
  13. 제 12 항에 있어서, 상기 제 2 공정을 대기압 이상의 압력으로써 행하는 것을 특징으로 하는 결정성 막 형성 방법.
  14. 제 12 항 또는 제 13 항에 있어서, 상기 반도체 박막의 구성원소를 함유하는 기체가 상기 구성 원소의 수소화물인 것을 특징으로 하는 결정성 막 형성 방법.
  15. 제 12 항 또는 제 13 항에 있어서, 상기 반도체 박막이 실리콘 박막이고, 상기 반도체 박막의 구성 원소를 함유하는 기체가 실란인 것을 특징으로 하는 결정성 막 형성 방법.
  16. 제 12 항 또는 제 13 항에 있어서, 상기 제 2 공정에 있어서 상기 반도체 박막에 고 에너지체를 공급하여 상기 반도체 박막의 적어도 표면을 용융시키는 것을 특징으로 하는 결정성 막 형성 방법.
  17. 제 16 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  18. 제 16 항에 있어서, 상기 고 에너지체가 레이저 광인 것을 특징으로 하는 결정성 막 형성 방법.
  19. 기판상에 박막을 형성하는 제 1 공정; 및 상기 박막에 고 에너지체를 공급하여 상기 박막의 적어도 표면층을 결정화시키는 제 2 공정을 가지는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정은 상기 고 에너지체를 생성하는 생성원과 상기 고 에너지체를 상기 박막으로 공급하는 공급실을 가지는 고 에너지체 공급 장치에서 행하여지고,
    상기 박막은 상기 공급실내에 설치되고,
    상기 공급실의 일부에는 상기 고 에너지체를 상기 공급실내로 도입하는 도입창이 설치되고,
    상기 도입창은 상기 박막에 상기 고 에너지체가 공급되었을 때에 상기 박막의 구성 물질이 거의 부착하지 않는 위치에 설치되어 있는 상태로써 상기 박막에 상기 고 에너지체가 공급되는 것을 특징으로 하는 결정성 막 형성 방법.
  20. 제 19 항에 있어서, 상기 박막이 반도체 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  21. 제 19 항에 있어서, 상기 박막이 금속 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  22. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  23. 기판상에 박막을 형성하는 제 1 공정; 및 상기 박막에 고 에너지체를 공급하여 상기 박막의 적어도 표면층을 결정화시키는 제 2 공정을 가지는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정은 상기 고 에너지체를 생성하는 생성원과 상기 고 에너지체를 상기 박막으로 공급하는 공급실을 가지는 고 에너지체 공급 장치에서 행하여지고,
    상기 박막은 상기 공급실내에 설치되고,
    상기 공급실의 벽면의 일부에는 상기 고 에너지체를 상기 공급실내로 도입하는 도입창이 설치되고,
    상기 도입창과 상기 박막과의 거리는 상기 벽면과 상기 박막과의 가장 근접 거리보다도 큰 상태로써 상기 박막에 상기 고 에너지체가 공급되는 것을 특징으로 하는 결정성 막 형성 방법.
  24. 제 23 항에 있어서, 상기 박막이 반도체 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  25. 제 23 항에 있어서, 상기 박막이 금속 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  26. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  27. 기판상에 박막을 형성하는 제 1 공정; 및 상기 박막에 고 에너지체를 공급하여 상기 박막의 적어도 표면층을 결정화시키는 제 2 공정을 가지는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정은 상기 고 에너지체를 생성하는 생성원과 상기 고 에너지체를 상기 박막으로 공급하는 공급실을 가지는 고 에너지체 공급 장치에서 행하여지고,
    상기 박막은 상기 공급실내에 설치되고,
    상기 공급실의 벽면의 일부에는 상기 고 에너지체를 상기 공급실내에 도입하는 도입창이 설치되고,
    상기 공급실내에 있어서의 상기 도입창 부근의 압력은 상기 박막 부근의 압력보다도 높은 상태로써 상기 박막에 상기 고 에너지체를 공급하는 것을 특징으로 하는 결정성 막 형성 방법.
  28. 제 27 항에 있어서, 상기 박막이 반도체 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  29. 제 27 항에 있어서, 상기 박막이 금속 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  30. 제 27 항 내지 제 29 항 중 어느 한 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  31. 기판상에 박막을 형성하는 제 1 공정: 및 상기 박막에 고 에너지체를 공급하여 상기 박막의 적어도 표면층을 결정화시키는 제 2 공정을 가지는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정은 상기 고 에너지체를 생성하는 생성원과 상기 고 에너지체를 상기 박막으로 공급하는 공급실을 가지는 고 에너지체 공급 장치로써 행하여지고,
    상기 박막은 상기 공급실내에 설치되고,
    상기 공급실의 벽면의 일부에는 상기 고 에너지체를 상기 공급실내에 도입하는 도입창과 상기 공급실내의 배기를 취하는 배기 구멍이 설치되고,
    상기 공급실내에 있어서의 상기 도입창 부근의 압력이 상기 박막 부근의 압력보다도 높고, 또한 상기 박막 부근의 압력이 상기 배기 구멍 부근의 압력보다도 높은 상태로써 상기 박막에 상기 고 에너지체를 공급하는 것을 특징으로 하는 결정성 막 형성 방법.
  32. 제 31 항에 있어서, 상기 박막이 반도체 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  33. 제 32 항에 있어서, 상기 박막이 금속 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  34. 제 31 항 내지 제 33 항 중 어느 한 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  35. 기판상에 박막을 형성하는 제 1 공정; 및 상기 박막에 고 에너지체를 공급하여 상기 박막의 적어도 표면층을 결정화시키는 제 2 공정을 가지는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정은 상기 고 에너지체를 생성하는 생성원과 상기 고 에너지체를 상기 박막으로 공급하는 공급실을 가지는 고 에너지체 공급 장치에서 행하여지고,
    상기 박막은 상기 공급실내에 설치되고,
    상기 공급실의 벽면의 일부에는 상기 고 에너지체를 상기 공급실내로 도입하는 도입창이 설치되고,
    상기 고 에너지체가 상기 도입창에서 상기 공급실로 도입된 후에 상기 박막을 조사하기 위하여 조사 통로가 상기 공급실내에 상정되고,
    상기 고 에너지체의 일부가 상기 박막에 진입하고, 별도의 일부가 상기 박막으로부터 반사하여 경유하는 반사 통로가 상기 공급실내에 상정되고,
    상기 공급실내에는 기체 흐름이 존재하고,
    상기 기체 흐름이 상기 도입창으로부터 상기 조사 통로와 대략 같은 방향으로 상기 박막을 향하고, 또한 상기 박막으로부터 상기 반사 통로와 대략 같은 방향을 향하는 상태로써 상기 박막에 상기 고 에너지체를 공급하는 것을 특징으로 하는 결정성 막 형성 방법.
  36. 제 35 항에 있어서, 상기 박막이 반도체 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  37. 제 35 항에 있어서, 상기 박막이 금속 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  38. 제 35 항 내지 제 37 항 중 어느 한 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  39. 기판상에 박막을 형성하는 제 1 공정; 및 상기 박막에 고 에너지체를 공급하여 상기 박막의 적어도 표면층을 결정화시키는 제 2 공정을 가지는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정은 상기 고 에너지체를 생성하는 생성원과 상기 고 에너지체를 상기 박막으로 공급하는 공급실을 가지는 고 에너지체 공급 장치에서 행하여지고,
    상기 박막은 상기 공급실내에 설치되고,
    상기 공급실의 벽면의 일부에는 상기 고 에너지체를 상기 공급실내로 도입하는 도입창이 설치되고,
    상기 고 에너지체가 상기 도입창에서 상기 공급실로 도입된 후에 상기 박막을 조사하기 위하여 조사 통로가 상기 공급실내에 상정되고,
    상기 박막의 법선 방향과 상기 조사 통로 방향이 다른 상태로 상기 박막에 상기 고 에너지체를 공급하는 것을 특징으로 하는 결정성 막 형성 방법.
  40. 제 39 항에 있어서, 상기 박막이 반도체 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  41. 제 39 항에 있어서, 상기 박막이 금속 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  42. 제 39 항 내지 제 41 항 중 어느 한 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  43. 기판상에 박막을 형성하는 제 1 공정; 및 상기 박막에 고 에너지체를 공급하여 상기 박막의 적어도 표면층을 결정화시키는 제 2 공정을 가지는 결정성 막의 형성 방법에 있어서,
    상기 제 2 공정은 상기 고 에너지체를 생성하는 생성원과 상기 고 에너지체를 상기 박막으로 공급하는 공급실을 가지는 고 에너지체 공급 장치에서 행하여지고,
    상기 박막은 상기 공급실내에 설치되고,
    상기 고 에너지체는 상기 공급실에 도입된 후에 상기 박막의 제 1 위치를 조사하여, 그 일부는 상기 박막에 진입하고,
    별도의 일부는 상기 박막으로부터 반사한 후, 반사 에너지체를 이루어 그 진로를 변경하고, 재차 상기 박막의 제 2 위치를 조사하는 것을 특징으로 하는 결정성 막 형성 방법.
  44. 제 43 항에 있어서, 상기 고 에너지체가 상기 제 1 위치를 조사하고 있는 기간내에, 상기 고 에너지체에 대응하는 상기 반사 에너지체가 제 2 위치를 조사하기 시작하는 것을 특징으로 하는 결정성 막 형성 방법.
  45. 제 43 항 또는 제 44 항에 있어서, 상기 제 1 위치와 상기 제 2 위치가 대략 동등한 것을 특징으로 하는 결정성 막 형성 방법.
  46. 제 43 항 또는 제 44 항에 있어서, 상기 박막이 반도체 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  47. 제 43 항 또는 제 44 항에 있어서, 상기 박막이 금속 박막인 것을 특징으로 하는 결정성 막 형성 방법.
  48. 제 43 항 또는 제 44 항에 있어서, 상기 고 에너지체가 광인 것을 특징으로 하는 결정성 막 형성 방법.
  49. 결정성 막을 사용하고 있는 박막 전자 기기의 제조 방법에 있어서,
    상기 결정성 막을, 제 1 항 내지 제 3 항, 제 10 항 내지 제 13 항, 제 17 항, 제 18 항, 제 19 항 내지 제 21 항, 제 23 항 내지 제 25 항, 제 27 항 내지 제 29 항, 제 31 항 내지 제 33 항, 제 35 항 내지 제 37 항, 제 39 항 내지 제 41 항, 제 43 항 또는 제 44 항 중 어느 한 항에 따른 방법으로 형성된 것을 특징으로 하는 박막 전자 기기 제조 방법.
KR1019970706517A 1996-01-30 1997-01-30 결정성막의형성방법및박막전자기기의제조방법 KR100518922B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1353996 1996-01-30
JP96-13539 1996-01-30
JP96-49021 1996-03-06
JP4902196 1996-03-06

Publications (2)

Publication Number Publication Date
KR19980703115A KR19980703115A (ko) 1998-10-15
KR100518922B1 true KR100518922B1 (ko) 2006-01-27

Family

ID=26349357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970706517A KR100518922B1 (ko) 1996-01-30 1997-01-30 결정성막의형성방법및박막전자기기의제조방법

Country Status (3)

Country Link
KR (1) KR100518922B1 (ko)
CN (2) CN1131546C (ko)
WO (1) WO1997028559A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580053B1 (en) * 2000-08-31 2003-06-17 Sharp Laboratories Of America, Inc. Apparatus to control the amount of oxygen incorporated into polycrystalline silicon film during excimer laser processing of silicon films
JP2002093738A (ja) * 2000-09-18 2002-03-29 Toshiba Corp 多結晶半導体膜の製造装置
JP4529414B2 (ja) * 2003-10-29 2010-08-25 セイコーエプソン株式会社 電気光学装置用基板の製造方法
JP2006253285A (ja) * 2005-03-09 2006-09-21 Sumitomo Heavy Ind Ltd レーザ照射装置及びレーザ照射方法
JP4618515B2 (ja) * 2006-03-23 2011-01-26 株式会社Ｉｈｉ レーザアニール装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163018A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Ｓｉ薄膜結晶層の製造方法
KR920018837A (ko) * 1991-03-18 1992-10-22 순페이 야마자끼 반도체 재료 및 그 제작 방법 그리고 박막 트랜지스터

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890722A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置
JPS58122036A (ja) * 1982-01-12 1983-07-20 Matsushita Electric Ind Co Ltd 多結晶体膜の製造方法
JPS59121913A (ja) * 1982-12-28 1984-07-14 Fujitsu Ltd 半導体装置の製造方法
JPS623089A (ja) * 1985-06-27 1987-01-09 Nippon Kogaku Kk <Nikon> 半導体製造装置
JPH02271611A (ja) * 1989-04-13 1990-11-06 Sanyo Electric Co Ltd 多結晶シリコンの生産方法
JPH02217476A (ja) * 1989-12-13 1990-08-30 Shunpei Yamazaki 被膜形成方法
JPH06163406A (ja) * 1992-11-17 1994-06-10 Ricoh Co Ltd 光源装置並びにそれを用いた材料製造装置および材料製造方法
JPH06333823A (ja) * 1993-05-24 1994-12-02 Fuji Xerox Co Ltd 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163018A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Ｓｉ薄膜結晶層の製造方法
KR920018837A (ko) * 1991-03-18 1992-10-22 순페이 야마자끼 반도체 재료 및 그 제작 방법 그리고 박막 트랜지스터

Also Published As

Publication number Publication date
CN1131546C (zh) 2003-12-17
CN1178601A (zh) 1998-04-08
CN1316556C (zh) 2007-05-16
WO1997028559A1 (fr) 1997-08-07
CN1426086A (zh) 2003-06-25
KR19980703115A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US6180957B1 (en) Thin-film semiconductor device, and display system using the same
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US6391690B2 (en) Thin film semiconductor device and method for producing the same
US6828587B2 (en) Semiconductor device
JP3999138B2 (ja) 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法
JP2002252174A (ja) 半導体薄膜の形成方法、半導体装置及び電気光学装置の製造方法、これらの方法の実施に使用する装置、並びに半導体装置及び電気光学装置
KR20020086507A (ko) 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치
US5808318A (en) Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
EP0708479A2 (en) Method of forming polycrystalline semiconductor thin film
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
KR100518922B1 (ko) 결정성막의형성방법및박막전자기기의제조방법
JP2007189235A (ja) 薄膜半導体装置及び表示システム
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP3599679B2 (ja) 薄膜トランジスタの製造方法
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JP4865122B2 (ja) 半導体装置の作製方法
KR100366959B1 (ko) 실리콘 결정화방법
JPH1174198A (ja) 半導体薄膜およびその製造方法および薄膜半導体装置
US20050181136A1 (en) Amorphous silicon deposition for sequential lateral solidification
KR100270131B1 (ko) 반도체제조장치
JPH0888174A (ja) 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
KR20020017782A (ko) 실리콘 결정화 방법
KR20040099764A (ko) 다결정 실리콘 박막 형성 방법
JPH10189988A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee