CN1910746A - 半导体装置的制造方法以及成膜系统 - Google Patents

半导体装置的制造方法以及成膜系统 Download PDF

Info

Publication number
CN1910746A
CN1910746A CN 200580002360 CN200580002360A CN1910746A CN 1910746 A CN1910746 A CN 1910746A CN 200580002360 CN200580002360 CN 200580002360 CN 200580002360 A CN200580002360 A CN 200580002360A CN 1910746 A CN1910746 A CN 1910746A
Authority
CN
China
Prior art keywords
film
plasma
carbon
container handling
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200580002360
Other languages
English (en)
Other versions
CN100433294C (zh
Inventor
小林保男
西泽贤一
龟嶋隆季
松冈孝明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1910746A publication Critical patent/CN1910746A/zh
Application granted granted Critical
Publication of CN100433294C publication Critical patent/CN100433294C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体装置的制造方法成膜系统,在基板上形成由CF构成的绝缘膜(91)。在该绝缘膜(91)上形成含有SiCN膜(93)的保护层。在该保护层上,利用含有碳和氧的活性种的等离子体,形成由SiCO构成的硬掩膜用的薄膜(94)。当形成保护层时,利用含有硅和碳的活性种的等离子体,在绝缘膜(91)上形成SiC膜(92),利用含有硅、碳和氮的活性种的等离子体,在SiC膜(92)上形成SiCN膜(93)。

Description

半导体装置的制造方法以及成膜系统
技术领域
本发明涉及具有由加氟的碳所构成的绝缘膜的半导体装置的制造方法,以及制造这种半导体装置的成膜系统。
背景技术
作为实现半导体装置高集成化的方法之一,有使线路成为多层化的技术。为了形成多层化线路结构,而利用导电层来连接第n线路层和第(n+1)线路层,同时,在导电层以外的区域形成被称为层间绝缘膜的薄膜。SiO2膜是这种层间绝缘膜的代表例。在现有技术中,为了使器件的动作进一步高速化,而需要降低层间绝缘膜的比介电常数。根据这个要求,作为碳(C)和氟(F)的化合物的加氟的碳膜(碳氟化合物膜)进入人们的视线。SiO2膜的比介电常数为4左右,而对于加氟的碳膜来说,因为如果选定原料气体的种类,则比介电常数例如在2.5以下,因此,作为层间绝缘膜是极有效的膜。
在日本特开平10-144667号公报中揭示有一种使用电子回旋共振(ECR)等离子体处理装置,在半导体晶片(以下称为晶片)上形成加氟的碳膜的技术。具体地说,利用微波和磁场的相互作用而引起ECR,使Ar气体等的等离子体产生用气体等离子体化,利用该等离子体,使原料气体成为等离子体,以形成加氟的碳膜。
然而,如该公报中所述,因为加氟的碳膜为有机系的膜,所以,蚀刻该膜的气体同时也会蚀刻作为有机系材料的抗蚀剂膜。因此,当在加氟的碳膜上原样形成抗蚀刻膜进行蚀刻的情况下,必需使抗蚀剂膜的厚度比加氟的碳膜厚。此外,当利用氧等离子体灰化除去抗蚀剂膜时,会产生灰化至加氟的碳膜等问题。
由于这样,当蚀刻加氟的碳膜时,必需在加氟的碳膜上形成硬掩模用的薄膜。作为这种硬掩膜用的薄膜的材质已知有氧化硅、氮化硅等。但是,由于这些材质的比介电常数高,因此,导致层间绝缘膜整体的比介电常数高,所以不合适。
因此,本发明者着眼于比介电常数低的加氧的碳化硅(SiCO)膜和加氮的碳化硅(SiCN)膜用来作为硬掩模用的材料。SiCO膜为含有20原子%程度的氧的碳化硅膜,SiCN膜为含有10原子%程度的氮的碳化硅膜。特别是,作为前者的SiCO膜,例如当将作为线路的铜埋入层间绝缘膜中时,与成为防止铜扩散用的阻挡层的氮化硅膜或者碳化硅膜的紧密性好。此外,在埋入铜后,当进行称为CMP的研磨铜而除去层间绝缘膜上的铜时,具有相对于CMP的耐性较大等的优点,是非常有效的膜。
然而,当在加氟的碳膜上形成SiCO膜时,例如使三甲基硅烷等有机化合物的蒸气(气体)和氧气成为等离子体,这时,氧的活性种与加氟的碳膜的碳反应,成为CO2而放出。特别是,例如当在氧仅存在1ppm的气氛下加热加氟的碳膜时,从膜上的脱气体量多。因此,加氟的碳膜的表面密致性降低,结果,引起与SiCO膜的紧密性差的问题。
此外,对于SiCN膜来说,虽然没有差到SiCO膜的程度,但是也不能说与加氟的碳膜的紧密性就很好,还担心其成品率低下。推测其理由如下。即,当形成SiNC膜时,使三甲基硅烷等有机化合物的蒸气和氮气等离子体化,等离子体中的氮在成膜初期浸透至加氟的碳膜中。浸透至该加氟的碳膜中的氮,在成膜中放出,使加氟的碳膜的密致性降低。其结果,推测出SiNC膜和加氟的碳膜的紧密性有可能不好。
发明内容
本发明是鉴于上述问题而提出的,其目的在于提供一种可得到在加氟的碳膜和在其上形成的硬掩模用的薄膜之间具有较高的紧密性的半导体装置的制造方法。此外,本发明的另一个目的在于提供一种制造该半导体装置的成膜系统。
根据本发明的第一方面,提供一种半导体装置的制造方法,其特征在于,包括:在基板上形成由加氟的碳所构成的绝缘膜的工序;在所述绝缘膜上形成含有加氮的碳化硅膜构成的保护层的工序;以及利用含有硅、碳和氧的活性种的等离子体,在所述保护层上形成由加氧的碳化硅构成硬掩模用的薄膜的工序。
含有硅、碳和氧的活性种的上述等离子体是将例如硅的机化合物的气体以及氧气活化而得到的等离子体。
优选形成上述保护层的工序包括:利用含有硅和碳的活性种的等离子体,在所述绝缘膜上形成碳化硅膜的副工序;以及利用含有硅、碳和氮的活性种的等离子体,在所述碳化硅膜上形成加氮的碳化硅膜的副工序。
优选形成上述保护层的工序包括:利用将硅的有机化合物气体活化而得到的等离子体,在所述绝缘膜上形成碳化硅膜的副工序;以及利用含有硅的有机化合物的活性种和氮的活性种的等离子体,在所述碳化硅膜上形成加氮的碳化硅膜的副工序。
本发明的方法更具体地还包括:在所述硬掩模用的薄膜上,形成具有一定图形的抗蚀剂膜的工序;通过所述抗蚀剂膜,利用等离子体蚀刻所述薄膜,得到具有与所述抗蚀剂膜的图形对应的图形的硬掩模的工序;和通过所述硬掩模,利用等离子体蚀刻所述绝缘膜的工序。
从本发同样的观点出发,还提供一种半导体装置的制造方法,其特征在于,包括:在基板上形成由加氟的碳构成的绝缘膜的工序;利用含有硅和碳的活性种的等离子体,在所述绝缘膜上形成碳化硅膜的工序;以及利用含有硅、碳和氮的活性种的等离子体,在所述碳化硅膜上形成由加氮的碳化硅构成的硬掩模用的薄膜的工序。
含有硅和碳的活性种的所述等离子体为将硅的有机化合物气体活化而得到等离子体。此外,含有硅、碳和氮的活性种的所述等离子体为将硅的有机化合物的气体和氮气活化而得到的等离子体。
根据本发明的另一观点,提供一种成膜系统,其特征在于,包括:收容基板的第一处理容器;在该第一处理容器内产生含有碳和氟的活性种的第一等离子体的第一装置;收容所述基板的第二处理容器;在该第二处理容器内形成用于成膜加氮的碳化硅膜的气氛的第二装置;收容所述基板的第三处理容器;在该第三处理容器内生成含有硅、碳和氧的活性种的第二等离子体的第三装置;以及控制所述第一、第二和第三装置的控制部,其中,所述控制部控制所述各装置进行下述工序:
(a)在所述第一处理容器内,利用所述第一装置生成所述第一等离子体,在所述基板上形成由加氟的碳构成的绝缘膜的工序;
(b)在所述第二处理容器内,利用所述第二装置形成所述气氛,在所述绝缘膜上形成含有加氮的碳化硅膜构成的保护层的工序;以及
(c)在所述第三处理容器内,利用所述第三装置产生所述第二等离子体,在所述保护层上形成由加氧的碳化硅构成的硬掩模用的薄膜的工序。
上述第一、第二和第三处理容器中的至少两个为相同的处理容器。
从本发明同样的观点出发,提供一种成膜系统,其特征在于,包括:收容基板的第一处理容器;在该第一处理容器内产生含有碳和氟的活性种的第一等离子体的第一装置;收容所述基板的第二处理容器;对含有硅和碳的第一处理气体进行流量控制并供给至该第二处理容器内的第一气体供给系统;对含有氮气的第二处理气体进行流量控制并供给至所述第二处理容器内的第二气体供给系统;将供给至所述第二处理容器内的所述第一以及第二处理气体等离子体化的第二装置;和控制所述第一和第二装置以及所述第一和第二气体供给系统的控制部,其中,所述控制部控制所述各装置进行下述工序:
(a)在所述第一处理容器内,利用所述第一装置生成所述第一等离子体,在所述基板上形成由加氟的碳构成的绝缘膜的工序;
(b)在所述第二处理容器内,利用所述第二装置将由所述第一气体供给系统供给的所述第一处理气体变成等离子体,在所述绝缘膜上形成碳化硅膜的工序;
(c)在所述第二处理容器内,利用所述第二装置,将由所述第一和第二气体供给系统供给的所述第一和第二处理气体等离子体化,在所述碳化硅膜上形成由加氮的碳化硅构成的硬掩模用的薄膜的工序。
上述第一处理容器和上述第二处理容器为相同的处理容器。
在这些成膜系统中,在生等离子体的装置中包含例如用于在处理容器内发生等离子体的气体或者活化能的供给系统等。
附图说明
图1是表示本发明的等离子体处理装置的一个实施方式的截面图。
图2是图1的等离子体处理装置的气体供给部件的仰视图。
图3是利用一部截面表示图1的等离子体处理装置的天线的立体图。
图4是按(a)~(f)的工序顺序表示本发明第一实施方式的半导体装置的制造的截面图。
图5是按(g)~(i)的工序顺序表示本发明第一实施方式的半导体装置的制造的截面图。
图6是按(j)~(k)的工序顺序表示本发明第一实施方式的半导体装置的制造的截面图。
图7是表示本发明的第三实施方式的半导体装置的部分截面图。
图8是按(a)~(f)工序的顺序表示图7所示的半导体装置的制造截面图。
图9是表示本发明的参考实验的结果的图形。
具体实施方式
如图4~图6所示,在本发明的第一实施方式中,在基板上依次形成由加氟的碳构成的层间绝缘膜91、作为保护层的SiCN(加氮碳化硅)膜93、以及作为第一硬掩模的SiCO(加氧碳化硅)膜94。然后,在SiCO膜94上形成成为第二硬掩膜的SiO2(氧化硅)膜95。然后,利用该第一和第二硬掩模94、95,进行加氟碳膜91的蚀刻。然后,在通过蚀刻而形成的凹部中埋入铜线路。
参照图1~图3,对作为在该实施方式中使用的成膜系统的等离子体处理装置进行说明。
在图1中,符号1表示的是例如由铝制成的处理容器。在该处理容器1内设置有用于放置作为基板的半导体晶片(以下称为晶片)W的、例如由氮化铝或者氧化铝等制成的放置台2。在该放置台2的表面上设置有静电夹头21,该静电夹头21的电极通过开关22而与直流电源23连接。此外,在放置台2的内部,还设置有作为温度调节装置的温度调节介质的流路24,从流入路25流入的冷却介质通过流路24内而从流出路26排出。利用通过该流路24内的冷却介质以及图未示出的加热器,将放置台2上的晶片W维持在规定温度。此外,放置台2与例如13.56MHz的偏压用高频电源27连接。
此外,在放置台2的上方设置有由导电体(例如铝)制成的、大致呈圆板状的气体供给部件(喷淋头)3。该气体供给部件3将处理容器1内分隔成上侧的等离子体生成空间S1和下侧的处理空间S2。在与放置台2相对的气体供给部件3的下面形成有多个气体供给孔31。在该气体供给部件3的内部形成有与气体供给孔31连通的呈格子状的气体流路32(参照图2)。
该气体供给路33的基端侧分支为分支管33a和33b。作为硅的有机化合物气体的TMS(三甲基硅烷:SiH(CH3)3)蒸气的供给源的气体供给源35,通过供给机器群34而与一条分支管33a连接。此外,作为包含碳和氟的处理气体的成膜气体(例如C5F8气体)的气体供给源37,通过供给机器群36而与另一条分支管33b连接。其中,气体供给机器群34和36含有阀以及作为流量调整部的质量流量控制器等。
在这些构成要素中,利用气体供给部件3、气体供给路33、分支管33a、气体供给机器群34、以及气体供给源35,而形成流量控制和供给作为第一处理气体的TMS气体的第一气体供给系统。
如图2所示,在气体供给部件3上形成有在垂直方向贯通的多个贯通孔38。该贯通孔38用于使在等离子体生成空间S1内生成的活性种下降至处理空间S2内。各贯通孔38形成于邻近的气体流路32彼此之间。
与等离子体生成空间S1内连通的气体供给路4的前端侧,与处理容器1连接。该气体供给路4的基端侧分支有分支管41、42、43。气体供给机器群51和稀有气体(例如Ar气体)的供给源52与分支管41连接。气体供给机器群53和O2气体供给源54与分支管42连接。气体供给机器群55和氮气供给源56与分支管43连接。各气体供给机器群51、53、55含有阀以及质量流量控制器等。
在这些构成要素中,利用气体供给路4、分支管43、气体供给机器群55和气体供给源56形成流量控制和供给作为第二处理气体的氮气的第二气体供给系统。
其中,作为供给气体的结构,并不局限于上述实施例,也可以如下述这样。即,在气体供给部件3内独立地设置用于C5F8气体和TMS气体的第一气体流路以及用于氧气与氮气的第二气体流路。此外,将多个气体供给孔31分为与第一气体流路连通的第一供给孔、以及与第二气体流路连通的第二供给孔。例如,第一供给孔和第二气体供给孔交互配置。采用这种用于供给气体的结构,对于在晶片W上形成的膜的膜质以及膜厚,可以得到高度的面内均匀性。
在气体供给部件3的上方设置有由微波可透过材料(例如氧化铝(Al2O3)或者石英等)构成的电介质板(微波透过窗)6。在该电介质板6上设置有天线7,该天线7与该电介质板6紧密接触。如图3所示,该天线7具有圆板状的天线主体70、以及安装在该天线主体70的下面侧的圆板状的平面天线部件(槽板)71。这些天线主体70和平面天线部件71都由导体构成,在它们之间形成有扁平圆形的导波管。在图1所示的例子中,天线主体70分割为上下两个部件。在其下面部件的内部,形成有通过从外部的冷却介质流路而流通冷却介质的冷却介质积存部72。
在平面天线部件71和天线主体70之间设置有例如由氧化铝或者氧化硅、氮化硅等低损失电介质材料构成的滞相板73。该滞相板73可缩短微波的波长,使上述圆形导波管的管内波长缩短。利用这些天线主体70、平面天线部件71和滞相板73,而构成径向线缝隙天线(RLSA)。
这样构成的天线7,其平面天线部件71与电介质板6紧密接触,通过图中没有示出的密封部件,而安装在处理容器1中。该天线7通过同轴导波管11,与供给频率例如为2.45GHz或者8.4GHz微波的微波发生装置12连接。同轴导波管11的外侧导波管11A与天线主体70连接,中心导体11B贯通滞相板73而与平面天线部件71连接。
平面天线部件71例如由厚度为1mm的铜板制成,如图3所示,形成有多个槽部分74。各槽部分74通过互相稍微离开配置的一对槽74A、74B而大致形成为T字形。这些槽部分74沿着平面天线部件71的圆周方向而配置成例如同心圆形或者涡旋形。这样,由于在各个槽部分74上,将槽74A和槽74B以互相大致垂直的关系配置,因此可以放射包含两个垂直的偏波成分的圆偏波。通过将一对槽74A、74B彼此以与由滞相板73压缩的微波波长对应的间隔而配置,可以使微波从平面天线部件71作为大致平面波而放射。
如图1所示,排气管13与处理容器1的底部连接。真空泵15例如通过由蝶阀等构成的压力调整部14而与排气管13的基端侧连接。此外,在处理容器1的内壁上还设置有埋入加热器16的套筒17。
等离子体处理装置具有控制气体供给机器群34、36、51、53、55、压力调整部14、加热器16、微波发生装置12、和静电夹头用的开关22的控制部10。该控制部10具有存储部等,存储有用于实施在处理容器1内进行的后述成膜处理各工序的顺序程序。
接着,对使用该装置实施的成膜方法的一个实施例进行说明。
首先,将作为基板的晶片W,通过图中没有示出的闸阀,搬入到处理容器1内,并放置在放置台2上。这里,使用预先在表面上形成有由图4(a)所示的加氟的碳构成的层间绝缘膜81和铜线路82的晶片W。
其次,将处理容器1的内部抽真空至规定压力。此外,通过气体供给路4,将作为等离子体气体的Ar气体供给至处理容器1内,同时,将作为原料气体的C5F8气体,通过气体供给路33,从气体供给部件3供给至处理容器1内。将处理容器1内维持在规定的处理压力,将放置台2的表面温度设定为规定温度。
另一方面,当从一个微波发生装置12以2.45GHz供给2000W的微波时,该微波以TM模式、TE模式和TEM模式在同轴导波管11内传递。到达天线7的微波通过同轴导波管11的内部导体11B,从平面天线部件71的中心向周边边缘呈放射状传播。在其间,微波从各槽74A、74B通过电介质板6而向下方放射。由于电介质板6是由氧化铝等微波可透过材料制成,因此,放射的微波可高效率地透过。
利用上述的槽74A、74B的配置(图3),微波作为圆偏波在整个平面天线部件71的平面上均匀地作为圆偏波而放出,使下方的等离子体生成空间S1的电场密度均匀。利用该微波的能量,可以高密度地在等离子体生成空间S1中激励均匀的Ar气体等离子体。
该等离子体通过气体供给部件3的贯通孔38而下降至下方的处理空间S2内。该等离子体将从气体供给部件3向处理空间S2供给的C5F8气体活化而形成活性种。该活性种堆积在晶片W的表面上,形成厚度例如为200nm的图4(a)所示的由加氟的碳所构成的层间绝缘膜91。即,采用该等离子体处理装置,在夹持气体供给部件3的等离子体生成空间S1的下方,形成活性种主要存在的处理的空间S2(这里,等离子体不发光(plasma emission)),因此,可以说是利用软(soft)活性种形成加氟的碳膜。由于这样,可得到密致且紧密性高、热稳定性高的加氟的碳膜。
其次,不从处理容器1搬出晶片W,在由加氟的碳所构成的层间绝缘膜91上,连续地形成SiCN膜以及SiCO膜。
首先,对SiCN膜的成膜进行说明。在SiCN膜成膜时,除了活化TMS气体而得到的等离子体以外,还必需氮的活性种,而在该实施方式中,在成膜初期时不供给氮气。即,打开气体供给机器群51、34的各阀,将TMS气体和Ar气体供给至处理容器1内,同时,将处理容器1内维持为处理压力。
另一方面,从微波发生装置12以2.45GHz供给规定功率的微波,如上所述那样激励等离子体。利用该等离子体活化从气体供给部件3供给的TMS气体(等离子体化)。这样,产生硅、碳和氢的活性种(等离子体),如图4(b)所示,形成SiC(碳化硅)膜92(详细地说也包含氢)。
例如,在进行形成SiC膜92的初期成膜过程5秒后,打开气体供给机器群55的阀,将氮气从气体供给路4供给至处理容器1内。这样,生成氮的活性种,如图4(c)所示,在SiC膜92上形成SiCN膜93。SiC膜92和SiCN膜93的合计膜厚例如为5nm。SiCN膜为例如含有10原子%氮的碳化硅膜。
SiC膜92是用于使SiCN膜93与加氟的碳膜91紧贴的紧贴层,当形成SiCN膜93时,推测能够起到防止氮侵入加氟的碳膜91内的作用。该实施方式的SiCN膜93本身不具有作为硬掩模的作用。其次,当形成层叠的SiCO膜94时,该SiCN膜93具有用于保护的保护层的作用,使得加氟的碳膜91暴露在氧的活性种中而不受到破坏。
接着,在后一工序中,形成作为硬掩模使用的SiCO膜。在该成膜过程中,例如将SiCN膜93成膜时供给的TMS气体设定为SiCO膜成膜方案的流量并继续流动,与此同时,关闭气体供给机器群55的阀,停止氮气的供给,打开气体供给机器群54的阀,开始将氧气供给至处理容器1内。然后,将处理容器1内维持为规定处理压力,并从微波发生装置12供给微波,活化TMS气体和氧气,激励等离子体。如图4(d)所示,利用该等离子体形成膜厚例如为50nm左右的作为第一硬掩模的SiCO膜94。该SiCO膜例如为含有20原子%氧的碳化硅膜。
其中,SiCO膜94的成膜工序,在成膜初期时不供给氧气,只使TMS气体例如流过5秒,接着,当在TMS气体中加入氧气时,可以进一步提高SiCO膜94对SiCN膜93的紧密性。
其次,如图4(e)所示,在SiCO膜94上形成由与SiCO不同的材质(这里为氧化硅)构成的第二硬掩模用的薄膜95。该成膜工序例如也可以通过在图1的装置内使用TEOS等有机源的蒸气和氧气,活化这些气体而得到等离子体来实施,或者也可以利用其它的成膜装置来实施。然后,虽然图中没有示出,但是在氧化硅膜95上形成有一定图形的抗蚀剂膜。以该抗蚀剂膜作为掩模来蚀刻氧化硅膜95,然后,灰化除去抗蚀剂掩模。这样,得到具有与抗蚀剂膜图形对应图形的第二硬掩模95(图4(f))。
然后,在晶片W的表面上形成具有宽度比第二硬掩模95的图形窄的图形的抗蚀剂膜96(图5(g))。以该抗蚀剂膜96作为掩模,利用例如含有卤素化合物的活性种的等离子体来蚀刻SiCO膜94,然后,灰化除去抗蚀剂掩模96。这样,得到具有与抗蚀剂膜96的图形对应图形的第一硬掩模94。利用该第一硬掩模,例如通过氧等离子体来蚀刻加氟的碳膜91(图5(h))。其中,在衬底层81、82的表面上实际上存在有阻碍层或者硬掩模,但是为了方便,而在图4中将其省略。
而且,利用由氧化硅构成的第二硬掩模95,贯通蚀刻SiCN膜93和SiCO膜94(包含SiC膜92)的同时,蚀刻至加氟的碳膜91的中间。这样,形成宽度比先前的蚀刻形成的凹部大的凹部(图5(i))。其中,在加氟的碳膜91上形成的宽度窄的凹部相当于通路孔,其上的宽度宽的凹部相当于埋入回路线路的区域。然后,如图6(i)所示,将作为线路金属的铜97埋入在凹部全体中。然后,从凹部露出的部分铜例如通过称为CMP(化学机械抛光)的研磨除去,形成铜线路97(图6(k))。然后,虽然图中没有示出,但是在表面上形成有作为阻碍层的SiC层等。
根据以上的实施方式,当在加氟的碳膜91上形成硬掩模用的SiCO膜94时,作为保护膜而介在有SiCN膜93。因此,在SiCO膜94的成膜时所使用的氧活性种对SiCN膜93有妨碍,能够抑制与加氟的碳膜91的碳的反应。因此,减小加氟的碳膜91的脱气体量。
此外,当形成作为保护膜的SiCN膜93时,将加氟的碳膜91的表面比氮等离子体先暴露于TMS气体的等离子体气氛中。由于这样(如后述的“实施例”中所述那样),SiCN膜93和加氟的碳膜91的紧密性变得好。此外,SiCN膜93和SiCO膜94因为为相同的碳化硅作成基底,因此两者的紧密性大。结果,可得到SiCO膜94和加氟的碳膜91之间较大的紧密性。因此,可使用SiCO膜作为硬掩模。
将加氟的碳膜91的表面比氮等离子体先暴露于TMS气体等离子体气氛中,可使SiCN膜93的紧密性变得良好的理由还不十分清楚。但是(如后述的“参考例”中所述那样),认为在加氟的碳膜91的表面形成的富碳层可能不收集氮。结果,可避免氮作为气体而从加氟的碳膜逸出,使膜的密度减小,而导致的紧密性不好。
在本实施方式中,作为产生等离子体的气体,除了Ar气体外,还可以使用例如He(氦)气体、Ne(氖)气体、Kr(氪)气体、Xe(氙)气体等稀有气体。此外,作为加氟的碳膜的用途,不只是限于层间绝缘膜,例如也可以是其他绝缘膜。而且,作为加氟的碳膜的原料气体也不只限于C5F8气体,例如也可以使用CF4气体、C2F6气体、C3F8气体以及C4F8气体等。
此外,作为在形成SiCN膜93时,用于得到氮的活性种的气体,并不是仅限于氮气,也可以是氨气。
此外,作为形成SiCN膜93或者SiCO膜94时所使用的硅的有机化合物,并不仅限于TMS气体,也可以是其他有机化合物。具体例子有:CH3SiH3、(CH3)2SiH2、(CH3)3SiH、(CH3)4Si、(CH3)2Si(OC2H5)2、(CH3)2Si(OCH3)2、CH3Si(OC2H5)3、CH3Si(OCH3)3、(HCH3SiO)4[环状结构]、((CH3)3Si)2O、(H(CH3)2Si)2O、(H2CH3Si)2O、((CH3)2SiO)3、(CH3ASiO)3、((CH3)2SiO)4、(CH3ASiO)4等。最后三种化合物为环状结构,“A”为乙烯基(CH-CH3)。
其次,说明本发明的第二实施方式。该实施方式是使用SiCN自身作为硬掩模的方法。具体地说,以SiCN膜自身作为第一硬掩模用的薄膜,在该薄膜上形成由与SiCN膜不同材质构成的第二硬掩模用的薄膜。因此,SiCN膜的膜厚例如为50nm,其制法与上述第一实施方式完全相同。即,在SiCN膜的成膜初期时,不供给氮气,只供给TMS气体和Ar气体,然后,除这些气体外,还供给氮气。若与图4~图6所述的对应,则SiCN膜93和SiCO膜94合起来的膜相当于作为第一硬掩模用的薄膜的SiCN膜。在这种情况下,第二硬掩模成为氧化硅膜,也可以用SiCO膜来代替其。
采用该实施方式,如上所述,利用在加氟的碳膜表面上形成的富碳层来收集氮,然后,由于从加氟的碳膜的脱气体量少,SiCN膜和加氟的碳膜之间的紧密性变得极好。
在以上各实施方式中,为了形成加氟的碳膜、SiCN膜和SiCO膜,而使用单一处理容器1,但是也可以使用三个处理容器,分别进行成膜。在这种情况下,将各个处理容器与共同的真空搬送容器连接,通过搬送容器,依次在各个处理容器之间搬送基板。或者,也可将三个处理容器串联连接,通过分隔各处理容器之间的负载锁紧室,依次搬送基板。而且,也可以使用同一个处理容器形成加氟的碳膜、SiCN膜和SiCO膜中的两个膜,使用另一个处理容器形成剩余的膜。此外,也可以不利用等离子体处理装置,而是利用例如飞溅处理装置来形成SiCN膜。
其次,对本发明的第三实施方式进行说明。
该实施方式可得到图7所示的半导体装置。在该半导体装置中,在构成多孔质化的层间绝缘膜的一部分的SiCO膜41上,形成作为保护膜的SiCN膜42。然后,在该SiCN膜42上形成作为层间绝缘膜的加氟的碳膜40。即,SiCO膜41和加氟的碳膜40,夹持SiCN膜42,作为双层结构的层间绝缘膜而形成。其中,该层间绝缘膜41、40层叠形成于线路埋入在其下方的层间绝缘膜中的结构部分上,构成多层结构线路的一部分。
在该层间绝缘膜41、40上形成有凹部48。当在图7的截面中看时,该凹部48由在SiCO膜41上形成的狭小凹部48a(相当于通路孔)和在加氟的碳膜40上形成的扩大凹部48b(线路用的槽)所形成。在该凹部48中例如埋入有作为线路层的铜47。此外,在加氟的碳膜40上形成有作为保护膜的SiCN膜43。在该SiCN膜43上,如后所述通过称为CMP的研磨工序稍微残留作为硬掩模用的薄膜的SiO2膜44。
接着,根据图8,对图7所示的半导体装置的制造工序进行说明。该半导体装置,可利用根据图1~图3说明的等离子体处理来实施。在该例子中,使用在表面上预先形成有由层间绝缘膜和线路构成的衬底层的晶片W。
首先,如图8(a)所示,在晶片W的衬底层上形成多孔质化的SiCO膜41和作为保护膜的SiCN42。现说明多孔质化的SiCO膜41的成膜。首先,将Ar气体和TMs气体供给至处理容器1内,如上所述,利用激励的等离子体形成SiCH膜。然后,利用在处理容器1活化氧气得到的等离子体,将SiCH膜中的CH3基置换为O,成为结合格子小,多孔质化的SiCO膜41。该SiCO膜41的膜厚度例如为100nm左右。该SiCO膜41为例如含有20原子%氧的碳化硅膜。这样,通过使SiCO膜41成为多孔质,SiCO膜41的介电常数从3.0下降至2.2。由于这样,利用与加氟的碳膜40组合,而作为双层结构的层间绝缘膜,可形成全体介电常数低的绝缘膜。
其次,如上所述,在SiCO膜41上形成SiCO膜42,之后,如图(b)所示,在其上形成加氟的碳膜40。该成膜过程与第一实施方式的加氟的碳膜91的成膜过程相同。该加氟的碳膜40的膜厚例如大约为100nm左右。如图8(c)所示,在加氟的碳膜40上形成SiCN膜43。该成膜过程与SiCN膜42的成膜过程相同。这些SiCN膜42、43的膜厚例如大约为5nm左右。
这时,如第一实施方式所述那样,上层的SiCN膜43也可以作成SiC膜92和SiCN膜93的层叠结构。
此外,如图8(d)所示,在SiCN膜43上形成硬掩模用的薄膜SiO2膜44。该成膜是利用激励例如硅烷气体和氧气而得到的等离子体所形成的。然后,在SiO2膜44上形成Si3N4膜45,在其上形成以TEOS和O2作成原料的SiO2膜46。Si3N4膜45的膜厚例如大约为50nm左右,SiO2膜46的膜厚例如大约为50nm左右。然后,虽然图中没有示出,但是在SiO2膜46上形成有具有一定图形的抗蚀剂膜。通过以该抗蚀剂膜作为掩模进行蚀刻,而在SiO2膜46以及Si3N4膜45上形成与抗蚀剂膜的图形对应的图形。
如图8(e)所示,SiO2膜46的图形在其中心附近蚀刻了宽度L2,Si3N4膜45的图形在其中心附近蚀刻了比宽度L2小的宽度L1。利用这些宽度L2、L1这两个图形进行蚀刻,而形成如虚线所示的凹部。接着,如图8(f)所示,在由蚀刻形成的凹部中埋入作为线路金属的铜47。然后,利用CMP工序除去从凹部48露出的部分铜47至SiO2膜44的中间,得到图7所示的结构。
采用该实施方式的有以下效果,在本实施方式中,作为层间绝缘膜,使用互不相同种的CF膜(有机系)40和SiCO膜(无机系)41的组合。因此,在蚀刻图8(e)的L1区域的虚线部分后,当蚀刻L2区域的虚线部分时,在蚀刻有机系的CF膜40期间,不蚀刻无机系的SiCO膜41的侧面。这样,可以适当地保持通路孔48a的形状。此外,若C-F结合和Si-O结合邻近,则在退火时,有可能成为SiF4而很容易昇华的问题。而且,如本实施方式那样,利用作为保护膜的SiCN膜42物理地分离SiCO膜41和加氟的碳40膜之间,而能够解决这个问题。而且,在本实施方式中,在形成凹部48后,当埋入作为线路层的铜47时,晶片W暂时会暴露在大气中。这时,由于将SiCO膜41作成多孔质,所以容易吸收水分等。在这情况下,若没有SiCN膜42,则由于被SiCO膜41吸收的水进入加氟的碳膜40中,而使加氟的碳膜40变成CO或者HF导致飞散,自然损耗。通过在SiCO膜41和CF膜40之间放置SiCN膜42,而能够阻止被SiCO膜41吸收的水分浸入加氟的碳膜40中。此外,在加氟的碳膜40上的SiCN膜43起到阻止在SiO2膜44的成膜中使用的氧原子团对加氟的碳膜40的破坏的作用。
如上所述,加氟的碳膜为具有优良特性的绝缘膜,但其也具有由氧、氮、水分等引起的破坏而变质的缺点。另一方面,在制造半导体元件时,也要考虑到全部都用加氟的碳膜处理多层的层间绝缘膜是很困难的。在这种情况下,可以考虑长年使用的硅氧化物系绝缘膜、即层叠SiOX膜(X为任意元素,化合物)和加氟的碳膜构成的绝缘膜,但此时,存在下列问题。
在SiOX膜的成膜温度在400℃以下时,避免在膜中形成微量和SiOH结构。SiOH结构,在成膜后的工序中,进行在400℃以上退火工序(例如烧结等)情况下,切断OH基,其一部分移动至与加氟的碳膜的界面。这样,加氟的碳膜的F和OH基反应而生成HF,HF和SiOX膜进一步反应而生成SiF4。进而,加氟的碳膜和SiOX膜的紧密性降低。产生这些膜彼此之间剥离。
为了解决这个问题,也可以在第一实施方式的SiCO膜94、第三实施方式的SiO2膜44、SiCO膜41那样的SiOX膜和加氟的碳膜之间,夹持本发明中极薄的SiCN膜。其中,这里所述的SiCN膜,如第一实施方式所述,为包含SiC膜92和SiCN膜93的层叠结构的物体。SiCN膜与加氟的碳膜比较,其比介电常数具有4.5的高值,将其做得极薄,能够抑制总的比介电常数的上升。例如,在100nm的加氟的碳膜的上下各形成厚度为5nm的SiCN膜的绝缘膜,其全体的比介电常数为2.3。因此,相对于加氟的碳膜单体的比介电常数为2.2,其上升很小,能够起到非常低的k(Low-k)膜的作用。这里,所谓“极薄”表示可防止氧、氮、水分等的破坏,达到可抑制总的比介电常数上升的程度的薄。厚度为3~10nm,优选为5~8nm。而且,作为极薄绝缘物的材料,也可以使用SiC(碳化硅)、SiN(氮化硅)、非结晶碳等来代替SiCN。
以下,对与上述第一~第三实施方式对应的具体实施例进行说明。
A.硬掩模用的薄膜的成膜
(实施例1)
该实施例1与第二实施方式对应。使用图1所示的等离子体处理装置,在硅裸晶片上形成膜厚为120mm的加氟的碳膜。将成膜条件设定为:微波功率为3000W、处理压力为10.6Pa(80mTorr)、晶片温度为380℃、C5F8气体以及Ar气体的流量分别为200sccm和100sccm。
其次,利用相同等离子体处理装置,在加氟的碳膜上,形成膜厚为50nm的SiCN膜。将成膜条件设定为:微波功率为1500W、处理压力为39.9Pa(300mTorr)、晶片温度为380℃。此外,分别以40sccm和800sccm的流量供给TMS气体(蒸气)和Ar气体,同时,自供给TMS气体和Ar气体开始5秒后,以50sccm的流量供给氮气。
(实施例2)
该实施例2是与第一实施方式相对应。与第一实施方式相同,在硅裸晶片上依次形成加氟的碳膜和SiCN膜。但是,在该例子中,因为SiCN膜起到保护层作用,所以其膜厚为5nm。其次,利用相同的等离子体处理装置,在SiCN膜上形成膜厚为50nm的SiCO膜。将成膜条件设定为:微波功率为1500W、处理压力为33.3Pa(250mTorr)、晶片温度为380℃。此外,分别以40sccm和200sccm的流量供给TMS气体和Ar气体,同时,自开始供给TMS气体和Ar气体5秒后,以10sccm的流量供给氮气。
(实施例3)
与实施例2相同,在加氟的碳膜上按该顺序层叠SiCN膜和SiCO膜。但是,当形成SiCN膜时,并不是在成膜初期时只进行供给TMS气体和Ar气体的工序,从最初就供给TMS气体、Ar气体和氮气。
(比较例1)
与实施例1相同,在加氟的碳膜上层叠SiCN膜。但是,与实施例1不同的是,在形成SiCN膜时,并不是在成膜初期时只进行供给TMS气体和Ar气体的工序,而是从最初就以该流量供给TMS气体、Ar气体和氮气。
(比较例2)
与实施例2相同,得到层叠体。与实施例2不同的是,在加氟的碳膜上不形成SiCN膜,而是直接形成SiCO膜。
B.薄膜紧密性的考察
在真空气氛中,加热实施例1~3和比较例1、2的晶片至400℃,并放置30~60分钟。然后,通过肉眼观察各晶片的表面,再用粘接带研究是否剥离。
这样,在比较例1的晶片中,或多或少会看见基于从膜中产生气泡的变色域(blister:泡),此外有少部分发生膜剥离。与此相对,在实施例1的晶片中,完全看不到比较例1的变色域,完全没有膜的剥离。因此,可以看出,在加氟的碳膜上形成SiCN膜的情况下,在成膜初期时,通过不供给氮气而只供给TMS气体和Ar气体,使得SiCN膜相对于加氟的碳膜的紧密性增大。
此外,在实施例2的晶片中,完全看不见上述变色域,而且也完全没有膜的剥离。这是因为SiCN膜的成膜方法与实施例1相同,SiCO膜和SiCN膜都以SiC作为基底,可以说成为一体化的膜,被认为是理所当然的结果。
此外,当考察实施例3和比较例2的关系时,实施例3为与比较例1相同的结果,但是与比较例2相比优秀。即,在比较例2中,看到的上述变色域比实施例3多,而且大部分的膜剥离。由此,可以看出,实施例3与比较例2相比,其膜的紧密性高。因此,可以看出,当将SiCO膜作为硬掩模来使用时,优选在加氟的碳膜和SiCO膜之间放入SiCN膜。此外,可以看出,更优选SiCN膜成膜采用在成膜初期时,不供给氮气而只供给TMS气体和Ar气体的方法。
C.参考实验
在实施例1的层叠体中,利用SIMS(二次离子质量分析装置),以二次离子强度为指标,研究深度方向的碳和氮的浓度,得到图9(a)所示的结果。另一方面,在实施例1中,在供给TMS气体和Ar气体之前,将加氟的碳膜暴露在氮气等离子体中60秒,同样研究得到的层叠体,得到图9(b)所示的结果。
在图9(a)中,与深度50nm相当的SiCN膜和加氟的碳膜的界面上可看见碳和氮浓度高的部位(虚线的圆内)。此外,加氟的碳膜内的氮浓度从与SiCN膜的界面急激地降低,最大10分钟降低至1以下。另一方面,在图9(b)中,看不到图9(a)那样的倾向。
从该结果推测,关于SiCN膜对加氟碳膜的紧密性,在SiCN膜成膜时,氮侵入到加氟的碳膜中,加热时氮作为脱离气体而放出,紧密性不降低。与此相对,当如实施例1那样成膜时,在界面上形成碳浓度多的区域可以说是富碳层。然后,该富碳层收集将晶片暴露在氮等离子体中的氮,可防止侵入加氟的碳膜中,结果,SiCN膜的紧密性可能不是极大。

Claims (12)

1.一种半导体装置的制造方法,其特征在于,包括:
在基板上形成由加氟的碳所构成的绝缘膜的工序;
在所述绝缘膜上形成含有加氮的碳化硅膜构成的保护层的工序;以及
利用含有硅、碳和氧的活性种的等离子体,在所述保护层上形成由加氧的碳化硅构成硬掩模用的薄膜的工序。
2.如权利要求1所述的方法,其特征在于:
含有硅、碳和氧的活性种的所述等离子体为将硅的有机化合物的气体以及氧气活化而得到的等离子体。
3.如权利要求1所述的方法,其特征在于,
形成所述保护层的工序包括:
利用含有硅和碳的活性种的等离子体,在所述绝缘膜上形成碳化硅膜的副工序;以及
利用含有硅、碳和氮的活性种的等离子体,在所述碳化硅膜上形成加氮的碳化硅膜的副工序。
4.如权利要求1所述的方法,其特征在于,
形成所述保护层的工序包括:
利用将硅的有机化合物气体活化而得到的等离子体,在所述绝缘膜上形成碳化硅膜的副工序;以及
利用含有硅的有机化合物的活性种和氮的活性种的等离子体,在所述碳化硅膜上形成加氮的碳化硅膜的副工序。
5.如权利要求1所述的方法,其特征在于,还包括:
在所述硬掩模用的薄膜上,形成具有一定图形的抗蚀剂膜的工序;
通过所述抗蚀剂膜,利用等离子体蚀刻所述薄膜,得到具有与所述抗蚀剂膜的图形对应的图形的硬掩模的工序;和
通过所述硬掩模,利用等离子体蚀刻所述绝缘膜的工序。
6.一种半导体装置的制造方法,其特征在于,包括:
在基板上形成由加氟的碳构成的绝缘膜的工序;
利用含有硅和碳的活性种的等离子体,在所述绝缘膜上形成碳化硅膜的工序;以及
利用含有硅、碳和氮的活性种的等离子体,在所述碳化硅膜上形成由加氮的碳化硅构成的硬掩模用的薄膜的工序。
7.如权利要求6所述的方法,其特征在于:
含有硅和碳的活性种的所述等离子体为将硅的有机化合物气体活化而得到等离子体。
8.如权利要求6所述的方法,其特征在于:
含有硅、碳和氮的活性种的所述等离子体为将硅的有机化合物的气体和氮气活化而得到的等离子体。
9.一种成膜系统,其特征在于,包括:
收容基板的第一处理容器;
在该第一处理容器内产生含有碳和氟的活性种的第一等离子体的第一装置;
收容所述基板的第二处理容器;
在该第二处理容器内形成用于成膜加氮的碳化硅膜的气氛的第二装置;
收容所述基板的第三处理容器;
在该第三处理容器内生成含有硅、碳和氧的活性种的第二等离子体的第三装置;以及
控制所述第一、第二和第三装置的控制部,其中,
所述控制部控制所述各装置进行下述工序:
(a)在所述第一处理容器内,利用所述第一装置生成所述第一等离子体,在所述基板上形成由加氟的碳构成的绝缘膜的工序;
(b)在所述第二处理容器内,利用所述第二装置形成所述气氛,在所述绝缘膜上形成含有加氮的碳化硅膜构成的保护层的工序;以及
(c)在所述第三处理容器内,利用所述第三装置产生所述第二等离子体,在所述保护层上形成由加氧的碳化硅构成的硬掩模用的薄膜的工序。
10.如权利要求9所述的成膜系统,其特征在于:
所述第一、第二和第三处理容器中的至少两个为相同的处理容器。
11.一种成膜系统,其特征在于,包括:
收容基板的第一处理容器;
在该第一处理容器内产生含有碳和氟的活性种的第一等离子体的第一装置;
收容所述基板的第二处理容器;
对含有硅和碳的第一处理气体进行流量控制并供给至该第二处理容器内的第一气体供给系统;
对含有氮气的第二处理气体进行流量控制并供给至所述第二处理容器内的第二气体供给系统;
将供给至所述第二处理容器内的所述第一以及第二处理气体变成等离子体的第二装置;和
控制所述第一和第二装置以及所述第一和第二气体供给系统的控制部,其中,
所述控制部控制所述各装置进行下述工序:
(a)在所述第一处理容器内,利用所述第一装置生成所述第一等离子体,在所述基板上形成由加氟的碳构成的绝缘膜的工序;
(b)在所述第二处理容器内,利用所述第二装置将由所述第一气体供给系统供给的所述第一处理气体等离子体化,在所述绝缘膜上形成碳化硅膜的工序;
(c)在所述第二处理容器内,利用所述第二装置,将由所述第一和第二气体供给系统供给的所述第一和第二处理气体等离子体化,在所述碳化硅膜上形成由加氮的碳化硅构成的硬掩模用的薄膜的工序。
12.如权利要求11所述的成膜系统,其特征在于:
所述第一处理容器和所述第二处理容器为相同的处理容器。
CNB2005800023604A 2004-01-13 2005-01-13 半导体装置的制造方法以及成膜系统 Expired - Fee Related CN100433294C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004005738 2004-01-13
JP005738/2004 2004-01-13
JP290846/2004 2004-10-01

Publications (2)

Publication Number Publication Date
CN1910746A true CN1910746A (zh) 2007-02-07
CN100433294C CN100433294C (zh) 2008-11-12

Family

ID=37700869

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800023604A Expired - Fee Related CN100433294C (zh) 2004-01-13 2005-01-13 半导体装置的制造方法以及成膜系统

Country Status (1)

Country Link
CN (1) CN100433294C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103088314A (zh) * 2011-10-27 2013-05-08 东京毅力科创株式会社 成膜装置及其运用方法
CN101765904B (zh) * 2007-07-25 2013-09-25 东京毅力科创株式会社 一种半导体的成膜技术
CN101796629B (zh) * 2007-08-28 2014-01-08 3M创新有限公司 制造半导体芯片的方法以及包含通过该方法获得的半导体芯片的半导体器件
CN104425222A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 图形化方法
US9281500B2 (en) 2014-06-30 2016-03-08 Shanghai Tianma AM-OLED Co., Ltd. Organic light emitting film package structure, device, apparatus, and fabrication thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
JP3666106B2 (ja) * 1996-02-29 2005-06-29 ソニー株式会社 半導体装置の製造方法
US6149730A (en) * 1997-10-08 2000-11-21 Nec Corporation Apparatus for forming films of a semiconductor device, a method of manufacturing a semiconductor device, and a method of forming thin films of a semiconductor
JP2000068261A (ja) * 1998-08-19 2000-03-03 Toshiba Corp 半導体装置の製造方法
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP2000223485A (ja) * 1999-01-28 2000-08-11 Nec Corp 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
EP1146555B1 (en) * 1999-03-09 2007-12-12 Tokyo Electron Limited Production method for a semiconductor device
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765904B (zh) * 2007-07-25 2013-09-25 东京毅力科创株式会社 一种半导体的成膜技术
CN101796629B (zh) * 2007-08-28 2014-01-08 3M创新有限公司 制造半导体芯片的方法以及包含通过该方法获得的半导体芯片的半导体器件
CN103088314A (zh) * 2011-10-27 2013-05-08 东京毅力科创株式会社 成膜装置及其运用方法
CN103088314B (zh) * 2011-10-27 2015-09-30 东京毅力科创株式会社 成膜装置及其运用方法
CN104425222A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 图形化方法
CN104425222B (zh) * 2013-08-28 2018-09-07 中芯国际集成电路制造(上海)有限公司 图形化方法
US9281500B2 (en) 2014-06-30 2016-03-08 Shanghai Tianma AM-OLED Co., Ltd. Organic light emitting film package structure, device, apparatus, and fabrication thereof

Also Published As

Publication number Publication date
CN100433294C (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
US7807579B2 (en) Hydrogen ashing enhanced with water vapor and diluent gas
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
JP5401309B2 (ja) ギャップ充填と共形のフィルムの適用のために低k膜を堆積させ硬化する方法
KR101083623B1 (ko) 가스 화학물질의 주기적 조절을 사용하는 플라즈마 에칭방법
US6693043B1 (en) Method for removing photoresist from low-k films in a downstream plasma system
CN1883037A (zh) 等离子体处理方法以及等离子体处理装置
CN1143366C (zh) 半导体集成电路装置的制造方法
CN1134830C (zh) 铜深腐蚀方法
KR101171813B1 (ko) 유기 재료의 균일한 제거를 제공하는 방법
EP1059664A2 (en) Method of depositing and etching dielectric layers
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN1943021A (zh) 电子装置用基板及其处理方法
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
CN101079379A (zh) 集成工艺调制一种利用hdp-cvd间隙填充的新型方法
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101043004A (zh) 等离子体蚀刻方法
CN101606234A (zh) 蚀刻方法及存储介质
CN101080810A (zh) 选择性等离子体处理方法
JP2008198659A (ja) プラズマエッチング方法
JPH11340211A (ja) 基板処理方法および基板処理装置
US7713864B2 (en) Method of cleaning semiconductor substrate conductive layer surface
CN1910746A (zh) 半导体装置的制造方法以及成膜系统
US20040147115A1 (en) Two-step formation of etch stop layer
KR20080053239A (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20150113

EXPY Termination of patent right or utility model