KR102132361B1 - 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법 - Google Patents

수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법 Download PDF

Info

Publication number
KR102132361B1
KR102132361B1 KR1020177003675A KR20177003675A KR102132361B1 KR 102132361 B1 KR102132361 B1 KR 102132361B1 KR 1020177003675 A KR1020177003675 A KR 1020177003675A KR 20177003675 A KR20177003675 A KR 20177003675A KR 102132361 B1 KR102132361 B1 KR 102132361B1
Authority
KR
South Korea
Prior art keywords
substrate
gas
plasma
containing gas
mask
Prior art date
Application number
KR1020177003675A
Other languages
English (en)
Other versions
KR20170018117A (ko
Inventor
리 디아오
하이오 판부
비제이 매튜 바니아퓨라
Original Assignee
매슨 테크놀로지 인크
베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매슨 테크놀로지 인크, 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 filed Critical 매슨 테크놀로지 인크
Publication of KR20170018117A publication Critical patent/KR20170018117A/ko
Application granted granted Critical
Publication of KR102132361B1 publication Critical patent/KR102132361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H01L27/11524—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01008—Oxygen [O]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01111—Halogens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

반도체 기판에서 도핑된 비정질 탄소 마스크를 제거하는 방법이 개시된다. 상기 방법은 기판 처리에 사용되는 플라즈마를 발생시키는 단계; 및 상기 기판을 상기 플라즈마에 노출시켜서 상기 기판을 처리하는 단계를 포함하며, 상기 플라즈마는 산소 함유 가스, 할로겐 함유 가스, 및 수소 함유 가스를 포함한다. 상기 도핑된 비정질 탄소 마스크는 붕소 도핑된 비정질 탄소 마스크 또는 질소 도핑된 비정질 탄소 마스크일 수 있다. 상기 방법은 약 1,000 옹스트롱/분 내지 약 12,000 옹스트롱/분 범위의 마스크 제거 속도를 나타낼 수 있다. 나아가, 기판 필름에서 발견되는 결함 또는 핀홀의 양을 감소시키기 위해, 플라즈마 처리 전, 플라즈마 처리 후, 또는 이들 두 경우 모두에, 상기 기판에 가스가 적용될 수 있다.

Description

수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법{NOVEL MASK REMOVAL PROCESS STRATEGY FOR VERTICAL NAND DEVICE}
본 출원은 2013년 11월 6일에 출원된 미국 가출원 제 61/900,425호에 대한 우선권을 주장하며, 상기 가출원은 그 전체가 본원에 참고로 포함된다.
본 개시사항은 일반적으로 마스크 재료의 제거에 관한 것이며, 보다 특히, 반도체 디바이스(devices), 예컨대 NAND 디바이스로부터 마스크 재료를 제거할 수 있는 방법에 관한 것이다.
반도체 산업에서, NAND 플래시 메모리 디바이스의 개발은 비트(bit) 비용을 감소시킴과 동시에 비트 밀도(bit density)를 증가시키는 것을 목적으로 한다.
최근, 테라비트 셀 어레이 트랜지스터(terabit cell array transistor, TCAT) 기술을 사용한 수직 NAND 플래시 메모리 셀 어레이의 사용에 대한 관심이 증대되어 왔으며, 이는 이의 금속 게이트 실리콘-산화물-질화물-산화물 실리콘(SONOS) 셀 구조와 관련된 다양한 이점을 활용하는 상기 기술의 능력 때문이다. 이러한 장점은 빠른 소거 속도, 넓은 Vth 마진 및 향상된 유지 특성(retention characteristics)을 포함한다. SONOS 구조로, 각각의 수직 NAND 적층에서 산화물과 질화물 사이를 교대하여 20층보다 많은 층이 있을 수 있으며, 그 결과 워드/라인(word/line, W/L) 컷 에치(cut etch) 후의 에칭 또는 스트리핑 공정은, 존재하는 높은 종횡비(high aspect ratio, HAR) 트렌치(trenches)로 인하여 매우 어려울 수 있다. 이 문제를 해결하기 위해, 새로운 마스크 재료가 개발되어 왔다. 이러한 새로운 마스킹 재료 그룹 중 하나는 도핑된 비정질 탄소(doped amorphous carbon, DaC) 필름이다. 그러나, 전통적인 스트립 공정을 사용한, 상기 DaC 필름의 마스크 제거 속도(removal rate)는 약 500 옹스트롱/분 미만이었으며, 이는 통상의 스트립 공정을 사용한 통상의 비정질 탄소 필름으로 도달할 수 있는 제거 속도보다 훨씬 느린 제거 속도이다.
이와 같이, DaC 마스크 재료의 사용을 경제적으로 실행가능하게 하기 위해, 현재 이용가능한 것보다 훨씬 빠른 DaC 제거 속도에 대한 필요성이 존재한다. 형성된 트렌치의 수직 프로파일(vertical profile) 및 임계 치수(critical dimensions, CD)를 유지할 수 있는 시스템 및 방법이 유용할 것이다. 실리콘 질화물(silicon nitride, SiN) 및 실리콘 산화물(silicon oxide, SiOx)의 손실을 줄일 수 있는 시스템 및 방법이 특히 유용할 것이다.
본 발명의 견지 및 이점은 다음의 설명에서 부분적으로 설명되거나, 또는 설명으로부터 자명할 수 있거나, 또는 본 발명의 실시를 통해 습득될 수 있을 것이다.
본 개시사항의 일 예시적인 견지는, 반도체 기판(semiconductor substrate)으로부터 도핑된 비정질 탄소 마스크를 제거하는 방법에 관한 것이다. 상기 방법은 상기 기판의 처리에 사용되는 플라즈마를 발생시키는 단계(generating); 및 상기 기판을 상기 플라즈마에 노출시킴으로써 상기 기판을 처리하는 단계를 포함하며, 여기서, 상기 플라즈마는 산소 함유 가스, 할로겐 함유 가스, 및 수소 함유 가스를 포함한다.
본 개시사항의 다른 예시적인 견지는 어떠한 플라즈마 발생 장치 또는 열 장치(thermal apparatus)를 사용한 반도체 디바이스의 제조 공정에서, 붕소-도핑된 비정질 탄소(boron-doped amorphous carbon, BDaC) 마스크를 제거하는 방법에 관한 것이다. 상기 BDaC 에칭 공정(etch process)은 산소 함유 화학제(oxygen containing chemistry), 불소 함유 화학제, 및 수소 함유 화학제를 사용할 수 있다. 불소 함유 화학제는 에칭 속도를 향상시킬 수 있으며, 불소 함유 화학제 및 수소 함유 화학제는 BDaC의 전체 에칭 속도에 영향을 미칠 수 있고, 산화물 및 질화물에 대한 선택성(selectivity)에 영향을 미칠 수 있다. 이러한 방법은 약 50℃ 이하의 온도에서 수행될 수 있다.
본 개시사항의 또 다른 예시적인 견지는 선행하는 단락에서 설명한 에칭 공정 전에 수행되는 처리를 통해 BDaC 마스크의 에칭 속도를 향상시키는 방법에 관한 것이다. 이러한 전-처리는 어떠한 플라즈마 발생 장치 또는 열 장치를 사용하여 수행될 수 있다. 어떠한 화학제(chemistry), 예컨대 O2 또는 O2/N2 베이스 화학제가 사용될 수 있다.
본 개시사항의 또 다른 예시적인 견지는 메인 에칭 공정에 노출된 단일 필름이 질화물 임계 치수(CD) 손실에 대한 산화물 손실의 1:1 비율을 나타낼 수 있는, 산화물 및 질화물에 대한 에칭 선택성을 향상시키는 처리에 관한 것이다. 이러한 처리는 어떠한 플라즈마 발생 장치 또는 열 장치를 사용한, 불소 함유 화학제를 포함하는, 산소 함유 또는 질소 함유 화학제를 포함할 수 있다. 이 처리는 산화물과 질화물 층 모두에 대한 산화율(oxidation rate) 또는 질화율(nitridation rate)이 균형을 이루도록 하며, 따라서 기판 필름의 소비율(consumption rate)이 가능한 한 근접하거나 비슷하며, 따라서, 개질된 표면 층이 유사한 두께를 갖는다.
본 개시사항의 추가적인 예시적인 견지는 도핑된 비정질 탄소를 에칭 공정으로 성장된 SiN 층의 핀홀 및 다른 결함을 제거하는데 도움이 되는 전-에칭(pre-etch) 또는 후-에칭(post-etch) 처리이다. 이러한 처리는 어떠한 플라즈마 발생 장치 또는 열 장치를 사용하여, 불소 함유 화학제를 사용하거나 사용하지 않고, 산소 함유, 수소 함유, 또는 질소 함유 화학제로 수행될 수 있다.
본 발명의 이들 및 다른 특징, 견지 및 이점은 다음의 상세한 설명 및 첨부 된 특허청구범위를 참조하여 더 잘 이해될 것이다. 명세서에 포함되어 일부를 구성하는, 첨부된 도면은 상세한 설명과 함께 본 발명의 실시형태를 설명하며, 본 발명의 원리를 설명하는 역할을 한다.
이 기술분야에서 통상의 지식을 가진 자에게, 최적의 형태를 포함하여, 완전한 실시가능한 개시사항은 첨부된 도면에 대한 참고를 포함하며, 명세서의 나머지 부분에서 보다 구체적으로 설명되며:
도 1은 본 개시사항의 견지에 따른 예시적인 방법에서 사용될 수 있는 플라즈마 반응기를 나타내며;
도 2는 본 개시사항의 예시적인 실시형태에 따른 반도체 디바이스에서 마스크를 제거하는 방법의 플로우 다이어그램을 나타내며;
도 3은 워드/라인 (W/L) 컷 에칭(Cut Etch) 후 그리고 마스크 제거 전(도 3(a))과 마스크 제거 후(도 3(b))의 수직 NAND 디바이스를 나타내며;
도 4는 CF4가 다양한 농도로 사용되는 경우에, 붕소 도핑된 비정질 탄소 (BDaC)의 마스크 에칭 속도에 대한 O2/H2/CF4 플라즈마 블렌드에서 CF4에 대한 H2 비율의 영향을 나타내는 그래프이며;
도 5는 CF4가 다양한 농도로 사용되는 경우에, 실리콘 질화물의 에칭 속도에 대한 O2/H2/CF4 플라즈마 블렌드에서 CF4에 대한 H2 비율의 영향을 나타내는 그래프이며;
도 6은 CF4가 다양한 농도로 사용되는 경우에, 실리콘 산화물의 에칭 속도에 대한 O2/H2/CF4 플라즈마 블렌드에서 CF4에 대한 H2 비율의 영향을 나타내는 그래프이며;
도 7은 CF4가 다양한 농도로 사용되는 경우에, O2/H2/CF4 플라즈마 블렌드에서 CF4에 대한 H2 비율에 기초한 실리콘 질화물에 대한 BDaC의 선택성을 나타내는 그래프이며;
도 8은 CF4가 다양한 농도로 사용되는 경우에, O2/H2/CF4 플라즈마 블렌드에서 CF4에 대한 H2 비율에 기초한 실리콘 산화물에 대한 BDaC의 선택성을 나타내는 그래프이며;
도 9는 노출된 SiN 필름에 존재하는 핀 홀의 수에 대한, 마스크 제거 전-처리(pre-mask removal treatment) 및 마스크 제거 후-처리(post-mask removal treatment)의 효과를 나타내는 그래프이다.
도면에 도시된 하나 이상의 예에 의해 본 개시사항의 실시형태에 대하여 상세하게 설명한다. 각각의 예는 실시형태를 설명하는 방식으로 제공되며, 이는 실시형태를 제한하는 것이 아니다. 사실, 본 개시사항의 범위 또는 사상을 벗어나지 않고, 실시형태가 다양하게 수정 및 변형될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다. 예를 들어, 일 실시형태의 일부로서 도시되거나 기술된 특징은 다른 실시형태와 함께 사용되어 또 다른 실시형태가 될 수 있다. 따라서, 본 개시사항은 이러한 수정 및 변형이 첨부된 특허청구범위 및 이의 등가물의 범위에 해당하는 한 이들을 포함하는 것으로 의도된다.
일반적으로, 본 개시사항의 예시적인 견지는 어떠한 플라즈마 발생 장치에 의해 공급된 플라즈마 화학제(plasma chemistry)를 사용하여 반도체 기판으로부터 도핑된 비정질 탄소 마스크를 제거하는 방법에 관한 것이다. 열 장치가 또한 사용될 수 있다. 본 발명자들은 다양한 공정 파라미터의 선택적 제어를 통해, 도핑된 비정질 탄소(DaC) 마스크를 제거하는 경우에, 약 1,000 옹스트롱/분 내지 약 12,000 옹스트롱/분, 예컨대 약 1,500 옹스트롱/분 내지 약 10,000 옹스트롱/분, 예컨대 약 2,000 옹스트롱/분 내지 약 8,000 옹스트롱/분 범위의 마스크 제거 속도가 달성될 수 있음을 발견하였다. 예를 들어, 원하는 마스크 제거 속도가 달성되도록 다음의 파라미터 중 하나 이상이 조절될 수 있다: 가스의 특정 조합, 각각의 가스의 농도, 다른 가스의 농도에 대한 한가지 가스 농도의 비율, 가스 유량(flow rates), 에칭 온도, 에칭 압력, 소스 전력(source power), 전처리(pre-treatment), 또는 후처리(post-treatment).
일 특정 실시형태에서, 하류(downstream) 유도 결합형 플라즈마(inductively coupled plasma)(ICP) 소스가 사용될 수 있다. 그러나, 본 개시사항의 마스크 제거 방법은 또한 마이크로파 하류 스트립 기술(microwave downstream strip technology) 또는 병렬 플레이트(parallel plate)/유도 결합형 플라즈마 에칭 기술과 같은 다른 플라즈마 기술이 고려된다. 유도 플라즈마 소스(inductive plasma sources)는 반도체 기판 처리용의 반응성 종(reactive species) 및 고밀도 플라즈마를 생성하기 위해 플라즈마 공정에 종종 사용된다. 예를 들어, 유도 플라즈마 소스는 표준 13.56 MHz 및 저 주파수(lower frequency) 발전기를 이용하여 고밀도 플라즈마를 쉽게 생성할 수 있다. RF 바이어스(bias)와 결합된 유도 플라즈마 소스는 예를 들어, 웨이퍼에 이온 에너지 및 이온 플럭스의 독립 제어를 제공하도록, 에쳐(etchers, 식각기)에 또한, 사용되어 왔다.
마스크 제거와 같은 특정한 플라즈마 공정의 경우, 반도체 웨이퍼를 직접적으로 플라즈마에 노출시키는 것이 일반적으로 바람직하지 않다. 이러한 점에서, 플라즈마는 프로세싱 챔버로부터 원격으로(예, 하류(downstream)) 형성될 수 있으며, 그 후에, 원하는 입자는 예를 들어, 중성 입자에 대하여는 투명하고 상기 플라즈마에 대하여는 투명하지 않은 격자(grid)를 통해, 반도체 기판으로 보내어진다. 이러한 공정은 높은 RF 전력(예, 최고 약 6,000 와트(W)) 그리고 일부의 경우에는, 높은 기체 흐름(예, 약 20,000의 분당 표준 입방 센티미터(약 20,000 sccm(standard cubic centimeters per minute))) 및 높은 압력(예, 최고 약 5,000 밀리토르(milliTorr)(mTorr))을 필요로 할 수 있다.
도 1은 본 개시사항에 의해 구현되는 방법에 사용될 수 있는 플라즈마 반응기(100)를 나타낸다. 일부 실시형태에서, Mattson SupremaTM ICP 반응기가 사용된다. 상기 장치는 공동 가스 공급되지만 개별 RF 전력 소스(power sources)를 사용하여, 병렬로 두 개의 300 mm 웨이퍼를 처리한다. 그러나, 다른 ICP 소스는 동일한 결과를 달성하기 위해, 웨이퍼당 유사한 흐름(flow)과 전력 요구 조건을 가질 것이다. 첫 번째 순서로, 유량(flow rate) 및 RF 전력과 같은 파라미터는 웨이퍼의 표면적에 따라, 예를 들어, 450 mm 웨이퍼(1,590 ㎠ 면적)는 300 mm 웨이퍼(707 ㎠ 면적)의 2.25 배의 가스 흐름과 전력을 필요로 하며, 200 mm 웨이퍼(314 ㎠ 표면적)는 300 mm 웨이퍼(707 ㎠ 표면적)의 0.44 배의 흐름과 전력을 필요로 한다. 더욱이, 후술하는 바와 같이, Suprema 시스템에 대하여 특이한 것은, 두 개의 웨이퍼 대신에 하나의 웨이퍼에 가스를 공급하는 시스템에서 작동되는 경우에, 언급된 가스 유량이 반감되는 것으로 이해된다는 것이다. 나아가, 어떠한 직경, 예컨대 약 100 mm 내지 약 500 mm의 직경을 갖는 기판은 본 개시사항의 방법으로 처리될 수 있는 것으로 이해된다. 더욱이, 본원에 제공된 개시사항에 근거하여, 유도 결합형 플라즈마 소스를 갖는 어떠한 다른 적합한 반응기가 또한, 본 개시사항의 범위를 벗어나지 않고 이용될 수 있는 것으로 이해된다. 또한, 이 기술분야에서 통상의 지식을 가진 자에게 알려져 있는 바와 같이, 본 개시사항의 범위를 벗어나지 않고, 이로써 제한하는 것은 아니지만, 마이크로파 기술(microwave technology) 또는 평행 플레이트 기술(parallel plate technology)을 포함하는, 어떠한 다른 적합한 플라즈마 반응기가 사용될 수 있는 것으로 이해된다. 도시된 바와 같이, 플라즈마 반응기(100)는 프로세싱 챔버(110) 및 상기 프로세싱 챔버(110)로부터 분리된 플라즈마 챔버(120)를 포함한다. 상기 프로세싱 챔버(110)는 수직 NAND 디바이스와 같이, 이로부터 마스크가 제거되는 기판(114)을 잡고 있도록 작동하는 기판 홀더 또는 받침대(112)를 포함한다. 유도 플라즈마는 플라즈마 챔버(120)(즉, 플라즈마 발생 영역)에서 발생되며, 그 후, 원하는 입자는, 상기 프로세싱 챔버(110)로부터 상기 플라즈마 챔버(120)를 분리하는 그리드(116)에 제공된 홀을 통해 상기 플라즈마 챔버(120)로부터 상기 기판(114)의 표면으로 보내진다(즉, 하류 영역).
플라즈마 챔버(120)는 유전체 측벽(122)과 천장(124)을 포함한다. 상기 유전체 측벽(122) 및 천장(124)은 플라즈마 챔버의 내부(125)를 형성한다. 유전체 측벽(122)은 석영과 같은 어떠한 유전체 물질로 형성될 수 있다. 유도 코일(130)은 상기 플라즈마 챔버(120)에 대해 유전체 측벽(122)에 인접하여 배치된다. 상기 유도 코일(130)은 적합한 매칭 네트워크(132)를 통해 RF 전력 발생기(134)에 연결된다. 반응물 및 캐리어 가스는 가스 공급(15) 및 환상형 가스 유통 채널(annular gas distribution channel)(151)로부터 상기 챔버 내부로 제공될 수 있다. 상기 유도 코일(130)에는 RF 전력 발생기(134)로부터의 RF 전력으로 에너지가 가해지는 경우에, 실질적으로 유도 플라즈마가 상기 플라즈마 챔버(120)에서 유도된다. 특정한 실시형태에서, 상기 플라즈마 반응기(100)는 상기 플라즈마에 대한 상기 유도 코일(130)의 정전 결합(capacitive coupling)을 감소시키기 위해 임의의 축전 결합 차폐막(faraday shield)(128)을 포함할 수 있다.
효율을 증가시키기 위해, 상기 플라즈마 반응기(100)는 상기 챔버 내부(125)에 배치된 가스 주입 인서트(gas injection insert)(140)를 임의로 포함할 수 있다. 상기 가스 주입 인서트(140)는 상기 챔버 내부(125)로 제거가능하도록 삽입될 수 있거나 또는 상기 플라즈마 챔버(120)의 고정된 부분일 수 있다. 일부 실시형태에서, 가스 주입 인서트는 상기 플라즈마 챔버의 측벽에 근접하여 가스 주입 채널을 형성할 수 있다. 상기 가스 주입 채널은 상기 프로세스 가스(process gas)를 유도 코일에 근접한 상기 챔버 내부 및 상기 가스 주입 인서트 및 측벽에 의해 형성되는 활성 영역 내로 공급할 수 있다. 상기 활성 영역은 전자(electrons)의 능동 가열(active heating)을 위해 상기 플라즈마 챔버 내부에 제한된 영역(confined region)을 제공한다. 좁은 가스 주입 채널은 상기 챔버 내부로부터 상기 가스 채널로의 플라즈마의 확산을 방지한다. 상기 가스 주입 인서트는 상기 프로세스 가스가, 전자가 능동적으로 가열되는 활성 영역을 통해 통과하도록 한다.
본 개시사항의 방법에 이용되는, 하류 유도 결합형 플라즈마 소스의 타입에 무관하게, 본 발명자들은 하나 이상의 플라즈마 화학제를 이용한 하나 이상의 플라즈마 처리는 반도체 기판, 예컨대 수직 NAND 디바이스 상에서 행하여져서 상기 기판으로부터 도핑된 비정질 탄소 마스크 재료를 제거하며, 동시에, 트렌치(trench)의 수직 프로파일(vertical profile) 및 임계 치수(CD)를 유지할 수 있음을 발견하였다. 상기 마스크 재료는 예를 들어, 붕소-도핑된 비정질 탄소 필름, 질소-도핑된 비정질 탄소 필름, 또는 이 기술 분야에서 통상의 지식을 가진 자에게 알려져 있는 어떠한 다른 도핑된 비정질 탄소 필름일 수 있다.
일반적으로, 본 개시사항의 예시적인 방법에 따른 마스크 제거 방법은 실리콘 사이에 끼워져 있는 산화물과 질화물의 교대 층에 의해 형성된 높은 종횡비 HAR 트렌치를 포함하는 기판상에서 수행될 수 있다. 일부 경우에, 수직 NAND 디바이스 에서 산화물 및 질화물 층의 수는 15 이상, 예컨대 약 20 내지 25 같이 높을 수 있다. 본 개시사항의 방법으로 처리될 수 있는 전형적인 수직 NAND 디바이스를 도 3에 나타낸다. 다른 실시형태에서, 본 개시사항은 포토레지스트를 제거하는 메인(main) 플라즈마 처리를 포함하는 예시적인 방법을 기술하며, 이는 전-처리가 선행되거나, 후-처리가 후속적으로 행하여지거나 또는 두 가지 모두가 행하여질 수 있다.
플라즈마 처리의 수 및 특정한 타입에 무관하게, 기판으로부터 도핑된 비정질 탄소 마스크를 제거하는데 사용되는 플라즈마는 산소 함유 가스, 할로겐 함유 가스, 및 수소를 함유하는 환원성 가스의 혼합물을 포함할 수 있다. 상기 산소 함유 가스로는 이로써 제한하는 것은 아니지만, 이산화탄소(CO2), 일산화탄소(CO), 이산화질소(N2O), 또는 이들의 조합을 포함할 수 있다. 할로겐 함유 가스로는 불소를 포함할 수 있으며, 일부 실시형태에서, 화학식 CHxFy로 나타내어질 수 있다. 일 실시형태에서, 할로겐 함유 가스는, 본원에 제공된 개시사항을 이용하여, 이 기술 분야의 통상의 지식을 가진자에게 알려져 있는 바와 같이 어떠한 적합한 할로겐 함유 가스가 사용될 수 있는 것으로 이해되지만, 테트라플루오로메탄(CF4)일 수 있다. 수소를 함유하는 환원성 가스(reducing gas)는 수소 분자(H2), 암모니아(NH3), 메탄(CH4), 또는 수소를 함유하는 희석된 가스 혼합물일 수 있다. 불활성 가스를 사용한 희석물(dilution)이 또한 상기 가스 혼합물의 일부로서 사용될 수 있다. 특정한 실시형태에서, 상기 불활성 가스는 질소(N2) 또는 아르곤(Ar) 또는 헬륨(He)과 같은 비활성 가스(noble gases), 또는 이들의 조합을 포함할 수 있다.
본 개시사항의 예시적인 마스크 제거 방법에 사용되는 특정한 산소 함유 가스, 할로겐 함유 가스, 또는 환원성 가스와 무관하게, 상기 할로겐 함유 가스는 총 가스 부피의 약 0.25% 내지 약 4%, 예컨대 총 가스 부피의 약 0.5% 내지 약 3%, 예컨대 총 가스 부피의 약 1% 내지 약 2%의 양으로 존재할 수 있다. 나아가, 상기 할로겐 함유 가스에 대한 상기 수소 함유 가스의 농도 비율(예컨대 CF4에 대한 H2의 비율)은 1 이하일 수 있다. 일부 실시형태에서, 할로겐 함유 가스에 대한 상기 수소 함유 가스의 비율은 약 0.001 내지 약 1, 예컨대 약 0.002 내지 약 0.9, 예컨대 약 0.005 내지 약 0.75의 범위이다.
산소 함유 가스, 할로겐 함유 가스, 및 환원성 가스(즉, 수소 함유 가스) 및 임의의 불활성 가스가 다양한 유량(flow rates)으로 플라즈마 발생 챔버 및 프로세싱 챔버 내로 도입될 수 있다. 예를 들어, 각각 직경이 약 300 mm인 2장의 기판을 처리하는 경우에, 산소 함유 가스는 약 50 내지 약 20,000 sccm, 예컨대 약 1,000 sccm 내지 약 10,000 sccm, 예컨대 약 3,000 sccm 내지 약 8,000 sccm의 유량을 가질 수 있다. 한편, 할로겐 함유 가스는 약 10 sccm 내지 약 400 sccm, 예컨대 약 20 sccm 내지 약 200 sccm, 예컨대 약 30 sccm 내지 약 160 sccm의 유량을 가질 수 있다. 나아가, 수소 함유 환원성 가스는 약 30 sccm 내지 약 600 sccm, 예컨대 약 50 sccm 내지 약 400 sccm, 예컨대 약 100 sccm 내지 약 200 sccm의 유량을 가질 수 있다. 더욱이, 상기 불활성 가스는 약 0 sccm 내지 약 10,000 sccm, 예컨대 약 10 sccm 내지 약 8,000 sccm, 예컨대 약 20 sccm 내지 약 6,000 sccm의 유량을 가질 수 있다.
기판의 표면적을 기준으로 하여(예, 약 706.5 평방 센티미터(㎠)의 표면적을 갖는 하나의 300 mm 직경 기판), 이는 약 0.03의 ㎠당 sccm 내지 약 15의 ㎠당 sccm, 예컨대 약 0.7의 ㎠당 sccm 내지 약 7.25의 ㎠당 sccm, 예컨대 약 2의 ㎠당 sccm 내지 약 5.75의 ㎠당 sccm의 유량을 가질 수 있는 산소 함유 가스에 상응한다. 한편, 이는 약 0.007의 ㎠당 sccm 내지 약 0.3의 ㎠당 sccm, 예컨대 약 0.014의 ㎠당 sccm 내지 약 0.15의 ㎠당 sccm, 예컨대 약 0.02의 ㎠당 sccm 내지 약 0.12의 ㎠당 sccm의 유량을 가질 수 있는 할로겐 함유 가스에 상응한다. 나아가, 이는 약 0.02의 ㎠당 sccm 내지 약 0.5의 ㎠당 sccm, 예컨대 약 0.035의 ㎠당 sccm 내지 약 0.3의 ㎠당 sccm, 예컨대 약 0.07의 ㎠당 sccm 내지 약 0.15의 ㎠당 sccm의 유량을 가질 수 있는 수소 함유 환원성 가스에 상응한다. 또한, 이는 약 0의 ㎠당 sccm 내지 약 7의 ㎠당 sccm, 예컨대 약 0.007의 ㎠당 sccm 내지 약 5.75의 ㎠당 sccm, 예컨대 약 0.014의 ㎠당 sccm 내지 약 4.25의 ㎠당 sccm의 유량을 가질 수 있는 불활성 가스에 상응한다.
나아가, 마스크 제거는 다양한 온도, 전력 및 압력 수준에서 수행될 수 있다. 예를 들어, 마스크 제거 도중 온도는 약 5℃ 내지 약 300℃, 예컨대 약 10℃ 내지 약 150℃, 예컨대 약 15℃ 내지 약 50℃ 범위일 수 있다. 또한, 처리되는 기판은 진공하에서, 대기 열 유지(atmospheric heat soak) 또는 램프 베이스 예열(lamp base preheat)로 예열될 수 있는 것으로 이해된다. 또한, 300 mm 직경의 기판을 처리하기 위한 RF 소스 전력(source power)은 약 300 W 내지 약 6,000 W, 예컨대 약 1,000 W 내지 약 5,500 W, 예컨대 약 3,000 내지 약 5,000 W 범위일 수 있다. 한편, 소스 전력은 가스 유량에 대하여 상기한 바와 동일한 방식으로, 처리되는 기판의 표면적을 기초로 하여 상향 또는 하향 조절될 수 있는 것으로 이해된다. 따라서, 예를 들어, 직경이 약 100 mm 내지 약 500 mm, 예컨대 직경이 약 200 mm 내지 약 450 mm 범위인 기판을 처리하는 경우에, 상기 소스 전력은 약 125 W 내지 약 13,500 W, 예컨대 약 425 W 내지 약 12,375 W, 예컨대 약 1,300 W 내지 약 11,250 W 범위일 수 있다.
더욱이, 마스크 제거는 다양한 압력에서 수행될 수 있다. 예를 들어, 압력은 약 1 mTorr 내지 약 400 mTorr, 예컨대 약 250 mTorr 내지 1,500 mTorr, 예컨대 약 400 mTorr 내지 약 600 mTorr 범위일 수 있다.
또한, 마스크를 제거하는 동안, 도핑된 비정질 탄소 마스크가 제거되는 기판은 처리되는 기판에서의 상기 트렌치(trenches) 또는 채널(channels)의 종횡비 및 CD에 기초하여 특정한 시간 동안 처리될 수 있다. 예를 들어, 처리 시간(processing time)은 약 1 초 내지 약 600 초, 예컨대 약 5 초 내지 약 450 초, 예컨대 약 10 초 내지 약 300 초 범위일 수 있다.
본 개시사항의 마스크 제거 방법은 기판의 실리콘 질화물 또는 실리콘 이산화물(silicon dioxide) 성분에 대하여 보다 BDaC에 대하여 보다 더 선택적일 수 있다. 예를 들어, 본 개시사항의 방법은 실리콘 질화물보다 BDaC를 약 100 배 내지 약 400 배, 예컨대 실리콘 질화물보다 BDaC를 약 125 배 내지 약 350 배, 예컨대 실리콘 질화물보다 BDaC를 약 125 배 내지 약 300 배로 제거할 수 있다. 나아가, CF4에 대한 H2의 비율이 약 1 이하인 경우에, 본 개시사항의 방법은 실리콘 질화물보다 BDaC를 적어도 약 200 배, 예컨대 실리콘 질화물보다 BDaC를 약 200 배 내지 약 300 배로 제거할 수 있다. 더욱이, 본 개시사항의 방법은 실리콘 이산화물보다 BDaC를 약 100 배 내지 약 1200 배, 예컨대 실리콘 이산화물보다 BDaC를 약 125 배 내지 약 1150 배, 예컨대 실리콘 이산화물보다 BDaC를 약 150 배 내지 약 1100 배로 제거할 수 있다. 또한, CF4에 대한 H2의 비율이 약 1 이하인 경우에, 본 개시사항의 방법은 실리콘 이산화물보다 BDaC를 적어도 약 200 배, 예컨대 실리콘 이산화물보다 BDaC를 약 200 배 내지 약 800 배로 제거할 수 있다.
필요로 하는 것은 아니지만, 도핑된 비정질 탄소 마스크가 제거되는 기판은 상기 도핑된 비정질 탄소 마스크의 에칭 속도를 더욱 향상시키기 위해 상기 마스크 제거 플라즈마 처리 전에, 전-처리가 행하여질 수 있다. 예를 들어, 일부 실시형태에서, 상기 마스크 제거 처리 단계를 수행하기 전에 전-처리를 수행함으로써 약 150% 내지 약 300%, 예컨대 약 175% 내지 약 275%, 예컨대 약 200% 내지 약 250% 범위의 양으로 상기 도핑된 비정질 탄소 에칭 속도를 증가시킬 수 있다. 예를 들어, 2000 옹스트롱/분의 에칭 속도는 기판에 전처리 단계를 행함으로써 6000-7000 옹스트롱/분의 에칭 속도로 증가될 수 있다. 이러한 전처리는 상기 SONOS 적층에서 산화물 및 질화물에 대한 에칭 선택성을 향상시키기 위해 또한 이용될 수 있다. 그 결과, 메인 에칭/마스크 제거 공정에 노출되는 단일 필름(film)은 약 0.75 내지 약 1.25, 예컨대 약 0.8 내지 약 1.2, 예컨대 약 0.9 내지 약 1.1, 예컨대 약 1 범위의 질화물에 대한 산화물의 임계 치수(CD) 손실 비율을 나타낼 수 있다. 어떠한 특정한 이론에 의해 제한하고자 하는 것은 아니지만, 기판과 전처리 동안 사용되는 가스 화학제의 특정한 상호작용은, 산소, 할로겐, 및 수소 함유 가스가 상기 메인 처리/마스크 제거 단계 동안 이용되는 경우에, 산화물과 질화물 사이의 선택성의 차이를 감소시킬 수 있는 것으로 여겨진다. 더욱이, 이러한 처리는 마스크 제거 후의 실리콘 질화물(SiN) 필름에서의 결함, 예컨대 핀홀의 수를 또한 감소시킬 수 있다. 나아가, 상기 전-처리 단계에서 상술한 바와 같이, 동일한 가스를 이용하는 후-처리 단계는 기판 필름에서 핀홀의 형성을 또한 감소시킬 수 있다.
기판이 전-처리 단계, 후-처리 단계, 또는 두 가지 모두의 일부로서, 추가적인 플라즈마 화학제에 노출되었는지 여부와 무관하게, 상기 처리 조건은 다음과 같을 수 있다. 먼저, 전-처리 또는 후-처리는 플라즈마 또는 열에 의해 가능할 수 있으며, 상기 전-처리 또는 후-처리 동안 사용되는 특정한 가스 또는 가스들은 마스크 제거 전에 사용되는 에칭 공정에 의존할 수 있다. 예를 들어, 사용되는 가스는 산소-함유 가스(예컨대 O2, CO2, CO, N2O 등), 불활성 가스(예컨대 Ar, He, N2 등), 수소를 함유하는 환원성 가스(H2, N2/H2("형성 가스(forming gas)"), NH3 등), 및 이들의 조합을 전-처리 단계, 후-처리 단계, 또는 이들 두 가지 모두에 포함할 수 있으며, 또한, 할로겐 가스, 예컨대 불소(fluorine)를 포함할 수 있다. 나아가, 각각 직경이 약 300 mm인 두 장의 기판을 처리하는 경우에, 상기 가스는 약 50 sccm 내지 약 20,000 sccm, 예컨대 약 1,000 sccm 내지 약 15,000 sccm, 예컨대 약 6,000 sccm 내지 약 12,000 sccm의 유량을 가질 수 있다.
기판의 표면적을 기준으로(예, 표면적이 약 706.5 평방 센티미터(㎠)인 하나의 300 mm 직경 기판), 이는 각각 약 0.03의 ㎠당 sccm 내지 약 15의 ㎠당 sccm, 예컨대 약 0.70의 ㎠당 sccm 내지 약 10.75의 ㎠당 sccm, 예컨대 약 4.25의 ㎠당 sccm 내지 약 8.5의 ㎠당 sccm의 유량을 갖는 전-처리 및 후-처리 가스에 상응한다.
보다 구체적으로, 마스크의 제거 처리가 산소 함유 가스, 할로겐 함유 가스 및 수소 함유 가스를 포함하는 경우에, 상기 전-처리 및/또는 후-처리 플라즈마 화학제는 O2 또는 O2와 N2 또는 N2/H2의 조합을 포함할 수 있다. 마스크 제거 전의 전-처리 단계에서 O2를 사용하거나, 또는 마스크 제거 전의 전-처리 단계에서 O2와 마스크 제거 후에 후-처리 단계에서 N2-함유 가스의 조합을 사용함으로써, 실리콘 옥시-질화물(silicon oxy-nitride)(SiON) 표면층이 상기 기판 상에 형성될 수 있으며, 본 발명자들은 실리콘 이산화물(SiO2) 및 실리콘 질화물(SiN) 에칭 속도가 약 1 대 1 비율로 일치할 수 있으며, 따라서 동일한 CD 손실이 상기 산화물 및 질화물 층에 걸쳐서 유지됨을 발견하였다.
전-처리 및/또는 후-처리 단계를 수행하기 위해 하류 유도 결합형 플라즈마 소스를 사용하는 경우에, 다양한 온도, 전력 및 압력 수준이 선택될 수 있다. 예를 들어, 상기 온도는 약 15℃ 내지 약 300℃, 예컨대 약 20℃ 내지 약 290℃, 예컨대 약 25℃ 내지 약 275℃ 범위일 수 있다. 또한, 300 mm 기판을 처리하는 경우에, 상기 RF 소스 전력은 약 300 W 내지 약 6,000 W, 예컨대 약 1,000 W 내지 약 5,500 W, 예컨대 약 1,500 W 내지 약 5,000 W 범위일 수 있다. 더욱이, 상기 전-처리 및/또는 후-처리 단계는 다양한 압력에서 수행될 수 있다. 예를 들어, 상기 압력은 약 1 mTorr 내지 약 4,000 mTorr, 예컨대 약 200 mTorr 내지 2,000 mTorr, 예컨대 약 400 mTorr 내지 약 1,000 mTorr 범위일 수 있다.
또한, 마스크를 제거하는 동안, 도핑된 비정질 탄소 마스크가 제거되는 기판은 처리되는 기판에서의 상기 트렌치 또는 채널의 종횡비 및 CD에 기초하여 특정한 시간 동안 처리될 수 있다. 예를 들어, 처리 시간은 약 1 초 내지 약 600 초, 예컨대 약 5 초 내지 약 450 초, 예컨대 약 10 초 내지 약 300 초 범위일 수 있다.
도핑된 비정질 탄소 마스크가 기판에서 제거될 수 있으며 및/또는 전-처리 및/또는 후-처리 단계가 수행될 수 있는 방법은 도 1을 참고하여 상기한 플라즈마 반응기에서 또는 어떠한 다른 적합한 플라즈마 반응기에서 수행될 수 있다. 도 2의 블록도에 나타낸 바와 같이, 반도체 기판에서 마스크를 제거하는 방법(200)은 기판을 플라즈마 챔버로부터 하류에 위치하는 플라즈마 반응기의 프로세싱 챔버에 위치시키는 단계(201), 산소 함유 가스, 할로겐 함유 가스 및 수소를 함유하는 환원성 가스로부터 플라즈마를 발생시키는 단계(202), 및 상기 프로세싱 챔버에서 상기 기판을 상기 플라즈마에 노출시켜서 상기 기판을 처리하는 단계(203)를 포함할 수 있다. 상기 플라즈마는 총 가스 부피를 기준으로 약 0.25% 내지 약 4%의 할로겐 함유 가스를 포함할 수 있으며, 상기 할로겐 함유 가스에 대한 상기 수소 함유 가스의 비율은 약 0.001 내지 약 1의 범위일 수 있다. 나아가, 각각 직경이 약 300 mm인 두 장의 기판을 처리하는 경우에, 상기 산소 함유 가스는 약 50 sccm 내지 약 20,000 sccm의 유량을 가질 수 있고, 상기 할로겐 함유 가스는 약 10 sccm 내지 약 400 sccm의 유량을 가질 수 있으며, 상기 수소 함유 가스는 약 30 sccm 내지 약 600 sccm의 유량을 가질 수 있다. 나아가, 상기한 ㎠ 당 sccm의 유량은 다른 직경의 기판이 처리되는 경우에 유량을 결정하는데 사용될 수 있다.
본 개시사항의 견지는 도 4-9를 참고하여, 상기한 마스크 제거 방법의 유효성을 실증하는, 다음의 실시예를 참고하여 보다 잘 이해될 수 있다.
실시예 1
실시예 1은 도 4-8을 참고한다. 붕소-도핑된 비정질 탄소 마스크 층을 포함하는 15의 SONOS 기판을 프로세싱 챔버에 위치시키고, 그 후에, 각각의 기판은 플라즈마 발생 챔버(plasma generation chamber)에서 형성된 플라즈마로 처리 되었다. 상기 기판을 처리하기 위해 사용된 플라즈마는 O2, CF4 및 H2 가스를 포함하였다. 붕소-도핑된 비정질 탄소(BDaC) 층, 실리콘 질화물, 및 실리콘 이산화물의 에칭 속도에 대한 다양한 처리 조건의 효과를 확인하기 위해, 플라즈마에서 CF4의 백분율을 상기 총 가스 부피의 1%, 1.5%, 또는 2%로 조절하였으며, CF4 가스의 백분율에 대한 H2 가스의 백분율의 비율은 0.5, 1, 2, 3 또는 4로 조절되었다. 그 후, BDaC 층, 실리콘 질화물, 실리콘 이산화물의 에칭 속도를 확인하였다. 그 후, 실리콘 질화물에 대한 BDaC의 선택성 및 실리콘 이산화물에 대한 BDaC의 선택성을 각각의 처리 조건에 대하여 계산하였다. 결과를 도 4-8에 나타내었다.
먼저, 도 4에 도시된 바와 같이, 붕소-도핑된 비정질 탄소 마스크 층의 에칭 속도는 다양한 조건 각각에 대하여 확인되었다. CF4 가스의 백분율이 증가되면, BDaC 에칭 속도가 또한 증가되었다. 또한, BDaC 에칭 속도는, CF4에 대한 H2의 비율이 감소되는 경우에, 증가되었다. 예를 들어, CF4에 대한 H2의 비율이 0.5이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 6000 옹스트롱/분 정도로 높았다. 한편, CF4에 대한 H2의 비율이 0.5이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 4250 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 0.5이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2900 옹스트롱/분이었다. 그 다음에, CF4에 대한 H2의 비율이 1이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 5000 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 1이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 3750 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 1이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2500 옹스트롱/분이었다. 그 후, CF4에 대한 H2의 비율이 2이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 3750 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 2이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2750 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 2이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2000 옹스트롱/분이었다. 나아가, CF4에 대한 H2의 비율이 3이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2750 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 3이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2250 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 3이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 1500 옹스트롱/분이었다. 그 다음에, CF4에 대한 H2의 비율이 4이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2250 옹스트롱/분이었다. 그 후, CF4에 대한 H2의 비율이 4이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 1750 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 4이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 1250 옹스트롱/분이었다.
다음으로, 도 5에 도시된 바와 같이, 실리콘 질화물의 에칭 속도가 다양한 조건 각각에 대하여 확인되었다. CF4 가스의 백분율이 증가되면, 상기 질화물의 에칭 속도가 또한 증가되었다. 또한, 상기 질화물의 에칭 속도는, CF4에 대한 H2의 비율이 감소되는 경우에, 증가되었다. 예를 들어, CF4에 대한 H2의 비율이 0.5이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 20 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 0.5이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 15 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 0.5이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 11 옹스트롱/분이었다. 그 다음에, CF4에 대한 H2의 비율이 1이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 19 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 1이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 14.5 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 1이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 10.5 옹스트롱/분이었다. 그 후, CF4에 대한 H2의 비율이 2이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 17 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 2이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 13 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 2이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 10 옹스트롱/분이었다. 나아가, CF4에 대한 H2의 비율이 3이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 14 옹스트롱/분이었다. 그 후, CF4에 대한 H2의 비율이 3이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2250 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 3이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 9 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 4이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 8 옹스트롱/분이었다. 그 다음, CF4에 대한 H2의 비율이 4이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 8 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 4이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 또한, 약 8 옹스트롱/분이었다.
다음으로, 도 6에 도시된 바와 같이, 실리콘 이산화물의 에칭 속도가 다양한 조건 각각에 대하여 확인되었다. CF4에 대한 H2의 비율이 약 2 미만이고, CF4 가스의 백분율이 증가되면, 상기 산화물의 에칭 속도가 증가되었다. 그러나, CF4에 대한 H2의 비율이 약 2 보다 크고, CF4 가스의 백분율이 증가하면, 상기 산화물의 에칭 속도는 감소되었다. 예를 들어, CF4에 대한 H2의 비율이 0.5이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 7.5 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 0.5이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 6.8 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 0.5이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 6 옹스트롱/분이었다. 그 다음에, CF4에 대한 H2의 비율이 1이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 7.25 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 1이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 7 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 1이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 6.1 옹스트롱/분이었다. 그 후, CF4에 대한 H2의 비율이 2이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 6 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 2이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 6.5 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 2이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 6.25 옹스트롱/분이었다. 나아가, CF4에 대한 H2의 비율이 3이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 3 옹스트롱/분이었다. 그 후, CF4에 대한 H2의 비율이 3이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 5 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 3이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 5.9 옹스트롱/분이었다. 한편, CF4에 대한 H2의 비율이 4이고 2% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2 옹스트롱/분이었다. 그 다음, CF4에 대한 H2의 비율이 4이고 1.5% CF4 가스가 사용되는 경우에, 에칭 속도는 약 2.5 옹스트롱/분이었으며, CF4에 대한 H2의 비율이 4이고 1% CF4 가스가 사용되는 경우에, 에칭 속도는 약 5 옹스트롱/분이었다.
다음으로, 도 7에 도시된 바와 같이 실리콘 질화물에 대한 BDaC의 선택성이 계산되었다. 본 개시사항에 의해 구현되는 방법은 사용되는 CF4의 백분율 또는 CF4에 대한 H2의 비율에 무관하게, 실리콘 질화물보다 BDaC에 대하여 적어도 100배 더 선택적이다. 그 후, 실리콘 이산화물에 대한 BDaC 선택성이, 도 8에 도시된 바와 같이 계산되었다. 본 개시사항에 의해 구현되는 방법은 실리콘 이산화물보다 BDaC에 대하여 적어도 200배 더 선택적이다. 사용되는 CF4의 더 높은 백분율은 실리콘 질화물 및 실리콘 이산화물 모두에 대한 BDaC의 보다 높은 선택성에 부합한다. 나아가, 실리콘 질화물에 대한 BDaC의 선택성 수준 및 실리콘 이산화물에 대한 BDaC의 선택성 수준은 CF4에 대한 H2의 비율이 약 1 이하이고, CF4 백분율이 1%인 경우에 가장 유사하다.
실시예 2
실시예 1에 나타낸 바와 같이, 본 개시사항의 플라즈마 화학제는 BDaC 에칭 속도를 증가시킬 수 있으나, 이는 또한, 실리콘 질화물 및 실리콘 이산화물 에칭 결과를 초래할 수 있으며, 이는 너무 많은 질화물 재료 손실로 인하여 기판 필름에 핀홀 형성 또는 다른 결합을 초래할 수 있다. 상기한 전-처리 및 후-처리 단계의 효과는 도 9에 나타낸다. 특히, 베이스라인(baseline)/콘트롤 가스(control gas)로 처리된 기판은 30초 동안 O2/H2/CF4 가스 혼합물로 처리되었으며; 베이스라인/콘트롤 및 후-처리 가스로 처리된 기판은 30초 동안 O2/H2/CF4 가스 혼합물로 처리되고, 그 후에, 60초 동안 N2/H2 가스 혼합물로 처리되었으며; 전-처리 및 베이스라인/콘트롤 가스로 처리된 기판은 60초 동안 O2로 처리된 후에 300초 동안 O2/H2/CF4 가스 혼합물로 처리되었고; 전-처리, 베이스라인/콘트롤, 및 후-처리 가스로 처리된 기판은 30초 동안 O2로, 300초 동안 O2/H2/CF4로, 그리고 30초 동안 N2/H2로 처리되었다. 그 후, 각각의 기판(실리콘 질화물 필름)에서 발견되는 핀홀의 수를 세어서, 전-처리 또는 후-처리 단계가 수행되지 않은 콘트롤(control, 규준)과 비교하였다. 나타낸 바와 같이, 전-처리 및 후-처리 단계는 실리콘 질화물 필름에서 형성된 핀홀 수가 감소되는 결과를 나타낸다. 전-처리 및 후-처리 단계 모두가 수행된 기판에서는 핀홀이 발견되지 않았다. 또한, 전처리 단계만 수행된 기판에서 핀홀이 발견되지 않았다. 후-처리만 수행된 기판에서는 하나의 핀홀이 발견되었다. 한편, 전-처리 또는 후-처리 단계 중 어느 것도 수행되지 않은 기판에서는 7개의 핀홀이 발견되었다.
본 발명의 이들 및 다른 변형 및 변경은, 첨부된 특허청구범위에서 보다 구체적으로 설명되는, 본 개시사항의 사상 및 범위를 벗어나지 않고, 이 기술분야에서 통상의 지식을 가진 자에 의해 실시될 수 있다. 또한, 다양한 실시형태의 견지는 전체적으로 또는 부분적으로 모두 상호교환될 수 있는 것으로 이해되어야 한다. 나아가, 이 기술분야에서 통상의 지식의 가진 자는 상기한 설명은 단지 예일 뿐이며, 상기와 같은 첨부된 특허청구범위에 기술된 본 개시사항을 제한하지 않는 것으로 이해할 것이다.

Claims (18)

  1. 반도체 기판에서 도핑된 비정질 탄소 마스크를 제거하는 방법에 있어서,
    기판을 처리하는데 사용되는 플라즈마를 발생시키는 단계; 및
    상기 기판을 하류 프로세싱 챔버에서 입자에 노출시킴으로써 상기 기판을 처리하여 상기 도핑된 비정질 탄소 마스크를 제거하는 단계를 포함하며,
    상기 플라즈마는 산소 함유 가스, 할로겐 함유 가스, 및 수소 함유 가스를 포함하며, 상기 산소 함유 가스는 상기 기판의 평방 센티미터당 0.03의 분당 표준 입방 센티미터(standard cubic centimeters per minute) 내지 상기 기판의 평방 센티미터당 15의 분당 표준 입방 센티미터의 유량을 가지며, 상기 할로겐 함유 가스는 총 가스 부피를 기준으로 1% 내지 2% 미만 범위의 양으로 존재하며, 상기 플라즈마에서 상기 할로겐 함유 가스의 양에 대한 상기 수소 함유 가스의 양의 비율은 0.001 내지 1의 범위이고, 상기 플라즈마는 플라즈마 챔버에서 발생되며,
    상기 입자는 그리드(grid)에 제공된 홀을 통해 상기 플라즈마 챔버로부터 채널링되고, 상기 도핑된 비정질 탄소 마스크는 2,000 옹스트롱/분 내지 8,000 옹스트롱/분 범위의 속도(rate)로 제거되는, 방법.
  2. 제1항에 있어서,
    상기 산소 함유 가스는 O2인 방법.
  3. 제1항에 있어서,
    상기 할로겐 함유 가스는 불소를 포함하는 방법.
  4. 제3항에 있어서,
    상기 할로겐 함유 가스는 테트라플루오로메탄(CF4)인 방법.
  5. 제1항에 있어서,
    상기 수소 함유 가스는 H2인 방법.
  6. 제1항에 있어서,
    상기 도핑된 비정질 탄소 마스크는 붕소 도핑된 비정질 탄소 마스크 또는 질소 도핑된 비정질 탄소 마스크인 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 마스크 제거는 125 와트(watts) 내지 13,500 와트 범위의 소스 전력에서 수행되는 방법.
  9. 제1항에 있어서,
    상기 마스크 제거는 1 밀리토르(milliTorr) 내지 4000 밀리토르의 압력 범위에서 수행되는 방법.
  10. 제1항에 있어서,
    상기 기판은 5℃ 내지 300℃ 범위의 온도에서 상기 플라즈마에 노출되는 방법.
  11. 제1항에 있어서,
    상기 기판은, 상기 기판을 상기 플라즈마에 1 초 내지 600 초 범위의 기간 동안 노출시킴으로써 처리되는 방법.
  12. 제1항에 있어서,
    상기 할로겐 함유 가스는 상기 기판의 평방 센티미터당 0.007의 분당 표준 입방 센티미터 내지 상기 기판의 평방 센티미터당 0.3의 분당 표준 입방 센티미터의 유량을 갖는 방법.
  13. 제1항에 있어서,
    상기 수소 함유 가스는 상기 기판의 평방 센티미터당 0.02의 분당 표준 입방 센티미터 내지 상기 기판의 평방 센티미터당 0.5의 분당 표준 입방 센티미터의 유량을 갖는 방법.
  14. 제1항에 있어서,
    상기 기판이 상기 플라즈마에 노출되기 전에, 상기 기판에 전-처리 가스가 적용되며, 상기 전-처리 가스는 산소, 질소, 또는 이들의 조합을 포함하는 방법.
  15. 제14항에 있어서,
    상기 전-처리 가스의 유량은 상기 기판의 평방 센티미터당 0.03의 분당 표준 입방 센티미터 내지 상기 기판의 평방 센티미터당 15의 분당 표준 입방 센티미터 범위인 방법.
  16. 제14항에 있어서,
    상기 기판은 임계 치수를 갖는 질화물 층 및 임계 치수를 갖는 산화물 층을 포함하며, 상기 방법에 의한 결과 질화물 층 임계 치수 손실(critical dimension loss)에 대한 산화물 층 임계 치수 손실의 비율은 0.75 내지 1.25 범위인 방법.
  17. 제1항에 있어서,
    상기 기판이 상기 플라즈마에 노출된 후에, 상기 기판에 후-처리 가스가 적용되며, 상기 후-처리 가스는 산소, 질소, 또는 이들의 조합을 포함하는 방법.
  18. 제17항에 있어서,
    상기 후-처리 가스의 유량은 상기 기판의 평방 센티미터당 0.03의 분당 표준 입방 센티미터 내지 상기 기판의 평방 센티미터당 15의 분당 표준 입방 센티미터 범위인 방법.
KR1020177003675A 2013-11-06 2014-11-04 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법 KR102132361B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361900425P 2013-11-06 2013-11-06
US61/900,425 2013-11-06
PCT/US2014/063786 WO2015069613A1 (en) 2013-11-06 2014-11-04 Novel mask removal process strategy for vertical nand device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019622A Division KR20150107756A (ko) 2013-11-06 2014-11-04 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법

Publications (2)

Publication Number Publication Date
KR20170018117A KR20170018117A (ko) 2017-02-15
KR102132361B1 true KR102132361B1 (ko) 2020-07-10

Family

ID=53007340

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157019622A KR20150107756A (ko) 2013-11-06 2014-11-04 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법
KR1020177003675A KR102132361B1 (ko) 2013-11-06 2014-11-04 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157019622A KR20150107756A (ko) 2013-11-06 2014-11-04 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법

Country Status (6)

Country Link
US (1) US9396963B2 (ko)
JP (1) JP6033496B2 (ko)
KR (2) KR20150107756A (ko)
CN (1) CN104956476B (ko)
SG (1) SG11201600440VA (ko)
WO (1) WO2015069613A1 (ko)

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9378969B2 (en) * 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9865459B2 (en) * 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
CN106298668A (zh) * 2015-06-12 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US9691590B2 (en) * 2015-06-29 2017-06-27 Lam Research Corporation Selective removal of boron doped carbon hard mask layers
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
CN109690735B (zh) * 2016-09-14 2023-02-21 玛特森技术公司 用于高纵横比结构的剥离方法
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
CN110088882B (zh) 2016-12-14 2023-05-26 玛特森技术公司 与快速热活化工艺相结合的使用等离子体的原子层刻蚀工艺
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10790119B2 (en) * 2017-06-09 2020-09-29 Mattson Technology, Inc Plasma processing apparatus with post plasma gas injection
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10544519B2 (en) * 2017-08-25 2020-01-28 Aixtron Se Method and apparatus for surface preparation prior to epitaxial deposition
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
WO2020031224A1 (ja) 2018-08-06 2020-02-13 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマアッシング装置
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
CN112424913A (zh) * 2018-10-26 2021-02-26 玛特森技术公司 用于去除硬掩模的基于水蒸气的含氟等离子体
US11049728B2 (en) * 2018-10-31 2021-06-29 Entegris, Inc. Boron-doped amorphous carbon hard mask and related methods
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
CN112368807A (zh) * 2018-12-21 2021-02-12 玛特森技术公司 工件的表面平滑化
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
WO2021255812A1 (ja) 2020-06-16 2021-12-23 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308078A (ja) * 2000-02-15 2001-11-02 Canon Inc 有機物除去方法、半導体装置の製造方法及び有機物除去装置並びにシステム
US20040259355A1 (en) * 2003-06-17 2004-12-23 Zhiping Yin Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
JP2005175500A (ja) * 2003-12-13 2005-06-30 Samsung Electronics Co Ltd パターン形成方法
US20070200179A1 (en) 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
DE60143541D1 (de) * 2000-09-19 2011-01-05 Mattson Tech Inc Verfahren zur ausbildung dielektrischer filme
US7187031B2 (en) * 2002-05-31 2007-03-06 Sharp Kabushiki Kaisha Semiconductor device having a low dielectric constant film and manufacturing method thereof
US6764947B1 (en) * 2003-02-14 2004-07-20 Advanced Micro Devices, Inc. Method for reducing gate line deformation and reducing gate line widths in semiconductor devices
US7105431B2 (en) * 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
KR100801308B1 (ko) * 2005-11-12 2008-02-11 주식회사 하이닉스반도체 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
US7977245B2 (en) * 2006-03-22 2011-07-12 Applied Materials, Inc. Methods for etching a dielectric barrier layer with high selectivity
JP4919871B2 (ja) 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
KR101179111B1 (ko) * 2007-02-09 2012-09-07 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기억 매체
US7807064B2 (en) * 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
CN101451269B (zh) * 2007-12-05 2011-04-06 中国科学院物理研究所 一种制备厘米级单层或双层有序单晶石墨层的方法
CA2653581A1 (en) * 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
JP2011233878A (ja) * 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
KR20120042045A (ko) * 2010-10-22 2012-05-03 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
CN103021838B (zh) * 2011-09-27 2015-04-29 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
CN102610493B (zh) * 2012-03-22 2015-08-26 上海华力微电子有限公司 一种去除无定形碳薄膜循环利用硅片的方法
US20140216498A1 (en) * 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308078A (ja) * 2000-02-15 2001-11-02 Canon Inc 有機物除去方法、半導体装置の製造方法及び有機物除去装置並びにシステム
US20040259355A1 (en) * 2003-06-17 2004-12-23 Zhiping Yin Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
JP2005175500A (ja) * 2003-12-13 2005-06-30 Samsung Electronics Co Ltd パターン形成方法
US20070200179A1 (en) 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same

Also Published As

Publication number Publication date
SG11201600440VA (en) 2016-02-26
JP6033496B2 (ja) 2016-11-30
KR20170018117A (ko) 2017-02-15
WO2015069613A1 (en) 2015-05-14
CN104956476A (zh) 2015-09-30
US9396963B2 (en) 2016-07-19
JP2016517179A (ja) 2016-06-09
CN104956476B (zh) 2017-11-14
KR20150107756A (ko) 2015-09-23
US20150126035A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
KR102132361B1 (ko) 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법
US11062910B2 (en) Surface treatment of silicon or silicon germanium surfaces using organic radicals
US10901321B2 (en) Strip process for high aspect ratio structure
US9659791B2 (en) Metal removal with reduced surface roughness
KR101886742B1 (ko) 기판 처리 방법
US20160260616A1 (en) Silicon selective removal
US8207044B2 (en) Methods for oxidation of a semiconductor device
US11107693B2 (en) Method for high aspect ratio photoresist removal in pure reducing plasma
KR20140037202A (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
JP3336975B2 (ja) 基板処理方法
KR102516620B1 (ko) 탄소계 막들을 위한 자기 제한 순환 에칭 방법
US11043393B2 (en) Ozone treatment for selective silicon nitride etch over silicon
TW201712731A (zh) 以uv輔助方式將材料注入多孔膜
JP2005252031A (ja) プラズマ窒化方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant