KR920018858A - 실리콘 함유층의 에칭방법 - Google Patents

실리콘 함유층의 에칭방법 Download PDF

Info

Publication number
KR920018858A
KR920018858A KR1019920004453A KR920004453A KR920018858A KR 920018858 A KR920018858 A KR 920018858A KR 1019920004453 A KR1019920004453 A KR 1019920004453A KR 920004453 A KR920004453 A KR 920004453A KR 920018858 A KR920018858 A KR 920018858A
Authority
KR
South Korea
Prior art keywords
gas
silicon
containing layer
etching
nitrogen
Prior art date
Application number
KR1019920004453A
Other languages
English (en)
Other versions
KR0175073B1 (ko
Inventor
후미히코 히구치
요시오 후카사와
Original Assignee
이노우에 아키라
도오교오 에레구토론 가부시끼가이샤
이노우에 쥰이치
도오교오 에레구토론 야마나시 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 아키라, 도오교오 에레구토론 가부시끼가이샤, 이노우에 쥰이치, 도오교오 에레구토론 야마나시 가부시끼가이샤 filed Critical 이노우에 아키라
Publication of KR920018858A publication Critical patent/KR920018858A/ko
Application granted granted Critical
Publication of KR0175073B1 publication Critical patent/KR0175073B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음

Description

실리콘 함유층의 에칭방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명을 실시하기 위한 장치의 1예를 나타낸 단면도.
제5도는 제4도의 장치에 반입 반출용 로드룩 챔버를 부착한 상태를 나타낸 모식도.
제6도는 할로겐 원소 함유 가스로서 HCI 및 HBr 가스를 사용하여, HBr 가스 유량을 변화시킨 경우에 있어서의, 폴리 실리콘층, SiO2층 및 레지스트층의 에칭 레이트(E/R：Etchtin Rate)를 나타낸 그래프.
제7도는 할로겐 원소 함유 가스로서 HCI 및 HBr 가스를 사용하여, HBr가스 유량을 변화 시킨 경우에 있어서의, 폴리 실리콘층의 SiO2층 및 레지스트층에 대한 선택비, 및 폴리 실리콘층의 균일성(POLY－UNIF.：uniformity of the polysilicon layer)을 나타낸 그래프.

Claims (20)

  1. SiO2막과 이것에 인접하는 SiO2이외의 실리콘 함유 물질로 형성된 실리콘 함유층과를 갖춘 피처리체에 있어서의 실리콘 함유층의 에칭 방법으로서, 할로겐 원소 함유 가스를 주체로 하는 처리 가스의 플라즈마를 생성시키는 공정과, 상기 실리콘 함유층의 소정 부분을 선택적으로 플라즈마중에 드러내어 에칭하는 공정과를 가지며, 상기 처리 가스는 산소 또는 질소를 함유하는 가스를 함유하는 실리콘 함유층의 에칭 방법.
  2. 제1항에 있어서, 상기 산소 또는 질소를 함유하는 가스는, O2가스, N2O가스, CO2가스, CO가스, N2가스 및 NO2가스로 이루어지는 군으로 부터 선택된 1종 또는 2종 이상인 실리콘 함유층의 에칭 방법.
  3. 제1항에 있어서, 상기 할로겐 원소 함유가스는, Cl2가스, HCl 가스, HBr 가스, HI 가스, SF2가스, CF4가스로 이루어지는 군으로 부터 선택된 1종 또는 2종 이상인 실리콘 함유층의 에칭 방법.
  4. 제3항에 있어서, 상기 할로겐 원소 함유 가스는 HCl 가스와 HBr 가스와의 혼합가스인 실리콘 함유층의 에칭방법.
  5. 제4항에 있어서, HCl 가스와 HBr 가스와의 유량비가, 10：1∼2：1인 실리콘 함유층의 에칭 방법.
  6. 제1항에 있어서, 상기 처리 가스중에 있어서의 산소 또는 질소를 함유하는 가스의 유량 비율이 10% 이하인 실리콘 함유층의 에칭 방법.
  7. 제6항에 있어서, 상기 처리 가스중에 있어서의 산소 또는 질소를 함유하는 가스의 유량비율은 1∼4.5%인 실리콘 함유층의 에칭 방법.
  8. 제1항에 있어서, 상기 처리가스의 플라즈마는, 피처리체를 꾸며 넣은 챔버내에 처리가스를 공급하고, 대향하는 한쌍의 전극사이에 고주파 전력을 공급함으로서 형성되는 실리콘 함유층의 에칭 방법.
  9. 제8항에 있어서, 플라즈마를 형성할 때의 챔버내의 압력을 1Torr 이하로 설정하는 실리콘 함유층의 에칭방법.
  10. 제1항에 있어서, 실리콘 함유층은, 폴리 실리콘층인 실리콘 함유층의 에칭방법.
  11. SiO2막과 이것이 인접하는 SiO2이외의 실리콘 함유 물질로 형성된 실리콘 함유층을 갖춘 피처리체에 있어서의 실리콘 함유층의 에칭 방법으로서, 할로겐 원소 함유 가스를 주체로 하는 처리 가스의 플라즈마를 생성시키는 공정과, 상기 실리콘 함유층의 소정 부분을 선택적으로 플라즈마중에 드러내어 에칭하는 공정과, 플라즈마에 의해 상기 실리콘 함유층이 소정 두께로 에칭되는 시점에서, 처리 가스중에 산소 또는 질소 함유 가스를 첨가하는 공정과, 산소 또는 질소 함유 가스가 첨가된 처리 가스의 플라즈마에 의하여 상기 실리콘 함유층의 잔존 부분을 에칭하는 공정과를 가지는 실리콘 함유층의 에칭 방법.
  12. 제11항에 있어서, 상기 산소 또는 질소를 함유하는 가스는, O2가스, N2O 가스, CO2가스, CO 가스, N2가스 및 NO2로 이루어지는 군으로 부터 선택된 1종 또는 2종 이상인 실리콘 함유층의 에칭 방법.
  13. 제11항에 있어서, 상기 할로겐 원소 함유 가스는, Cl2가스, HCI 가스, HBr 가스, HI 가스, SF6가스, CF4가스로 이루어지는 군으로 부터 선택된 1종 또는 2종 이상인 실리콘 함유층의 에칭 방법.
  14. 제13항에 있어서, 상기 할로겐 원소 가스는, HCl 가스와 HBr 가스와의 혼합 가스인 실리콘 함유층의 에칭방법.
  15. 제14항에 있어서, HCl 가스와 HBr 가스와의 유량비가 10：1∼2：1인 실리콘 함유층의 에칭방법.
  16. 제11항에 있어서, 상기 처리 가스중에 첨가하는 산소 또는 질소를 함유하는 가스의 유량 비율이, 10% 이하인 실리콘 함유층의 에칭방법.
  17. 제16항에 있어서, 상기 처리 가스중에 첨가하는 산소 또는 질소를 함유하는 가스의 유량 비율이, 1∼4.5%인 실리콘 함유층의 에칭 방법.
  18. 제11항에 있어서, 상기 처리 가스의 플라즈마는, 피처리체를 꾸며 넣은 쳄버 내에 처리 가스를 공급하고, 대향하는 한쌍의 전극사이에 고주파 전력을 공급함으로써 형성되는 실리콘 함유층의 에칭방법.
  19. 제18항에 있어서, 플라즈마를 형성하는 때의 챔버내의 압력을 1Torr 이하로 설정하는 실리콘 함유층의 에칭방법.
  20. 제11항에 있어서, 실리콘 함유층은, 폴리 실리콘층인 실리콘 함유층의 에칭방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004453A 1991-03-19 1992-03-18 실리콘 함유층의 에칭방법 KR0175073B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-078317 1991-03-19
JP3078317A JP2920848B2 (ja) 1991-03-19 1991-03-19 シリコン層のエッチング方法
JP91-78317 1991-03-19

Publications (2)

Publication Number Publication Date
KR920018858A true KR920018858A (ko) 1992-10-22
KR0175073B1 KR0175073B1 (ko) 1999-04-01

Family

ID=13658565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004453A KR0175073B1 (ko) 1991-03-19 1992-03-18 실리콘 함유층의 에칭방법

Country Status (5)

Country Link
EP (1) EP0504758B1 (ko)
JP (1) JP2920848B2 (ko)
KR (1) KR0175073B1 (ko)
DE (1) DE69220398T2 (ko)
TW (1) TW201847B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065369A (ko) * 2011-08-26 2014-05-29 어플라이드 머티어리얼스, 인코포레이티드 실리콘과 산소를 모두 함유하고 있는 물질들의 건식 에칭률의 선택적 억제

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165375A (en) 1997-09-23 2000-12-26 Cypress Semiconductor Corporation Plasma etching method
TW455948B (en) * 1999-09-13 2001-09-21 Motorola Inc Process for etching an insulating layer and forming a semiconductor device
US6794294B1 (en) 1999-11-09 2004-09-21 Koninklijke Philips Electronics N.V. Etch process that resists notching at electrode bottom
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431477A (en) * 1983-07-05 1984-02-14 Matheson Gas Products, Inc. Plasma etching with nitrous oxide and fluoro compound gas mixture
US4502915B1 (en) * 1984-01-23 1998-11-03 Texas Instruments Inc Two-step plasma process for selective anisotropic etching of polycrystalline silicon without leaving residue
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
JPH0793291B2 (ja) * 1986-12-19 1995-10-09 アプライド マテリアルズインコーポレーテッド シリコンおよび珪化物のための臭素およびヨウ素エッチング方法
EP0328350B1 (en) * 1988-02-09 1999-04-28 Fujitsu Limited Dry etching with hydrogen bromide or bromine
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
JP3004699B2 (ja) * 1990-09-07 2000-01-31 東京エレクトロン株式会社 プラズマ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065369A (ko) * 2011-08-26 2014-05-29 어플라이드 머티어리얼스, 인코포레이티드 실리콘과 산소를 모두 함유하고 있는 물질들의 건식 에칭률의 선택적 억제

Also Published As

Publication number Publication date
JPH04290430A (ja) 1992-10-15
TW201847B (ko) 1993-03-11
JP2920848B2 (ja) 1999-07-19
EP0504758B1 (en) 1997-06-18
EP0504758A2 (en) 1992-09-23
DE69220398T2 (de) 1997-11-06
DE69220398D1 (de) 1997-07-24
EP0504758A3 (en) 1993-06-09
KR0175073B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
US4711698A (en) Silicon oxide thin film etching process
JPS6477128A (en) Material and method for etching tungsten polycrystalline silicide with silicon compound as mask
KR920022382A (ko) 반도체 장치의 제조 방법
US4465552A (en) Method of selectively etching silicon dioxide with SF6 /nitriding component gas
KR960002600A (ko) 반도체집적회로장치의 제조방법
ATE331298T1 (de) Verbesserte methode eine oxidschicht zu ätzen
KR970018152A (ko) 반도체 장치의 제조 방법
KR970077307A (ko) 반도체장치 제조공정의 플라즈마 식각 방법
KR950703074A (ko) 박막형성방법
KR960702674A (ko) 플라즈마 처리방법(plasma processing method)
CA2433565A1 (en) Semiconductor device and fabrication method therof
KR980005800A (ko) 폴리사이드 구조체의 에칭 방법
KR890015378A (ko) 다결정 실리콘층 에칭방법
AU3866999A (en) Method of forming high aspect ratio apertures
KR980005799A (ko) 폴리실리콘에 대해 높은 선택도를 가지고 금속 규화물을 에칭하는 방법
WO2003030238A1 (fr) Procede de traitement
KR930014829A (ko) 에칭방법
KR920018858A (ko) 실리콘 함유층의 에칭방법
KR950015650A (ko) 반도체 장치 제조방법
TW200501278A (en) Method to improve profile control and n/p loading in dual doped gate applications
US6069087A (en) Highly selective dry etching process
KR970077353A (ko) 반도체 디바이스의 제조 방법
KR960038500A (ko) 다결정실리콘막의 에칭방법
KR920020631A (ko) 반도체 장치의 다결정 실리콘층 식각방법
KR970008375A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee