TW201847B - - Google Patents

Download PDF

Info

Publication number
TW201847B
TW201847B TW081101894A TW81101894A TW201847B TW 201847 B TW201847 B TW 201847B TW 081101894 A TW081101894 A TW 081101894A TW 81101894 A TW81101894 A TW 81101894A TW 201847 B TW201847 B TW 201847B
Authority
TW
Taiwan
Prior art keywords
gas
silicon
etching
patent application
nitrogen
Prior art date
Application number
TW081101894A
Other languages
English (en)
Original Assignee
Tokyo Electron Co Ltd
Tel Yamanishi Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Co Ltd, Tel Yamanishi Kk filed Critical Tokyo Electron Co Ltd
Application granted granted Critical
Publication of TW201847B publication Critical patent/TW201847B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

Λ 6 η 6 經濟部屮央櫺準局KX工消赀合作杜印奴 五、發明説明（1 ) 本發明之矽含有層之蝕刻方法有鼷在於具有： S i 〇2膜以及與其鄰接的矽含有層之被處理體上之矽含 有層之蝕刻方法。本發明像適用於對於鄰接於半導釅晶圓 (Wafer )中的S i 〇2膜之多晶矽層進行蝕刻之情況。 多晶矽的乾式蝕刻像在於例如MO S霄晶體的時候被 實施的。MOS用半導體晶圖僳如第1圖所示般地，像由 :矽基板1、及形成於其上之100〜300A之 S i 〇2閘絶緣膜2、及形成於該S i 〇2層閘絶緣膜2上 之約3 0 0 0A厚度之多晶矽層3、及其上的抗蝕劑膜4 所構成。而對於此種半導體晶圓的多晶矽層3的蝕刻，一 般像使用HBr*氣體與C 1 2氣或者HC 1氣體之混合氣 體。 然而，如第2圖所示般，為了考慮在於配線層7等等 的上面復形成有配線層，而在於多晶矽層3呈階梯狀的部 份係存在著一個較之其他部份更厚的部份3 a,當欲利用 蝕刻方式來去除此一 3 a的部份以及具有通常的厚度的 3b的部份時，都是3b的部份先被蝕刻去除，而在對應 於3 a的部份之處則如第3圖所示般地産生一個殘留部5 。而如果欲完全去除此一殘留部5的話，則閘絶緣膜2亦 被蝕刻，而有如[第3圖所示之形成一個去除部6之虞。換 言之，其結果造成原來不希望被去份 ____________________ — — —----------------— -------------—— ---------------—----------------一 -· 被去除、掉。 --- 在於對於MO S用半導體晶圖的多晶矽進行蝕刻時， 因為有必要抑制對於S i基板所造成的傷害之故，不希望 (請先閲讀背而之：^-意卞項11:^,:;本頁) 本紙张尺度逍用中8«家標準（以5)肀4規格（2〗0><297公;«：) 81. 2. 20,000 3 - 01847 A 6 It 6 經濟部中央櫺準局EX工消t合作社印製 五、發明説明（2 ) 有上述之形成「去除部份」之不良情況發生。因此，乃要 求多晶矽層與其下層的S i 〇2層閘絶綠膜相對之下，以 具有較高的選擇比（亦即，多晶矽的蝕刻速度/S i 〇2 的蝕刻速度之比值較高）的情況下來進行ϋΤ〇只要ΊΚ"11 ' " ----· — .. 一 —~· I . 、 選擇比充分夠大的話，即可使得「去除部6」顯著地變小 __ 一—- ' _» ,—ΐΓ¥ϊΓϊ W度Ιίί离的蝕刻。 但是，在傳統的多晶矽的蝕刻方法中，上述之選擇比 頂多只有3 0之程度，從尺寸精度的觀點來看，尚不夠充 分。 本發明即是考廉到這個現象而被研究開發完成者，其 目的像在於提供一種矽含有層之蝕刻方法，傜針對於在 s i 〇2層上形成有以多晶矽層來作為代表之矽含有層之 被處理體，可以相對於S i 層之較高的選擇比來對於 矽含有曆進行触刻者。 根據本發明之矽含有層之蝕刻方法，像關於一種在於 具備有：S i 0 2層以及鄰接於該膜之由S i ◦ 2以外的含 矽物質所形成的矽含有層之被處理體上之矽含有層之蝕刻 方法，其特徽為： 具有：使得以含有鹵素之氣體為主體之處理氣體産生 電漿之過程；以及選擇性地使上述矽含有層的特定部份曝 露在電漿中以進行蝕刻之過程； 而且上述處理氣體包含了含氣氣或氮氣之氣體。 本發明人等曾經針對可以較高的對於S i 〇2層之選 擇比來進行矽含有層之蝕刻的方法，從處理氣體的觀點來 (請先閲讀背..·？之注意事項$塡tc本貞) 裝· -5 - 線· 本紙張尺度遢用中a a家樣準(CNS)1?4規格(2丨0X297公;ft) 81. 2. 20,000 -4 - 0184? A 6 Η 6 經濟部屮央標準釣CX工消仲合作社印製 五、發明説明（3 ) 進行了各種檢討研究後的結果，發現了若在於處理氣體中 添加含氣或含氮的氣體的話，可以顯著地提高選擇比之情 _________------------* '一 --------1----------—------_____ 事。亦即，處理氣釅中的氣氣，在於因霣獎的離子撞擊而 __ 一*_ ___ ...…~' — - — ......——— — 使得S i 〇2解離之情況下，可與已解離的S i再結合， ------- 一 ____________________------- —.-----------一- ‘ ....------------- 或者由ggK處理氣體中有氣氣的存在之故，_1查 S i 〇2層的表面上形成S i N薄膜以保護S i 〇2層。因 — 一 — — —.’_丨_—丨"1 — —— 此，$i氣體中添加含有氧或氮之氣體，而得以 抑制S i Ο 2靥之蝕刻，而以對於S i ο 2層之較高的選擇 比來進行矽含有層之蝕刻。亦即，本發明乃根據本發明人 等之此種創見而開發完成者。 以下，詳細說明本發明。 在本發明乃係以具備有：s i 〇2層以及與其鄰接之 由S i 〇2以外的含矽物質所形成的矽含有層之被處理體 為對象。期於這種被處理體俱有：例如在於作為絶緣膜的 s i 〇2膜之上復形成有多晶矽膜之半導體晶圓。至於矽 含有層則除了多晶矽之外，尚可舉出ws i之類的矽化物 、氮化砂等。 在於對這種被處理體的矽含有層進行電漿蝕刻之際， 其處理氣體係使用含虛素的氣體和含有氣氣或含有氤氣之 氣體。至於蝕刻方式僳將被處理體設置在處理室内，將該 處理室箩成減壓狀態之後，再將處理氣體供給到其中，在 處理室内形成處理氣髁的電漿，並藉由將被處理體的矽含 有暦的持定部份遘擇性地曝露在電漿之中而進行蝕刻。 至於該含鹵族元素之氣體，只要是含有鹵族元素的話 (請先閲讀背而之注念肀項外填广本'8) 裝· 訂_ 線_ 本紙ft尺度適用中國《家搮準(CNS)T4規格（210x297公釐) 81. 2. 20,000 -5 - ίϋ0184? Λ 6 1\ 6 經濟部十央標準局员工消费合作杜印製 五、發明説明（4 ) ，並無特別的限定，但是最好是ci2、HBr、HC1 、HI、SF^、CF4之中的1種或2種以上的混合氣體 為宜。此外，站在控制蝕刻的形狀之觀黏，或是站在降低 蝕刻生成物的觀點來看的話，最好是以混合有兩種以上之 上述特定的氣體之混合氣體較適宜。尤其是以HC1氣與 HBr氣之混合氣體最佳，這兩種氣醱的流量比則以1〇 :1〜2 : 1為適當。 至於含有氣氣或氮氣之氣體也是只要含有該氣氣或氮 氣的話即可，並不必持別地限定，但是最好是為〇2、 Ν 2〇、C 〇、Ν 2、Ν 0 2等為佳。 在處理氣體之中所佔之含氣或含氮之氣體的比例為： 佔流量比例1 0%以下為宜。這種氣體只要稍微含有的話 即可逹成上述的效果，但是如果超過1 〇%的話，蝕刻速 度會變慢。而最好的範圍是在1〜4. 5%之間。 蝕刻處理中的處理室内的壓力僳以低於1 t 〇 r r為 宜。 以這種方式來進行電漿蝕刻之場合，雖然也可以一開 始便將含有氧氣或氮氣之上述氣體添加到處理氣體之中， 但是在於不會産生S i 〇2層亦被去除的虞慮的期間中， 亦可以只供給含鹵族元素之氣體來行蝕刻，直到蝕刻進行 到S i 〇2層附近之後，再將氣氣或氮氣添加入處理氣體 中亦可以。 其次，說明用以實施本發明的方法之裝置。 第4園係表示適用本發明之電漿蝕刻裝置之一例。此 (請先M11?背而之注*-事項洱硯^本130 裝· 線 本紙張尺度遑用中B國家標準(CNS)*N規格(210x297公*) 81. 2. 20,000 一 6 _ 0184? Λ 6 η 6 經濟部屮央櫺準Λ;ΕΧ工消赀合作杜印製 五、發明説明（5 ) 裝置像具有一値其内部可實質地被保持氣密之處理室11 。此一處理室11像以例如其表面己經過陽極氣化處理之 鋁材來形成。 在此處理室1 1内的下部偽被有一下部電極12。而 且此一下部霄極12亦是由例如其表面已經過隈極氣化處 理之鋁材來形成。 下部電極12在於其中央部像形成有一値具有梯形的 上斷面之載置部，在該載置部之上僳被載置著被處理體 1 5例如：半導龌晶圓。電極1 2除了用以載置被處理體 的面以外的部份，最好是以絶緣材料例如鐵弗龍（商品名 )之類來被覆為佳。藉由此絶緣材料之被覆，可以提高所 謂令放電集中到被處理體15之上之聚焦效果。 下部電極12利用一昇降機13而得以在最大行程例 如30mm的範圍内進行昇降。該下部電極12在被昇降 時，處理至11内的氣密傈藉由例如不綉鋼製的伸縮風箱 1 4來確保。 在下部電極12的中央部係形成有空間12a,且形 成有複數（例如4値）由該空間12 a往上方貫通之貫通 孔，在各貫通孔内像插通有例如不锈銷製的昇降銷16。 此昇降銷1 6像經由平板1 7而連結在昇降機構1 8。藉 由昇降機構1 8的驅動，昇降銷16便行昇降，利用昇降 銷16的上昇而使被處理體15從下部電極12離開，而 變成可蓮送之狀態；又利用昇降銷16的下降而使被處理 體1 5被載置到下部電極1 2之上。為了要缀衝昇降銷 (請先閲讀背.·？之注意卞項^..峰^本釕), 裝· 線- 本紙56·尺度遑用中a國家樣毕(CNS)肀4規格(210x297公tf) 81. 2. 20,000 01847 經濟部中央標準局ΕΧ工消许合作杜印¾. 五、發明説明（6 ) 1 6的移動，下部電極1 2與平板1 7像利用線圈彈簧 1 9來連結在一起。 在下部電極1 2的上方係設有一夾琛（Clamp ring )20。夾環20傜用來使得被處理驩15平均地被按壓 固定在下部電極12的表面上者，其中央部傜形成對應於 下部電極12的載置部之形狀。夾琛20像以例如：表面 已經過陽極氣化處理之鋁材、石英、氣化鋁之類的陶瓷材 料等等不會對於電漿造成影響之材料所構成的。且夾環 20傜為從處理室1 1的上方氣密地貫通之複數支（例如 4支）軸柱21所支撑著。各軸柱各分別連接到各獨立的 驅動機構例如氣缸22,藉此而被昇降。然後，在於下部 電極12上載置有被處理體5的狀態下，令下部電極12 上昇，以使被處理醱15抵接到夾環20,更進一步地令 下部電極12上昇的話，夾環20便利用氣缸22的按壓 力量夾住該處理體1 5。藉由調節氣缸2 2的驅動以在維 持於必要的按壓力量之狀態下，可以令夾環20再上昇一 定的高度例如5mm。 處理室1 1的頂部設有導電構件23。此導電構件 23像由例如表面已經過陽極氣化處理之鋁材所形成。而 與導電構件2 3相隔一狹窄的空間處僳設有一與該導電構 件2 3電氣性地連接之上部電極24。該上部電極24僳 由例如：非晶質碩、鋁、或者表面已經過陽極氣化處理的 絕材所形成。 在空間2 5中像連通有一氣體供給管2 6。氣體供給 (請先閲讀背而之注意菸項#峴寫·本釘). 裝- 本紙》尺度遑用中國國家標準(CNS) T4規怙(210><297公龙) 81. 2. 20,000 -8 - ^0184? Λ 6 \\6 經濟部中央橾準局cc工消赀合作杜印製 五、發明説明（7 ) 管26俗將從被配置在處理室11的外部之未圖示的氣體 供給源送來的處理氣鼸與載送氣鼸（Carrier gas ) — 起導入到空間15内。至於此一處理氣饈像已如前所述， 乃傜使用在含有鹵族元素的氣驩中添加入含有氣或氮之氣 體者。或者，亦可先進行蝕刻直到接近S i 〇2層或者直 到S i 〇2層上之後，再將氣氣或氮氣添加到含有鹵族元 素之氣體中。 在空氣25内為了要讓氣體均勻地擴散，乃設有複數 個具有複數開口之棺板（baffle ) 27。而且為了使被 檔板27所擴散後的氣鼸流入到處理室1 1内，在上部電 極24上像設有複數的孔28。 又，在上部電極24的周線部係設有由鐵弗龍等絶緣 材料所形成的封琿29,而可使得産生與被處理體15幾 乎同直徑的電漿。 在上部電極24僳經由電容器3 1及導電構件2 3來 連接到高頻電源30,而以下部電極12接地。並且藉由 從電源30將高頻電力供應到此等電極之間，而可以在電 極之間發生處理氣體的電漿。在此種情況傜成為進行激勵 独刻（radical etching )之電疲模式。 此外，亦可將下部電極12當作高壓電極，將上部電 極24接地，以做為反應性離子蝕刻（R I E)模式。又 ，亦可在於上部電極24與下部電極12之間供應相位相 差180度的RF電力。此外，亦可在處理室1 1的上方 或者周圍設置磁鐵，以在電極之間形成直交電磁場來進行 (請先閲讀背.而之注意萨項#嵴^*本萸) 裝- -*6 - 線- 本紙張尺度遑用中B國家楳準(CNS)肀4規格(2丨0X297公釐） 81. 2. 20,000 -9 Λ 6 Π 6 經濟部屮央梂準局®:工消#合作杜印製 五、發明説明（8 ) 触刻之所謂的：「磁控管姓刻方法」（《«aenetron etching type ) 。 可藉由以這種方式來使用磁鐵 ，而高效率 地進行在低壓條件下的蝕刻處理。 處理室11的侧方下部僳設有氣醍排出口35,並利 用未圖示的真空泵以將處理室11内的氣髏由氣體排出口 3 5排出去。 在處理室11之相對向的兩個側面上傜分別被設有： 被處理饈搬入口 3 2以及搬出口 3 3,而如第5圔之模式 化所示般，在此等搬入口 3 2及搬出口 3 3分別連接設置 有載裝鎖定室（loadlock chamber ) 4 1、4 2。此等 載裝鎖定室41、 42皆具有入口侧的閘門及出口側的閘 門，且其中係可排出氣體。由於此等載裝鎖定室41、 42之存在，可在不使得處理室11内不致與大氣接觸的 情況下進行被處理體15的搬入及搬出。 在使用此種裝置進行電漿蝕刻之際，首先從未圖示的 保存庫取出一片被處理體，以裝入到搬入用裝載鎖定室 4 1内。然後關閉載裝鎖定室4 1内的入口側閘門再將其 中排出氣體之後，打開出口側閘門以利用未圖示的搬入機 構來將被處理體15搬入到下部電極12的上方。然後令 昇降銷16上昇，以其前端承受被處理體15,令搬入機 構退出之後，將處理室11的内部保持氣密。再令昇降銷 1 6下降而使得被處理鼸1 5載置到下部電極1 2之上。 接下來，令下部電極12上昇以使得被處理體15的周圍 抵接到夾環20,並利用夾環20來固定被處理體15。 裝- -t _ 本紙張尺度边用中a S家標準(CNS) τ4規格（210X297公;it) 81. 2. 20,000 -10 - 0184!; Λ 6 Π 6 經濟部屮央標準局貝工消费合作杜印¾ 五、發明説明（9 ) 其次，排出處理室11内的氣體，並從氣體供應源經 由氣髏供給管26而導入一定流量的處理氣體，並將處理 室内保持在一定的壓下例如1 T o r r以下。 然後，將RF電力供給到上部電極24及下部電極 1 2之間，以使得兩個霄棰之間産生了處理氣體的霉漿， 並利用此電漿來進行被處理醱15的矽含有層之蝕刻處理 〇 蝕刻處理結束後，一面將處理室1 1内的氣體排出， 一面降下該下部電極12並使昇降銷16上昇以載置住被 處理體15,在此狀態下，再利用未圖示的搬出機構經由 搬出用載裝鎖定室42來搬出被處理體15。 其次說明本發明的實驗例如下。 〔實驗例1〕 此處條針對使用半導體晶圓作為被處理體，對於被處 理體的多晶矽層進行蝕刻之情況來加以說明。 首先，使用上述蝕刻裝置，在處理室内以200 SCCM的流量導入HC1及以30SCCM的流置導入 H Br*來作為處理氣體，將室内的壓力調整為5 0 0 mTorr,並從13. 56MHz的高頻電源將225 W的高頻電力供應到電極之間，以進行半導體晶圓的多晶 砂層（厚度3000A)之蝕刻處理。而電極間的距離設 定在0 . 6 c m。 將這一蝕刻處理進行一段剛好在計算上可使得多晶矽 (諳先閲讀背而之注意事項洱堪^本钉) 裝· 訂- 線- 本紙張尺度遑用中a國家«UMCNS)<P4規格（210x297公；«：) 81. 2. 20,000 -11 - ^01847 λ 6 _1^6 五、發明説明（10) 層可全部被蝕掉的時間之後，再於處理氣體中添加被梘為 含氣或含氮的氣體之〇2、C〇2、Ν2〇等，像以分別改 變其各氣龌的流量之方式來添加，其他刖與上述相同條件 下進行60秒鑪的遇量蝕刻處理，以去除多晶矽層的殘留 部。為了作比較，在於推行過董蝕刻之際，亦針對未添加 含有氣或氮之氣饈之情況進行實驗。其實驗結果像顯示於 第1表。而含有氣或氮之氣體於添加時的流量像分別設定 在 1、 3、 5、 10、 15SCCM。 裝< 訂 經濟部屮央標準局κχ工消费合作杜印31 81. 2. 20,⑻0 本紙51尺度边用中a國家標率(〇Ν5)Ή規格(210x297公;tt) -12 - 0184? 五、發明説明（11) 第1表 Λ 6 It 6 、加量 氣醱\ 0 SCCM 1 SCCM 3 SCCM 5 SCCM 10 SCCM 15 SCCM 〇2 120 A/分 80 A/分 8 A/分 〇A/分 〇A/分 OA/分 C〇2 120 A/分 77 A/分 一 27 A/分 〇A/分 〇A/分 N2〇 120 A/分 54 A/分 — 〇A/分 〇A/分 〇A/分 (請尤間讀背而之注意事唭洱I寫，木頁) 裝- 訂_ 線- 經濟部屮央標準局A工消"合作社印製 本紙張尺度逍用中國Β家樣準(CNS)肀4規格（210X297公；it) 81. 2. 20,000 -13 - A.' 經濟部屮央標準局EX工消费合作杜印製 五、發明説明（12) 如第1表所示，在完全未添加〇2、c〇2、n2〇氣 體之情況下，下面層的S i 〇2層的蝕刻率為1 20A/ 分。相對地在添加有〇2、C〇2、N2〇氣體之場合，邸 使流量僅為1SCCM, 3丨〇2層的蝕刻率亦會降低到 80〜54A/分。尤其是此等氣體的流量在3SCCM 以上時，很明顯地S i 〇2層的蝕刻率降低，在5 SCCM時，以〇2SN2〇之情況下，S i 〇2層的独刻 率變成0,而在10SCCM以上時，以上三種添加氣體 皆可使用S i 〇2層的蝕刻率變成◦。再者，此時的多晶 矽層的蝕刻率為2 5 0 0A/分之程度。 由此結果可知，藉由此等添加氣體可使得多晶矽與其 下層的S i 〇2層之間的選擇比上昇，尤其是利用添加超 過3SCCM以上時，原本選擇比只有50程度者可變 1 0 0乃至於無限大。 又，添加氣體的流量為15SCCM時，蝕刻的形狀 有若干變差之傾向，因此考廉到這一點的話，最好是將所 添加氣醱的流量定在3〜10SCCM為宜。而此一流量 與處理氣體之流量比像相當於1. 3〜4. 2¾之間。 又，上述結果乃是將〇2、C〇2、N2◦氣體以單獨 來添加之情況，若將此等氣體混合後，其合計流量與第1 表相同的倩況下，亦可獲得與第1表大致相同的結果。 其次，針對在使用HC1及HBr氣體來當作含鹵族 元素的氣體之慵況下，流量比對於蝕刻之影鬱來進行實驗 (請先閲清背-¾之注意事項阼堪^本頁) 裝- 線· 本紙張尺度边用中國S家樣準(CNS) Τ4規格(2丨0X297公；ft) 81. 2. 20,000 -14 - 0184! Λ 6 Β6 經濟部屮央標準局IS：工消赀合作杜印製 五、發明説明（13) 此處，將HC1氣體的流置固定在200SCCM, 而令HBr氣體的流量在15〜50SCCM的範圍内變 化，將處理室内的壓力設定在600mTorr,在高頻 電力2 5 0W、溫度2 01C的條件下進行半導體晶圓的独 刻處理。其結果顯示於第6圖及第7圖。第6圖中的曲線 A傺抗蝕劑的蝕刻率，曲線B是S i 〇2層的蝕刻率、曲 線C是多晶矽層的蝕刻率。第7圖中，曲線F像多晶矽層 對S i 〇2之選擇比、曲線E像多晶矽層對抗蝕層之選擇 比、曲線D偽表示多晶矽層之均勻性。 由此等圔示可知，為了要逹成：多晶矽的蝕刻率高、 且多晶矽層對於S i 〇2之選擇比亦高之理想狀態的蝕刻 ，偽以添加20〜40SCCM的HBr氣體來配合 200SCCM的HC1氣體之比例為宜。 〔實驗例2〕 此處，針對將處理氣體從HC1及HBr的混合氣體 更換成C 1 2氣體，並且將高頻電源使用連缠於下部電極 之RIE型的裝置，並加諸對於半導體晶圓成水平方向的 磁場以進行蝕刻之例子來加以説明。 首先，將作為處理氣體之C12氣體的流量設定在 100SCCM,而令〇2的流量在0〜3SCCM之間 變化，將此等氣體導入處理室内，並將處理室内設定在 75ΓηΤ〇Γ·Γ*的壓力狀態。並從13. 56MHz的高 頻電源在於電極間供應150W的高頻電力，以進行半導 (請先閲讀背而之注意萨項^修良本订) 裝< 本紙張尺度遑用中B Η家樣準(CNS) 規格（210x29/公；St) 81. 2. 20,000 -15 - ^01847 Λ 6 Π 6 五、發明説明（14) 體晶圓的多晶矽層（厚度3000Α)之蝕刻處理。 此外，加諸的磁場約為100高斯，並使得用來産生 磁場之磁雄沿著蝕刻裝置的周園方向以2 0 r pm旋轉。 實驗結果像顯示於第2表及第8圓。第2表像顯示在 各種〇2流量時之S i 〇2的独刻率及遘擇比（多晶矽/ S i 〇2),其結果顯示於第8圈。又，第8圖另外又顯 示出多晶矽層及抗蝕劑的蝕刻率、對於抗蝕劑之選擇比、 以及抗蝕劑層的均勻性。 0 2氣體的添加量 0 SCCM 1 SCCM 3 SCCM S i 0 2蝕刻率 80 A /分 70 A /分 45 A /分 對S i 0 2之 選擇比 26 36 48 (請先閲讀背而之注意事哏##寫.本頁) 裝- -*β. 線_ 經濟部屮央標準局β工消件合作杜印¾ 由第2表及第8圖的結果可知，即使是以C 1 2氣體 來當作處理氣體之情況下，亦可因添加〇2氣體而提舁對 於S i Ο 2層之選擇比。 此外，本發明雖然傜有鬪於矽含有層之蝕刻方法，但 是蝕刻方法卻不限於使用上述對向電極來行電漿蝕刻之方 法，至於其他之方法，例如使用ECR之方法亦屬可行。 本紙張尺度遑用中明國家標準(CNS)肀4規格(2)0x297公釐） 81. 2. 20,000 -16 - w〇164? A 6 Π 6 經濟部中央標準局EX工消许合作杜印製 五、發明説明（15) 〔圖面之簡單說明〕 第1圖僳半導體晶圓上之多晶矽層應蝕刻的部份所示 -u me τιιζ ια 之聞Γ曲國。 第2圓像半導體晶囫上之多晶矽層應蝕刻的部份，多 晶矽層形成階段狀的部份所示之斷面·。 第3圖係將在第2圖的部份之多晶矽層予以蝕刻後的 狀態所示之斷面圖。 第4圖僳用以實施本發明之裝置之一例所示之斷面圖 〇 第5圖偽在第4圖的裝置上安裝了搬入•搬出用的載 裝鎖定室之狀態所示之模式圖。 第6圖僳使用HC1及HBr氣體作為含有鹵族元素 之氣體，並且令HBr氣體流量變化之情況下之多晶矽層 、S i 〇2層、及抗蝕劑層之蝕刻率所示之圖表。 第7圖僳使用HC1及HBr氣體作為含有鹵族元素 之氣體，並令HBr*氣體的流量變化之情況下之多晶矽對 於S i 0 2層、以及對於抗蝕劑層之選擇比、以及多晶矽 層的均勻性所示之圖表。 第8圓係使用C 1 2氣體作為含有鹵族元素之氣體， 以〇2氣作為添加氣體之情況下，令〇2氣體的流量變化之 場合，多晶矽層對於S i 〇2層以及對於抗蝕劑層之選擇 比、多晶矽層、S i 〇2層、及抗蝕劑層之蝕刻率、多晶 砂層之均勻性所示之圖表。 線- 本紙?良尺度逍用中國困家標準(CNS) Ή規格(210X29/公龙） 8). 2. 20,000 -17

Claims (1)

  1. 01847 A I B7 C7 D7 經濟部十失標爷局S I消費合作社.印製 六、申請專利範® 1 .—種矽含有層之蝕刻方法，像羼於在具有： s i 〇2膜以及與其鄰接之由s i 〇2以外的含矽物質所形 成的矽含有層之被處理體上的矽含有層進行蝕刻之方法， 其特徽為： 具有：使得以含齒族元素之氣«為主黼之處理氣鱧産 生電漿之過程；以及選擇性地使上述矽含有靥的特定部份 曝露在電漿之中以行蝕刻之過程； 而且上述處理氣體包含了含氣或含氮的氣體。 2. 如申請專利範困第1項之方法，其中上述含有氣 或氮之氣體係為：從〇2氣、N2〇氣、C〇2氣、C0氣 、N2氣及1^〇2氣之中所選出之1種或2種以上者。 3. 如申請專利範圍第1項之方法，其中上述含有鹵 族元素之氣體傜為：從Cl2氣、HC1氣、HBr氣、 HI氣、SF6氣、CF氣之中所選出之1種或2種以上 者。 4. 如申請專利範圍第3項之方法，其中上述含有鹵 族元素之氣體像為：C 1 2氣與HBr氣之混合氣體。 5. 如申請專利範圍第4項之方法，其中HC1氣與 HBr氣之流量比為1〇:1〜2:1。 6. 如申請專利範圍第1項之方法，其中含有氣或氮 之氣體的流量比例佔上述處理氣體中的i 096以下。 7. 如申請專利範圍第6項之方法，其中含有氣或氮 之氣體的流量比例佔上述處理氣體中的丨〜4. 5%。 8. 如申請專利範圍第1項之方法，其中上述處理氣 (凊先閱讀背面之注意事項再填寫本頁 .v'- -訂. .線 本紙張尺度適;IH’ W 家標準（CNS)甲4规格（210x297公釐） -18 - A" B1 C 〇 01847 六、申贷專利範® (凊先閲讀背面之注意事項再填寫本頁) 體之電漿像藉由將處理氣鼸供應到裝入有被處理鼸之處理 室内，並且將高頻電力供應到相對向的一對電極之間而被 形成者。 9. 如申請專利範圍第8項之方法，其中係將在形成 電漿時之處理室内的壓力設定在1 Τ 〇 r r以下。 10. 如申請專利範圍第1項之方法，其中的矽含有 層俗為多晶矽層。 1 1 . 一種矽含有層之蝕刻方法，僳屬於在具有： S i 〇2膜以及與其鄰接之由S i 〇2以外的含矽物質所形 成的矽含有靥之被處理體上的矽含有層進行蝕刻之方法， 其特激為： 具有：使得以含鹵族元素之氣體為主體之處理氣體産 生電漿之過程；以及選擇性地使上述矽含有層的特定部份 曝露在電漿之中以行蝕刻之過程；以及在於上述矽含有層 被電漿蝕刻至預定的厚度之時候，在該處理氣髏中添加入 含氣或氮之氣髏之過程；以及藉由被添加有含氧或氮之氣 體之處理氣體的電漿來將上述矽含有層的殘餘部份予以蝕 刻之過程。 經濟部中央標苹局員工消費合作杜印製 12. 如申請專利範圍第11項之方法，其中上述含 有氣或氮之氣體僳為：從〇2氣、N2◦氣、c〇2氣、 C0氣、N2氣、及N〇2氣之中所選出之1種或2種以上 者。 13. 如申請專利範圍第11項之方法，其中上述含 有鹵族元素之氣體像為：從Cl2氣、HC1氣、HBr 木紙張尺度適)丨】屮H3 W家標準（CNS)规格（210x297公釐) 01847 A 7 B7 C7 D7 經濟部令央標"局Η工消费合作作印製 六、申锖專利範園 氣、HI氣、SF 6氣、CF氣之中所選出之1種或2種 以上者。 14. 如申請專利範圍第13項之方法，其中上述含 有鹵族元素之氣醴俱為：C 1 2氣與HBr氣之混合氣體 0 15. 如申諳専利範圍第14項之方法，其中HC1 氣與HBr氣之流量比為10:1〜2:1。 16. 如申請專利範圍第11項之方法，其中含有氣 或氮之氣體的流量比例佔上述處理氣體中的10%以下。 17. 如申請專利範圍第16項之方法，其中含有氣 或氮之氣體的流量比例佔上述處理氣體中的1〜4. 5% Ο 18. 如申諳專利範圍第11項之方法，其中上述處 理氣體之電漿偽藉由將處理氣體供應到裝入有被處理體之 處理室内，並且將高頻電力供應到相對向的一對電極之間 而被形成者。 19. 如申請專利範圍第18項之方法，其中係將在 形成電漿時之處理室内的壓力設定在1 Τ ο Γ Γ以下。 20. 如申請專利範圍第11項之方法，其中的矽含 有靥係為多晶矽層。 (請先閲讀背面之注意事項再填寫本頁 jT- .線· 本紙张尺度適;I]屮阐W家檁準（CNS)T4规格(2丨0x29?公釐）
TW081101894A 1991-03-19 1992-03-12 TW201847B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3078317A JP2920848B2 (ja) 1991-03-19 1991-03-19 シリコン層のエッチング方法

Publications (1)

Publication Number Publication Date
TW201847B true TW201847B (zh) 1993-03-11

Family

ID=13658565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081101894A TW201847B (zh) 1991-03-19 1992-03-12

Country Status (5)

Country Link
EP (1) EP0504758B1 (zh)
JP (1) JP2920848B2 (zh)
KR (1) KR0175073B1 (zh)
DE (1) DE69220398T2 (zh)
TW (1) TW201847B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165375A (en) * 1997-09-23 2000-12-26 Cypress Semiconductor Corporation Plasma etching method
TW455948B (en) * 1999-09-13 2001-09-21 Motorola Inc Process for etching an insulating layer and forming a semiconductor device
US6794294B1 (en) * 1999-11-09 2004-09-21 Koninklijke Philips Electronics N.V. Etch process that resists notching at electrode bottom
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431477A (en) * 1983-07-05 1984-02-14 Matheson Gas Products, Inc. Plasma etching with nitrous oxide and fluoro compound gas mixture
US4502915B1 (en) * 1984-01-23 1998-11-03 Texas Instruments Inc Two-step plasma process for selective anisotropic etching of polycrystalline silicon without leaving residue
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
JPH0793291B2 (ja) * 1986-12-19 1995-10-09 アプライド マテリアルズインコーポレーテッド シリコンおよび珪化物のための臭素およびヨウ素エッチング方法
EP0328350B1 (en) * 1988-02-09 1999-04-28 Fujitsu Limited Dry etching with hydrogen bromide or bromine
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
JP3004699B2 (ja) * 1990-09-07 2000-01-31 東京エレクトロン株式会社 プラズマ処理方法

Also Published As

Publication number Publication date
JPH04290430A (ja) 1992-10-15
EP0504758A3 (en) 1993-06-09
DE69220398T2 (de) 1997-11-06
DE69220398D1 (de) 1997-07-24
KR0175073B1 (ko) 1999-04-01
JP2920848B2 (ja) 1999-07-19
EP0504758B1 (en) 1997-06-18
EP0504758A2 (en) 1992-09-23
KR920018858A (ko) 1992-10-22

Similar Documents

Publication Publication Date Title
CN112242300A (zh) 自由基辅助点火等离子体系统和方法
US11658036B2 (en) Apparatus for processing substrate
CN1799127B (zh) 等离子体处理装置和等离子体处理方法
WO2016013418A1 (ja) 被処理体を処理する方法
WO1994028578A1 (fr) Procede de traitement au plasma
US11387111B2 (en) Processing of workpieces with reactive species generated using alkyl halide
CN102077327A (zh) 光掩模等离子体蚀刻过程中的原位室干法清洁方法和设备
JPH06188229A (ja) エッチングの後処理方法
US20190198338A1 (en) Uniform euv photoresist patterning utilizing pulsed plasma process
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
TWI766907B (zh) 電漿處理裝置及電漿處理方法
CN109791888A (zh) 使用酰基卤的原子层蚀刻
CN113488368A (zh) 工件的加工
WO2001041189A2 (en) Cobalt silicide etch process and apparatus
TW201340203A (zh) 半導體裝置之製造方法
US5560804A (en) Etching method for silicon containing layer
TW201847B (zh)
JPH05217922A (ja) プラズマによる気相からの層析出方法
JPH08115901A (ja) プラズマ処理方法およびプラズマ処理装置
TW201604319A (zh) 乾式洗淨方法及電漿處理裝置
TW307027B (en) Process for reducing circuit damage during pecvd in single wafer pecvd system
CN110010466A (zh) 蚀刻方法
TW202029284A (zh) 蝕刻方法及基板處理裝置
TW396451B (en) Apparatus for improving etch uniformity and methods therefor
TWI829810B (zh) 基板處理方法