JP2000243724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000243724A JP2000243724A JP11041591A JP4159199A JP2000243724A JP 2000243724 A JP2000243724 A JP 2000243724A JP 11041591 A JP11041591 A JP 11041591A JP 4159199 A JP4159199 A JP 4159199A JP 2000243724 A JP2000243724 A JP 2000243724A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- metal silicide
- silicide layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 サイドウォールの形成によって異常酸化の発
生しやすい金属シリサイドの側壁部を保護し、またサイ
ドウォールを熱酸化処理時の金属シリサイド層へのシリ
コン供給源とし、下層の多結晶シリコン或いは非晶質シ
リコンの空乏化を防止する。 【解決手段】 半導体基板１上にポリサイド層５を形成
した後、ポリサイド層５を構成する金属シリサイド層４
を所定のパターンにエッチングし、その後、金属シリサ
イド層４上にシリコンキャップ層７を形成し、さらに、
異方性エッチングにて金属シリサイド層４の側面にサイ
ドウォール８を形成し、その後、酸化処理を行う。
生しやすい金属シリサイドの側壁部を保護し、またサイ
ドウォールを熱酸化処理時の金属シリサイド層へのシリ
コン供給源とし、下層の多結晶シリコン或いは非晶質シ
リコンの空乏化を防止する。 【解決手段】 半導体基板１上にポリサイド層５を形成
した後、ポリサイド層５を構成する金属シリサイド層４
を所定のパターンにエッチングし、その後、金属シリサ
イド層４上にシリコンキャップ層７を形成し、さらに、
異方性エッチングにて金属シリサイド層４の側面にサイ
ドウォール８を形成し、その後、酸化処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】半導体装置を製造する場合、通常酸化膜
などの絶縁膜に対して複数回の洗浄，除去処理及び熱酸
化処理を施すが、その際、図２に示すように、半導体基
板上１に形成されたポリサイド層５は、金属シリサイド
４と多結晶シリコン３或いは非晶質シリコン層３ａとか
らなり、ポリサイド層５は、膜剥れが生じたり、金属シ
リサイド４が異常に酸化されたりする可能性がある。
などの絶縁膜に対して複数回の洗浄，除去処理及び熱酸
化処理を施すが、その際、図２に示すように、半導体基
板上１に形成されたポリサイド層５は、金属シリサイド
４と多結晶シリコン３或いは非晶質シリコン層３ａとか
らなり、ポリサイド層５は、膜剥れが生じたり、金属シ
リサイド４が異常に酸化されたりする可能性がある。
【０００３】特に金属シリサイド４と多結晶シリコン３
或いは非晶質シリコン層３ａとの界面は、熱酸化処理の
際に、異常酸化を起こしやすい。
或いは非晶質シリコン層３ａとの界面は、熱酸化処理の
際に、異常酸化を起こしやすい。
【０００４】従来例では、上述した現象を回避するた
め、ポリサイド層５の上層側を構成するシリサイド層４
の表面に、予め酸化膜１０，窒化膜１０ａ或いはＰＳＧ
膜１０ｂ等の絶縁キャップ層を形成して、熱酸化処理の
際に発生しやすい異常酸化を抑制している。
め、ポリサイド層５の上層側を構成するシリサイド層４
の表面に、予め酸化膜１０，窒化膜１０ａ或いはＰＳＧ
膜１０ｂ等の絶縁キャップ層を形成して、熱酸化処理の
際に発生しやすい異常酸化を抑制している。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た絶縁キャップ層が酸化膜１０或いはＰＳＧ膜１０ｂか
らなる場合、これら絶縁膜の形成は、酸素雰囲気中で行
われるため、膜形成の際に絶縁膜で覆われていない金属
シリサイド４の側面が異常酸化してしまうという可能性
がある。
た絶縁キャップ層が酸化膜１０或いはＰＳＧ膜１０ｂか
らなる場合、これら絶縁膜の形成は、酸素雰囲気中で行
われるため、膜形成の際に絶縁膜で覆われていない金属
シリサイド４の側面が異常酸化してしまうという可能性
がある。
【０００６】また、窒化膜１０ａの場合、金属シリサイ
ド４の異常酸化には効果的であるが、その後の熱酸化処
理の際に、金属シリサイド４の周囲にシリコン供給源が
存在しないと、金属シリサイド４は、下層の多結晶シリ
コン３或いは非晶質シリコン３ａからシリコンを得よう
とするため、下層の多結晶シリコン３或いは非晶質シリ
コン３ａが空乏化する可能性がある。
ド４の異常酸化には効果的であるが、その後の熱酸化処
理の際に、金属シリサイド４の周囲にシリコン供給源が
存在しないと、金属シリサイド４は、下層の多結晶シリ
コン３或いは非晶質シリコン３ａからシリコンを得よう
とするため、下層の多結晶シリコン３或いは非晶質シリ
コン３ａが空乏化する可能性がある。
【０００７】そこで、上述した問題を解決する方法とし
て、図３に示すように半導体基板１上にポリサイド層５
を形成した（図３（ｃ））後、ポリサイド層５を構成す
る金属シリサイド層４の表面にシリコンキャップ層７を
形成し（図３（ｄ））、その後、ポリサイド層５とシリ
コンキャップ層と７を所定のパターンにエッチングし
（図３（ｅ））、その後、熱酸化処理を行ってポリサイ
ド層５及びシリコンキャップ層７を酸化膜１０で被覆す
る（図３（ｈ））という方法である。
て、図３に示すように半導体基板１上にポリサイド層５
を形成した（図３（ｃ））後、ポリサイド層５を構成す
る金属シリサイド層４の表面にシリコンキャップ層７を
形成し（図３（ｄ））、その後、ポリサイド層５とシリ
コンキャップ層と７を所定のパターンにエッチングし
（図３（ｅ））、その後、熱酸化処理を行ってポリサイ
ド層５及びシリコンキャップ層７を酸化膜１０で被覆す
る（図３（ｈ））という方法である。
【０００８】図３に示す技術は、金属シリサイド層４の
表面にシリコンキャップ層７を形成しているため、熱酸
化処理の際には、シリコンキャップ層７が金属シリサイ
ド４へのシリコン供給源となるため、下層の多結晶シリ
コン３或いは非晶質シリコン３ａの空乏化防止において
一応の効果を奏している。
表面にシリコンキャップ層７を形成しているため、熱酸
化処理の際には、シリコンキャップ層７が金属シリサイ
ド４へのシリコン供給源となるため、下層の多結晶シリ
コン３或いは非晶質シリコン３ａの空乏化防止において
一応の効果を奏している。
【０００９】しかしながら、図３に示す技術は、シリコ
ンキャップ層７を形成した後、シリコンキャップ層７と
ポリサイド層５を所定のパターンにエッチングしている
ため、異常酸化の発生しやすい金属シリサイド４の側面
部が剥き出し状態となり（図３（ｄ）〜（ｇ））、金属
シリサイド４の側面部に異常酸化を引き起こしてしまう
という問題がある。
ンキャップ層７を形成した後、シリコンキャップ層７と
ポリサイド層５を所定のパターンにエッチングしている
ため、異常酸化の発生しやすい金属シリサイド４の側面
部が剥き出し状態となり（図３（ｄ）〜（ｇ））、金属
シリサイド４の側面部に異常酸化を引き起こしてしまう
という問題がある。
【００１０】本発明の目的は、サイドウォールの形成に
よって異常酸化の発生しやすい金属シリサイドの側壁部
を保護し、またサイドウォールを熱酸化処理時の金属シ
リサイド層へのシリコン供給源とし、下層の多結晶シリ
コン或いは非晶質シリコンの空乏化を防止する半導体装
置の製造方法を提供することにある。
よって異常酸化の発生しやすい金属シリサイドの側壁部
を保護し、またサイドウォールを熱酸化処理時の金属シ
リサイド層へのシリコン供給源とし、下層の多結晶シリ
コン或いは非晶質シリコンの空乏化を防止する半導体装
置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、異常酸化の
発生しやすい金属シリサイドの側壁部を保護するサイド
ウォールを形成し、その後、酸化処理を行うものであ
る。
め、本発明に係る半導体装置の製造方法は、異常酸化の
発生しやすい金属シリサイドの側壁部を保護するサイド
ウォールを形成し、その後、酸化処理を行うものであ
る。
【００１２】また本発明に係る半導体装置の製造方法
は、半導体基板上にポリサイド層を形成した後、ポリサ
イド層を構成する金属シリサイド層を所定のパターンに
エッチングし、その後、前記金属シリサイド層上にシリ
コンキャップ層を形成し、さらに、異方性エッチングに
て前記金属シリサイド層の側面にサイドウォールを形成
し、その後、酸化処理を行うものである。
は、半導体基板上にポリサイド層を形成した後、ポリサ
イド層を構成する金属シリサイド層を所定のパターンに
エッチングし、その後、前記金属シリサイド層上にシリ
コンキャップ層を形成し、さらに、異方性エッチングに
て前記金属シリサイド層の側面にサイドウォールを形成
し、その後、酸化処理を行うものである。
【００１３】また熱酸化処理により、前記サイドウォー
ルを酸化膜サイドウォールに変化させるものである。
ルを酸化膜サイドウォールに変化させるものである。
【００１４】また前記サイドウォールを熱酸化処理時の
金属シリサイド層へのシリコン供給源とするものであ
る。
金属シリサイド層へのシリコン供給源とするものであ
る。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【００１６】（実施形態１）図１は、本発明に係わる半
導体装置の製造方法を、半導体装置（ＭＯＳトランジス
タ）のゲート電極部を製造する場合に適用した製造工程
を工程順に示す断面図である。
導体装置の製造方法を、半導体装置（ＭＯＳトランジス
タ）のゲート電極部を製造する場合に適用した製造工程
を工程順に示す断面図である。
【００１７】まず図１（ａ）に示すように、シリコン基
板１の表面上にゲート酸化膜２を形成し、次に図１
（ｂ），（ｃ）に示すように、不純物を拡散した多結晶
シリコン層３，タングステンシリサイド層４をゲート酸
化膜２上に順次積層してタングステンポリサイド層５を
形成させる。
板１の表面上にゲート酸化膜２を形成し、次に図１
（ｂ），（ｃ）に示すように、不純物を拡散した多結晶
シリコン層３，タングステンシリサイド層４をゲート酸
化膜２上に順次積層してタングステンポリサイド層５を
形成させる。
【００１８】なお、実施形態では、ＳｉＨ4ガスを用い
たバッチ式減圧ＣＶＤ法により多結晶シリコン層３を形
成し、不純物の拡散はＰＯＣｌ3を用いたバッチ式拡散
炉を用いて行っている。また、ＳｉＨ2Ｃｌ2、ＷＦ6ガ
スを用いた枚葉式減圧熱ＣＶＤ法によりタングステンシ
リサイド層４を形成している。
たバッチ式減圧ＣＶＤ法により多結晶シリコン層３を形
成し、不純物の拡散はＰＯＣｌ3を用いたバッチ式拡散
炉を用いて行っている。また、ＳｉＨ2Ｃｌ2、ＷＦ6ガ
スを用いた枚葉式減圧熱ＣＶＤ法によりタングステンシ
リサイド層４を形成している。
【００１９】次に図１（ｄ）に示すように、金属（タン
グステン）シリサイド層４の上面にレジストなどの感光
材料６を形成し、感光材料６上にフォトレジストパター
ンを形成する。
グステン）シリサイド層４の上面にレジストなどの感光
材料６を形成し、感光材料６上にフォトレジストパター
ンを形成する。
【００２０】次に図１（ｅ）に示すように、図示しない
前記フォトレジストパターンをマスクとしてエッチング
を行い、ポリサイド層５と感光材料６とを所定のパター
ンに形成し、電極部を形成する。
前記フォトレジストパターンをマスクとしてエッチング
を行い、ポリサイド層５と感光材料６とを所定のパター
ンに形成し、電極部を形成する。
【００２１】次に図１（ｆ）に示すように、不要となっ
た感光材料６を除去し、ＬＤＤ構造形成のためのイオン
注入を行う。
た感光材料６を除去し、ＬＤＤ構造形成のためのイオン
注入を行う。
【００２２】次に図１（ｇ）に示すように、パターン形
成されたシリサイド層４の上面、及び金属シリサイド層
４とポリサイド層５の側面に渡ってシリコンキャップ層
７を形成する。
成されたシリサイド層４の上面、及び金属シリサイド層
４とポリサイド層５の側面に渡ってシリコンキャップ層
７を形成する。
【００２３】次に図１（ｈ）に示すように、シリコンキ
ャップ層７を異方性エッチングしてポリサイド層５の側
面にシリコンサイドウォール８を形成する。
ャップ層７を異方性エッチングしてポリサイド層５の側
面にシリコンサイドウォール８を形成する。
【００２４】この場合、金属シリサイド層４の上面にシ
リコンキャップ層７が残留していても差し支えない。
尚、シリコンキャップ層７の形成は、特に限定されるも
のではなく、シリコンキャップ層７として、非晶質シリ
コン層或いは多結晶シリコン層を用いてもよい。実施形
態では、ＳｉＨ４ガスを用いたバッチ式減圧ＣＶＤ法に
より、シリコンキャップ層７として多結晶シリコン層を
形成している。
リコンキャップ層７が残留していても差し支えない。
尚、シリコンキャップ層７の形成は、特に限定されるも
のではなく、シリコンキャップ層７として、非晶質シリ
コン層或いは多結晶シリコン層を用いてもよい。実施形
態では、ＳｉＨ４ガスを用いたバッチ式減圧ＣＶＤ法に
より、シリコンキャップ層７として多結晶シリコン層を
形成している。
【００２５】次に図１（ｉ）に示すように、酸素雰囲気
中で熱酸化処理を施し、金属シリサイド層４とポリサイ
ド層５からなる電極部、及び半導体基板１の拡散層上に
それぞれ酸化膜９ａ，９ｂを形成する。
中で熱酸化処理を施し、金属シリサイド層４とポリサイ
ド層５からなる電極部、及び半導体基板１の拡散層上に
それぞれ酸化膜９ａ，９ｂを形成する。
【００２６】図１（ｉ）に示す工程において、シリコン
サイドウォール８は、熱酸化処理により多くのシリコン
成分がサイドウォール酸化膜９ｂに変化し、一部は金属
シリサイド層４に吸収されて消費される。
サイドウォール８は、熱酸化処理により多くのシリコン
成分がサイドウォール酸化膜９ｂに変化し、一部は金属
シリサイド層４に吸収されて消費される。
【００２７】以上のように本発明の実施形態１によれ
ば、異常酸化（金属酸化）が発生し易い金属（タングス
テン）シリサイド層４の側面は、熱酸化処理の際にシリ
コンサイドウォール８で保護されているため、異常酸化
されることはない。
ば、異常酸化（金属酸化）が発生し易い金属（タングス
テン）シリサイド層４の側面は、熱酸化処理の際にシリ
コンサイドウォール８で保護されているため、異常酸化
されることはない。
【００２８】また熱酸化処理によって、多結晶シリコン
層３中のシリコン成分が金属（タングステン）シリサイ
ド層４に吸収消費されることによる多結晶シリコン層３
の空乏化現象は、シリコンサイドウォール８中のシリコ
ン成分がタングステンシリサイド層４に補給されて、防
止することができる。
層３中のシリコン成分が金属（タングステン）シリサイ
ド層４に吸収消費されることによる多結晶シリコン層３
の空乏化現象は、シリコンサイドウォール８中のシリコ
ン成分がタングステンシリサイド層４に補給されて、防
止することができる。
【００２９】なお、実施形態１では、金属シリサイド層
４として、タングステンシリサイド層を用いたが、金属
シリサイド層４としては、モリブデンシリサイド層，コ
バルトシリサイド層等を用いてもよいものである。
４として、タングステンシリサイド層を用いたが、金属
シリサイド層４としては、モリブデンシリサイド層，コ
バルトシリサイド層等を用いてもよいものである。
【００３０】（実施形態２）次に本発明の実施例２に係
る半導体装置の製造方法を説明する。なお、実施形態２
においては、実施形態１と同様に金属シリサイド層４と
してはタングステンシリサイド層を用いている。
る半導体装置の製造方法を説明する。なお、実施形態２
においては、実施形態１と同様に金属シリサイド層４と
してはタングステンシリサイド層を用いている。
【００３１】実施形態２の各製造工程は、図１に示した
実施形態１に係る半導体装置の各製造工程と基本的には
同じである。
実施形態１に係る半導体装置の各製造工程と基本的には
同じである。
【００３２】実施形態２では図１（ａ）に示すように、
シリコン基板１の表面上にゲート酸化膜２を形成し、次
に図１（ｂ），（ｃ）に示すように、不純物をドープし
た非晶質シリコン層３ａ、タングステンシリサイド層４
をゲート酸化膜２上に順次積層してタングステンポリサ
イド層５を形成する。
シリコン基板１の表面上にゲート酸化膜２を形成し、次
に図１（ｂ），（ｃ）に示すように、不純物をドープし
た非晶質シリコン層３ａ、タングステンシリサイド層４
をゲート酸化膜２上に順次積層してタングステンポリサ
イド層５を形成する。
【００３３】実施形態２では、ＳｉＨ4及びＰＨ3ガスを
用いた枚葉式減圧熱ＣＶＤ法により非晶質シリコン層３
ａを形成し、また、タングステン（金属）シリサイド層
４はＳｉＨ4，ＷＦ6ガスを用いた枚葉式減圧熱ＣＶＤ法
により形成している。
用いた枚葉式減圧熱ＣＶＤ法により非晶質シリコン層３
ａを形成し、また、タングステン（金属）シリサイド層
４はＳｉＨ4，ＷＦ6ガスを用いた枚葉式減圧熱ＣＶＤ法
により形成している。
【００３４】次に図１（ｄ）に示すように、タングステ
ン（金属）シリサイド層４の上面にレジストなどの感光
材料６を形成し、感光材料６上にフォトレジストパター
ンを形成する。
ン（金属）シリサイド層４の上面にレジストなどの感光
材料６を形成し、感光材料６上にフォトレジストパター
ンを形成する。
【００３５】次に図１（ｅ）に示すように、フォトレジ
ストパターンをマスクとしてエッチングを行い、ポリサ
イド層５と感光材料６とを所定のパターンに形成し、電
極部を形成する。
ストパターンをマスクとしてエッチングを行い、ポリサ
イド層５と感光材料６とを所定のパターンに形成し、電
極部を形成する。
【００３６】次に図１（ｆ）に示すように、不要となっ
た感光材料６を除去し、ＬＤＤ構造形成のためのイオン
注入を行う。
た感光材料６を除去し、ＬＤＤ構造形成のためのイオン
注入を行う。
【００３７】次に図１（ｇ）に示すように、パターン形
成されたシリサイド層４の上面、及び金属シリサイド層
４とポリサイド層５の側面に渡ってシリコンキャップ層
７を形成する。
成されたシリサイド層４の上面、及び金属シリサイド層
４とポリサイド層５の側面に渡ってシリコンキャップ層
７を形成する。
【００３８】次に図１（ｈ）に示すように、シリコンキ
ャップ層７を異方性エッチングしてポリサイド層５の側
面にシリコンサイドウォール８を形成する。
ャップ層７を異方性エッチングしてポリサイド層５の側
面にシリコンサイドウォール８を形成する。
【００３９】この場合、金属シリサイド４の上面にシリ
コンキャップ層７が残留していても差し支えない。な
お、シリコンキャップ層７の形成は、特に限定されるも
のではなく、シリコンキャップ層７としては、非晶質シ
リコン層或いは多結晶シリコン層等を用いてよい。実施
形態２では、ＳｉＨ4及びＰＨ3ガスを用いた枚葉式減圧
熱ＣＶＤ法により、シリコンキャップ層７として非晶質
シリコン層を形成している。
コンキャップ層７が残留していても差し支えない。な
お、シリコンキャップ層７の形成は、特に限定されるも
のではなく、シリコンキャップ層７としては、非晶質シ
リコン層或いは多結晶シリコン層等を用いてよい。実施
形態２では、ＳｉＨ4及びＰＨ3ガスを用いた枚葉式減圧
熱ＣＶＤ法により、シリコンキャップ層７として非晶質
シリコン層を形成している。
【００４０】次に図１（ｉ）に示すように、酸素雰囲気
中で熱酸化処理を施し、金属シリサイド層４とポリサイ
ド層５からなる電極部、及び半導体基板１の拡散層上に
それぞれ酸化膜９ａ，９ｂを形成する。
中で熱酸化処理を施し、金属シリサイド層４とポリサイ
ド層５からなる電極部、及び半導体基板１の拡散層上に
それぞれ酸化膜９ａ，９ｂを形成する。
【００４１】図１（ｉ）に示す工程において、シリコン
サイドウォール８は、熱酸化処理により多くのシリコン
成分がサイドウォール酸化膜９ｂに変化し、一部は金属
シリサイド層４に吸収されて消費される。
サイドウォール８は、熱酸化処理により多くのシリコン
成分がサイドウォール酸化膜９ｂに変化し、一部は金属
シリサイド層４に吸収されて消費される。
【００４２】以上のように本発明の実施形態２によれ
ば、実施形態１と同様に、異常酸化（金属酸化）が発生
し易い金属（タングステン）シリサイド層４の側面は、
熱酸化処理の際にシリコンサイドウォール８で保護され
ているため、異常酸化されることはない。
ば、実施形態１と同様に、異常酸化（金属酸化）が発生
し易い金属（タングステン）シリサイド層４の側面は、
熱酸化処理の際にシリコンサイドウォール８で保護され
ているため、異常酸化されることはない。
【００４３】また熱酸化処理によって、多結晶シリコン
層３中のシリコン成分が金属（タングステン）シリサイ
ド層４に吸収消費されることによる多結晶シリコン層３
の空乏化現象は、シリコンサイドウォール８中のシリコ
ン成分がタングステンシリサイド層４に補給されて、防
止することができる。
層３中のシリコン成分が金属（タングステン）シリサイ
ド層４に吸収消費されることによる多結晶シリコン層３
の空乏化現象は、シリコンサイドウォール８中のシリコ
ン成分がタングステンシリサイド層４に補給されて、防
止することができる。
【００４４】（実施形態３）上述した実施形態１及び２
では、不純物がドープされた多結晶シリコン層３の形成
として、ＳｉＨ4ガスを用いたバッチ式減圧ＣＶＤ法に
よる多結晶シリコン層３の形成後にＰＯＣｌ3を用いた
バッチ式拡散炉での不純物の拡散を行う方法を実施形態
１に示し、またＳｉＨ4及びＰＨ3ガスを用いて不純物を
同時にドープした枚葉式減圧熱ＣＶＤ法による非晶質シ
リコン層３ａの形成方法を実施形態２に示している。
では、不純物がドープされた多結晶シリコン層３の形成
として、ＳｉＨ4ガスを用いたバッチ式減圧ＣＶＤ法に
よる多結晶シリコン層３の形成後にＰＯＣｌ3を用いた
バッチ式拡散炉での不純物の拡散を行う方法を実施形態
１に示し、またＳｉＨ4及びＰＨ3ガスを用いて不純物を
同時にドープした枚葉式減圧熱ＣＶＤ法による非晶質シ
リコン層３ａの形成方法を実施形態２に示している。
【００４５】また、タングステンシリサイド層４の形成
として、ＳｉＨ2Ｃｌ2，ＷＦ6ガスを用いた枚葉式減圧
熱ＣＶＤ法による形成方法を実施形態１に示し、ＳｉＨ
4，ＷＦ6ガスを用いた枚葉式減圧熱ＣＶＤ法による形成
方法を実施形態２に示している。
として、ＳｉＨ2Ｃｌ2，ＷＦ6ガスを用いた枚葉式減圧
熱ＣＶＤ法による形成方法を実施形態１に示し、ＳｉＨ
4，ＷＦ6ガスを用いた枚葉式減圧熱ＣＶＤ法による形成
方法を実施形態２に示している。
【００４６】さらに、シリコンキャップ層７の形成とし
て、ＳｉＨ4ガスを用いたバッチ式減圧ＣＶＤ法による
多結晶シリコン層の形成方法を実施形態１に示し、Ｓｉ
Ｈ4ガスを用いた枚葉式減圧熱ＣＶＤ法による多結晶シ
リコン層形成方法を実施形態２に示している。
て、ＳｉＨ4ガスを用いたバッチ式減圧ＣＶＤ法による
多結晶シリコン層の形成方法を実施形態１に示し、Ｓｉ
Ｈ4ガスを用いた枚葉式減圧熱ＣＶＤ法による多結晶シ
リコン層形成方法を実施形態２に示している。
【００４７】本発明の実施形態３としては、多結晶シリ
コン層３の形成、タングステンシリサイド層４の形成及
びシリコンキャップ層７の形成を、実施形態１と実施形
態２の方法を組み合わせることにより、行うことが可能
である。
コン層３の形成、タングステンシリサイド層４の形成及
びシリコンキャップ層７の形成を、実施形態１と実施形
態２の方法を組み合わせることにより、行うことが可能
である。
【００４８】多結晶シリコン層３の形成、タングステン
シリサイド層４の形成、シリコンキャップ層７の形成
は、上述した方法を適宜組み合わせて実施してもよく、
どの組み合わせにおいても、実施形態１及び２と同様の
効果が得られる。
シリサイド層４の形成、シリコンキャップ層７の形成
は、上述した方法を適宜組み合わせて実施してもよく、
どの組み合わせにおいても、実施形態１及び２と同様の
効果が得られる。
【００４９】さらに、多結晶シリコン層３の形成、タン
グステンシリサイド層４の形成、シリコンキャップ層７
の形成は、多結晶シリコン層３或いは非晶質シリコン３
ａの成膜用チャンバーとタングステンシリサイド層４の
成膜用チャンバーがインテグレートされている枚葉式装
置であれば、これらの層形成は、同一装置で形成するこ
とが可能である。
グステンシリサイド層４の形成、シリコンキャップ層７
の形成は、多結晶シリコン層３或いは非晶質シリコン３
ａの成膜用チャンバーとタングステンシリサイド層４の
成膜用チャンバーがインテグレートされている枚葉式装
置であれば、これらの層形成は、同一装置で形成するこ
とが可能である。
【００５０】この場合、実施形態１における半導体基板
の裏面に成膜される多結晶シリコン層３の除去工程及び
ＰＯＣｌ3を用いた不純物拡散後のリンガラス層除去工
程を省くことができるため、半導体装置製造のスループ
ットを向上させることができる。
の裏面に成膜される多結晶シリコン層３の除去工程及び
ＰＯＣｌ3を用いた不純物拡散後のリンガラス層除去工
程を省くことができるため、半導体装置製造のスループ
ットを向上させることができる。
【００５１】また、各実施形態では、金属シリサイド層
４として、タングステンシリサイド層を用いたが、金属
シリサイド層４としては、モリブデンシリサイド層，コ
バルトシリサイド層等を用いてもよいものである。また
ゲート電極部の電極構造に適用したが、電極構造は、ゲ
ート電極部に限定されるものではない。
４として、タングステンシリサイド層を用いたが、金属
シリサイド層４としては、モリブデンシリサイド層，コ
バルトシリサイド層等を用いてもよいものである。また
ゲート電極部の電極構造に適用したが、電極構造は、ゲ
ート電極部に限定されるものではない。
【００５２】
【発明の効果】以上説明したように本発明によれば、異
常酸化（金属酸化）が発生し易い金属シリサイド層の側
面を、熱酸化処理の際にサイドウォールで保護するた
め、異常酸化されることを防止することができる。
常酸化（金属酸化）が発生し易い金属シリサイド層の側
面を、熱酸化処理の際にサイドウォールで保護するた
め、異常酸化されることを防止することができる。
【００５３】さらに熱酸化処理によって、ポリサイド層
中のシリコン成分が金属シリサイド層に吸収消費される
ことによる空乏化現象は、サイドウォール中のシリコン
成分が金属シリサイド４に補給されて、防止することが
できる。
中のシリコン成分が金属シリサイド層に吸収消費される
ことによる空乏化現象は、サイドウォール中のシリコン
成分が金属シリサイド４に補給されて、防止することが
できる。
【図１】本発明の実施形態に係わる半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図２】従来例に係わる半導体装置の製造方法を示す断
面図である。
面図である。
【図３】従来例に係わる半導体装置の製造方法を示す断
面図である。
面図である。
１ 半導体基板 ２ ゲート酸化膜 ３ 多結晶シリコン層 ４ 金属シリサイド ５ ポリサイド層 ６ 感光材料 ７ シリコンキャップ層 ８ シリコンサイドウォール ９ サイドウォール酸化膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 CC05 DD04 DD43 DD63 EE09 EE14 FF14 GG09 HH20 5F033 HH04 HH28 MM07 PP09 QQ08 QQ16 QQ68 QQ76 RR04 SS02 SS13 SS27 TT08 VV06 XX20 5F040 EC07 EC13 FC21
Claims (4)
- 【請求項１】 異常酸化の発生しやすい金属シリサイド
の側壁部を保護するサイドウォールを形成し、 その後、酸化処理を行うことを特徴とする半導体装置の
製造方法。 - 【請求項２】 半導体基板上にポリサイド層を形成した
後、ポリサイド層を構成する金属シリサイド層を所定の
パターンにエッチングし、 その後、前記金属シリサイド層上にシリコンキャップ層
を形成し、 さらに、異方性エッチングにて前記金属シリサイド層の
側面にサイドウォールを形成しその後、酸化処理を行う
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 熱酸化処理により、前記サイドウォール
を酸化膜サイドウォールに変化させることを特徴と特徴
とする請求項２に記載の半導体装置の製造方法。 - 【請求項４】 前記サイドウォールを熱酸化処理時の金
属シリサイド層へのシリコン供給源とすることを特徴と
する請求項２又は３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11041591A JP2000243724A (ja) | 1999-02-19 | 1999-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11041591A JP2000243724A (ja) | 1999-02-19 | 1999-02-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243724A true JP2000243724A (ja) | 2000-09-08 |
Family
ID=12612670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11041591A Pending JP2000243724A (ja) | 1999-02-19 | 1999-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753233B2 (en) | 2001-04-16 | 2004-06-22 | Renesas Technology Corp. | Method of manufacturing semiconductor device, and semiconductor device having memory cell |
-
1999
- 1999-02-19 JP JP11041591A patent/JP2000243724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753233B2 (en) | 2001-04-16 | 2004-06-22 | Renesas Technology Corp. | Method of manufacturing semiconductor device, and semiconductor device having memory cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002359371A (ja) | 半導体装置とその製造方法 | |
| JP2004152862A (ja) | 半導体装置の製造方法 | |
| KR20050012611A (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| JP2000243724A (ja) | 半導体装置の製造方法 | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| JP2000311861A (ja) | 半導体膜の選択成長方法および半導体装置の製造方法 | |
| JP2003229567A (ja) | ゲート電極及びその製造方法 | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JP2004228547A (ja) | 半導体装置およびその製造方法 | |
| JP3399111B2 (ja) | 半導体装置の製造方法 | |
| US7732272B2 (en) | Method of manufacturing semiconductor element | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH0878411A (ja) | 半導体装置およびその製造方法 | |
| JPH06124959A (ja) | 半導体装置の製造方法 | |
| JPH08195489A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2001244440A (ja) | 集積回路の配線構造及びその製造方法 | |
| JPH0888198A (ja) | 半導体装置の製造方法 | |
| JP4014763B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09213955A (ja) | 半導体装置の製造方法 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| JP2000223702A (ja) | 半導体装置の製造方法 | |
| KR100511917B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH05259106A (ja) | 半導体装置の製造方法 | |
| JPH0415617B2 (ja) |