JP2001244440A - 集積回路の配線構造及びその製造方法 - Google Patents
集積回路の配線構造及びその製造方法Info
- Publication number
- JP2001244440A JP2001244440A JP2001005130A JP2001005130A JP2001244440A JP 2001244440 A JP2001244440 A JP 2001244440A JP 2001005130 A JP2001005130 A JP 2001005130A JP 2001005130 A JP2001005130 A JP 2001005130A JP 2001244440 A JP2001244440 A JP 2001244440A
- Authority
- JP
- Japan
- Prior art keywords
- film pattern
- silicon
- silicide
- pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 104
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 100
- 239000010703 silicon Substances 0.000 claims abstract description 100
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 92
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000000460 chlorine Substances 0.000 claims description 9
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052801 chlorine Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 239000010410 layer Substances 0.000 description 15
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 8
- 229910021342 tungsten silicide Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- -1 Tungsten nitride Chemical class 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
- H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ポリサイドからなるワードラインとビットラ
イン間のコンタクト抵抗を低下し得る集積回路の配線構
造及びその製造方法を提供しようとする。 【解決手段】 半導体基板100の上面に形成されるゲー
ト酸化膜101と、前記ゲート酸化膜101の上面に所定幅を
有して形成された第1シリコン膜パターン103'と該第1シ
リコン膜パターン103'の上面にその第1シリコン膜パタ
ーン103'よりも小幅とされて該第1シリコン膜パターン1
03'の所定領域を露出させるように形成された第1シリサ
イド膜パターン104'とからなるワードライン150と、前
記第1シリコン膜パターン103'の露出された領域と前記
第1シリサイド膜パターン104'とにそれぞれ接して形成
されたビットライン160と、を包含して構成されたもの
である。
イン間のコンタクト抵抗を低下し得る集積回路の配線構
造及びその製造方法を提供しようとする。 【解決手段】 半導体基板100の上面に形成されるゲー
ト酸化膜101と、前記ゲート酸化膜101の上面に所定幅を
有して形成された第1シリコン膜パターン103'と該第1シ
リコン膜パターン103'の上面にその第1シリコン膜パタ
ーン103'よりも小幅とされて該第1シリコン膜パターン1
03'の所定領域を露出させるように形成された第1シリサ
イド膜パターン104'とからなるワードライン150と、前
記第1シリコン膜パターン103'の露出された領域と前記
第1シリサイド膜パターン104'とにそれぞれ接して形成
されたビットライン160と、を包含して構成されたもの
である。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体の集積回路
の配線構造及びその製造方法に関するもので、詳しく
は、集積回路を構成している配線間のコンタクト抵抗を
低下し得る集積回路の配線構造及びその製造方法に関す
るものである。
の配線構造及びその製造方法に関するもので、詳しく
は、集積回路を構成している配線間のコンタクト抵抗を
低下し得る集積回路の配線構造及びその製造方法に関す
るものである。
【０００２】
【従来の技術】最近、集積回路の回路素子の集積度の増
大に伴い、集積回路を構成している各回路素子の大きさ
を縮小させる傾向があるため、例えばワードライン及び
ビットラインなどの配線の断面積が減少されて、結果的
に配線の抵抗が増加するという問題点が発生する。そこ
で、シリコン及びシリサイドの積層構造を有するポリサ
イドを利用して配線を形成し、その配線の抵抗を減少さ
せる構造が適用されている。
大に伴い、集積回路を構成している各回路素子の大きさ
を縮小させる傾向があるため、例えばワードライン及び
ビットラインなどの配線の断面積が減少されて、結果的
に配線の抵抗が増加するという問題点が発生する。そこ
で、シリコン及びシリサイドの積層構造を有するポリサ
イドを利用して配線を形成し、その配線の抵抗を減少さ
せる構造が適用されている。
【０００３】ここで、前記ポリサイドを構成するシリサ
イドは、シリコンと比べて比抵抗が低く、酸素雰囲気に
露出されても表面の酸化が発生するだけで、内部は耐酸
化性に強いという長所を有するため、シリコン又は金属
からなる配線に比べて優れた特性を有する。
イドは、シリコンと比べて比抵抗が低く、酸素雰囲気に
露出されても表面の酸化が発生するだけで、内部は耐酸
化性に強いという長所を有するため、シリコン又は金属
からなる配線に比べて優れた特性を有する。
【０００４】このような従来のポリサイドを利用した集
積回路の配線構造の製造工程について、図3（A）〜
（H）を参照して説明する。先ず、図3（A）に示すよう
に、主に単結晶シリコンからなる半導体基板1の上面に
ゲート酸化膜2、ドーピングされた第1シリコン膜3、第1
シリサイド膜4、シリコン酸化物膜5及び第1シリコン窒
化物膜6を順次蒸着して積層する。ここで、前記第1シリ
コン膜3は多結晶シリコンまたは非晶質シリコンにより
形成され、前記第1シリサイド膜4は主にタングステンシ
リサイド（WSiｘ）により形成され、前記シリコン酸化
物膜5は二酸化ケイ素（SiO２）により形成され、前記第
1シリコン窒化物膜6は窒化ケイ素（Si３N４）により形
成されている。
積回路の配線構造の製造工程について、図3（A）〜
（H）を参照して説明する。先ず、図3（A）に示すよう
に、主に単結晶シリコンからなる半導体基板1の上面に
ゲート酸化膜2、ドーピングされた第1シリコン膜3、第1
シリサイド膜4、シリコン酸化物膜5及び第1シリコン窒
化物膜6を順次蒸着して積層する。ここで、前記第1シリ
コン膜3は多結晶シリコンまたは非晶質シリコンにより
形成され、前記第1シリサイド膜4は主にタングステンシ
リサイド（WSiｘ）により形成され、前記シリコン酸化
物膜5は二酸化ケイ素（SiO２）により形成され、前記第
1シリコン窒化物膜6は窒化ケイ素（Si３N４）により形
成されている。
【０００５】次に、図3（B）に示すように、図3（A）に
示す第1シリコン窒化物膜6の上面に感光膜（図示省略）
を塗布した後、露光及び現像工程を経て第1感光膜パタ
ーン7を形成し、該第1感光膜パターン7をマスクとして
前記第1シリコン窒化物膜6及びシリコン酸化物膜5を順
次パターニングして、シリコン窒化物膜パターン6'及び
シリコン酸化物膜パターン5'を形成する。
示す第1シリコン窒化物膜6の上面に感光膜（図示省略）
を塗布した後、露光及び現像工程を経て第1感光膜パタ
ーン7を形成し、該第1感光膜パターン7をマスクとして
前記第1シリコン窒化物膜6及びシリコン酸化物膜5を順
次パターニングして、シリコン窒化物膜パターン6'及び
シリコン酸化物膜パターン5'を形成する。
【０００６】次に、図3（C）に示すように、前記第1感
光膜パターン7を除去し、前記シリコン窒化物膜パター
ン6'及びシリコン酸化物膜パターン5'をハードマスクと
して利用して、前記第1シリサイド膜4及び第1シリコン
膜3を順次パターニングして、第1シリサイド膜パターン
4'及び第1シリコン膜パターン3'からなるワードライン2
0を形成する。
光膜パターン7を除去し、前記シリコン窒化物膜パター
ン6'及びシリコン酸化物膜パターン5'をハードマスクと
して利用して、前記第1シリサイド膜4及び第1シリコン
膜3を順次パターニングして、第1シリサイド膜パターン
4'及び第1シリコン膜パターン3'からなるワードライン2
0を形成する。
【０００７】このとき、前記第1シリサイド膜パターン
4'及び第1シリコン膜パターン3'の形成工程中に、食刻
気体が図3（C）に示す根本部分“A”に集中して、前記
ゲート酸化膜2の上記“A”部分内に位置する部位が過食
刻されるため、前記ゲート酸化膜2が損傷を受けること
が発生する。このようなゲート酸化膜2の損傷は素子特
性に各種の悪影響を与えるため、上記ゲート酸化膜2の
損傷を復旧するために、酸素雰囲気下で再酸化工程を行
う。
4'及び第1シリコン膜パターン3'の形成工程中に、食刻
気体が図3（C）に示す根本部分“A”に集中して、前記
ゲート酸化膜2の上記“A”部分内に位置する部位が過食
刻されるため、前記ゲート酸化膜2が損傷を受けること
が発生する。このようなゲート酸化膜2の損傷は素子特
性に各種の悪影響を与えるため、上記ゲート酸化膜2の
損傷を復旧するために、酸素雰囲気下で再酸化工程を行
う。
【０００８】例えば、前記第1シリサイド膜パターン4'
がタングステンシリサイド（WSiｘ）により構成された
場合、蒸着初期は約300Åの結晶粒の大きさを有する
が、再酸化工程または平坦化工程などの熱処理工程を行
った後は、タングステンシリサイドの結晶化が進行され
て、結晶粒が700〜1200Å程度まで大きくなる。このと
き、前記結晶化過程中にシリコン原子の供給が円滑に行
われないと、結晶粒間に空隙が発生することもある（S.
G.Telford et al."Chemically vapor deposited tungst
en silicide films using dichlorosiane in a single
wafer reactor", vol. 140, No. 12, 1993, pp. 3689〜
3701参照）。このようにタングステンシリサイドが結晶
化されると、該結晶粒の間に位置する空隙及び結晶粒界
を通って原子が容易に拡散し得る通路が形成される。そ
して、このような結晶化は、タングステンシリサイドの
みならず、他の種類のシリサイドからも発生される。
がタングステンシリサイド（WSiｘ）により構成された
場合、蒸着初期は約300Åの結晶粒の大きさを有する
が、再酸化工程または平坦化工程などの熱処理工程を行
った後は、タングステンシリサイドの結晶化が進行され
て、結晶粒が700〜1200Å程度まで大きくなる。このと
き、前記結晶化過程中にシリコン原子の供給が円滑に行
われないと、結晶粒間に空隙が発生することもある（S.
G.Telford et al."Chemically vapor deposited tungst
en silicide films using dichlorosiane in a single
wafer reactor", vol. 140, No. 12, 1993, pp. 3689〜
3701参照）。このようにタングステンシリサイドが結晶
化されると、該結晶粒の間に位置する空隙及び結晶粒界
を通って原子が容易に拡散し得る通路が形成される。そ
して、このような結晶化は、タングステンシリサイドの
みならず、他の種類のシリサイドからも発生される。
【０００９】また、前記第1シリサイド膜パターン4'内
のシリコンは前記第1シリコン膜パターン3'内のシリコ
ンよりも酸化度が高いため、上述した再酸化工程中に前
記第1シリサイド膜パターン4'の表面付近に位置するシ
リコンが酸化されて該第1シリサイド膜パターン4'の表
面にSiO２膜が形成されるが、このように上記第1シリサ
イド膜パターン4'の表面から酸化が進行されるほど、該
第1シリサイド膜パターン4'の内部に位置するシリコン
がその表面近くに拡散されて、その結果、該第1シリサ
イド膜パターン4'の内部にはシリコンが不足するように
なる（Chue-sangYoo et al."Si/W ratio changes and f
ilm peeling during polycide annealing", vol. 29, N
o. 11, 1990. pp.2535〜2540参照）。
のシリコンは前記第1シリコン膜パターン3'内のシリコ
ンよりも酸化度が高いため、上述した再酸化工程中に前
記第1シリサイド膜パターン4'の表面付近に位置するシ
リコンが酸化されて該第1シリサイド膜パターン4'の表
面にSiO２膜が形成されるが、このように上記第1シリサ
イド膜パターン4'の表面から酸化が進行されるほど、該
第1シリサイド膜パターン4'の内部に位置するシリコン
がその表面近くに拡散されて、その結果、該第1シリサ
イド膜パターン4'の内部にはシリコンが不足するように
なる（Chue-sangYoo et al."Si/W ratio changes and f
ilm peeling during polycide annealing", vol. 29, N
o. 11, 1990. pp.2535〜2540参照）。
【００１０】このようなシリコンの不足分を補充するた
めに、前記第1シリサイド膜パターン4'に隣接する前記
第1シリコン膜パターン3'からシリコン原子が前記結晶
粒界及び空隙を通って前記第1シリサイド膜パターン4'
の内部に拡散される。また、このようなシリコン原子の
拡散と共に、前記結晶粒界及び空隙を通って前記第1シ
リコン膜パターン3'内のドーパントも前記第1シリサイ
ド膜パターン4'の内部に拡散される現象が発生し、その
結果、図3（D）に示すように、前記第1シリサイド膜パ
ターン4'に隣接する前記第1シリコン膜パターン3'の内
部にドーパントの空乏された空乏層8が形成される。
めに、前記第1シリサイド膜パターン4'に隣接する前記
第1シリコン膜パターン3'からシリコン原子が前記結晶
粒界及び空隙を通って前記第1シリサイド膜パターン4'
の内部に拡散される。また、このようなシリコン原子の
拡散と共に、前記結晶粒界及び空隙を通って前記第1シ
リコン膜パターン3'内のドーパントも前記第1シリサイ
ド膜パターン4'の内部に拡散される現象が発生し、その
結果、図3（D）に示すように、前記第1シリサイド膜パ
ターン4'に隣接する前記第1シリコン膜パターン3'の内
部にドーパントの空乏された空乏層8が形成される。
【００１１】次に、図3（E）に示すように、前記図3
（D）の構造物全体の上面に第2シリコン窒化物膜（図示
省略）を蒸着し、異方性食刻を施して前記ワードライン
20、前記シリコン酸化物膜パターン5'及び前記シリコン
窒化物膜パターン6'の両側面に側壁スペーサ9を形成し
た後、それら前記ワードライン20、前記シリコン酸化物
膜パターン5'、前記シリコン窒化物膜パターン6'及び前
記側壁スペーサ9を完全に被覆するように層間絶縁膜10
を蒸着する。
（D）の構造物全体の上面に第2シリコン窒化物膜（図示
省略）を蒸着し、異方性食刻を施して前記ワードライン
20、前記シリコン酸化物膜パターン5'及び前記シリコン
窒化物膜パターン6'の両側面に側壁スペーサ9を形成し
た後、それら前記ワードライン20、前記シリコン酸化物
膜パターン5'、前記シリコン窒化物膜パターン6'及び前
記側壁スペーサ9を完全に被覆するように層間絶縁膜10
を蒸着する。
【００１２】次に、図3（F）に示すように、図3（E）に
示す層間絶縁膜10の上面に感光膜（図示省略）を塗布
し、露光及び現像工程を行って第2感光膜パターン11を
形成した後、該第2感光膜パターン11をマスクとして前
記層間絶縁膜10、前記シリコン窒化物膜パターン6'及び
前記シリコン酸化物膜パターン5'を順次食刻して、前記
第1シリサイド膜パターン4'の上面を露出させるコンタ
クトホール25を形成すると共に、層間絶縁膜パターン1
0'を形成する。
示す層間絶縁膜10の上面に感光膜（図示省略）を塗布
し、露光及び現像工程を行って第2感光膜パターン11を
形成した後、該第2感光膜パターン11をマスクとして前
記層間絶縁膜10、前記シリコン窒化物膜パターン6'及び
前記シリコン酸化物膜パターン5'を順次食刻して、前記
第1シリサイド膜パターン4'の上面を露出させるコンタ
クトホール25を形成すると共に、層間絶縁膜パターン1
0'を形成する。
【００１３】次に、図3（G）に示すように、図3（F）に
示す第2感光膜パターン11を除去した後、前記層間絶縁
膜パターン10'の上面及び前記コンタクトホール25の内
部にドーピングされた第2シリコン膜12及び第2シリサイ
ド膜13を順次蒸着して積層させる。
示す第2感光膜パターン11を除去した後、前記層間絶縁
膜パターン10'の上面及び前記コンタクトホール25の内
部にドーピングされた第2シリコン膜12及び第2シリサイ
ド膜13を順次蒸着して積層させる。
【００１４】次に、図3（H）に示すように、図3（G）に
示す第2シリサイド膜13及び前記第2シリコン膜12を順次
パターニングして、第2シリサイド膜パターン13'及び第
2シリコン膜パターン12'からなるビットライン30を形成
して、集積回路の配線構造の製造を終了していた。
示す第2シリサイド膜13及び前記第2シリコン膜12を順次
パターニングして、第2シリサイド膜パターン13'及び第
2シリコン膜パターン12'からなるビットライン30を形成
して、集積回路の配線構造の製造を終了していた。
【００１５】
【発明が解決しようとする課題】しかし、このような従
来の集積回路の配線構造においては、前記ワードライン
20を構成する第1シリサイド膜パターン4'と、前記ビッ
トライン30を構成する第2シリコン膜パターン12'とが直
列に接続されているが、前記第1シリコン膜パターン3'
と前記第1シリサイド膜パターン4'との間に形成された
ドーパントの空乏された空乏層8は、電流を流すキャリ
ア（carrier）の数が少ない領域であるため高抵抗を有
し、結果的に、前記ワードライン20とビットライン30と
の間のコンタクト抵抗が増加するという問題点があっ
た。
来の集積回路の配線構造においては、前記ワードライン
20を構成する第1シリサイド膜パターン4'と、前記ビッ
トライン30を構成する第2シリコン膜パターン12'とが直
列に接続されているが、前記第1シリコン膜パターン3'
と前記第1シリサイド膜パターン4'との間に形成された
ドーパントの空乏された空乏層8は、電流を流すキャリ
ア（carrier）の数が少ない領域であるため高抵抗を有
し、結果的に、前記ワードライン20とビットライン30と
の間のコンタクト抵抗が増加するという問題点があっ
た。
【００１６】本発明は、このような従来の問題点に鑑み
てなされたもので、ポリサイドからなるワードラインと
ビットライン間のコンタクト抵抗を低下し得る集積回路
の配線構造及びその製造方法を提供することを目的とす
る。
てなされたもので、ポリサイドからなるワードラインと
ビットライン間のコンタクト抵抗を低下し得る集積回路
の配線構造及びその製造方法を提供することを目的とす
る。
【００１７】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る集積回路の配線構造は、第1シリ
コン膜パターン及びこの第1シリコン膜パターンの上面
に形成される第1シリサイド膜パターンからなるワード
ラインと、前記ワードラインを構成する前記第1シリコ
ン膜パターン及び第1シリサイド膜パターンの両方にそ
れぞれ接して形成されたビットラインと、を包含して構
成されたものである。
るため、本発明に係る集積回路の配線構造は、第1シリ
コン膜パターン及びこの第1シリコン膜パターンの上面
に形成される第1シリサイド膜パターンからなるワード
ラインと、前記ワードラインを構成する前記第1シリコ
ン膜パターン及び第1シリサイド膜パターンの両方にそ
れぞれ接して形成されたビットラインと、を包含して構
成されたものである。
【００１８】他の手段による集積回路の配線構造は、半
導体基板の上面に形成されるゲート酸化膜と、前記ゲー
ト酸化膜の上面に所定幅を有して形成された第1シリコ
ン膜パターンと該第1シリコン膜パターンの上面にその
第1シリコン膜パターンよりも小幅とされて該第1シリコ
ン膜パターンの所定領域を露出させるように形成された
第1シリサイド膜パターンとからなるワードラインと、
前記第1シリコン膜パターンの露出された領域と前記第1
シリサイド膜パターンとにそれぞれ接して形成されたビ
ットラインと、を包含して構成されたものである。
導体基板の上面に形成されるゲート酸化膜と、前記ゲー
ト酸化膜の上面に所定幅を有して形成された第1シリコ
ン膜パターンと該第1シリコン膜パターンの上面にその
第1シリコン膜パターンよりも小幅とされて該第1シリコ
ン膜パターンの所定領域を露出させるように形成された
第1シリサイド膜パターンとからなるワードラインと、
前記第1シリコン膜パターンの露出された領域と前記第1
シリサイド膜パターンとにそれぞれ接して形成されたビ
ットラインと、を包含して構成されたものである。
【００１９】また、本発明に係る集積回路の配線構造の
製造方法は、半導体基板の上面にゲート酸化膜を形成す
るステップと、該ゲート酸化膜の上面に第1シリコン膜
及び第1シリサイド膜を順次形成するステップと、それ
ら第1シリサイド膜及び第1シリコン膜を順次パターニン
グして第1シリサイド膜パターンと該第1シリサイド膜パ
ターンよりも幅の広い第1シリコン膜パターンとをそれ
ぞれ形成するステップと、前記第1シリサイド膜パター
ン及び第1シリコン膜パターンの再酸化工程を行うステ
ップと、前記第1シリサイド膜パターン及び第1シリコン
膜パターンを包含する半導体基板の上面に層間絶縁膜を
形成するステップと、該層間絶縁膜をパターニングし前
記第1シリコン膜パターン及び第1シリサイド膜パターン
を露出させるコンタクトホールを形成するステップと、
前記層間絶縁膜パターンの上面及び前記コンタクトホー
ルの内部にビットラインを形成するステップと、を順次
行うものである。
製造方法は、半導体基板の上面にゲート酸化膜を形成す
るステップと、該ゲート酸化膜の上面に第1シリコン膜
及び第1シリサイド膜を順次形成するステップと、それ
ら第1シリサイド膜及び第1シリコン膜を順次パターニン
グして第1シリサイド膜パターンと該第1シリサイド膜パ
ターンよりも幅の広い第1シリコン膜パターンとをそれ
ぞれ形成するステップと、前記第1シリサイド膜パター
ン及び第1シリコン膜パターンの再酸化工程を行うステ
ップと、前記第1シリサイド膜パターン及び第1シリコン
膜パターンを包含する半導体基板の上面に層間絶縁膜を
形成するステップと、該層間絶縁膜をパターニングし前
記第1シリコン膜パターン及び第1シリサイド膜パターン
を露出させるコンタクトホールを形成するステップと、
前記層間絶縁膜パターンの上面及び前記コンタクトホー
ルの内部にビットラインを形成するステップと、を順次
行うものである。
【００２０】そして、前記第1シリコン膜及び第1シリサ
イド膜のパターニングは、塩素を包含する気体を使用し
て前記第1シリサイド膜をパターニングするステップ
と、塩素及び酸素を包含する気体を使用して前記第1シ
リコン膜をパターニングするステップと、を順次行うも
のである。
イド膜のパターニングは、塩素を包含する気体を使用し
て前記第1シリサイド膜をパターニングするステップ
と、塩素及び酸素を包含する気体を使用して前記第1シ
リコン膜をパターニングするステップと、を順次行うも
のである。
【００２１】さらに、前記第1シリコン膜をパターニン
グするステップは、食刻装置のバイアスパワーを0〜80W
の範囲に維持して行うものである。
グするステップは、食刻装置のバイアスパワーを0〜80W
の範囲に維持して行うものである。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。本発明に係る集積回路の配線
構造の第１の実施形態においては、図１に示すように、
主に単結晶シリコンからなる半導体基板100の上面にゲ
ート酸化膜101が形成され、該ゲート酸化膜101の上面の
所定領域に多結晶シリコンまたは非晶質シリコンからな
るドーピングされた第1シリコン膜パターン103'が形成
され、該第1シリコン膜パターン103'の上面の所定領域
に第1シリサイド膜パターン104'が形成され、それら第1
シリコン膜パターン103'及び第1シリサイド膜パターン1
04'でワードライン150を構成している。
図面に基づいて説明する。本発明に係る集積回路の配線
構造の第１の実施形態においては、図１に示すように、
主に単結晶シリコンからなる半導体基板100の上面にゲ
ート酸化膜101が形成され、該ゲート酸化膜101の上面の
所定領域に多結晶シリコンまたは非晶質シリコンからな
るドーピングされた第1シリコン膜パターン103'が形成
され、該第1シリコン膜パターン103'の上面の所定領域
に第1シリサイド膜パターン104'が形成され、それら第1
シリコン膜パターン103'及び第1シリサイド膜パターン1
04'でワードライン150を構成している。
【００２３】ここで、前記第1シリサイド膜パターン10
4'としては、コバルトシリサイド、白金シリサイド、モ
リブデンシリサイド及びタングステンシリサイドなどの
多様なシリサイド中少なくとも1つ以上を使用すること
ができるが、本実施形態では、特にタングステンシリサ
イドを使用している。なお、前記第1シリサイド膜パタ
ーン104'の幅は前記第1シリコン膜パターン103'の幅よ
りも狭く形成されており、該第1シリコン膜パターン10
3'の上面の一部の領域が露出され、上記第1シリサイド
膜パターン104'に隣接する前記第1シリコン膜パターン1
03'の内部にはドーパントの空乏された空乏層108が形成
されている。
4'としては、コバルトシリサイド、白金シリサイド、モ
リブデンシリサイド及びタングステンシリサイドなどの
多様なシリサイド中少なくとも1つ以上を使用すること
ができるが、本実施形態では、特にタングステンシリサ
イドを使用している。なお、前記第1シリサイド膜パタ
ーン104'の幅は前記第1シリコン膜パターン103'の幅よ
りも狭く形成されており、該第1シリコン膜パターン10
3'の上面の一部の領域が露出され、上記第1シリサイド
膜パターン104'に隣接する前記第1シリコン膜パターン1
03'の内部にはドーパントの空乏された空乏層108が形成
されている。
【００２４】そして、前記ワードライン150の上面に
は、ドーピングされた第2シリコン膜パターン112'及び
第2シリサイド膜パターン113'が順次積層されてビット
ライン160が形成されている。ここで、前記第2シリコン
膜パターン112'は非晶質シリコン又は多結晶シリコンに
より形成され、前記第2シリサイド膜パターン113'は上
述した多様なシリサイド中少なくとも1つ以上により形
成されている。
は、ドーピングされた第2シリコン膜パターン112'及び
第2シリサイド膜パターン113'が順次積層されてビット
ライン160が形成されている。ここで、前記第2シリコン
膜パターン112'は非晶質シリコン又は多結晶シリコンに
より形成され、前記第2シリサイド膜パターン113'は上
述した多様なシリサイド中少なくとも1つ以上により形
成されている。
【００２５】また、前記ビットライン160は、前記ワー
ドライン150を構成する前記第1シリコン膜パターン103'
及び前記第1シリサイド膜パターン104'の両方にそれぞ
れ接するように形成されている。なお、前記ビットライ
ン160は、上述したようなポリサイド構造を有するほか
にも、ドーピングされたシリコン又は金属を利用して形
成することもできる。
ドライン150を構成する前記第1シリコン膜パターン103'
及び前記第1シリサイド膜パターン104'の両方にそれぞ
れ接するように形成されている。なお、前記ビットライ
ン160は、上述したようなポリサイド構造を有するほか
にも、ドーピングされたシリコン又は金属を利用して形
成することもできる。
【００２６】そして、前記ワードライン150及び前記ビ
ットライン160の両側面の所定領域には絶縁物質からな
る側壁スペーサ109が形成され、該側壁スペーサ109は層
間絶縁膜パターン110'により完全に被覆されている。
ットライン160の両側面の所定領域には絶縁物質からな
る側壁スペーサ109が形成され、該側壁スペーサ109は層
間絶縁膜パターン110'により完全に被覆されている。
【００２７】一方、本発明の他の実施形態として、前記
第1シリコン膜パターン103'と前記第1シリサイド膜パタ
ーン104'との間に、上記空乏層108の代わりに、シリコ
ン原子の拡散を防止し得る拡散防止膜としてタングステ
ン窒化物（WNｘ）膜、チタニウム窒化物（TiN）膜、タ
ンタル窒化物（TaN）膜及びタングステンケイ化物（WSi
ｘ）膜中何れかの膜を形成し、その他は前記第１の実施
形態と同様に構成することもできる。
第1シリコン膜パターン103'と前記第1シリサイド膜パタ
ーン104'との間に、上記空乏層108の代わりに、シリコ
ン原子の拡散を防止し得る拡散防止膜としてタングステ
ン窒化物（WNｘ）膜、チタニウム窒化物（TiN）膜、タ
ンタル窒化物（TaN）膜及びタングステンケイ化物（WSi
ｘ）膜中何れかの膜を形成し、その他は前記第１の実施
形態と同様に構成することもできる。
【００２８】更に、本発明のその他の実施形態として、
前記第1シリサイド膜パターン104'を、チタニウム（T
i）、コバルト（Co）、モリブデン（Mo）、タングステ
ン（W）、銅（Cu）及びタンタル（Ta）のような融点が8
00℃以上である金属膜パターンに代替し、その他は前記
第１の実施形態と同様に構成することもできる。
前記第1シリサイド膜パターン104'を、チタニウム（T
i）、コバルト（Co）、モリブデン（Mo）、タングステ
ン（W）、銅（Cu）及びタンタル（Ta）のような融点が8
00℃以上である金属膜パターンに代替し、その他は前記
第１の実施形態と同様に構成することもできる。
【００２９】次に、このように構成された本発明に係る
集積回路の配線構造の製造方法について、図2（A）〜
（I）に基づいて説明する。先ず、図2（A）に示すよう
に、主に単結晶シリコンからなる半導体基板100の上面
に形成された自然酸化膜をフッ酸（HF）を用いて除去し
た後、該半導体基板100の上面に、水素及び酸素を利用
する湿式酸化法、若しくは、一酸化窒素（NO）気体又は
一酸化二窒素（N２O）気体を利用するNO酸化法を用いて
ゲート酸化膜101を形成する。
集積回路の配線構造の製造方法について、図2（A）〜
（I）に基づいて説明する。先ず、図2（A）に示すよう
に、主に単結晶シリコンからなる半導体基板100の上面
に形成された自然酸化膜をフッ酸（HF）を用いて除去し
た後、該半導体基板100の上面に、水素及び酸素を利用
する湿式酸化法、若しくは、一酸化窒素（NO）気体又は
一酸化二窒素（N２O）気体を利用するNO酸化法を用いて
ゲート酸化膜101を形成する。
【００３０】次に、前記ゲート酸化膜101の上面にジク
ロルシラン（dichlorosilane：以下「DCS」と略称す
る）分解法を利用する低圧化学気相蒸着（LPCVD）法を
施して第1シリコン膜103を蒸着する。ここで、該第1シ
リコン膜103は、蒸着温度が550℃以下であるときは非晶
質シリコンにより形成されるが、蒸着温度が550℃以上
であるときは多結晶シリコンにより形成される。その
後、前記第1シリコン膜103の上面に水素化ケイ素（SiH
４）またはジクロルシラン（DCS）気体とフッ化タング
ステン（WF６）気体との混合気体を利用した化学気相蒸
着（CVD）法を300〜700℃の温度で施して、タングステ
ンシリサイドからなる第1シリサイド膜104を蒸着する。
ロルシラン（dichlorosilane：以下「DCS」と略称す
る）分解法を利用する低圧化学気相蒸着（LPCVD）法を
施して第1シリコン膜103を蒸着する。ここで、該第1シ
リコン膜103は、蒸着温度が550℃以下であるときは非晶
質シリコンにより形成されるが、蒸着温度が550℃以上
であるときは多結晶シリコンにより形成される。その
後、前記第1シリコン膜103の上面に水素化ケイ素（SiH
４）またはジクロルシラン（DCS）気体とフッ化タング
ステン（WF６）気体との混合気体を利用した化学気相蒸
着（CVD）法を300〜700℃の温度で施して、タングステ
ンシリサイドからなる第1シリサイド膜104を蒸着する。
【００３１】次に、前記第1シリサイド膜104の上面にLP
CVD法を施してシリコン酸化物膜105及び第1シリコン窒
化物膜106を順次蒸着して積層する。ここで、前記シリ
コン酸化物膜105の蒸着は、液状のTEOS（Tetra Ethyl
Ortho Silicate）を気泡器を使用して気体状態に形
成してチャンバー内に流入した後、500〜700℃の高温で
熱分解を行って実施し、前記第1シリコン窒化物膜106の
蒸着は、LPCVD法によりDCSとアンモニア（NH３）とを反
応させて行う。
CVD法を施してシリコン酸化物膜105及び第1シリコン窒
化物膜106を順次蒸着して積層する。ここで、前記シリ
コン酸化物膜105の蒸着は、液状のTEOS（Tetra Ethyl
Ortho Silicate）を気泡器を使用して気体状態に形
成してチャンバー内に流入した後、500〜700℃の高温で
熱分解を行って実施し、前記第1シリコン窒化物膜106の
蒸着は、LPCVD法によりDCSとアンモニア（NH３）とを反
応させて行う。
【００３２】次に、図2（B）に示すように、図2（A）に
示す第1シリコン窒化物膜106の上面に感光膜（図示省
略）を塗布した後、露光及び現像工程を行って第1感光
膜パターン107を形成し、該第1感光膜パターン107をマ
スクとして前記第1シリコン窒化物膜106及びシリコン酸
化物膜105を順次パターニングして、シリコン窒化物膜
パターン106'及びシリコン酸化物膜パターン105'からな
るキャッピング絶縁膜（capping insulator film）20
0を形成する。
示す第1シリコン窒化物膜106の上面に感光膜（図示省
略）を塗布した後、露光及び現像工程を行って第1感光
膜パターン107を形成し、該第1感光膜パターン107をマ
スクとして前記第1シリコン窒化物膜106及びシリコン酸
化物膜105を順次パターニングして、シリコン窒化物膜
パターン106'及びシリコン酸化物膜パターン105'からな
るキャッピング絶縁膜（capping insulator film）20
0を形成する。
【００３３】ここで、前記第1シリコン窒化物膜106及び
シリコン酸化物膜105のパターニング工程は、反応性イ
オン食刻（Reactive Ion Etching）法により発生する
プラズマを利用して、フッ化炭素（CF４）、酸素ガス
（O２）などの食刻気体を分解させて極性を有するイオ
ンを形成し、該極性を有するイオンが物理的、化学的に
作用して、前記第1シリコン窒化物膜106及びシリコン酸
化物膜105を順次食刻して行われる。
シリコン酸化物膜105のパターニング工程は、反応性イ
オン食刻（Reactive Ion Etching）法により発生する
プラズマを利用して、フッ化炭素（CF４）、酸素ガス
（O２）などの食刻気体を分解させて極性を有するイオ
ンを形成し、該極性を有するイオンが物理的、化学的に
作用して、前記第1シリコン窒化物膜106及びシリコン酸
化物膜105を順次食刻して行われる。
【００３４】次に、図2（C）に示すように、図2（B）に
示す感光膜パターン107を酸素プラズマまたは紫外線に
よる灰化（ashing）工程により除去した後、前記シリコ
ン窒化物膜パターン106'及びシリコン酸化物膜パターン
105'をハードマスクとして利用し、前記第1シリサイド
膜104及び前記第1シリコン膜103を順次パターニングし
て、第1シリサイド膜パターン104'及び第1シリコン膜パ
ターン103'からなるワードライン150を形成する。
示す感光膜パターン107を酸素プラズマまたは紫外線に
よる灰化（ashing）工程により除去した後、前記シリコ
ン窒化物膜パターン106'及びシリコン酸化物膜パターン
105'をハードマスクとして利用し、前記第1シリサイド
膜104及び前記第1シリコン膜103を順次パターニングし
て、第1シリサイド膜パターン104'及び第1シリコン膜パ
ターン103'からなるワードライン150を形成する。
【００３５】このとき、前記第1シリサイド膜104のパタ
ーニング工程は、塩素Clを包含する食刻気体を利用して
行われ、前記第1シリコン膜103のパターニング工程は、
塩素及び酸素を包含する食刻気体を利用して、食刻装置
のバイアスパワーを0〜80Wの範囲の低い値に維持させて
行われる。このように、前記第1シリコン膜103のパター
ニング時にバイアスパワーを全く与えないか、若しくは
僅かを与えると、等方性食刻を行ったときと同様に食刻
気体の直進性が低下するため、食刻気体中に包含された
塩素によって、前記第1シリコン膜103がパターニングさ
れると同時に前記第1シリサイド膜パターン104'の両側
面も食刻される。
ーニング工程は、塩素Clを包含する食刻気体を利用して
行われ、前記第1シリコン膜103のパターニング工程は、
塩素及び酸素を包含する食刻気体を利用して、食刻装置
のバイアスパワーを0〜80Wの範囲の低い値に維持させて
行われる。このように、前記第1シリコン膜103のパター
ニング時にバイアスパワーを全く与えないか、若しくは
僅かを与えると、等方性食刻を行ったときと同様に食刻
気体の直進性が低下するため、食刻気体中に包含された
塩素によって、前記第1シリコン膜103がパターニングさ
れると同時に前記第1シリサイド膜パターン104'の両側
面も食刻される。
【００３６】更に、食刻気体中に包含された酸素は、前
記第1シリサイド膜パターン104'の表面を酸化させて多
孔性構造に変化させるため、前記第1シリサイド膜パタ
ーン104'の側面の食刻速度を一層増加させる。その結
果、図2（C）に示すように、前記第1シリサイド膜パタ
ーン104'の幅が前記第1シリコン膜パターン103'の幅よ
りも小さくなる。なお、前記第1シリサイド膜104をパタ
ーニングするときの食刻速度を増加させるために、酸素
を食刻気体内に包含させることもできる。
記第1シリサイド膜パターン104'の表面を酸化させて多
孔性構造に変化させるため、前記第1シリサイド膜パタ
ーン104'の側面の食刻速度を一層増加させる。その結
果、図2（C）に示すように、前記第1シリサイド膜パタ
ーン104'の幅が前記第1シリコン膜パターン103'の幅よ
りも小さくなる。なお、前記第1シリサイド膜104をパタ
ーニングするときの食刻速度を増加させるために、酸素
を食刻気体内に包含させることもできる。
【００３７】次に、図2（D）に示すように、図2（B）に
示す第1シリサイド膜104及び前記第1シリコン膜103のパ
ターニング時に発生する過食刻による前記ゲート酸化膜
101の損傷を復旧するために、酸素雰囲気下で800〜1000
℃の温度範囲で約30分ほど再酸化工程を行うと、前記従
来技術の欄で説明したように、前記第1シリサイド膜パ
ターン104'に隣接する前記第1シリコン膜パターン103'
内にドーパントの空乏された空乏層108が形成される。
示す第1シリサイド膜104及び前記第1シリコン膜103のパ
ターニング時に発生する過食刻による前記ゲート酸化膜
101の損傷を復旧するために、酸素雰囲気下で800〜1000
℃の温度範囲で約30分ほど再酸化工程を行うと、前記従
来技術の欄で説明したように、前記第1シリサイド膜パ
ターン104'に隣接する前記第1シリコン膜パターン103'
内にドーパントの空乏された空乏層108が形成される。
【００３８】次に、図2（E）に示すように、前記図2
（D）に示す全体構造物の上面にLPCVD法によりDCSとNH
３とを反応させて第2シリコン窒化物膜（図示省略）を
蒸着した後、異方性食刻を行って前記ワードライン15
0、前記シリコン酸化物膜パターン105'及び前記シリコ
ン窒化物膜パターン106'からなるキャッピング絶縁膜20
0の両側面に側壁スペーサ109を形成し、該側壁スペーサ
109及び前記ワードライン150をマスクとして前記半導体
基板100にドーパントを注入して、ソース／ドレイン領
域（図示省略）を形成する。
（D）に示す全体構造物の上面にLPCVD法によりDCSとNH
３とを反応させて第2シリコン窒化物膜（図示省略）を
蒸着した後、異方性食刻を行って前記ワードライン15
0、前記シリコン酸化物膜パターン105'及び前記シリコ
ン窒化物膜パターン106'からなるキャッピング絶縁膜20
0の両側面に側壁スペーサ109を形成し、該側壁スペーサ
109及び前記ワードライン150をマスクとして前記半導体
基板100にドーパントを注入して、ソース／ドレイン領
域（図示省略）を形成する。
【００３９】その後、前記ワードライン150、前記シリ
コン酸化物膜パターン105'、前記シリコン窒化物膜パタ
ーン106'及び前記側壁スペーサ109が完全に被覆される
ように層間絶縁膜110を形成する。ここで、該層間絶縁
膜110は、BPSG（boron phosporous silicon glass）
またはUSG（undoped silicon glass）のようなシリコ
ン酸化膜をCVD法により蒸着した後、窒素雰囲気下で700
〜900℃の温度範囲で平坦化を施して形成する。
コン酸化物膜パターン105'、前記シリコン窒化物膜パタ
ーン106'及び前記側壁スペーサ109が完全に被覆される
ように層間絶縁膜110を形成する。ここで、該層間絶縁
膜110は、BPSG（boron phosporous silicon glass）
またはUSG（undoped silicon glass）のようなシリコ
ン酸化膜をCVD法により蒸着した後、窒素雰囲気下で700
〜900℃の温度範囲で平坦化を施して形成する。
【００４０】次に、図2（F）に示すように、前記層間絶
縁膜110の上面に感光膜（図示省略）を塗布した後、露
光及び現像工程を行って第2感光膜パターン111を形成す
る。
縁膜110の上面に感光膜（図示省略）を塗布した後、露
光及び現像工程を行って第2感光膜パターン111を形成す
る。
【００４１】次に、図2（G）に示すように、前記第2感
光膜パターン111をマスクとして前記層間絶縁膜110、前
記シリコン窒化物膜パターン106'及び前記シリコン酸化
物膜パターン105'を反応性イオン食刻法により順次食刻
して、前記第1シリサイド膜パターン104'の上面及び両
側面と前記第1シリコン膜パターン103'の上面の一部と
を露出させるコンタクトホール125を形成すると共に、
層間絶縁膜パターン110'を形成する。
光膜パターン111をマスクとして前記層間絶縁膜110、前
記シリコン窒化物膜パターン106'及び前記シリコン酸化
物膜パターン105'を反応性イオン食刻法により順次食刻
して、前記第1シリサイド膜パターン104'の上面及び両
側面と前記第1シリコン膜パターン103'の上面の一部と
を露出させるコンタクトホール125を形成すると共に、
層間絶縁膜パターン110'を形成する。
【００４２】次に、図2（H）に示すように、酸素プラズ
マまたは紫外線を利用した灰化工程を施して図2（G）に
示す第2感光膜パターン111を除去した後、前記層間絶縁
膜パターン110'の上面及び前記コンタクトホール125の
内部にドーピングされた第2シリコン膜112及び第2シリ
サイド膜113を順次蒸着して積層させる。このとき、前
記第2シリコン膜112は前記第1シリサイド膜パターン10
4'だけではなく、前記第1シリコン膜パターン103'にも
接するようになる。
マまたは紫外線を利用した灰化工程を施して図2（G）に
示す第2感光膜パターン111を除去した後、前記層間絶縁
膜パターン110'の上面及び前記コンタクトホール125の
内部にドーピングされた第2シリコン膜112及び第2シリ
サイド膜113を順次蒸着して積層させる。このとき、前
記第2シリコン膜112は前記第1シリサイド膜パターン10
4'だけではなく、前記第1シリコン膜パターン103'にも
接するようになる。
【００４３】次に、図2（I）に示すように、図2（H）に
示す第2シリサイド膜113及び第2シリコン膜112を順次パ
ターニングして、第2シリサイド膜パターン113'及び第2
シリコン膜パターン112'からなるビットライン160を形
成して、本発明の集積回路の配線構造の製造を終了す
る。ここで、前記ビットライン160は、前記第1シリサイ
ド膜パターン104'及び前記第1シリコン膜パターン103'
の両方に接するように構成されている。
示す第2シリサイド膜113及び第2シリコン膜112を順次パ
ターニングして、第2シリサイド膜パターン113'及び第2
シリコン膜パターン112'からなるビットライン160を形
成して、本発明の集積回路の配線構造の製造を終了す
る。ここで、前記ビットライン160は、前記第1シリサイ
ド膜パターン104'及び前記第1シリコン膜パターン103'
の両方に接するように構成されている。
【００４４】
【発明の効果】以上説明したように、本発明に係る集積
回路の配線構造においては、ビットラインがワードライ
ンを構成するシリコン膜パターン及びシリサイド膜パタ
ーンの両方に接するように形成されているため、再酸化
工程で形成された空乏層の大きい抵抗にも拘わらず、ワ
ードラインとビットラインとの間のコンタクト抵抗を減
少し得るという効果がある。
回路の配線構造においては、ビットラインがワードライ
ンを構成するシリコン膜パターン及びシリサイド膜パタ
ーンの両方に接するように形成されているため、再酸化
工程で形成された空乏層の大きい抵抗にも拘わらず、ワ
ードラインとビットラインとの間のコンタクト抵抗を減
少し得るという効果がある。
【００４５】また、本発明に係る集積回路の配線構造の
製造方法を適用すると、配線間のコンタクト抵抗が高く
なることを解決すると共に、再酸化工程を行うことがで
きるため、過食刻によるゲート酸化膜の損傷を復旧する
ことが可能で、ゲート酸化膜の損傷から起因する素子特
性の劣化を防止し得るという効果がある。
製造方法を適用すると、配線間のコンタクト抵抗が高く
なることを解決すると共に、再酸化工程を行うことがで
きるため、過食刻によるゲート酸化膜の損傷を復旧する
ことが可能で、ゲート酸化膜の損傷から起因する素子特
性の劣化を防止し得るという効果がある。
【図１】 本発明に係る集積回路の配線構造を示す縦断
面図である。
面図である。
【図２】 本発明に係る集積回路の配線構造の製造方法
を示す工程説明図である。
を示す工程説明図である。
【図３】 従来の集積回路の配線構造を製造する工程を
示す断面説明図である。
示す断面説明図である。
100：半導体基板 101：ゲート酸化膜 103'：第1シリコン膜パターン 104'：第1シリサイド膜パターン 105'：シリコン酸化物膜パターン 106'：シリコン窒化物膜パターン 109：側壁スペーサ 110：層間絶縁膜 110'：層間絶縁膜パターン 112：第2シリコン膜 112'：第2シリコン膜パターン 113：第2シリサイド膜 113'：第2シリサイド膜パターン 125：コンタクトホール 150：ワードライン 160：ビットライン 200：キャッピング絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8234 Ｈ０１Ｌ 27/10 ６８１Ｂ 27/088 29/62 Ｇ 29/43
Claims (5)
- 【請求項１】第1シリコン膜パターン及びこの第1シリコ
ン膜パターンの上面に形成される第1シリサイド膜パタ
ーンからなるワードラインと、 前記ワードラインを構成する前記第1シリコン膜パター
ン及び第1シリサイド膜パターンの両方にそれぞれ接し
て形成されたビットラインと、を包含して構成されたこ
とを特徴とする集積回路の配線構造。 - 【請求項２】半導体基板の上面に形成されるゲート酸化
膜と、 前記ゲート酸化膜の上面に所定幅を有して形成された第
1シリコン膜パターンと、該第1シリコン膜パターンの上
面にその第1シリコン膜パターンよりも小幅とされて該
第1シリコン膜パターンの所定領域を露出させるように
形成された第1シリサイド膜パターンとからなるワード
ラインと、 前記第1シリコン膜パターンの露出された領域と前記第1
シリサイド膜パターンとにそれぞれ接して形成されたビ
ットラインと、を包含して構成されたことを特徴とする
集積回路の配線構造。 - 【請求項３】半導体基板の上面にゲート酸化膜を形成す
るステップと、 該ゲート酸化膜の上面に第1シリコン膜及び第1シリサイ
ド膜を順次形成するステップと、 それら第1シリサイド膜及び第1シリコン膜を順次パター
ニングして、第1シリサイド膜パターンと、該第1シリサ
イド膜パターンよりも幅の広い第1シリコン膜パターン
とをそれぞれ形成するステップと、 前記第1シリサイド膜パターン及び第1シリコン膜パター
ンの再酸化工程を行うステップと、 前記第1シリサイド膜パターン及び第1シリコン膜パター
ンを包含する半導体基板の上面に層間絶縁膜を形成する
ステップと、 該層間絶縁膜をパターニングし、前記第1シリコン膜パ
ターン及び第1シリサイド膜パターンを露出させるコン
タクトホールを形成するステップと、 前記層間絶縁膜パターンの上面及び前記コンタクトホー
ルの内部にビットラインを形成するステップと、を順次
行うことを特徴とする集積回路の配線構造の製造方法。 - 【請求項４】前記第1シリコン膜及び第1シリサイド膜の
パターニングは、塩素を包含する気体を使用して前記第
1シリサイド膜をパターニングするステップと、塩素及
び酸素を包含する気体を使用して前記第1シリコン膜を
パターニングするステップと、を順次行うことを特徴と
する請求項3記載の集積回路の配線構造の製造方法。 - 【請求項５】前記第1シリコン膜をパターニングするス
テップは、食刻装置のバイアスパワーを0〜80Wの範囲に
維持して行うことを特徴とする請求項4記載の集積回路
の配線構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0005760A KR100367735B1 (ko) | 2000-02-08 | 2000-02-08 | 집적 회로의 배선 구조 및 그 제조 방법 |
| KR5760/2000 | 2000-02-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244440A true JP2001244440A (ja) | 2001-09-07 |
Family
ID=19644644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005130A Pending JP2001244440A (ja) | 2000-02-08 | 2001-01-12 | 集積回路の配線構造及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6319806B1 (ja) |
| JP (1) | JP2001244440A (ja) |
| KR (1) | KR100367735B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2844396B1 (fr) * | 2002-09-06 | 2006-02-03 | St Microelectronics Sa | Procede de realisation d'un composant electronique integre et dispositif electrique incorporant un composant integre ainsi obtenu |
| US7125815B2 (en) | 2003-07-07 | 2006-10-24 | Micron Technology, Inc. | Methods of forming a phosphorous doped silicon dioxide comprising layer |
| US7749849B2 (en) * | 2007-12-18 | 2010-07-06 | Micron Technology, Inc. | Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100198624B1 (ko) * | 1995-12-20 | 1999-06-15 | 구본준 | 반도체 소자의 제조방법 |
| US5753557A (en) * | 1996-10-07 | 1998-05-19 | Vanguard International Semiconductor Company | Bridge-free self aligned silicide process |
| KR100190105B1 (ko) * | 1996-10-24 | 1999-07-01 | 윤종용 | 게이트전극의 제조방법 및 그에 따라 제조된 게이트구조 |
| JP2925008B2 (ja) * | 1997-01-30 | 1999-07-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6040241A (en) * | 1998-02-11 | 2000-03-21 | United Microelectronics Corp. | Method of avoiding sidewall residue in forming connections |
| KR100328830B1 (ko) * | 1999-08-02 | 2002-03-14 | 박종섭 | 모스페트 소자의 제조 방법 |
| US6235621B1 (en) * | 1999-11-22 | 2001-05-22 | Vanguard International Semiconductor Corporation | Method for forming a semiconductor device |
-
2000
- 2000-02-08 KR KR10-2000-0005760A patent/KR100367735B1/ko not_active IP Right Cessation
- 2000-12-07 US US09/730,811 patent/US6319806B1/en not_active Expired - Fee Related
-
2001
- 2001-01-12 JP JP2001005130A patent/JP2001244440A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010077742A (ko) | 2001-08-20 |
| KR100367735B1 (ko) | 2003-01-10 |
| US20010040261A1 (en) | 2001-11-15 |
| US6319806B1 (en) | 2001-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256138B2 (en) | Method and composition for selectively etching against cobalt silicide | |
| US5164331A (en) | Method of forming and etching titanium-tungsten interconnects | |
| JPH11162814A (ja) | 半導体装置の製造方法 | |
| JPH08274043A (ja) | 半導体装置の製造方法 | |
| US7320919B2 (en) | Method for fabricating semiconductor device with metal-polycide gate and recessed channel | |
| US8445381B2 (en) | Oxide-nitride stack gate dielectric | |
| JP3173094B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100290782B1 (ko) | 반도체 소자의 제조방법 | |
| JP2001244440A (ja) | 集積回路の配線構造及びその製造方法 | |
| US6355549B1 (en) | Method of forming polycide structures | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| US20040259369A1 (en) | Method of forming gate electrode in semiconductor device | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| KR100414229B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| JP2006351658A (ja) | 半導体装置の製造方法 | |
| KR100604671B1 (ko) | 반도체 소자의 금속 전도 라인 형성방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH06112157A (ja) | 半導体装置及びその製造方法 | |
| KR100419879B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11312803A (ja) | 半導体装置の製造方法 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JP2000243724A (ja) | 半導体装置の製造方法 | |
| JP2000223702A (ja) | 半導体装置の製造方法 | |
| JPH08330442A (ja) | 半導体装置の製造方法 | |
| JP2001085439A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050428 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081022 |