KR100604671B1 - 반도체 소자의 금속 전도 라인 형성방법 - Google Patents
반도체 소자의 금속 전도 라인 형성방법 Download PDFInfo
- Publication number
- KR100604671B1 KR100604671B1 KR1020040058867A KR20040058867A KR100604671B1 KR 100604671 B1 KR100604671 B1 KR 100604671B1 KR 1020040058867 A KR1020040058867 A KR 1020040058867A KR 20040058867 A KR20040058867 A KR 20040058867A KR 100604671 B1 KR100604671 B1 KR 100604671B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- conductive line
- metal film
- ammonia
- line
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 11
- 229910001507 metal halide Inorganic materials 0.000 claims abstract description 11
- 238000009832 plasma treatment Methods 0.000 claims abstract description 11
- -1 metal halide compound Chemical class 0.000 claims abstract description 10
- 150000004820 halides Chemical class 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052736 halogen Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 150000002367 halogens Chemical class 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 2
- 150000005309 metal halides Chemical class 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 26
- 239000010409 thin film Substances 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 150000002366 halogen compounds Chemical class 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 150000001450 anions Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 워드라인, 비트라인 등의 전도 라인 형성 공정에 관한 것이며, 더 자세히는 금속 전도 라인 형성방법에 관한 것이다. 본 발명은 금속 박막의 건식 식각시 생성되는 금속할로겐 화합물에 의한 저항 증가를 방지할 수 있는 반도체 소자의 금속 전도 라인 형성방법을 제공하는데 그 목적이 있다. 본 발명에서는 금속 박막을 패터닝하기 위한 건식 식각을 수행한 후, 전도 라인에 대하여 암모니아(NH3) 처리(어닐링 또는 플라즈마 처리)를 수행하여 금속할로겐 화합물을 할로겐수화물 형태로 제거하는 과정을 추가하였다. 패터닝된 전도 라인에 대한 암모니아 처리는 상기와 같이 금속 박막에 포함된 금속할로겐 화합물을 제거할 수 있을 뿐만 아니라 질화금속막 형태로 전도 라인의 표면을 캡핑하는 작용을 하여 베리어 특성을 보완한다.
금속 전도 라인, 금속할로겐 화합물, 암모니아 어닐링, 암모니아 플라즈마 처리, 저항
Description
도 1 내지 도 3은 본 발명의 일 실시예에 따른 금속 비트라인 형성 공정을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판
11 : 층간절연막
12 : Ti/TiN막
13 : 텅스텐막
14 : 하드마스크 산화막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 워드라인, 비트라인 등의 전도 라인 형성 공정에 관한 것이며, 더 자세히는 금속 전도 라인 형성방법에 관한 것이다.
전통적인 전도 라인(비트라인, 워드라인 등) 재료로서 널리 사용되어 온 도핑된 폴리실리콘은 소자의 선폭의 미세화가 진행됨에 따라 그 자체의 높은 저항값으로 인하여 한계에 이른지 오래다. 현재 양산 중인 대부분의 반도체 소자에서는 전도 라인의 저항을 낮추기 위하여 실리사이드/폴리실리콘 구조를 적용하고 있는데, 라인의 선폭이 0.1㎛ 이하로 축소됨에 따라 실리사이드 역시 적용 한계를 보이고 있어 금속을 전도 라인 재료로 사용하여 전도 라인의 저항값을 감소시키려는 노력이 계속되고 있다.
한편, 금속 박막을 패터닝하기 위하여 Cl-, F- 등의 음이온을 식각종으로 사용하는 건식 식각을 수행하는데, 이러한 건식 식각 과정에서 금속할로겐 화합물이 형성되는 것을 피할 수 없다. 이러한 금속할로겐 화합물로는 WFx, TiClx 등이 있으며, 이들은 부도체이고 금속-할로겐의 결합력이 크기 때문에 전도 라인의 저항 증가는 심각한 수준이다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 금속 박막의 건식 식각시 생성되는 금속할로겐 화합물에 의한 저항 증가를 방지할 수 있는 반도체 소자의 금속 전도 라인 형성방법을 제공하는데 그 목적이 있 다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 소정의 하부층 공정을 마친 기판 상에 전도 라인용 금속막을 형성하는 단계; 할로겐계 소오스 가스를 사용한 건식 식각을 수행하여 상기 전도 라인용 금속막을 패터닝하는 단계; 및 패터닝된 상기 전도 라인용 금속막에 대해 암모니아(NH3) 처리를 수행하는 단계를 포함하는 반도체 소자의 금속 전도 라인 형성방법이 제공된다.
바람직하게, 상기 NH3 처리를 수행하는 단계에서, NH3 어닐링을 수행한다.
바람직하게, 상기 NH3 처리를 수행하는 단계에서, NH3 플라즈마 처리를 수행한다.
한편, 상기 전도 라인용 금속막은 W, Pt, Al, Ti, Ru 중 적어도 어느 하나를 포함한다.
나아가, 상기 NH3 어닐링은 기판 온도 400∼600℃, NH3 유량비 1∼5slm 조건으로 실시하며, 이 경우 10∼60분 동안 실시하는 것이 바람직하다.
나아가, 상기 NH3 플라즈마 처리는 기판 온도 200∼450℃, NH3 유량비 50∼1000sccm, RF 파워 80∼300W, 압력 50mTorr∼1Torr 조건으로 실시하며, 이 경우 1∼20분 동안 실시하는 것이 바람직하다.
본 발명에서는 금속 박막을 패터닝하기 위한 건식 식각을 수행한 후, 전도 라인에 대하여 암모니아(NH3) 처리(어닐링 또는 플라즈마 처리)를 수행하여 금속할로겐 화합물을 할로겐수화물 형태로 제거하는 과정을 추가하였다. 패터닝된 전도 라인에 대한 암모니아 처리는 상기와 같이 금속 박막에 포함된 금속할로겐 화합물을 제거할 수 있을 뿐만 아니라 질화금속막 형태로 전도 라인의 표면을 캡핑하는 작용을 하여 베리어 특성을 보완한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 금속 비트라인 형성 공정을 나타낸 도면이다.
본 실시예에 따른 금속 비트라인 형성 공정은, 먼저 도 1에 도시된 바와 같이 실리콘 기판(10)에 대하여 소자분리 공정 및 트랜지스터 형성 공정을 수행하고 층간절연막(11)까지 증착된 상태에서, 비트라인 콘택 마스크를 사용한 사진 및 식각 공정을 수행하여 층간절연막(11)을 관통하여 실리콘 기판(10) 상에 형성된 접합 영역을 노출시키는 비트라인 콘택홀을 형성하고, 전체 구조 상부에 장벽금속막으로서 Ti/TiN막(12)을 증착한 후, 그 상부에 텅스텐막(13)을 증착한다.
다음으로, 도 2에 도시된 바와 같이 텅스텐막(13) 상부에 하드마스크 산화막 (14)을 증착하고, 비트라인 마스크를 사용한 사진 및 식각 공정을 통해 하드마스크 산화막(14), 텅스텐막(13), Ti/TiN막(12)을 패터닝한다. 이때, 식각 공정시 할로겐 화합물을 플라즈마 소오스 가스로 사용한다. 이때, 텅스텐막(13)은 SF6/N2 혼합 가스를 소오스 가스로 사용하여 식각하며, Ti/TiN막(12)은 BCl3/Cl2 혼합 가스를 소오스 가스로 사용하여 식각한다.
한편, 텅스텐막(13) 및 Ti/TiN막(12) 식각시 예상되는 반응식은 각각 하기의 반응식 1 및 2와 같다.
이처럼 금속 박막에 대한 건식 식각 과정에서는 금속할로겐 화합물이 부산물로 생성되며, 이들의 일부가 금속 박막 내에 포함될 수 밖에 없다.
계속하여, 도 3에 도시된 바와 같이 NH3 어닐링을 실시한다. 이때, NH3 어닐링은 퍼니스 내에서 기판 온도 400∼600℃, NH3 유량비 1∼5slm 조건으로 10∼60분 동안 실시하는 것이 바람직하다. 또한, NH3 어닐링은 식각 공정과 인-시츄(in-situ) 공정으로 실시할 수 있다. 이처럼 NH3 어닐링을 실시하면 텅스텐막(13) 및 Ti/TiN막(12) 내의 WFx(s), TiClx(s)를 HF(g), HCl(g)의 형태로 제거하며, 노출된 금속 표면을 WxNy, TixNy 형태로 캡핑하게 된다.
본 발명의 다른 실시예는 전술한 일 실시예에서 NH3 어닐링을 대신하여 NH3 플라즈마 처리를 수행하는 것이다.
이때, NH3 플라즈마 처리는 기판 온도 200∼450℃, NH3 유량비 50∼1000sccm, RF 파워 80∼300W, 압력 50mTorr∼1Torr 조건으로 1∼20분 동안 실시하는 것이 바람직하다.
한편, 전술한 바와 같이 건식 식각을 마친 금속 전도 라인에 대해 NH3 어닐링 또는 NH3 플라즈마 처리를 수행하면 건식 식각 과정에서 생성된 부산물로서 금속막 내에 잔류하는 금속할로겐 화합물을 할로겐수화물 형태로 제거할 수 있으며, 노출된 금속막 표면을 질화시켜 베리어 특성을 확보할 수 있게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 Ti/TiN/텅스텐 적층 구조의 비트라인 형성 공정을 일례로 들어 설명하였으나, 본 발명은 W, Pt, Al, Ti, Ru 중 적어도 어느 하나를 포함하는 비트라인, 워드라인, 캐패시터 전극, 금속배선 형성 공정 등에 적용할 수 있다.
또한, 전술한 실시예에서는 하드마스크 절연막을 제거하지 않은 상태에서 NH3 처리를 수행하는 경우를 일례로 들어 설명하였으나, 하드마스크 절연막을 사용하지 않는 경우나, 하드마스크 절연막을 제거한 상태에서 NH3 처리를 수행하는 경우에도 본 발명은 적용된다.
전술한 본 발명은 건식 식각 과정에서 발생한 금속 전도 라인 내의 금속할로겐 화합물을 제거할 수 있으며, 이로 인하여 금속 전도 라인의 저항 특성을 개선하는 효과가 있다.
Claims (8)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 소정의 하부층 공정을 마친 기판 상에 전도 라인용 금속막 - W, Pt, Al, Ti, Ru 중 선택된 어느 하나임 - 을 형성하는 단계;할로겐계 소오스 가스를 사용한 건식 식각을 수행하여 상기 전도 라인용 금속막을 패터닝하는 단계; 및패터닝된 상기 전도 라인용 금속막에 대해 암모니아 어닐링을 수행하는 단계를 포함하며,상기 암모니아 어닐링은 기판 온도 400∼600℃, NH3 유량비 1∼5slm 조건으로 10∼60분 동안 실시하여, 상기 전도 라인용 금속막 내의 금속할로겐 화합물을 할로겐수화물 형태로 제거하고, 노출된 상기 전도 라인용 금속막 표면을 질화시키는 것을 특징으로 하는 반도체 소자의 금속 전도 라인 형성방법.
- 삭제
- 소정의 하부층 공정을 마친 기판 상에 전도 라인용 금속막 - W, Pt, Al, Ti, Ru 중 선택된 어느 하나임 - 을 형성하는 단계;할로겐계 소오스 가스를 사용한 건식 식각을 수행하여 상기 전도 라인용 금속막을 패터닝하는 단계; 및패터닝된 상기 전도 라인용 금속막에 대해 암모니아 플라즈마 처리를 수행하는 단계를 포함하며,상기 암모니아 플라즈마 처리는 기판 온도 200∼450℃, NH3 유량비 50∼1000sccm, RF 파워 80∼300W, 압력 50mTorr∼1Torr 조건으로 1∼20분 동안 실시하여, 상기 전도 라인용 금속막 내의 금속할로겐 화합물을 할로겐수화물 형태로 제거하고, 노출된 상기 전도 라인용 금속막 표면을 질화시키는 것을 특징으로 하는 반도체 소자의 금속 전도 라인 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040058867A KR100604671B1 (ko) | 2004-07-27 | 2004-07-27 | 반도체 소자의 금속 전도 라인 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040058867A KR100604671B1 (ko) | 2004-07-27 | 2004-07-27 | 반도체 소자의 금속 전도 라인 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060010240A KR20060010240A (ko) | 2006-02-02 |
| KR100604671B1 true KR100604671B1 (ko) | 2006-07-25 |
Family
ID=37120582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040058867A KR100604671B1 (ko) | 2004-07-27 | 2004-07-27 | 반도체 소자의 금속 전도 라인 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100604671B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055203A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 장치의 금속 배선 형성 방법 |
| KR20000033379A (ko) * | 1998-11-23 | 2000-06-15 | 윤종용 | 금속 배선 형성 방법 |
| KR20020068621A (ko) * | 2001-02-21 | 2002-08-28 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
| KR20050025820A (ko) * | 2003-09-08 | 2005-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 금속층간의 절연막 형성 방법 |
-
2004
- 2004-07-27 KR KR1020040058867A patent/KR100604671B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055203A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 장치의 금속 배선 형성 방법 |
| KR20000033379A (ko) * | 1998-11-23 | 2000-06-15 | 윤종용 | 금속 배선 형성 방법 |
| KR20020068621A (ko) * | 2001-02-21 | 2002-08-28 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
| KR20050025820A (ko) * | 2003-09-08 | 2005-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 금속층간의 절연막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060010240A (ko) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007335891A (ja) | 半導体デバイス | |
| KR20000034928A (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| KR20050037797A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US8475677B2 (en) | Etchant gas | |
| US6103623A (en) | Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure | |
| KR20020031283A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| KR100604671B1 (ko) | 반도체 소자의 금속 전도 라인 형성방법 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP4457884B2 (ja) | 半導体装置 | |
| KR100367735B1 (ko) | 집적 회로의 배선 구조 및 그 제조 방법 | |
| KR100365739B1 (ko) | 캐패시터의텅스텐상부전극형성방법 | |
| KR100729905B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| WO2024098567A1 (zh) | 存储器、半导体结构及其制备方法 | |
| KR20060016269A (ko) | 금속 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 금속배선 형성 방법 | |
| KR100608326B1 (ko) | 반도체소자의 전극형성방법 | |
| KR20070066800A (ko) | 반도체소자의 금속패턴 형성방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100940267B1 (ko) | 반도체 소자의 전극 형성방법 | |
| KR100500936B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100587056B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20060011396A (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR100419879B1 (ko) | 반도체 소자의 제조방법 | |
| KR20090056673A (ko) | 반도체 소자의 전극 형성방법 | |
| KR100933683B1 (ko) | 텅스텐 및 실리콘의 공존 상태의 반도체 장치 제조공정에서 선택적 실리콘 산화막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |