CN1881078B - 形成抗蚀刻保护层的方法 - Google Patents

形成抗蚀刻保护层的方法 Download PDF

Info

Publication number
CN1881078B
CN1881078B CN2006100915913A CN200610091591A CN1881078B CN 1881078 B CN1881078 B CN 1881078B CN 2006100915913 A CN2006100915913 A CN 2006100915913A CN 200610091591 A CN200610091591 A CN 200610091591A CN 1881078 B CN1881078 B CN 1881078B
Authority
CN
China
Prior art keywords
layer
silicon
shielding layer
containing polymer
photoresistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100915913A
Other languages
English (en)
Other versions
CN1881078A (zh
Inventor
林进祥
张庆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1881078A publication Critical patent/CN1881078A/zh
Application granted granted Critical
Publication of CN1881078B publication Critical patent/CN1881078B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

本发明揭示一种在半导体基板上形成具有强化蚀刻阻抗的图案化光阻的方法。首先在基板上形成图案化光阻,在图案化光阻之上形成含硅聚合物层,接着以热处理工艺在图案化光阻及含硅聚合物层之间形成连接两层的交联抗蚀刻保护层,之后,移除剩余的含硅聚合物层,再以等离子体处理增加交联抗蚀刻保护层及图案化光阻的蚀刻阻抗。因此,本发明能有效地制造精细的半导体尺寸,以及提供光阻图案额外的蚀刻阻抗。

Description

形成抗蚀刻保护层的方法
技术领域
本发明涉及一种半导体元件,特别涉及一种用于亚微米半导体元件制造的高精细度抗蚀刻掩模。
背景技术
当半导体元件发展至亚微米领域以及更高密度的密集结构时,内连接线及绝缘线宽在工艺中变的更细小。一般来说图案化工艺包括:通过光刻技术形成图案化光阻,接着通过图案化光阻蚀刻光阻下层的结构。光刻技术包括:光阻涂布、掩模对准、曝光及显影,而此技术中受限其光的波长而有工艺极限,换句话说,当使用传统的光刻技术时,无法超越照射光的波长限制而达到微细图案化的关键尺寸(critical dimension)。
进一步来说,传统光刻技术中较难控制图案化光阻的抗蚀刻能力,不易完全控制其表面轮廓。因此,造成在基板上的蚀刻图案相对粗糙,特别是在蚀刻图案侧壁的表面,当半导体工艺发展至亚微米时,更难以通过传统的光刻技术达到更精细的尺寸。除此之外,当光刻技术的光源由氟化氪(KrF)激光转变成氟化氩(ArF)激光时,光阻材料的选择也必须随之改变。由于许多应用于氟化氩激光的光阻材料容易受蚀刻工艺影响,因此临界尺寸小于100nm的氟化氩激光光阻材料需要一种抗蚀刻结构。以传统方法形成的图案化光阻还进一步会受扫描式电子显微镜电子束测试的影响。扫描式电子显微镜电子束测试是用来确认半导体尺寸,但会造成关键尺寸(critical dimension)的减小。
因此,业界极需要一种新的亚微米半导体元件的制造方法,其能有效地制造精细的半导体尺寸,以及提供光阻图案额外的蚀刻阻抗。
发明内容
本发明揭示一种形成具有高抗蚀刻性图案化光阻的方法,包括下列步骤:在基板上形成至少一图案化光阻;在该图案化光阻上形成含硅聚合物层;进行热处理工艺,在该含硅聚合物层中该图案化光阻上形成交联抗蚀刻保护层;以及移除剩余的该含硅聚合物层。此外,可再进一步实行等离子体处理,以增加该交联抗蚀刻保护层及该图案化光阻的蚀刻阻抗。
根据所述的形成抗蚀刻保护层的方法,其中该等离子体处理包括氧气、氩气、氮气或氢气等离子体处理。
根据所述的形成抗蚀刻保护层的方法,其中该含硅聚合物层为醇溶性含硅聚合物材料。
本发明还提供一种形成抗蚀刻保护层的方法,包括:在基底上形成至少一图案化光阻;在该图案化光阻上形成水溶性含金属聚合物层;进行热处理工艺,以在该图案化光阻上的该含金属聚合物层中形成抗蚀刻保护层;以及移除剩余的该含金属聚合物。
根据所述的形成抗蚀刻保护层的方法,其中该含金属聚合物层包括:钛、钽、钨、铝、铜或钴。
本发明又提供一种形成抗蚀刻保护层的方法,包括:在基底上形成至少一图案化光阻;在该图案化光阻上形成聚合物层,其含有至少一化学周期表上4A族的元素;进行热处理工艺,以在该图案化光阻上的该含金属聚合物层中形成抗蚀刻保护层;以及移除剩余的该聚合物。
根据所述的形成抗蚀刻保护层的方法,其中该聚合物层包括碳、碳双键聚合物、碳三键聚合物或碳化硅。
本发明再提供一种形成抗蚀刻保护层的方法,包括:在基板上形成至少一图案化光阻;在该图案化光阻上形成水溶性聚合物层;进行热处理工艺,使该图案化光阻引发酸扩散,以在该图案化光阻及该水溶性聚合物层之间形成交联抗蚀刻保护层;移除该水溶性聚合物层;以及进行等离子体处理,以强化该图案化光阻及该交联抗蚀刻保护层的蚀刻阻抗。
根据所述的形成抗蚀刻保护层的方法,其中该水溶性聚合物层包括双键或三键聚合物。
根据所述的形成抗蚀刻保护层的方法,其中该水溶性聚合物层还包括钛、钽、氟或氯。
根据所述的形成抗蚀刻保护层的方法,其中该热处理工艺温度范围在85℃至150℃之间。
根据所述的形成抗蚀刻保护层的方法,其中该交联抗蚀刻保护层厚度至少为10埃。
综上所述,本发明有效地制造精细的半导体尺寸,以及提供光阻图案额外的蚀刻阻抗。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为传统的半导体工艺剖面图;
图2为本发明较佳实施例的半导体工艺剖面图。
其中,附图标记说明如下:
100传统工艺
102、104、106、108、110、112、114、202、204、212工艺步骤
116第一光阻层
118基底;
120第一图案化光阻
122酸带
124第二光阻层
126交联层
128交联区域
200工艺
206水溶性硅基聚合物层
208交联抗蚀刻保护层
210联合图案化光阻
214侧壁
具体实施方式
本发明揭示一种形成具有微小图案的硬掩模的方法。本发明利用硅基聚合物材料取代传统的阻抗层来制造微细光阻图案的掩模,此方法中也结合了热处理工艺以提高硬掩模的蚀刻阻抗性,因此,在蚀刻工艺中提供了半导体结构额外的保护。
图1显示传统的半导体工艺100。在传统的工艺方法中利用光刻技术(photolithographic),包括:曝光形成图案化光阻,但受限于曝光波长,这种方法已很难形成具有微小图案的光阻图案。工艺步骤102至114包含了半导体工艺中形成第一阻抗层至完成整个半导体的工艺过程。
步骤102中在基底118上例如以旋转涂布的方式形成第一光阻层116,第一光阻层116为一种在热处理的过程中能产生酸性物质的材料。
步骤104中将第一光阻层116暴露在射线下,例如利用光线通过图案化的掩模在基板118上形成图案化光阻120,其曝光的光源可为紫外光(deepUV light)、氟化氪激光、氟化氩激光、电子束、X光等,只要其光源的波长对应于第一光阻层的敏感波长。
步骤106显示在第一光阻层116部分被移除后残留多个酸带122在第一图案化光阻120上,其中酸带是形成于曝光工艺中,来自于曝光后会分解成酸的光阻材料,若酸的浓度高于所需的临界浓度,则会在显影过程中溶解聚合物。当酸的浓度控制在临界浓度之下则会形成酸带图案化光阻120。其中酸带的密度非常高,会造成如步骤110中的厚交联层。在形成酸带122后,可进行后烘烤(post-developing baking),例如在60至120℃下加热60秒。
步骤108显示在半导体基板118上形成第二光阻层124,第二光阻层124是由可交联(cross-linkable)材料组成,在酸的存在下会进行交联。第二光阻层可溶解于溶剂中,但该溶剂不可溶解第一图案化光阻120。第二光阻层124可利用喷涂法(spray coating)、旋转涂布法(spinning coating)或浸渍法(dipping)形成。
步骤110为热处理工艺,也就是混合烘烤(mixing baking),第一图案化光阻120以及第二光阻层124在约85至150℃下加热60至120秒。热处理步骤可使酸从第一图案化光阻120扩散至第二光阻层124,在两者之间形成交联层126,值得注意的是交联层126形成的反应是发生在第二光阻层124中且覆盖第一图案化光阻120。第二光阻层124残留未与酸反应形成交联层的部分将在步骤112中移除。
步骤112中利用液态显影剂,例如水或碱性水溶液,例如四甲基氢氧化铵(tetramethyl ammonium hydroxide;TMAH),显影并移除第二光阻层124。而交联层126并不受液态显影剂的影响,而本质上成为组合交联区域128。
步骤114包含传统半导体工艺后续必要的工艺步骤,包括蚀刻步骤,以移除未被光阻遮蔽的部分,可利用湿式或干式蚀刻步骤完成,接着,利用剥除工艺(strip process)移除全部的光阻材料,最后形成源极、漏极与栅极结构,以及利用金属化工艺形成内连接线。
在传统的光刻技术中,典型的光阻层在波长193nm的光线照射下具有较差的抗蚀刻性。传统上增加图案化光阻抗蚀刻性的方法为增加光阻的厚度。然而这种方法会降低有效景深(depth of focus,DOF)、工艺容许度、临界尺寸(critical dimension)、临界尺寸的一致性以及产量稳定度(yield stability)。例如0.3μm的景深工艺容许度很难在光阻厚度2000埃下完成65nm的产品。进行蚀刻后检查(after etch inspection,AEI)发现,曝光波长193nm的光阻层线路末端缩短(line end shortening)程度较曝光波长248nm的光阻严重。更进一步来说,末端对末端,线路末端或线路对末端的尺寸变化很难以光学邻近效应修正(optical proximity correction,OPC)进行修正。图案的修正需要强大的光学邻近效应修正,然而会大大增加工艺的复杂度,因此需要较佳的蚀刻阻抗强化工艺来解决此问题。但两个邻近的接触窗或沟槽间的微小栅栏状图案(fence pattern)很难以传统方法完成。进行蚀刻后检查(after etchinspection,AEI)发现,栅栏会剥落,倒塌或在蚀刻工艺中耗尽。由于较小的接触窗或沟槽只能以较短波长的仪器完成,若所需的分辨率无法以现有的设备完成,而需额外的短波长设备,会增加工艺设备的成本。
图2显示本发明的工艺步骤200,用来在图案化光阻中形成抗蚀刻保护层。参照图1及图2,步骤102至106与传统工艺一致,而值得注意的是,酸性原子,例如H+,被包含在光阻图案中。
步骤202及204中利用硅基聚合物(silicon-based polymer)层或含硅聚合物(silicon-containing polymer)层来取代步骤108及110中的第二光阻层124。新的工艺步骤产生了具有高蚀刻阻抗的图案化光阻,可用来制造亚微米半导体元件所需的精细图案。
步骤202中在硅基底118及第一光阻层120上形成水溶性硅基聚合物层206。水溶性硅基聚合物层206含有硅、钛、钽、氟或氯及双键或三键材料,例如苯基或苯甲基聚合物。值得注意的是,其中双键聚合物包括两个碳原子间或碳原子及氧原子间的双键,这些键增加了蚀刻阻抗。其它类似的键结结构为碳化硅,其也可包含在聚合物中。部分上述元素可在形成水溶性硅基聚合物层之前或无水溶性硅基聚合物的帮助下,掺杂于光阻层120,例如硅、钛或钽分子可通过布植工艺掺杂入光阻层中。
值得注意的是,除了上述水溶性硅基聚合物206之外,也可利用其它聚合物,例如:醇溶性聚合物材料。在另一实施例中,可利用任何包含金属材料的聚合物,例如包含钛、钽钨、铝铜钴或化学周期表上4A族中的任何元素的聚合物,来取代水溶性硅基聚合物层。
步骤204中,将第一图案化光阻120及水溶性硅基聚合物层206加热至85至150℃之间。此热处理工艺造成酸性原子自第一图案化光阻120扩散至水溶性硅基聚合物层206,而在两者之间形成第二层聚合物或交联抗蚀刻保护层208。交联抗蚀刻保护层208的形成反应发生在水溶性硅基聚合物层206中,并覆盖第一图案化光阻120。抗蚀刻保护层厚度一般约50埃。值得注意的是,大部分未与酸反应产生交联的水溶性硅基聚合物层206的残留物,会在步骤112中用液态显影剂移除。
步骤112为图1所述的传统工艺步骤,在此步骤中用液态显影剂移除未产生交联反应的水溶性硅基聚合物层206,但不影响交联抗蚀刻保护层208,此时,第一图案化光阻120与交联抗蚀刻保护层208共同形成组合图案化光阻210。
步骤212对组合图案化光阻210可再进行能量处理,例如等离子体处理,以增加在蚀刻工艺中的蚀刻阻抗。等离子体处理步骤利用氧、氩、氮或氢气等离子体进行处理。因此,各种开口,例如侧壁214,在蚀刻工艺及扫描式电子显微镜电子束测量后,将会保持其临界尺寸(critical dimension)。临界尺寸在此是指图案化光阻210的最小线宽或最小接触窗宽度。在本发明一实施例中,图案化光阻210的临界尺寸小于约100nm。
因等离子体处理而增加的蚀刻阻抗具有以下优点:临界尺寸及工艺容许度会增加,因此可降低制造方法的工艺依赖性、沟槽或接触窗的临界尺寸降低(critical dimension),可允许更小的半导体元件所需的精细图案、蚀刻后检查(after etch inspection,AEI)及显影后检视(after develop inspection,ADI)的临界尺寸偏压降低、随着等离子体处理后蚀刻阻抗的增加,经电子束测量后临界尺寸的缩小将会降低,以及由于等离子体处理增加了景深(depth offocus,DOF),使得光刻所需的分辨率增加。
步骤114包括传统半导体工艺中形成半导体元件所需的后续步骤,包括:以传统湿式或干式蚀刻步骤移除未被图案化光阻遮蔽的部分、利用剥除工艺(strip process)移除全部光阻、最后形成源极、漏极与栅极结构,以及利用金属化工艺形成内连接线。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (2)

1.一种形成抗蚀刻保护层的方法,包括:
在基板上形成至少一图案化光阻;
在该图案化光阻上形成含硅聚合物层;
进行热处理工艺,以在位于该图案化光阻及含硅聚合物层之间的该含硅聚合物层中形成抗蚀刻保护层;
移除剩余的该含硅聚合物层;以及
进行等离子体处理,以增加该抗蚀刻保护层及该图案化光阻的蚀刻阻抗,该等离子体处理包括氩气、氮气或氢气等离子体处理。
2.根据权利要求1所述的形成抗蚀刻保护层的方法,其中该含硅聚合物层为水溶性含硅聚合物材料,且该含硅聚合物层含有苯基或苯甲基聚合物。
CN2006100915913A 2005-06-14 2006-06-14 形成抗蚀刻保护层的方法 Expired - Fee Related CN1881078B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/152,559 2005-06-14
US11/152,559 US7566525B2 (en) 2005-06-14 2005-06-14 Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US11/401,690 US20060281320A1 (en) 2005-06-14 2006-04-11 Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US11/401,690 2006-04-11

Publications (2)

Publication Number Publication Date
CN1881078A CN1881078A (zh) 2006-12-20
CN1881078B true CN1881078B (zh) 2011-09-07

Family

ID=37519321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100915913A Expired - Fee Related CN1881078B (zh) 2005-06-14 2006-06-14 形成抗蚀刻保护层的方法

Country Status (3)

Country Link
US (2) US7566525B2 (zh)
CN (1) CN1881078B (zh)
TW (1) TWI305013B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972957B2 (en) * 2006-02-27 2011-07-05 Taiwan Semiconductor Manufacturing Company Method of making openings in a layer of a semiconductor device
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
US7407597B2 (en) * 2006-09-14 2008-08-05 Lam Research Corporation Line end shortening reduction during etch
US8357617B2 (en) * 2008-08-22 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a metal gate of semiconductor device
US8158335B2 (en) * 2008-09-15 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High etch resistant material for double patterning
US8822347B2 (en) * 2009-04-27 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wet soluble lithography
TWI404615B (zh) * 2010-04-01 2013-08-11 A method of manufacturing an in-mold formed film having a metal surface
US20140335679A1 (en) * 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate
US9059092B2 (en) 2013-09-17 2015-06-16 Taiwan Semiconductor Manufacturing Company Limited Chemical dielectric formation for semiconductor device fabrication
KR102366801B1 (ko) 2015-03-31 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
JP2017138514A (ja) 2016-02-04 2017-08-10 アーゼッド・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ 表面処理用組成物およびそれを用いたレジストパターンの表面処理方法
CN105655249A (zh) * 2016-03-21 2016-06-08 京东方科技集团股份有限公司 一种刻蚀方法
US11262495B1 (en) * 2017-10-04 2022-03-01 Facebook Technologies, Llc Waveguides with high refractive index gratings manufactured by post-patterning infusion
US10857724B1 (en) 2018-12-11 2020-12-08 Facebook Technologies, Llc Reducing adhesive failure during nanoimprint lithography demolding
US11294278B1 (en) 2018-12-11 2022-04-05 Facebook Technologies, Llc Reducing adhesive failure during nanoimprint lithography demolding
US11262650B1 (en) 2018-12-11 2022-03-01 Facebook Technologies, Llc Reducing adhesive failure during nanoimprint lithography demolding
CN113327842A (zh) * 2020-02-28 2021-08-31 长鑫存储技术有限公司 半导体结构及其制备方法
WO2023028244A1 (en) * 2021-08-25 2023-03-02 Geminatio, Inc. Generation of multiline etch substrates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751170A (en) * 1985-07-26 1988-06-14 Nippon Telegraph And Telephone Corporation Silylation method onto surface of polymer membrane and pattern formation process by the utilization of silylation method
US5194364A (en) * 1988-03-16 1993-03-16 Fujitsu Limited Process for formation of resist patterns
US6274289B1 (en) * 2000-06-16 2001-08-14 Advanced Micro Devices, Inc. Chemical resist thickness reduction process
EP1152036A1 (en) * 1999-06-29 2001-11-07 Clariant International Ltd. Water-soluble resin composition
US6492075B1 (en) * 2000-06-16 2002-12-10 Advanced Micro Devices, Inc. Chemical trim process

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2607870B2 (ja) * 1985-07-26 1997-05-07 富士写真フイルム株式会社 画像形成方法
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
TW483176B (en) * 2001-05-31 2002-04-11 United Microelectronics Corp Method for decreasing leakage current of photodiode
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Si-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751170A (en) * 1985-07-26 1988-06-14 Nippon Telegraph And Telephone Corporation Silylation method onto surface of polymer membrane and pattern formation process by the utilization of silylation method
US5194364A (en) * 1988-03-16 1993-03-16 Fujitsu Limited Process for formation of resist patterns
EP1152036A1 (en) * 1999-06-29 2001-11-07 Clariant International Ltd. Water-soluble resin composition
US6274289B1 (en) * 2000-06-16 2001-08-14 Advanced Micro Devices, Inc. Chemical resist thickness reduction process
US6492075B1 (en) * 2000-06-16 2002-12-10 Advanced Micro Devices, Inc. Chemical trim process

Also Published As

Publication number Publication date
CN1881078A (zh) 2006-12-20
US20060281030A1 (en) 2006-12-14
US7566525B2 (en) 2009-07-28
US20060281320A1 (en) 2006-12-14
TWI305013B (en) 2009-01-01
TW200710992A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
CN1881078B (zh) 形成抗蚀刻保护层的方法
US8158335B2 (en) High etch resistant material for double patterning
US8293430B2 (en) Method for etching a molybdenum layer suitable for photomask fabrication
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
TW533505B (en) Process for forming sub-lithographic photoresist features
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
US20050260527A1 (en) Methods of patterning photoresist
US6900139B1 (en) Method for photoresist trim endpoint detection
US7754394B2 (en) Method to etch chrome for photomask fabrication
KR20230072442A (ko) Euv 레지스트의 uv 처리
TW202326812A (zh) Euv光阻的混合式顯影
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
JP2010062212A (ja) 半導体装置の製造方法
US7199034B1 (en) Flash memory device and method for fabricating the same
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
US20100105207A1 (en) Method for forming fine pattern of semiconductor device
US7887875B2 (en) Method to reduce photoresist poisoning
JP3354901B2 (ja) 微細パターンの形成方法、半導体装置および半導体装置の製造方法
US20020168838A1 (en) Method for performing lithographic process to a multi-layered photoresist layer
KR100496815B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자 제조방법
KR20050059794A (ko) 반도체 소자의 초미세 콘택홀 형성방법
Joubert et al. Plasma polymerized methylsilane. III. Process optimization for 193 nm lithography applications
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
McCallum et al. 193-nm lithography: new challenges, new worries

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907