KR20020001195A - 반도체 소자의 감광막패턴 형성 방법 - Google Patents

반도체 소자의 감광막패턴 형성 방법 Download PDF

Info

Publication number
KR20020001195A
KR20020001195A KR1020000035543A KR20000035543A KR20020001195A KR 20020001195 A KR20020001195 A KR 20020001195A KR 1020000035543 A KR1020000035543 A KR 1020000035543A KR 20000035543 A KR20000035543 A KR 20000035543A KR 20020001195 A KR20020001195 A KR 20020001195A
Authority
KR
South Korea
Prior art keywords
photosensitive film
photoresist pattern
forming
pattern
photoresist
Prior art date
Application number
KR1020000035543A
Other languages
English (en)
Other versions
KR100645835B1 (ko
Inventor
김명수
길명군
한민섭
홍민종
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000035543A priority Critical patent/KR100645835B1/ko
Publication of KR20020001195A publication Critical patent/KR20020001195A/ko
Application granted granted Critical
Publication of KR100645835B1 publication Critical patent/KR100645835B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 노광파장의 한계해상력을 극복하여 미세선폭의 감광막패턴을 형성하는데 적합한 감광막패턴의 형성 방법에 관한 것으로, 이를 위한 본 발명은 감광막을 도포하고 노광 및 현상 공정으로 패터닝하여 제 1 감광막패턴을 형성하는 제 1 단계; 상기 제 1 감광막패턴을 가열시켜 상기 제 1 감광막패턴의 표면에 가교반응층을 형성하는 제 2 단계; 및 상기 제 1 감광막패턴 표면의 가교반응층에 따른 식각선택비를 이용하여 상기 제 1 감광막패턴의 표면을 일부 선택적으로 식각하여 상기 제 1 감광막패턴보다 작은 선폭을 갖는 제 2 감광막패턴을 형성하는 제 3 단계를 포함하여 이루어진다.

Description

반도체 소자의 감광막패턴 형성 방법{METHOD FOR FORMING PHOTORESIST PATERN IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 방법에 관한 것으로, 특히 노광파장의 한계해상력을 극복할 수 있는 감광막패턴의 형성 방법에 관한 것이다.
일반적으로, 반도체 제조 공정에서 리소그래피(Lithography)를 이용한 패터닝 공정은 점차 미세화되는 선폭(Feature size)의 소자를 제조하기 위한 가장 중요한 공정 방법 중 하나이다. 그러나, 일반적으로 패터닝시 사용하는 노광파장의 해상력 한계점에 도달할 경우 패터닝의 어려움에 도달하게 된다.
예컨대, 249nm파장의 KrF 노광을 사용할 경우 패터닝의 한계 해상력은 코히어런스팩터(Coherence factor; k)가 0.38인 경우, 130nm인 것으로 알려져 있다.
R=k1×λ/NA
상기 수학식1에서 λ는 패턴형성에 기여하는 광원의 파장, k1는 노광장비의 조명계의 코히어런스팩터(Coherence factor)인 공정 능력 변수로서, 일반적으로 0.5∼0.8 정도인 것으로 알려져있으며, 상기 코히어런스팩터(k)는 구경조리개 (Aperture)에 의해 그 값이 결정된다. 그리고, 상기 NA(Numerical Aperture)는 투영렌즈의 구경조리개의 수를 나타낸다.
그러나, 실제로 마스크제작시 발생되는 마스크에러효과(Mask error effect)와 리소그래피공정에서 사용되는 감광막(Resist)의 콘트라스트(Contrast) 한계성을 고려하면 이들 한계 해상력은 공정마진을 고려하지 않은 한계 해상력일 수 밖에 없을 것이다.
점차 KrF 레이저의 광원을 노광 파장으로 이용하여 투영렌즈의 구경조리개의 수(NA)를 더욱 증가시켜 130nm는 물론 130nm이하의 패터닝을 실현하고자 연구가 진행되고 있으나, 많은 비용과 연구시간이 필요하며 렌즈의 다량 생산시 그의 성능이 어느 정도 실현가능할지는 의문시되고 있다.
또한, 코히어런스팩터(k1)를 감소시킬 수 있는 고콘트라스트(High contrast)의 성능을 가진 감광막의 개발도 필수적이지만, 여기에 적합한 감광막 개발에는 한계가 있다.
이와 같은 다수의 한계성을 고려해 보면, KrF 레이저의 광원을 이용하여 130nm이하의 선폭을 가지는 반도체 제조 공정에 적용하기에는 아직 많은 어려움이 있다.
최근에, 일반적인 노광조건과 향상된 감광막을 적용하여 현재의 한계 해상력을 뛰어넘어 130nm이하의 작은 선폭을 구현하려는 리소그래피 공정에 관한 많은 연구와 개발이 이루어지고 있다.
본 발명은 상기 종래기술의 제반 문제점을 해결하기 위해 안출한 것으로, 통상의 노광조건과 감광막패턴의 가교화에 따른 에칭선택비를 이용하여 노광 파장의 한계해상력을 넘어선 안정된 감광막패턴을 얻을 수 있는데 적합한 감광막패턴의 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 제 1 실시예에 따른 감광막패턴 형성 방법을 나타낸 도면,
도 2a 내지 도 2d는 본 발명의 제 2 실시예에 따른 감광막패턴 형성 방법을 나타낸 도면.
도 3은 종래기술에 따라 패터닝된 140nm L/S를 나타낸 도면,
도 4는 본 발명의 실시예에 따라 패터닝된 130nm L/S를 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명
11 : 도전층 12, 12a : 감광막패턴
13 : 가교
상기의 목적을 달성하기 위한 본 발명의 감광막패턴의 형성 방법은 감광막을 도포하고 노광 및 현상 공정으로 패터닝하여 제 1 감광막패턴을 형성하는 제 1 단계; 상기 제 1 감광막패턴을 가열시켜 상기 제 1 감광막패턴의 표면에 가교반응층을 형성하는 제 2 단계; 및 상기 제 1 감광막패턴 표면의 가교반응층에 따른 식각선택비를 이용하여 상기 제 1 감광막패턴의 표면을 일부 선택적으로 식각하여 상기 제 1 감광막패턴보다 작은 선폭을 갖는 제 2 감광막패턴을 형성하는 제 3 단계를 포함하여 이루어짐을 특징으로 하고, 본 발명의 감광막패턴의 형성 방법은 감광막을 도포하고 노광 및 현상공정으로 패터닝하여 제 1 감광막패턴을 형성하는 제 1 단계; 상기 제 1 감광막패턴상에 가교성 화학물질을 도포하는 제 2 단계; 상기 제 1 감광막패턴을 가열시켜 상기 제 1 감광막패턴의 가열로 발생된 산과 상기 가교성 화학물질의 가교반응으로 상기 제 1 감광막패턴의 표면을 감싸는 가교반응층을 형성하는 제 3 단계; 및 상기 제 1 감광막패턴 표면의 가교반응층의 식각선택비를 이용하여 상기 가교반응층을 선택적으로 식각하여 상기 제 1 감광막패턴보다 선폭이 감소된 제 2 감광막패턴을 형성하는 제 4 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 제 1 실시예에 따른 미세선폭을 갖는 감광막패턴의 형성 방법을 도시한 도면이다.
도 1a에 도시된 바와 같이, 소정 도전층(11)을 형성한 후, 상기 도전층(11)상에 감광막을 도포한 다음, 통상의 노광 및 현상으로 파지티브(Positive) 또는 네가티브(Negative)의 감광막패턴(12)을 형성한다. 여기서, 상기 도전층(11)은 반도체제조공정 중, 반도체기판, 금속층, 층간절연막 등 패턴을 형성하고자 하는 물질이다.
도 1b에 도시된 바와 같이, 상기 도전층(11)의 하부를 가열하여 감광막패턴 (12)내의 산을 열적 방법으로 발생시키며 발생된 산이 확산에 의하여 감광막패턴 (12)의 상부 및 감광막패턴(12)의 외부 벽쪽으로 산이 이동하게 된다.
도 1c에 도시된 바와 같이, 발생된 산이 감광막패턴(12)의 외벽쪽에서 감광막패턴(12) 내에 잔존하는 디블록킹기(radical deblocking)를 블록킹시키므로써 다른 화학구조로 변화시키거나 감광막패턴(12)의 외부면을 감싸는 가교반응층(13)을 형성한다. 이 때, 상기 가교반응층(13)은 상기 감광막패턴(12)의 레진(Resin)이 열에 의해 발생된 산과 가교반응(Crosslink)하여 형성된다. 이러한 가교반응층(13)를 형성하므로써 본래의 감광막패턴(12)이 더욱 강한 에칭 저항(Etching resistance)과 다른 정도의 에칭선택비(Etching selectivity)를 갖게 되고, 본래의 감광막패턴(12)은 가교반응층(13)의 두께만큼 그 폭이 줄어든다(12a).
도 1d에 도시된 바와 같이, 산소(O2) 혼합가스를 이용한 플라즈마를 이용하여 감광막패턴(12a)의 상부와 외벽쪽을 감싸안은 가교반응층(13)을 선택적으로 에칭하므로써, 본래의 감광막패턴(12)에 비해 작은 크기의 감광막패턴(12a)을 형성할수 있다.
도 2a 내지 도 2d는 본 발명의 제 2 실시예에 따른 감광막패턴의 형성 방법을 도시한 도면으로서, 노광 파장의 한계 해상력보다 작은 크기의 패턴을 형성할 수 있다.
도 2a에 도시된 바와 같이, 패턴닝하고자 하는 소정 도전층(21) 상에 감광막를 도포한 다음, 통상의 노광 및 현상으로 패터닝하여 감광막패턴(22)을 형성한다.
도 2b에 도시된 바와 같이, 가교성 화학물질(23)을 상기 감광막패턴(22)상에 도포한 후 일정 온도에서 가열하므로써 감광막패턴(22) 내에서 발생된 산(H+)이 확산에 의하여 감광막패턴(22)의 상부 및 외부 벽쪽으로 이동하게 된다.
도 2c에 도시된 바와 같이, 상기 이동된 산은 상기 가교성 화학물질(23)과 가교반응하여 가교반응층(24)을 형성하며, 또한 감광막패턴(22)의 상부와 외벽에서도, 도 1c와 같이, 가교반응을 일으켜 가교반응층(24)이 형성된다. 따라서 제 1 실시예의 가교반응층에 비해 더 두꺼운 가교반응층이 형성된다. 이 때, 상기 가교성 화학물질(23)은 후속 공정에서 제거가 용이하도록 수용성 물질을 이용한다.
도 2d에 도시된 바와 같이, 산소(O2) 혼합가스를 이용한 플라즈마를 이용하여 상기 가교반응층(24)을 선택적으로 에칭하므로써, 본래의 감광막패턴(22)에 비해 작은 크기의 감광막패턴(22a)을 형성할 수 있다.
상술한 공정은 마치 계란(Egg)을 일정시간 가열(Boiling)하여 삶은 후 딱딱해진 계란 껍질을 벗겨내므로서 원래 크기에 비해 계란 껍질만큼 두께가 줄어드는원리를 이용한 감광막패턴의 형성 방법으로서, 이하 REBEP(Resolution Enhancement by Boiled Egg Process)라고 약칭한다.
도면에 도시되지 않았지만, 가교반응층(24) 형성전에 산 발생정도를 조절하기 위하여 가열시간, 감광막패턴의 가교반응도 단위의 비, 산소플라즈마를 이용한 에칭시 에칭시간, 에칭가스의 농도등을 조절하므로써 웨이퍼내의 패턴크기, CD(Critical Demension)균일도 등을 조절할 수 있다.
상술한 본 발명의 제 1 실시예 및 제 2 실시예에서는, 노보락계, 폴리비닐페놀계, 폴리하이드록시 스타일렌계, 노보넨계, 아다맨탄계의 단중합체 또는 공중합체의 i-line, KrF, ArF, EUV(Extreme Ultra Violet), E-beam 또는 X-ray용 감광막 중 어느 하나를 이용하고, 또한, 광산발생제가 함유된 감광막을 이용할 수 있다. 그리고, 감광막 도포시 사용되는 용매로는 프로필렌, 글라이콜, 메칠, 에테르, 아세테이트 등의 통상적인 용매를 사용한다.
또한, 가교반응을 위한 베이킹으로는 UV베이킹, 오븐베이킹, 전자빔큐어링을 실시한다. 상기 베이킹 중 오븐베이킹은 콘택방식 또는 프록시미티방식을 이용하여 80℃∼160℃에서 30초∼120초 동안 실시하며, 상기 전자빔큐어링의 적용도즈는 1000μC∼5000μC이다. 이러한 가교반응을 위한 베이킹시 공정 환경중의 아민(amine)으로부터의 오염을 최소화하기 위하여 질소 또는 아르곤 등의 비활성 가스를 사용하고, 가교성 물질은 0.2∼0.5㎛의 두께로 도포되고, 후속 공정에서 제거를 위해 수용성 물질을 사용하며, 순수물을 사용하여 제거한다.
한편, 감광막패턴을 선택식각할 시, O2, N2, CF4등의 혼합가스를 사용하고,상기 O2의 압력은 1500sccm∼3000sccm, N2의 압력은 500sccm∼1500sccm, CF4의 압력은 500sccm∼1000sccm이다.
그리고, 식각시 적용되는 전력은 마이크로웨이브의 1500∼2000와트(W)이고, 램프의 온도는 200℃∼300℃, 식각시간은 30초∼150초이다.
또한, 상기 도전층으로는 실리콘, 나이트라이드, 폴리실리콘, 산화막, 알루미늄 또는 BPSG막을 이용하며, 상기 도전층이 화학적기계적연마 또는 화학적기계적연마를 실시하지 않은 막질을 사용한다.
마지막으로, 감광막패턴은 콘택홀 또는 라인에 적용한다.
도면에 도시되지 않았지만, 본 발명의 다른 실시예로서, 감광막과 노광원의 종류에 따라 미세선폭의 감광막패턴을 형성하는 방법에 대해 설명한다.
먼저 노보락(Novorac)계 감광막과 i-line노광을 이용하여 형성된 감광막패턴으로서, 반도체기판상에 도전층을 형성한 다음, 상기 도전층상에 노보락계의 감광막을 7800Å의 두께로 도포한 후, i-line노광과 현상 공정을 거쳐 3.5㎛의 라인(Line)과 3.5㎛의 스페이스(Space) 형태의 패터닝을 한다. 감광막패터닝이 완료된 반도체기판을 UV-베이킹(UV-baking) 또는 가열에 의한 베이킹(Boiling baking), 또는 전자빔 큐어링(E-beam curing)을 실시하여 감광막패턴의 표면을 경화(Hardening)시킨다.
이어 산소플라즈마(O2plasma)를 이용하여 감광막패턴의 경화된 부분을 선택적으로 식각하여 3.2㎛ 라인과 3.8㎛의 스페이스 형태의 감광막패턴을 형성하는데,상기 감광막패턴은 본래의 감광막패턴에 비해 라인이 작고 스페이스가 넓다.
두 번째, 폴리하이드록시 스타일렌계의 감광막과 KrF노광을 이용하여 형성된 감광막패턴으로서, 도전층상에 폴리하이드록시 스타일렌계의 감광막을 5600Å의 두께로 도포한 후, KrF노광과 현상 공정을 거쳐 140nm라인과 140nm의 스페이스 형태의 패터닝을 한다. 이어 감광막패터닝이 실시된 웨이퍼를 UV베이킹 또는 가열에 의한 베이킹, 또는 전자빔큐어링에 의해 감광막의 표면을 경화시킨다. 이어 산소플라즈마 가스를 이용하여 감광막패턴의 경화된 부분을 선택적으로 식각하여 130nm 라인과 150nm의 스페이스 형태의 감광막패턴을 형성하는데, 상기 감광막패턴은 본래의 감광막패턴에 비해 라인이 작고 스페이스가 넓다.
세 번째, 씨크로 올레핀계의 감광막과 ArF노광을 이용하여 형성된 감광막패턴으로서, 씨크로 올레핀계의 감광막을 도전층상에 3500Å두께로 도포한 후, ArF 노광과 현상공정을 거쳐 1.3㎛ 라인과 1.3㎛스페이스 형태의 패터닝을 실시한다. 이어 감광막패터닝이 실시된 웨이퍼를 UV베이킹 또는 가열에 의한 베이킹, 또는 전자빔 큐어링에 의해 감광막패턴의 표면을 경화시킨다. 이어 산소플라즈마 가스를 이용하여 감광막패턴의 경화된 부분을 선택적으로 식각하여 1.1㎛라인과 1.5㎛스페이스 형태의 감광막패턴을 형성한다. 이 때, 상기 감광막패턴은 본래의 감광막패턴에 비해 라인이 작고 스페이스가 넓다.
네 번째, 아크릴레이트계의 감광막과 ArF노광을 이용하여 형성된 감광막패턴으로서, 아크릴레이트계의 감광막을 도전층상에 3500Å 두께로 도포한 후, ArF노광과 현상공정을 거쳐 1.3㎛ 라인과 1.5㎛ 스페이스 형태의 패터닝을 실시한다. 이어감광막패터닝이 실시된 웨이퍼를 UV베이킹 또는 가열에 의한 베이킹, 또는 전자빔 큐어링을 실시하여 감광막패턴의 표면을 경화시킨다. 이어 산소플라즈마 가스를 이용하여 감광막 패턴의 경화된 부분을 선택적으로 식각하여 1.1㎛ 라인과 1.7㎛ 스페이스 형태의 감광막패턴을 형성한다. 이 때, 상기 감광막패턴은 본래의 감광막패턴에 비해 라인이 작고 스페이스가 넓다.
다섯 번째, 노르보넨계의 감광막과 ArF노광을 이용하여 형성된 감광막패턴으로서, 노르보넨계의 감광막를 도전층상에 2500Å두께로 도포한 후, ArF노광과 현상공정을 거쳐 1.1㎛ 라인과 1.1㎛ 스페이스 형태의 패터닝을 실시한다. 이어 감광막패터닝이 실시된 웨이퍼를 UV베이킹 또는 가열에 의한 베이킹, 또는 전자빔 큐어링을 실시하여 감광막패턴의 표면을 경화시킨다. 이어 산소플라즈마 가스를 이용하여 감광막 패턴의 경화된 부분을 선택적으로 식각하여 0.9㎛ 라인과 1.3㎛ 스페이스 형태의 감광막패턴을 형성한다. 이 때, 상기 감광막패턴은 본래의 감광막패턴에 비해 라인이 작고 스페이스가 넓다.
여섯 번째, 노보락계의 감광막과 전자빔노광을 이용하여 형성된 감광막패턴으로서, 도전층상에 노보락계 감광막을 3500Å두께로 코팅한 후, 전자빔(E-beam)노광과 현상공정을 거쳐 0.9㎛ 라인과 0.9㎛ 스페이스 형태의 패터닝을 실시한다. 이어 감광막패터닝이 실시된 웨이퍼를 UV베이킹 또는 가열에 의한 베이킹, 또는 전자빔 큐어링을 실시하여 감광막패턴의 표면을 경화시킨다. 이어 산소플라즈마 가스를 이용하여 감광막 패턴의 경화된 부분을 선택적으로 식각하여 0.7㎛ 라인과 1.1㎛ 스페이스 형태의 감광막패턴을 형성한다. 이 때, 상기 감광막패턴은 본래의 감광막패턴에 비해 라인이 작고 스페이스가 넓다.
도 3은 종래의 기술에 따라 형성된 140nm선폭의 라인/스페이스 패턴을 도시하고, 도 4는 본 발명의 실시예에 따라 형성된 130nm선폭의 라인/스페이스 패턴을 도시하고 있는 것으로, 종래에 비해 본 발명에서는 선폭을 감소시킬 수 있음을 나타내고 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 감광막패터닝 후, 감광막 패턴을 가교반응시킨 후, 가교반응층에 따른 에칭선택비를 이용한 REBEP공정을 실시하므로써, 적용되는 노광 파장의 한계 해상력을 넘어서는 안정된 미세선폭의 감광막패턴을 구현할 수 있는 효과가 있다.

Claims (14)

  1. 감광막패턴의 형성 방법에 있어서,
    감광막을 도포하고 노광 및 현상 공정으로 패터닝하여 제 1 감광막패턴을 형성하는 제 1 단계;
    상기 제 1 감광막패턴을 가열시켜 상기 제 1 감광막패턴의 표면에 가교반응층을 형성하는 제 2 단계; 및
    상기 제 1 감광막패턴 표면의 가교반응층에 따른 식각선택비를 이용하여 상기 제 1 감광막패턴의 표면을 일부 선택적으로 식각하여 상기 제 1 감광막패턴보다 작은 선폭을 갖는 제 2 감광막패턴을 형성하는 제 3 단계
    를 포함하여 이루어짐을 특징으로 하는 감광막패턴의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계는,
    UV베이킹, 오븐 베이킹 또는 전자빔큐어링 중 어느 하나를 이용하여 이루어지는 것을 특징으로 하는 감광막패턴의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 2 단계에서,
    상기 제 1 감광막패턴의 가교반응시 질소 또는 아르곤 중 어느 하나의 비활성 가스를 주입하는 것을 특징으로 하는 감광막패턴의 형성 방법.
  4. 제 2 항에 있어서,
    상기 오븐 베이킹은 콘택방식 또는 프록시미티 방식 중 어느 하나의 오븐을 이용하고, 80℃∼160℃에서 30초∼120초 동안 진행되는 것을 특징으로 하는 감광막패턴의 형성 방법.
  5. 제 2 항에 있어서,
    상기 전자빔큐어링시 적용도즈는 1000μC∼5000μC 인 것을 특징으로 하는 감광막패턴의 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 3 단계에서,
    상기 플마즈마는 산소, 질소, CF4의 혼합가스를 이용하는 것을 특징으로 하는 감광막패턴의 형성 방법.
  7. 제 6 항에 있어서,
    상기 산소의 압력은 1500∼3000sccm, 상기 질소의 압력은 500∼1500sccm, 상기 CF4의 압력은 500∼1000sccm인 것을 특징으로 하는 감광막패턴의 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 3 단계에서,
    상기 플라즈마 식각은 1500∼2000와트의 파워와 200℃∼300℃온도의 램프를 이용하여 30초∼150초 동인 실시하는 것을 특징으로 하는 감광막패턴의 형성 방법.
  9. 제 1 항에 있어서,
    상기 감광막은 노보락계, 폴리비닐페놀계, 폴리하이드록시스타일렌계, 노보넨계, 아다맨탄계의 단중합체 또는 i-line, KrF, ArF, EUV, 전자빔, X-ray용의 공중합체 중 어느 하나를 이용하는 것을 특징으로 하는 감광막패턴의 형성 방법.
  10. 제 1 항에 있어서,
    상기 감광막은 광산발생제가 함유된 감광막을 이용하는 것을 특징으로 하는감광막패턴의 형성 방법.
  11. 제 1 항에 있어서,
    상기 감광막은 프로필렌, 클라이콜, 메칠, 에테르 또는 아세테이트 중 어느 하나의 용매를 이용하여 도포되되, 0.2∼3㎛의 두께로 도포되는 것을 특징으로 하는 감광막패턴의 형성 방법.
  12. 감광막패턴의 형성 방법에 있어서,
    감광막을 도포하고 노광 및 현상공정으로 패터닝하여 제 1 감광막패턴을 형성하는 제 1 단계;
    상기 제 1 감광막패턴상에 가교성 화학물질을 도포하는 제 2 단계;
    상기 제 1 감광막패턴을 가열시켜 상기 제 1 감광막패턴의 가열로 발생된 산과 상기 가교성 화학물질의 가교반응으로 상기 제 1 감광막패턴의 표면을 감싸는 가교반응층을 형성하는 제 3 단계; 및
    상기 제 1 감광막패턴 표면의 가교반응층의 식각선택비를 이용하여 상기 가교반응층을 선택적으로 식각하여 상기 제 1 감광막패턴보다 선폭이 감소된 제 2 감광막패턴을 형성하는 제 4 단계
    를 포함하여 이루어짐을 특징으로 하는 감광막패턴의 형성 방법.
  13. 제 12 항에 있어서,
    상기 제 2 단계에서,
    상기 가교성 화학물질은 수용성 물질인 것을 특징으로 하는 감광막패턴의 형성 방법.
  14. 제 12 항에 있어서,
    상기 제 4 단계에서,
    상기 가교성 화학물질은 순수물을 이용하여 제거되는 것을 특징으로 하는 감광막패턴의 형성 방법.
KR1020000035543A 2000-06-27 2000-06-27 반도체 소자의 감광막패턴 형성 방법 KR100645835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000035543A KR100645835B1 (ko) 2000-06-27 2000-06-27 반도체 소자의 감광막패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035543A KR100645835B1 (ko) 2000-06-27 2000-06-27 반도체 소자의 감광막패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20020001195A true KR20020001195A (ko) 2002-01-09
KR100645835B1 KR100645835B1 (ko) 2006-11-14

Family

ID=19674099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035543A KR100645835B1 (ko) 2000-06-27 2000-06-27 반도체 소자의 감광막패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100645835B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456312B1 (ko) * 2002-07-19 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
KR100462760B1 (ko) * 2002-06-11 2004-12-20 동부전자 주식회사 듀얼 다마신 공정에 있어서 산화막 식각 방법
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100596037B1 (ko) * 2004-12-30 2006-06-30 매그나칩 반도체 유한회사 반도체 소자의 패턴 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
KR19990054908A (ko) * 1997-12-26 1999-07-15 김영환 미세 감광막패턴 형성방법
JP3189773B2 (ja) * 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
KR20000001567A (ko) * 1998-06-12 2000-01-15 윤종용 포토마스킹공정에서의 해상도 한계에 따른 사이즈 영향을최소화 하기 위한 패턴막 형성방법 및 그의 구조
KR20000009347A (ko) * 1998-07-23 2000-02-15 이혁병 자동판매기의 상품 품절 감지방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462760B1 (ko) * 2002-06-11 2004-12-20 동부전자 주식회사 듀얼 다마신 공정에 있어서 산화막 식각 방법
KR100456312B1 (ko) * 2002-07-19 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100596037B1 (ko) * 2004-12-30 2006-06-30 매그나칩 반도체 유한회사 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
KR100645835B1 (ko) 2006-11-14

Similar Documents

Publication Publication Date Title
US6716570B2 (en) Low temperature resist trimming process
CN1881078B (zh) 形成抗蚀刻保护层的方法
US8158335B2 (en) High etch resistant material for double patterning
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
KR20020033429A (ko) 노출 방법
TWI737856B (zh) 微影圖案化方法
US8815496B2 (en) Method for patterning a photosensitive layer
KR20080061651A (ko) 반도체 소자의 형성방법
US6514868B1 (en) Method of creating a smaller contact using hard mask
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
KR100843899B1 (ko) 반도체 소자의 제조방법
US6514867B1 (en) Method of creating narrow trench lines using hard mask
KR101078719B1 (ko) 반도체 소자의 제조방법
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
TW201824345A (zh) 半導體裝置的製作方法
KR100272517B1 (ko) 반도체 소자의 마스크 제조 방법
KR100870326B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
JP2867975B2 (ja) レジストパターンの形成方法
KR100192932B1 (ko) 반도체소자의 형성방법
KR20050059794A (ko) 반도체 소자의 초미세 콘택홀 형성방법
KR20030092865A (ko) 반도체소자의 미세패턴 형성방법
TW201248685A (en) Method for via formation in a semiconductor device
KR100281113B1 (ko) 반도체소자의 패터닝 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee