KR100596037B1 - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR100596037B1
KR100596037B1 KR1020040117089A KR20040117089A KR100596037B1 KR 100596037 B1 KR100596037 B1 KR 100596037B1 KR 1020040117089 A KR1020040117089 A KR 1020040117089A KR 20040117089 A KR20040117089 A KR 20040117089A KR 100596037 B1 KR100596037 B1 KR 100596037B1
Authority
KR
South Korea
Prior art keywords
pattern
semiconductor device
atmosphere gas
electron beam
flow
Prior art date
Application number
KR1020040117089A
Other languages
English (en)
Inventor
김홍익
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040117089A priority Critical patent/KR100596037B1/ko
Application granted granted Critical
Publication of KR100596037B1 publication Critical patent/KR100596037B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로서, 보다 상세하게는 반도체 기판상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 소정의 온도로 가열하여 패턴을 열 유동(thermal flow)시키는 단계; 및 분위기 가스 존재 하에서 상기 열 유동된 패턴에 전자빔(electron-beam)을 조사하여 상기 분위기 가스와 레지스트 표면의 탄화수소와의 교차결합을 형성하게 하는 단계를 포함하는 반도체 소자의 패턴 형성 방법에 관한 것이다. 본 발명의 패턴 형성 방법은 별도의 추가 장비 없이 종래의 공정에서 사용중인 장비들을 이용하기 때문에 공정이 단순하고 비용이 적게 들며, 아울러 감광막 패턴을 열 유동시킨 이후에 전자빔을 조사하는 단계만을 추가로 실시함으로써 원하는 CD를 가지는 감광막 패턴을 형성할 수 있으므로 반도체 소자의 제조 원가를 절감시킬 수 있는 장점이 있다.
감광막 패턴, 열 유동, 전자빔

Description

반도체 소자의 패턴 형성 방법{Method for Pattern Formation of Semiconductor Device}
도 1a 내지 도 1c는 본 발명에 따른 패턴 형성 방법의 공정 과정을 보여주는 모식도이다.
<도면의 주요 부분에 대한 부호 설명>
10 ; 전자빔 챔버(chamber), 11 ; 핫 플레이트 오븐,
12 ; 반도체 기판, 13 ; 감광막 패턴,
14 ; 분위기 가스와 레지스트 수지의 탄화수소와의 반응물
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로서, 보다 상세하게는 감광막 패턴을 열 유동(thermal flow)시킨 후 분위기 가스 존재 하에서 상기 열 유동된 패턴에 전자빔(electron-beam)을 조사하는 단계를 포함하는 반도체 소자의 패턴 형성 방법에 관한 것이다.
반도체 공정 중 미세 홀 패턴을 형성함에 있어서, 노광 장비의 해상력 이상의 미세 홀 패턴을 형성해야 하는 경우에는 통상적으로 레지스트 유동(resist flow) 공정 또는 RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) 공정 등이 도입되게 된다.
레지스트 유동 공정은 노광 공정과 현상 공정을 실시하여 노광 장비의 분해능 정도의 감광막 패턴을 형성한 다음, 감광제의 유리전이 온도 이상으로 열에너지를 인가하여 감광제가 열 유동(thermal flow) 되도록 하는 공정을 의미한다. 이때, 이미 형성된 패턴은 공급된 열에너지에 의해 원래의 크기를 감소시키는 방향으로 열 유동하여 최종적으로 집적 공정에 요구되는 미세 패턴을 얻게 된다. 이러한 레지스트 유동 공정을 도입함으로써 노광 장비의 해상력 이하의 미세한 패턴을 형성할 수 있게 되었으나, 레지스트 유동 공정에서는 특정 온도, 특히 포토레지스트 수지의 유리전이 온도 이상의 온도에서 감광제의 흐름이 급격하게 일어나 패턴의 프로필(profile)이 휘어지거나 붕괴될 수 있고, 과도한 유동이 발생될 때 패턴이 매립되어 버리는 현상(over-flow)이 나타난다는 점 등의 문제점이 있다. 이는 대부분의 감광제가 인가된 열에 매우 민감하게 반응하여 온도 조절이 잘못되거나, 혹은 유동 시간이 설정값보다 길어질 때 과도한 열 유동이 발생되기 때문이다. 이러한 현상은 형성된 미세 홀 패턴에서 상층부와 중앙부 그리고 하층부에 존재하는 유동될 수 있는 폴리머의 양이 다르기 때문에 발생되는데, 상층부 및 하층부에서는 흐를 수 있는 폴리머의 양이 중앙보다 상대적으로 적으므로 같은 열에너지 전달시 흐름이 적게 일어나 흐름 후 형성된 패턴이 휘게 되는 것이다.
이러한 문제점을 해결하기 위하여 종래에는 열을 인가하는 베이크 오븐 (bake oven)의 온도 균일도를 증가시키거나 또는 베이크 오븐에 유지되는 시간을 정확하게 조절하는 방법을 사용하고 있는데, 오븐 공정의 개선 정도가 오버 플로우(over-flow) 문제를 해결할 만한 수준이 아니며, 또한 오븐을 조절하는 것만으로는 상기와 같은 휘어진 패턴 모양을 개선시킬 수 없다는 등의 문제점은 여전히 남아 있게 된다.
한편, RELACS 공정에서는 형성하고자 하는 최종 미세 홀 패턴 사이즈보다 큰 사이즈를 가지는 콘택 개구가 형성된 통상의 미세 홀 포토레지스트 패턴을 다시 형성함으로써 미세 패턴을 형성한다. 그 후, 상기와 같이 형성된 초기의 포토레지스트 패턴 위에 수용성 폴리머를 코팅한다. 상기 수용성 폴리머는 상기 포토레지스트 패턴과 반응하여 그 표면을 따라 불용성 가교층을 형성하게 된다. 그 후, 상기 포토레지스트 패턴을 세정하여 반응되지 않은 폴리머를 제거하게 되며, 결과적으로 상기 가교층에 의해 포토레지스트 패턴의 유효 사이즈가 증가되어 콘택 개구 또는 L/S (line/space) 패턴에서의 공간 크기를 감소시킨다. 그러나, 상기 공정은 듀티 비(duty ratio)에 관계없이 일정 사이즈를 균일하게 줄일 수 있다는 장점이 있으나, 수용성 폴리머의 불완전한 제거로 인하여 패턴에 반점 또는 막질 등과 같은 현상 잔류물들이 남아있게 되고, 이와 같은 현상 잔류물들은 후속 식각 공정에서 최종 소자에서의 결함 발생 가능성을 증가시켜 수율 및 신뢰성을 저하시키게 되는 문제점이 있다. 또한, 웨이퍼를 제1 용액으로 세정한 후 물로 세정하는 2단계 세정 공정을 적용하면 웨이퍼상에 남아있는 현상 잔류물의 양을 감소시킬 수는 있으나, 이렇게 할 경우 공정이 복잡해지고 비용이 상승되는 등의 단점이 있다.
본 발명은 상기와 같은 종래 미세 콘택홀 형성 방법상의 문제점을 해결하기 위해 안출된 것으로서, 패터닝된 감광막을 1차로 열 유동시킨 후, 분위기 가스 존재 하에서 전자빔을 조사하여 상기 분위기 가스와 레지스트 표면의 탄화수소와의 교차결합을 유발시킴으로써 감광막 패턴의 크기를 추가로 감소시키는 단계를 포함하는 반도체 소자의 패턴 형성 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 기판상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 소정의 온도로 가열하여 패턴을 유동시키는 단계; 및 분위기 가스 존재 하에서 상기 유동된 패턴에 전자빔을 조사하여 상기 분위기 가스와 레지스트 표면의 탄화수소와의 교차결합을 형성하게 하는 단계를 포함하는 반도체 소자의 패턴 형성 방법을 제공한다.
이하, 본 발명을 상세히 설명한다.
본 발명의 반도체 소자의 패턴 형성 방법은
1) 반도체 기판상에 감광막 패턴을 형성하는 단계;
2) 상기 감광막 패턴을 소정의 온도로 가열하여 패턴을 유동시키는 단계; 및
3) 분위기 가스 존재 하에서 상기 유동된 패턴에 전자빔을 조사하여 상기 분위기 가스와 레지스트 표면의 탄화수소와의 교차결합을 형성하게 하는 단계를 포함한다.
도 1a를 참조하면, 반도체 기판(12) 상에 ArF 레지스트를 이용한 미세 홀 감광막 패턴(13)을 형성한다. 이때, 상기 미세 홀 패턴은 "A" 크기의 CD를 가지게 된다.
도 1b를 참조하면, 상기에서 패턴닝된 반도체 기판을 전자빔 챔버(10) 내의 핫 플레이트 오븐(11) 위에 올려 소정의 온도에서 미세 홀 패턴을 열 유동 시킨다. 이때, 상기 핫 플레이트 오븐의 온도는 50 내지 200℃ 범위이고, 100 내지 180℃인 것이 바람직하다. 패턴이 유동됨으로써 CD의 크기는 "B"로 줄어들게 되며, 이때 발생되는 흄(Hume)을 제거하기 위하여 펌핑(pumping)을 실시하는 것이 바람직하다. 상기에서, 소정의 온도는 80 내지 150℃ 범위이고, 100 내지 120℃인 것이 바람직하며, 짧은 시간동안 낮은 온도에서 유동시킴으로 인해 유동된 감광막 패턴 윗부분의 프로필(profile)이 약간 경사지게 되는 경향이 있다.
도 1c를 참조하면, 분위기 가스 존재 하에서 상기 열 유동된 감광막 패턴에 전자빔을 조사한다. 상기 분위기 가스로는 CO2 또는 N2를 사용할 수 있으나 반드시 여기에 한정되는 것은 아니며, CO2인 것이 바람직하다. 또한, 전자빔 챔버(10) 내의 온도는 50 내지 250℃ 범위이고, 100 내지 200℃인 것이 바람직하다. 전자빔을 조사하면 상기 분위기 가스와 레지스트 수지의 탄화수소와의 재조합 반응에 따른 반응물(14)이 생성되어 상기 열 유동된 패턴 상부에 증착되고, 결과적으로 CD의 크기는 "C"로 줄어들게 된다. 열 유동 이후에는 핫 플레이트 오븐(11)은 열 유동시보다 낮은 온도를 유지하며, 이때 단순히 웨이퍼 내에서 생산이 균일하게 일어나는 정도의 온도이면 무방하다. 아울러, 공정이 완료된 후 흄 및 챔버내에 잔류하는 분위기 가스, 바람직하게는 CO2 가스를 제거하기 위해 추가로 펌핑을 하는 것이 바 람직하다.
상기에서 살펴본 바와 같이, 본 발명의 패턴 형성 방법은 별도의 추가 장비 없이 종래의 공정에서 사용중인 장비들을 이용하기 때문에 공정이 단순하고 비용이 적게 들며, 아울러 감광막 패턴을 열 유동시킨 이후에 전자빔을 조사하는 단계만을 추가로 실시함으로써 원하는 CD를 가지는 감광막 패턴을 형성할 수 있으므로 반도체 소자의 제조 원가를 절감시킬 수 있는 장점이 있다.

Claims (6)

  1. 반도체 기판상에 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 소정의 온도로 가열하여 패턴을 유동시키는 단계; 및
    분위기 가스 존재 하에서 상기 유동된 패턴에 전자빔을 조사하여 상기 분위기 가스와 레지스트 표면의 탄화수소와의 교차결합을 형성하게 하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
  2. 제 1항에 있어서,
    상기 소정의 온도는 100 내지 120℃ 범위인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  3. 제 1항에 있어서,
    상기 분위기 가스는 CO2 또는 N2인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 제 3항에 있어서,
    상기 분위기 가스는 CO2인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  5. 제 1항에 있어서,
    상기 전자빔 챔버 내의 온도는 50 내지 250℃ 범위인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  6. 제 1항에 있어서,
    공정이 완료된 후 흄(Hume) 및 챔버내에 잔류하는 분위기 가스를 제거하기 위해 펌핑하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
KR1020040117089A 2004-12-30 2004-12-30 반도체 소자의 패턴 형성 방법 KR100596037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117089A KR100596037B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117089A KR100596037B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR100596037B1 true KR100596037B1 (ko) 2006-06-30

Family

ID=37183548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117089A KR100596037B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100596037B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204399A (ja) 1998-01-09 1999-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020001195A (ko) * 2000-06-27 2002-01-09 박종섭 반도체 소자의 감광막패턴 형성 방법
KR20020002137A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 장치의 패턴 형성 방법
KR20020058310A (ko) * 2000-12-29 2002-07-12 박종섭 반도체소자의 패터닝 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204399A (ja) 1998-01-09 1999-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020001195A (ko) * 2000-06-27 2002-01-09 박종섭 반도체 소자의 감광막패턴 형성 방법
KR20020002137A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 장치의 패턴 형성 방법
KR20020058310A (ko) * 2000-12-29 2002-07-12 박종섭 반도체소자의 패터닝 방법

Similar Documents

Publication Publication Date Title
CN106226998B (zh) 光刻方法
KR101372152B1 (ko) 패턴 형성 방법 및 중합체 알로이 기재
CN1881078B (zh) 形成抗蚀刻保护层的方法
WO2011036816A1 (ja) パターン形成方法
US7531296B2 (en) Method of forming high etch resistant resist patterns
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
KR100456312B1 (ko) 반도체 소자의 초미세 콘택홀 형성방법
KR100493029B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100596037B1 (ko) 반도체 소자의 패턴 형성 방법
US7384726B2 (en) Resist collapse prevention using immersed hardening
JP2019021794A (ja) 機能構造体製造方法及びフォトレジスト処理装置
US7094711B2 (en) Micro pipe manufacturing method
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
US9086631B2 (en) EUV resist sensitivity reduction
JP2009105248A (ja) パターン形成方法
JP2020111769A (ja) 金属膜作成方法及びナノインプリンティング材
KR102527983B1 (ko) 반도체 장치의 미세 패턴 형성방법
JPH0210363A (ja) レジスト塗布膜のベーク処理法
TW201407302A (zh) 基於降低圖案粗糙度及變形之目的之處理程序
KR100215899B1 (ko) 반도체 소자의 콘택 형성방법
KR20030092865A (ko) 반도체소자의 미세패턴 형성방법
JP2005005527A (ja) レジストパターン形成方法およびそれを用いた半導体装置の製造方法
KR20240019572A (ko) Euv를 이용한 레지스트 패턴의 형성 방법 및 이를 마스크로 이용한 패턴 형성 방법
KR20070051008A (ko) 포토레지스트 패턴 형성 방법
JPH06188184A (ja) レジスト膜の加熱方法およびパターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee