JPH0210363A - レジスト塗布膜のベーク処理法 - Google Patents

レジスト塗布膜のベーク処理法

Info

Publication number
JPH0210363A
JPH0210363A JP16116088A JP16116088A JPH0210363A JP H0210363 A JPH0210363 A JP H0210363A JP 16116088 A JP16116088 A JP 16116088A JP 16116088 A JP16116088 A JP 16116088A JP H0210363 A JPH0210363 A JP H0210363A
Authority
JP
Japan
Prior art keywords
film
resist
substrate
resist film
rays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16116088A
Other languages
English (en)
Inventor
Yoshiaki Mimura
三村 義昭
Satoshi Nakayama
諭 中山
Takashi Morimoto
孝 森本
Masaki Yano
正樹 矢野
Seiko Yurikawa
百合川 斎子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Advanced Technology Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Technology Transfer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Technology Transfer Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP16116088A priority Critical patent/JPH0210363A/ja
Publication of JPH0210363A publication Critical patent/JPH0210363A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体並びに各種電子デバイスの製造工程に
おいて使用される多層レジスト工程における下層レジス
ト膜塗布後のレジストベーク処理方法並びにエッチバッ
ク工程におけるレジスト膜塗布後のレジストベーク処理
方法に関する。
(従来技術及び発明が解決しようとする課題)多層レジ
ストによるパターン形成法において、従来、下層レジス
ト膜として市販のポジ型ホトレジスト塗布膜がそのまま
使用されている。下層膜の役割及びその性能として、<
4)段差のある基板表面をできるだけ平坦化することで
あり、これによってその上層に形成する中間層、或いは
上層レジスト膜の厚さを薄く、かつ均一な厚さにするこ
とが可能となり、解像性並びにパターン寸法の均一性が
向上できる。@中間層、或いは上層レジスト膜の堆積に
対して、混合層の形成或いは、タラッり等の機械的損傷
を生じさせない化学的及び機械的に強固な膜であること
、これらを満足するため、通常クレゾールノボラック樹
脂と0−ナフトキノンジアジド感光剤から成る市販のポ
ジ型ホトレジスト剤の塗布膜が用いられ、しかも塗布後
に250°C程度にベーク処理を実施することにより、
上記の0)の要求を満足させている。この他(ハ)Oz
RIE(酸素によるリアクティブイオンエツチング)に
よって微細パターンの形成が容易であり、かつ塩素系な
いしフッ素系エツチングガスに対して十分な耐ドライエ
ツチ性を存すること、に)上層パターンの形成に主とし
て使用されるg線(波長436nw)に対し、基板から
の反射光に起因する像質劣化を防ぐためできるだけ不透
明であることなどが要求される。上記のに)の要件を満
足させる方法としては、通常レジスト材料に(i)紫外
線吸収用ダイを混入する。 GOポジ型レジスト膜を2
80°C以上に加熱するとポリマの構造変化によって、
波長450nm以下の紫外線吸収が急激に増大する。な
どのいずれかの方法が利用されるが、(i)は耐熱性の
十分高い色素が得にくい欠点があり、60は基板を高温
に加熱しなければならないことから、耐熱性の低いアル
ミ金属配線工程等には適用しにくい欠点があった。
いずれの場合においても、下層レジスト膜は中間層また
は上層レジスト膜塗布前に250’C前後でベーク処理
を行う必要がある。ベーク処理はホットプレート上に前
記基板を真空チャックで固定しながら行うか、あるいは
強制循環式雰囲気オーブンが使用されている0枚葉処理
である前者の場合は1枚の基板を数分以内で、またバッ
チ処理が基本の後半の場合でも1バッチ当り1時間以内
で、ベーク処理を完了させることが実用上要求されてい
る。このため、通常基板は設定温度(典型例では250
’C)のホットプレート上あるいは250’Cに設定さ
れた雰囲気において急熱される。
一方、ポジ型ホトレジスト膜を加熱した場合、100″
C付近でO−ナフトキノンジアジド感光剤の熱分解が始
まり、この際大量のN2ガスを放出する。
厚さ約2nのポジ型ホトレジスト膜中に含まれる感光剤
全量が分解したと仮定すると、レジスト膜1cm”の面
積当りおおよそ3 Xl0−3ccの容量のN!ガスが
放出される。また、塗布直後のレジスト膜には通常5%
前後の溶剤(主成分は沸点156.3°Cの2−エトキ
シエチルアセテート)が含まれており、この全量が気化
すると、同様に2 Xl0−’cc/cow”の溶剤蒸
気を発生する。これを直径100nの気泡の数に換算す
ると、前者が約5800個/cm”後者が約3800個
/ CIm ”に相当する。さらにまた、ポジ型ホトレ
ジストはおおよそ120℃付近に軟化点を有し、また約
140’C以上に加熱するとクレゾールノボラック樹脂
と感光剤、あるいはノボラック樹脂相互の熱架橋による
硬化反応が始まることが知られている。
従って、前記ホトレジスト膜を高温でベーク処理を行う
と、前述した化学変化及び構造変化、並びに溶剤の蒸発
がほぼ同時に、かつ急激に生しるため、レジスト膜内に
多数の気泡が発生する。これは以後のパターン形成にお
いて、欠陥の原因となり、集積回路の製造歩留りに深刻
な影響を及ぼすことになる。
以上、多層レジストプロセスにおける下層レジスト布膜
形成時の問題について述べてきたが、LSI製造工程中
の眉間絶縁膜の平坦化処理として使用されているエッチ
バック工程におけるレジスト塗布膜形成においても、こ
れと全く同様の問題があり、集積回路の歩留りを向上さ
せるためには、レジスト塗布膜中の気泡発生を完全に抑
止したレジスト布膜形成技術の開発が重要である。
ところが、これまでに開示されているこの種技術におい
て、上記問題点の解決法に関し、明確に記述された資料
は見当たらないのが現状である。
本発明は上記の欠点を改善するために提案されたもので
、ポジ型ホトレジスト塗布膜に簡単かつ短時間の処理を
施すことによって気泡発生がなく、その上レジスト膜表
面形状をも制御可能なベーク処理法を提供することを目
的とする。
これを多層レジスト工程の下層レジスト膜塗布工程、並
びに平坦化処理のエッチバック工程用レジスト膜塗布の
後工程に通用することにより、素子の製造歩留り向上に
多大の効果が得られる。
(課題を解決するための手段) 上記の目的を達成するため、本発明は多層レジスト法に
よるパターン形成工程中の下層レジスト膜塗布工程にお
いて、半導体基板上にクレゾールノボラック樹脂と0−
ナフトキノンジアジド感光剤を主成分とするポジ型ホト
レジスト膜を塗布したのち、前記基板を徐々に昇温させ
ながら、弱い紫外線を照射して感光剤を光分解させる工
程と、引き続き強い紫外線を照射して前記ホトレジスト
膜に架橋反応を行わせて硬化させる工程とを含むことを
特徴とするレジスト塗布膜のベーク処理法を発明の要旨
とするものである。
さらに本発明はエッチバック法による半導体基板平坦化
処理工程中のレジスト膜塗布工程において、前記基板上
にクレゾールノボラック樹脂と〇−ナフトキノンジアジ
ド感光剤から成るポジ型ホトレジスト膜を塗布したのち
に引き続き、少なくとも前記基板を徐々に昇温させなが
ら、弱い紫外線を照射して感光剤を光分解させる工程を
実施することを特徴とするレジスト塗布膜のベーク処理
法を発明の要旨とするものである。
(作用) 本発明はポジ型ホトレジスト膜を半導体基板上に塗布し
たのち、基板を徐々に昇温させながら、弱い紫外線を照
射して感光剤を光分解させる工程と、引き続き強い紫外
線を照射して前記ホトレジスト膜に架橋反応を行わせて
硬化させる工程とを含むことによって、レジスト膜中に
気泡が発生せず、表面の平滑性が制御でき、機械的及び
熱的に安定なレジスト塗布膜を短時間処理で得ることが
できる。
次に本発明をさらに詳述する。
本発明は、前述したポジ型ホトレジスト材料の加熱処理
による化学変化並びに構造変化に関する知見に基づいて
提案された気泡を発生させないホトレジスト膜ベーク処
理法に関するものであり、以下に具体的データ例に基づ
いて説明する。
約11の段差を有するシリコン熱酸化膜つきシリコンウ
ェーハ上にポジ型ホトレジスト商品名マイクロポジット
5I400(シップレ社製、略称MPS1400)を約
1.5flの厚さになるよう回転塗布する。これによっ
て、段差の底部のレジスト膜厚は2.0〜2.51とな
る0次に、以下に述べる3種の処理条件にてベーク処理
を実施したのに引き続き、光学顕微鏡下で試料表面を観
察し、レジスト塗布膜内に発生した単位面積当りの気泡
の数を計数した。気泡はレジスト膜の厚い段差底部に集
中的に発生し、その径は数nm10数nである。この結
果、レジスト塗布後ただちに250℃のホットプレート
上で3分間ベーク処理したものは約2000個/cm”
の気泡が観察された。レジスト品種を商品名0FPR−
800(東京応化製)に代えても大差のない結果が得ら
れた。また気泡発生量は基板表面の清浄度にわずかに依
存し、レジスト膜厚に大きく依存する。すなわち、基板
表面が汚染していると気泡発生量が漸増し、レジスト塗
布膜厚を更に0.2n程度厚くすると気泡発生量は倍増
する結果が得られている。
次に、250°Cで3分間ベーク処理する前に、面照度
的50IIW/cca”の紫外線(波長250〜450
 nm)を約10秒間照射して、感光剤の光分解を行っ
た。
この場合の気泡発生量は約500個/cm”に減少した
。そこで、さらに上記条件で光照射処理を実施したのち
、設定温度の異なる3台のホットプレート上で、120
℃・1分間9次に150℃・1分間。
続いて250°C・1分間の3段階に分けてベーク処理
を実施した。この場合の気泡発生量は約300個/cm
’に減少した0以上の実験から、高温でベーク処理する
前に、■紫外線を照射して感光剤を分解させN2ガスを
放出させる、@基板温度を徐々に上昇させ、溶剤の蒸発
を徐々に行わせることによって、気泡発生量を大幅に減
少させ得る見通しが得られたが、その気泡発生量の絶対
値は、まだ実用レベルにほど遠いものであり、さらに大
幅に低減させる必要があることがわかった。
以上の実験結果に基づき、基板の昇温速度を精密に制御
できるホットプレートと高圧水銀灯(4KWX2灯)か
ら成る紫外光源を基本構成とするベーク処理装置を用い
て、気泡が発生しないベーク処理条件の検討を行った。
なお、このベーク処理装置は紫外線強度(波長帯250
〜450nm)を弱照度(〜50mW/ca+”)、中
照度(〜500mW/Cm”)、強照度(〜1000d
/am”)の3段階に切り替えることが可能で、しかも
基板を加熱・昇温しながら同時に紫外線照射できる装置
構成となっている。また、以下に述べる実験に用いた試
料の構成は、レジスト塗布膜厚を1.85nと厚くした
他は前述の実験に用いた試料と同一の水準で作成したも
のである。
試料作成条件、並びに気泡発生量の観察結果を第1表に
示す実験Iでは、紫外線照射は弱照度レベルで最初の1
0秒間のみとし、基板昇温速度をパラメータとして0.
5〜2°C/Sの範囲内で変化させた。また、この際の
基板温度は処理開始時110゛C9処理終了時180’
C一定とした。この結果、基板の昇温速度を1°C/S
以下にすると気泡発生が完全に押えられるのに対し、1
.5℃/S以上にすると気泡が観察される。これは、基
板の昇温速度を1”C/S以下で、ゆっくりと加熱する
ことにより、レジスト溶剤の蒸発がゆっくりと生じ、そ
の結果、溶剤蒸発がレジスト膜内を拡散して、膜外に放
出されて気泡発生に至らないためであると考えられる。
そこで、実験■では、基板昇温速度を1℃/S以下とし
、初期の10秒間の紫外線照射を中照度(〜500ff
iW/cI11りレベルで行い、実験1(7)弱照度照
射の場合と比較した。この結果、中照度照射した試料(
第1表試料記号E、  F)はいずれも100〜200
個/cm”の気泡が観察された。これは、紫外線照射に
よる0−ナフトキノンジアジド感光剤の光分解反応過程
において、強い紫外線を照射した場合、光分解が急激に
生じ、その結果、短時間に大量のN!ガスが発生したた
めと推察される。従って、レジスト膜中に気泡を発生さ
せないためには、弱い紫外線照射でO−ナフトキノンジ
アジドを徐々に分解させるとともに、基板加熱の昇温速
度を1°C/S以下に制限して溶剤の蒸発をゆっくりと
行わしめることが肝要であることがわかった。
次に実験■は、気泡が生じない条件で、(6)レジスト
膜を紫外線硬化させて耐熱性・耐ドライエツチ性を向上
させる、(ロ)レジストの加熱による塑性変形を利用し
て塗布膜表面の平滑性を制御する、(ハ)レジスト材料
の構造変化によって生ずる分光透過特性変化を利用して
、露光波長(g線、 436nm)に対してレジスト膜
を不透明にする、ことを同時に達成することを目的とし
て実施したものである。
試料Gは弱照度で10秒照射後、強照度レベルで60秒
間照射してレジスト膜を硬化させたものであり、試料H
は弱照度と強照度照射の間に5秒間の中照度レベル照射
を挿入したものである。Gでは約5個/ C11”の気
泡が見られるが、Hでは気泡は生じていない、これは、
弱照度10秒間の照射(照射エネルギ0.5J/cmり
では0−ナフトキノンジアジドの光分解が完全に終了し
ておらず、その後の強照度照射において、残存する未感
光の感光剤が一気に光分解して気泡発生に至ったと推定
される。これを防ぐためには、弱照度の照射時間を十分
長(することも有効であるが、ここに示すように処理時
間を延ばすことなく5秒間程度の中照度照射を挿入する
ことによつて、はぼ完全に解決できる。
次に、試料H,I、Jでは、有効な紫外線硬化反応を生
じ始める中照度レベル開始の基板温度をH:120°C
,I:150℃、  J :  180°Cの各々に設
定しである。この実験に使用した商品名MPS1400
レジストの軟化点は前述したように約120°Cである
。従って、中照度照射を開始する基板温度が120℃の
試料Hでは、レジスト塗布直後の表面形状がほぼ保持さ
れたまま硬化する。また試料Jでは、十分に熱変形した
のち硬化するので、その表面はほぼ平滑化される。試料
■はこれらの中間である。この実験に使用した基板は前
述したように1nの段差を有し、その上に厚さ1.85
n(平坦面での膜厚)のレジスト膜を回転塗布したもの
である。この場合、レジスト膜表面の最大凹凸は、試料
Hで約0.5n、試料■で約0.2n、試料Jで約0.
1nである。このように中照度/強照度レベルの照射開
始基板温度を変えることによって、レジスト塗布膜表面
形状を制御することができるので、多層レジスト膜の下
層膜あるいはエッチバック用レジスト膜として所望のレ
ジスト形状に調節することが可能である。
次に紫外線硬化によるレジスト膜の不透明化の程度を評
価した結果について述べる。紫外線硬化処理を行ってい
ない試料C1基板加熱上限温度180℃で硬化処理した
試料J、及び250”Cまで加熱して硬化処理した試料
に5さらに比較試料として、第1の実験で述べたホット
プレート上で250″C・3分間ベーク処理した試料の
、波長436nm(水銀のg線)における各々の透過率
を測定した。この場合、レジスト塗布膜厚はいずれも1
.85a++で、基板には石英ガラスを用いている。各
試料の透過率はB:〜40%、J:〜8%、に:〜3%
、比較試料:〜20%であった。
このように、基板温度を1℃/S以下の昇温速度で加熱
しながら、弱い紫外線に続いて、中照度、さらに高照度
の紫外線と順次照射することにより、リレシスト膜中に
気泡が生ぜず、(ロ)表面平滑性が制御でき、(ハ)機
械的及び熱的に極めて安定で、なおかつあらゆる有機溶
剤に不溶で、に)パターン形成に使用する波長(< 4
36nm)に対して不透明なレジスト塗布膜を、上述し
た短時間の単一処理で同時に実現できる。これらの性質
は、多層レジストフロセスにおける下層膜並びにエッチ
バック用レジスト塗布膜(後者にはに)は不必要)に要
求されるものである。
次に本発明の実施例について説明する。なお、実施例は
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更あるいは改良を行いうることは言うまでも
ない。
(実施例1) LSI製造工程中のアルミニウム配線工程において、ア
ルミニウム合金膜でおおわれているシリコン基板表面に
ポジ型ホトレジスト商品名MPS1400を膜厚1.8
5nになるよう回転塗布する。こののち基板昇温開始温
度110℃1同終了温度250″C1昇温速度1℃/S
に設定し、紫外線を基板を昇温させながら弱照度照射7
0秒に引き続き、中照度照射5秒1強照度照射65秒と
基板表面に連続照射し、下層レジスト膜を形成する。こ
のベーク処理によってレジスト膜厚は約1.61に減少
する。こののち、当該基板表面に商品名M P S 1
400レジストを約0.5μの厚さになるよう回転塗布
し、上層レジスト膜を形成する。続いて、NAo、45
の1/SXg線ウェーハステッパを使用して、所望のア
ルミニウム配線パターンを焼付け、現像処理を行うこと
によって、上層レジストパターンを形成する。
次いで、当該基板をジメチルクロロシラン蒸気中に置き
、その表面に遠紫外線を10分間照射して、上層レジス
トパターン表層のみに約0.2nの厚さのシリル化層を
形成する。この処理によって、本発明によるベーク処理
を施した下層膜表層は十分架橋硬化しているのでシリル
化されない、引き続き、並行平板型RIE装置において
島ガス雰囲気中、圧力2 Torrの条件において、高
周波出力100Wの条件にて、約25分間エツチングを
行う、この条件における当該下層レジスト膜のエツチン
グ速度は約0.1 n/分であり、シリル化処理された
上層レジストパターンのエッチ速度は0.005n/分
以下である。このRIE加工により上層レジスト膜をマ
スクとして厚さ約16nの下層レジスト膜を精度よく加
工することができる。なお、この方法では下層膜を25
0°Cまで加熱しながら十分紫外線硬化させているので
、下層膜表面の凹凸は約0.1n以内であり、また下層
膜表面におけるg線の反射率は約1%程度に過ぎないた
め、0.51のラインアンドスペースパターンを安定し
て形成することができる。また、下層レジスト膜内に気
泡が存在しないのは勿論であり、これによって欠陥の極
めて少ないバクーン形成が可能である。
(実施例2) LSI製造工程中の層間絶縁膜のエッチバック法を用い
た平坦化処理工程において、約Inの段差を有する基板
上に眉間膜として厚さ約1.3nのSingをスパッタ
法によって堆積した半導体基板上に厚さ約1.55nの
商品名M P S 1400レジストを回転塗布する。
こののち、基板加熱開始温度110℃。
基板加熱最終温度180°C3基板昇温速度1℃/Sの
条件で、当該基板を加熱昇温しながら、まず最初に弱照
度で70秒間照射したのに引き続き、基板を温度180
°Cの定温状態に保持しながら、中照度で50秒間照射
し、レジスト膜を軽く硬化させる。
これによって、レジスト塗布膜(平坦基板上)は1.4
nに減少し、その表面の最大凹凸も約0.5pmから0
.21に減少する。上記基板を平行平板型RIE装置に
おいて、エツチングガス流量:0□/CHF5は751
50SCCM、圧カニ 50mTorr、高周波出力1
000Wの条件で、約13分間エツチングし、最表層の
レジスト膜を約1.21の深さまで均一にエツチングす
る。続いてエツチングガス流量:0□/CHF2は30
/705CCM、圧カニ 50mTorr、高周波出力
1250Wの条件で、約18分間エツチングし、基板表
面に残留するレジスト膜と、レジスト膜のRIE加工で
露出したSiO□膜をレジストと同じエツチング速度で
約0.6nの深さまでエツチング加工を行う。以上の2
ステツプのRIE加工により、エッチバック前に1nの
段差であった眉間絶縁膜は、エッチバック後に0.3n
以内の段差に低減され、かつエッチバック用レジスト膜
には気泡が存在しないことから、当該眉間絶縁膜中にピ
ンホール状の欠陥が生ずることもない。また、レジスト
膜には紫外線硬化処理を施しであるので、高周波人力1
250Wというような大入力パワーの加工であっても、
レジスト膜表面が変質して、以後の工程に支障をきたす
ようなことは一切ない、従ってこの方法によって、短時
間のRIE加工でエッチバックが可能になり、これによ
って眉間絶縁膜のエッチバックによる平坦化処理が安定
して実現することができた。
(発明の効果) 以上説明したように、本発明によるベーク処理法によれ
ば、集積回路並びに電子デバイスの製造歩留りに深刻な
影響を及ぼすレジスト膜中の気泡発生を完全に抑えるこ
とができる上に、さらに連続した簡単な処理を加えるこ
とにより、印レジスト膜の紫外線硬化による耐熱性、耐
ドライエツチ性向上、(ロ)レジスト膜表面平滑性の制
御、(ハ)紫外線に対する不透明化をも、必要に応じて
同時に実施することができる0本発明のベーク処理法は
、集積回路ないし各種電子デバイスの製造において使用
される多層レジスト工程中の下層レジスト膜の形成工程
、並びに眉間絶縁膜のエッチバックによる平坦化工程に
適用することにより、欠陥の大幅低減による歩留り向上
が図れるのに加え、多層レジスト工程では、上記の3つ
の特徴により、さらにパターンの微細・高精度化に大き
く寄与することができる効果を存する。

Claims (2)

    【特許請求の範囲】
  1. (1)多層レジスト法によるパターン形成工程中の下層
    レジスト膜塗布工程において、半導体基板上にクレゾー
    ルノボラック樹脂とo−ナフトキノンジアジド感光剤を
    主成分とするポジ型ホトレジスト膜を塗布したのち、前
    記基板を徐々に昇温させながら、弱い紫外線を照射して
    感光剤を光分解させる工程と、引き続き強い紫外線を照
    射して前記ホトレジスト膜に架橋反応を行わせて硬化さ
    せる工程とを含むことを特徴とするレジスト塗布膜のベ
    ーク処理法。
  2. (2)エッチバック法による半導体基板平坦化処理工程
    中のレジスト膜塗布工程において、前記基板上にクレゾ
    ールノボラック樹脂とo−ナフトキノンジアジド感光剤
    から成るポジ型ホトレジスト膜を塗布したのちに引き続
    き、少なくとも前記基板を徐々に昇温させながら、弱い
    紫外線を照射して感光剤を光分解させる工程を実施する
    ことを特徴とするレジスト塗布膜のベーク処理法。
JP16116088A 1988-06-29 1988-06-29 レジスト塗布膜のベーク処理法 Pending JPH0210363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16116088A JPH0210363A (ja) 1988-06-29 1988-06-29 レジスト塗布膜のベーク処理法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16116088A JPH0210363A (ja) 1988-06-29 1988-06-29 レジスト塗布膜のベーク処理法

Publications (1)

Publication Number Publication Date
JPH0210363A true JPH0210363A (ja) 1990-01-16

Family

ID=15729737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16116088A Pending JPH0210363A (ja) 1988-06-29 1988-06-29 レジスト塗布膜のベーク処理法

Country Status (1)

Country Link
JP (1) JPH0210363A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516626A (en) * 1990-04-23 1996-05-14 Tadahiro Ohmi Resist processing method
US6900117B2 (en) 2000-10-30 2005-05-31 Seiko Epson Corporation Method of fabricating bumps utilizing a resist layer having photosensitive agent and resin
WO2013013754A1 (en) 2011-07-25 2013-01-31 Merck Patent Gmbh Copolymers with functionalized side chains
WO2023237458A1 (en) 2022-06-07 2023-12-14 Merck Patent Gmbh Method of printing a functional layer of an electronic device by combining inks

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516626A (en) * 1990-04-23 1996-05-14 Tadahiro Ohmi Resist processing method
US6900117B2 (en) 2000-10-30 2005-05-31 Seiko Epson Corporation Method of fabricating bumps utilizing a resist layer having photosensitive agent and resin
WO2013013754A1 (en) 2011-07-25 2013-01-31 Merck Patent Gmbh Copolymers with functionalized side chains
WO2023237458A1 (en) 2022-06-07 2023-12-14 Merck Patent Gmbh Method of printing a functional layer of an electronic device by combining inks

Similar Documents

Publication Publication Date Title
JP2005197349A (ja) 微細パターン形成方法及び半導体装置の製造方法
JPH0210363A (ja) レジスト塗布膜のベーク処理法
JPS63234528A (ja) レジスト処理方法
JPS62215265A (ja) レジスト処理方法
JP2542075B2 (ja) シリコ―ンラダ―系樹脂にパタ―ンを転写する方法およびそれに用いるエッチング液
KR101078719B1 (ko) 반도체 소자의 제조방법
JP2019021794A (ja) 機能構造体製造方法及びフォトレジスト処理装置
JP2604934B2 (ja) レジストパターンの形成方法
JPH0684787A (ja) 多層レジストのパターン形成方法
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
JP3439488B2 (ja) 半導体装置の製造方法
JPS59161827A (ja) 絶縁膜加工法
WO2021039165A1 (ja) パターン形成方法およびその方法を含んだ半導体の製造方法
JPS6137774B2 (ja)
JPH08107056A (ja) レジスト平坦化方法
KR100596037B1 (ko) 반도체 소자의 패턴 형성 방법
JPH0219852A (ja) レジスト処理方法
JPH0574060B2 (ja)
JPH07209863A (ja) パターン形成方法
JPH11174684A (ja) パターン形成方法
JPH0757995A (ja) レジストパターン形成方法
KR920002025B1 (ko) 원자외선을 이용한 감광성 내식막 경화방법
JP2009152373A (ja) 低k誘電体膜用の紫外線硬化法
US8323876B1 (en) Methods of forming integrated circuit devices using anti-penetration films to block acid transfer into anti-reflective coatings
JPS63261834A (ja) レジスト硬化方法