JPS6378523A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS6378523A
JPS6378523A JP61221862A JP22186286A JPS6378523A JP S6378523 A JPS6378523 A JP S6378523A JP 61221862 A JP61221862 A JP 61221862A JP 22186286 A JP22186286 A JP 22186286A JP S6378523 A JPS6378523 A JP S6378523A
Authority
JP
Japan
Prior art keywords
resist
pattern
exposure
film
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61221862A
Other languages
English (en)
Inventor
Osamu Suga
治 須賀
Shinji Okazaki
信次 岡崎
Fumio Murai
二三夫 村井
Hiroshi Shiraishi
洋 白石
Saburo Nonogaki
野々垣 三郎
Emiko Aoki
恵美子 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61221862A priority Critical patent/JPS6378523A/ja
Publication of JPS6378523A publication Critical patent/JPS6378523A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパターン形成方法に係り、LSI製造等におけ
るビームリソグラフィにおいて、特にコントラストおよ
び解像性に優れたレジストパターンを得るためのパター
ン形成法に関する。
〔従来の技術〕
電子ビームリソグラフィは、例えばアイ・イー・イー・
イー、トランザクション オン エレクトロン デバイ
セズ イーディー28.11(1981年)第1268
頁から第1278頁(I  E E  E 、  Tr
ans、  on  E 1ect、ron  Dev
ices。
Vol、ED  28. No、L L  (1981
)pp、1268−1278)において論じられている
ように、サブミクロン寸法領域以下で従来の光学式リソ
グラフィでは実現し得ない超微細パターンを形成し得る
次世代りソグラフイ技術であり、来たるべき16M、6
4Mbit以上という超高集積半導体メモリ素子1等を
実現する上で必須の技術とされている。これは電子線が
光に比べて桁違いに短い波長を有していることと、数十
人という極めて微細に収束できてパターン1つ1つを描
画していく方式を採れることによるものである。
(文献) I  E E  E  、  Trans、  on 
 Electron  Devices。
Vol、ED−28,No、11  (1981)pp
、1268−1278゜ 〔発明が解決しようとする問題点〕 電子ビームリングラフィでは第2図に示すように従来の
光学式リングラフィと同様に基板1上に塗布されたレジ
スト高分子材料2に選択的な露光照射3を行なうと、レ
ジスト高分子2内に選択的な化学反応を誘起し現像過程
においてレジストを不溶化(ネガ型レジストの場合)あ
るいは可溶化(ポジ型レジストの場合)するためのエネ
ルギ堆積6がなされる。この現像前の堆積エネルギ分布
6は一般に″潜像″と呼ばれ、現像後に実際に得られる
゛′実実像上の間に密接な関係を持つ。すなわち現像過
程では潜像におけるエネルギ堆積量の大きさに依存した
レジストの溶解速度が定まり。
潜像以外の領域の溶解速度との間に溶解コントラストを
生じて実像パターンが形成されている。したがって描画
後のレジスト内潜像におけるコントラストあるいは解像
性の良否が実像パターンのコントラストが解像性の良否
を決めることになる。
一方、電子ビームリソグラフィにおいては、試料内に入
射した電子が試料を構成する様々の元素との間で衝突。
散乱し、第3図で示す如く入射点13以外の広い領域に
わたってその影響を及ぼすという問題がある(近接効果
)。このため極めて微細に収束した電子ビームにより精
度良くパターンを描画したとしても、上記近接効果のた
めに本来描画を施さない領域にまでも何がしかの描画効
果を与えることになる。この結果、描画/未描画という
描画コントラストが実効的に低下し、上記潜像のコント
ラストあるいは解像性は著しく低下する。これを第4図
を用いてより詳細に説明する。
第4図はモンテカルロ法による試料的入射電子の散乱シ
ミュレーションにより、0.4μmのラインを7木、0
.8μmピッチで描画した際のレジスト内潜像である。
同図より描画していない領域においても潜像は完全に解
像していない上、7木のラインの中央付過程一層この傾
向が著しくなることがわかる。
したがってこのようにコントラストあるいは解像性が低
下した潜像状態で実像を求めようとすると、描画部と未
描画部とのレジスト溶解コントラストが低下しているた
めに、高コントラストの実像パターンが得られない。こ
れをネガ型レジストの場合を例に第5図で詳しく説明す
る。第5図は現像中のレジストの溶解過程すなわち膜減
り過程を示し、特にネガレジストの場合を例に表わした
ものである。図中曲線7は未描画部の膜減り過程であり
、曲線8は描画部のものである。未描画部の膜減りが完
了した時点9での描画部のレジスト残存量10の大きさ
が一般にコントラストに相当するが、描画部においても
通常は膜減りが生じるために理想的な100%のコント
ラストは得にくい。しかし近接効果が顕著な高集積パタ
ーン等では前述の如く未描画部にも実効的な描画効果が
与えられることになることから、未描画部の膜減り過程
は曲!lA7′のようになって膜減り完了時点9′が増
大する方向へ移行する。この結果、描画部のレジスト残
膜量10′は相対的に減少するため、低コントラストの
パターンしか得られない、という問題があった。
本発明の目的は、従来の問題点を解決し、極めて微細な
レジストパターンを高コントラストで形成することにあ
る。
〔問題点を解決するための手段〕
上記目的を達成するために本発明では1選択的にレジス
トパターンを焼きつけるための主露光の他に副露光をレ
ジスト全面あるいは所望パターン周囲に与えることによ
り、レジスト表面層において、新たにエネルギ堆積領域
を設けるようにする。
これを実現する手段として、主露光に高エネルギの電子
線、イオン線又はレジスト層下面まで到達する光、ある
いは短波長のX線を用いることができる。一方副露光と
して低エネルギの電子線、イオン線、レジスト表面近傍
での吸収の大きい波長の光、もしくは長波長のX線を用
いることができる。実際の適用に当ってはこれらの主露
光と副露光の中から適当な組合せを用いることが望まし
い。
〔作用〕
近接効果の影響を受けていても高コントラストな実像レ
ジストパターンを得るには、第5図において近接効果を
受けた未描画部の膜減り過程7′が完了した時点9′で
、描画部の膜減りが充分に進行しないようにすればよい
。本発明の作用を第1図を用いて説明する。第1図(a
)は本発明の概要を示す図である。すなわち本発明では
1本来の所望パターンを選択的にしかもレジスト深さ方
向全体に露光する主露光3と、レジスト表面層5に限っ
てレジストを露光させエネルギ堆積を生じせしめる副露
光4とを行なっている。この結果第1図(b)に示すよ
うに描画部のレジスト深さ方向におけるレジスト内堆積
エネルギ分布Cは、主露光による堆積エネルギ分布aと
副露光とによる分布すとの和として表わされることにな
る。この各レジスト内堆積エネルギ分布がレジストの膜
減り過程に及ぼす効果を示したのが第1図(C)である
。すなわち副露光4により未描画部の膜減り11は従来
存在しなかった表面層付近の堆積エネルギ分布(第1図
(b)のb)が寄与する為、当然従来の未描画部膜減り
7に比べてその速度が低下することになる。しかしなが
らこの状態はあくまでもレジスト表面層付近5に限られ
るものであるから、この領域を経た後は従来通りの膜減
り速度に回復し速やかに溶解が進むことになる。一方、
描画部の膜減り12は副露光4および主露光3により第
1134(b)で表わした如き堆積エネルギ分布Cが生
じているために、やはりレジスト表面層付近5内ではよ
り一層の膜減り速度の低下を来すことになる。レジスト
表面層付近5内では、第1図(b)における未描画部堆
積エネルギ分布すと描画部堆積エネルギ分布Cとのエネ
ルギ強度差に応じた溶解コントラスト15が生じる。こ
の後、未描画部は上述した如〈従来通りの膜減り速度で
速やかに溶解されるが、描画部の膜減りは尚上記レジス
ト表面層5内に停まっている。そこで未描画部の膜減り
11が完了した時点13において、描画部の膜減り12
がレジスト表面層5内にあるようにすれば14、従来低
下を余義なくされていたコントラストの低下を著しく回
復、改善することができる。
さらに本発明では上記の如く事実上のパターン形成をレ
ジスト表面層5内で決めることができるため、第1図(
a)で見るようなレジスト内潜像6における解像性劣化
の影響を回避することができる。すなわち電子線リング
ラフィでは入射電子の試料的前方散乱や下地基板からの
後方散乱電子のため、また光学式リソグラフィでは下地
基板での反射光1等のために一般に潜像6の解像性劣化
はレジスト深部か基板界面部で最も極立つ傾向にあって
実像レジストパターンの解像性を著しく低下させている
。これに対し本発明ではこうしたレジスト深部、基板界
面部の影響を一切受けない状態でパターンを形成できる
〔実施例〕
以下、本発明を実施例により詳細に説明する。
(実施例1) 第6図は本発明のパターン形成法の実施例1を示す図で
ある。まず第6図(a)の様に加工対象とする基体(半
導体基板上の金属膜、絶縁膜等)■の表面上にレジスト
膜2として、感光性ネガ型レジストRD200ON (
商品名2日立化成社製)を厚さ約0.4〜0.5μmに
塗布する。上記レジスト膜を80℃、20分間熱処理す
る。
次に、第6図(b)の様に上記レジスト膜2を特に波長
領域200〜300nmを有する遠紫外光4により、全
面露光し、レジスト表面層にエネルギ堆積5を施す。こ
の場合、光源には、高圧水銀ランプ等を用い、強度約3
20 m W/ cm 2で0.3秒間露光する。
次に第6図(e)の様に遠紫外光で露光されたレジスト
膜2に電子線3を選択的に照射して、所望パターンの描
画を行なう。この場合、用いた電子線描画装置は加速電
圧30kVの可変矩形式のものであり、最適な電子線照
射量は現像条件によって異なるが1〜50X10−gc
/cm2である。
次に上記レジスト膜を現像する。現像液にはテトラメモ
ルアンモニウムハイドロオキサイドを主成分とする有機
アルカリ水溶液であり、例えばNMD3 (東京応化製
)等を使用する。現像液温度は20″〜23℃で1〜2
分間浸漬させ、第6図(d)の様に電子線描画によるネ
ガ型パターン2′が形成される。
従来はレジスト残存景が約90%の高コントラストパタ
ーンを得ようとすると、0.4μmラインアンドスペー
ス程度が限界であったのが、ここでは、0.2μm程度
の超微細なレジストパターンが、通常の電子線リングラ
フィの工程に711に遠紫外光全面露光を取り入れると
いう非常にflW !l’、な工程で容易に得ることが
できた。さらに第6図(e)はRD200ONレジスI
〜に対し何ら露光しない場合16.電子線を露光(描画
)した場合17、遠紫外光を露光した場合18.遠紫外
光および電子線を露光した場合19について、それぞれ
の膜減り過程を測定したものである。同図より明らかに
レジスト表面から全体の約45%程度の深さにおいて上
記遠紫外光全面露光による膜減り速度の低下すなわちエ
ネルギ堆積層の形成が確認できた。ここで遠紫外露光と
電子I@露光との露光順序に関して、これを入れ換えて
も同様の効果が得られた。また2つの露光を組合わせる
ことによ°す、電子線での感度が従来法に比べ飛四的に
向丘したことはいうまでもない。
(実施例2) 第7図は実施例2を説明する図である。実施例1と同様
にRD200ONレジス1〜を加工対象とする基体上に
約0.4〜0.5μmの膜厚で塗布。
熱処理した状態を第7図(a)で示す。
次に第7図(b)の様に上記レジストv2を特に加速電
圧0.5〜3kVの低加速電子線20により全面露光し
レジスト表面にエネルギ堆積層5を設ける。この場合、
最適な電子線照射量は1〜10XIO−8c/cm2で
ある。
次に第7図(c)の様に低加速電子線で露光されたレジ
スト膜2に加速電圧30kVの高加速電子線3を選択的
に照射して、所望パターンの描画を行なう。この場合の
最適電子線照射量は1〜50 X 10− Bc / 
r!n2である。
次に実施例1と同様の現像工程を施すと、第7図(d)
の様なネガ型パターン2′が形成され。
0.2μm程度の超微細パターンが得られた。
ここで加速電圧Eに対する入射電子の試料内飛程Ro 
(G riin Range)を求めると、一般に次式
が成り立つことが知られている。
この式より加速電圧0.5〜3kVの電子線の飛程はレ
ジスト内で約0.01〜0.3μmとなり、レジスト表
面層だけにエネルギ堆積が形成されることがわかる。こ
の結果、未露光部、露光部、描画部、未描画部の膜減り
を実施例1と同様に測定したところ、第6図(8)とほ
ぼ同様の過程を示し、レジスト表層のエネルギ堆積層を
確認することができた。
この場合、主露光、副露光の露光順序は本発明の効果に
特に関係なく、いずれにおいても同様の効果が得られる
(実施例3) 第8図は実施例2と同様に0.5〜3kVの低加速電圧
のIE子線fK(射によりレジスト表面層にエネルギ堆
積P7Jを形成する工程において、特に所望パターンを
包含する限られた領域のみに上記照射を施した実施例を
示す図である。
第8図(a)は実施例1と同様に基体1上に形成された
RD200ONレジスト膜2に対して、所望パターンを
包含する領域に選択的な電子線照射20′を行い、レジ
スト表面層にエネルギ堆積層5′を形成した状態を示す
。この場合の加速電圧は実施例2と同様に0.5〜5k
Vが適当である。したがってレジスト内飛程は約0.0
1〜0.3μm程度と計算される。
第8図(b)は所望パターンを加速電圧30kVにて描
画した状態である。この後、実施例1と同様の現像処理
を施した結果、第8図(c)に示すように実施例1ある
いは2と同様の微細レジストパターン2′を得るに到っ
た。
尚、未露光部および低加速電子照射部さらにパターン描
画部の各膜減りを測定したところ、実施例1と同様のレ
ジスト表面層におけるエネルギ堆積mを確認することが
できた。
この場合においても主副面露光の順による効果の差異は
見られなかった。
(実施例4) 第9図は所望パターンを露光するのに電子線に代わって
遠紫外光を用いた実施例4を示す。
第9図(a)は実施例1と同様に基体1上にレジストR
D200ONを0.4〜0.5μmの膜厚で塗布、熱処
理した状態を示す。
次に第9図(b)に示すように実施例1と同様に上記レ
ジスト膜2を特に波長領域200−250nmを有する
遠紫外光4により、全面露光′し、レジスト表面層にエ
ネルギ堆積層5を形成する。この場合の光源には高圧水
銀ランプ等を用い、強度約320mW/cm”で0.3
秒間露光する。
次に第9図(c)に示すように光源として波長成分30
8nmのX e CQエキシマレーザ21を用い、フォ
トマスク22を介して所望パターン領域を選択的に露光
した。
この後、実施例1と同様に現像処理を施した結果、フォ
トマスク寸法に忠実なレジストパターンが第9図(d)
のように高コントラストに得られた。
この場合においても実施例1〜3と同様にレジスト表面
層での溶解速度の低下現象がi副された上、主副面露光
の順による効果の差異は見られなかった。
〔発明の効果〕
本9!明によれば、電子ビームリングラフィにおける近
接効果の欠点を改善し、高コントラストを有する高解像
度の微細パターン形成することができる。また、プロセ
ス工程を複雑化することなくmにエネルギ強度を選んだ
副露光とするだけで、高コントラストで高解像度の微細
パターンを形成し得るので容易に実施することができ、
実用的利点が極めて大きい。
【図面の簡単な説明】
第1図(a)は本発明を実施するための方法、第1図(
b)、(c)は本発明の有する効果と作用をそれぞれ表
わす図である。第2図は、電子ビームリソグラフィによ
るレジスト内の描画効果を示す図。第3図は近接効果の
原因である入射電子の試料的散乱現象をモンテカルロシ
ミュレーションで求めた図。第4図は同シミュレーショ
ンにより求めたレジスト内潜像の解像性劣化の様子を示
す図。第5図は描画部、未描画部のレジスト溶解コント
ラストを説明する図。第6図は本発明の実施例1を示す
図であり、遠紫外光と電子線とによる工程を示す。第7
図は本発明の実施例2を示し。 低加速の電子線を用いた工程を示す図である。第8図は
該低加速電子線を所望パターンを包含する領域にのみ限
定した実施例3を示す図である。第9図は、波長成分の
異なる遠紫外光をそれぞれ主。 副露光として用いた実施例4を示す図である。 1・・・基体、 2・・・レジスト高分子材料、 2′・・・形成されたパターン、 3・・・主露光用の電子線、 4・・・副露光用の電子線、 5・・・エネルギ堆積層、 6・・・レジスト内潜僅。 7・・・未露光レジストの膜減り過程、7′・・・近接
効果を受けた未露光レジストの膜減り過程 8・・・電子線露光部の膜減り過程、 9・・・未露光レジストの膜減り完了時点、9′・・・
近接効果を受けた未露光レジストの膜減り完了時点。 10・・・電子線露光部のレジスト残存量(コントラス
ト)、 10’・・・近接効果を受けた電子線露光部のレジスト
残存量、 11・・・副露光部の膜減り過程。 12・・・主および副露光部の膜減り過程、13・・・
副露光部の膜減り完了時点。 14・・・主および副露光部のレジスト残存量(コント
ラスト)、 15・・・レジスト表面のエネルギ堆積層内コントラス
ト。 16・・・RD200ONレジストの未露光部模試り過
程。 17・・・RD200ONレジストの電子線露光部膜減
り過程、 18・・・R,D200ONレジストの遠紫外光露光部
膜減り過程、 19・・・RD200ONレジストの遠紫外光および電
子線露光部の膜減り過程、 20・・・低加速定圧電子線(全面露光)20′・・・
       (場所露光)21・・・XeCαエキシ
マレーザ。 22・・・フォトマスク。 23・・・電子ビーム入射点。 竿 10(0−) LIFLLII↓↓11↓−4 ↓jLH]↓IJJ  41!J!−Jg゛Lシ゛スP
内ソV像 )11 図 (C2 21Z す3芭 Z/J気 、s”、>ビ^夜−l 峯乙凹 +++i+t+と9 J+L LLj !+F〜3 多重 る 1lffi   (e) 美も翳ミ膚か関(5ec) 0−iさり牛ブ乙ち゛よひi了ヒームJ【尤滲P惇戻活
×ン坏7@ j ! + + ! + i r2θ ++i n+ +IF″−♂ 半C/ア

Claims (1)

    【特許請求の範囲】
  1. 1、基体上に形成したレジスト高分子膜に選択的にエネ
    ルギ線を照射、現像し、所望のレジストパターンを得る
    パターン形成工程と、これとは別個にレジスト高分子膜
    全面あるいは少なくとも所望パターンを包含する領域に
    対して、そのレジスト高分子膜の深さ方向に対し表面層
    付近に選択的なエネルギ堆積を生じせしめるエネルギ線
    を照射する工程を付加したことを特徴とするパターン形
    成方法。
JP61221862A 1986-09-22 1986-09-22 パタ−ン形成方法 Pending JPS6378523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61221862A JPS6378523A (ja) 1986-09-22 1986-09-22 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61221862A JPS6378523A (ja) 1986-09-22 1986-09-22 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6378523A true JPS6378523A (ja) 1988-04-08

Family

ID=16773352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61221862A Pending JPS6378523A (ja) 1986-09-22 1986-09-22 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6378523A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63185022A (ja) * 1987-01-27 1988-07-30 Fujitsu Ltd パタ−ン形成方法
JPS63198324A (ja) * 1987-02-13 1988-08-17 Toshiba Corp パタ−ン形成方法
JP2005064517A (ja) * 2003-08-12 2005-03-10 Stmicroelectronics Sa 第1材料の薄い層の下に別の材料及び/又は空間の部分を形成する方法
JP2012009497A (ja) * 2010-06-22 2012-01-12 Nippon Telegr & Teleph Corp <Ntt> 微小構造体の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63185022A (ja) * 1987-01-27 1988-07-30 Fujitsu Ltd パタ−ン形成方法
JPH0551169B2 (ja) * 1987-01-27 1993-07-30 Fujitsu Ltd
JPS63198324A (ja) * 1987-02-13 1988-08-17 Toshiba Corp パタ−ン形成方法
JP2005064517A (ja) * 2003-08-12 2005-03-10 Stmicroelectronics Sa 第1材料の薄い層の下に別の材料及び/又は空間の部分を形成する方法
JP4572620B2 (ja) * 2003-08-12 2010-11-04 エステーミクロエレクトロニクス ソシエテ アノニム 第1材料の薄い層の下に別の材料及び/又は空間の部分を形成する方法
JP2012009497A (ja) * 2010-06-22 2012-01-12 Nippon Telegr & Teleph Corp <Ntt> 微小構造体の製造方法

Similar Documents

Publication Publication Date Title
US11487199B2 (en) Secondary electron generating composition
DE102006053074B4 (de) Strukturierungsverfahren unter Verwendung chemisch verstärkter Fotolacke und Belichtungsvorrichtung
JPS605524A (ja) 固体デバイス製造方法とリソグラフイマスク
KR102634069B1 (ko) 극자외선 리소그래피를 사용하여 기판을 패터닝하기 위한 방법
US5858591A (en) Optical proximity correction during wafer processing through subfile bias modification with subsequent subfile merging
DE10329867A1 (de) Lithographieverfahren zum Verhindern einer Lithographischen Belichtung des Randgebiets eines Halbleiterwafers
KR100287130B1 (ko) 포토레지스트막 및 그의 패턴형성방법
JPS594017A (ja) 電子ビ−ム露光方法
JPS6378523A (ja) パタ−ン形成方法
JP3342856B2 (ja) 微細パターンの形成方法および半導体装置の製造方法
JPS5819127B2 (ja) 微細パタ−ン形成方法
JPS5918637A (ja) 像パタ−ンの形成方法
JPH03138922A (ja) 微細パターン形成方法
JP2002148809A (ja) レジスト基板の製造方法及びレジスト基板
JP3293803B2 (ja) 微細パターンの形成方法および半導体装置の製造方法
JPH06110214A (ja) レジストパターンの形成方法
JP2867509B2 (ja) レジストパターンの形成方法
KR0177587B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2503211B2 (ja) レジストパタ−ン形成方法
JP3792681B2 (ja) マスク描画データ作成方法
JPS59105323A (ja) 基板上の材料をパタ−ン形成する方法
JP3179127B2 (ja) パターン形成方法
US8512937B2 (en) Lithographic dry development using optical absorption
JPH07240358A (ja) 電子ビーム露光方法
JP2005175259A (ja) パターン形成方法、マスクおよび露光装置