JP2003110082A - リードフレーム、半導体装置および半導体チップの載置位置確認方法 - Google Patents
リードフレーム、半導体装置および半導体チップの載置位置確認方法Info
- Publication number
- JP2003110082A JP2003110082A JP2001299162A JP2001299162A JP2003110082A JP 2003110082 A JP2003110082 A JP 2003110082A JP 2001299162 A JP2001299162 A JP 2001299162A JP 2001299162 A JP2001299162 A JP 2001299162A JP 2003110082 A JP2003110082 A JP 2003110082A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- pattern
- allowable range
- tangible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 リードフレームに半導体チップを載置すると
きの位置合わせ、および検査工程における載置位置の確
認を容易にする。 【解決手段】 リードフレーム２のダイパッド５上に所
定の形状および面積を有する有形パターンを設けて、半
導体チップ３の位置確認用の目印１とする。半導体チッ
プ３がＸ方向に載置許容範囲６を越えて配置された場合
には、半導体チップ３が目印１に覆い被さることによっ
て目印１の観察可能な部分（斜線部）の形状が変化する
ので、これによりＸ方向の位置ずれを認識する。Ｙ方向
の位置ずれは、電極４が辺８の延長線の間に位置してい
るか否かを観察することにより判定する。
きの位置合わせ、および検査工程における載置位置の確
認を容易にする。 【解決手段】 リードフレーム２のダイパッド５上に所
定の形状および面積を有する有形パターンを設けて、半
導体チップ３の位置確認用の目印１とする。半導体チッ
プ３がＸ方向に載置許容範囲６を越えて配置された場合
には、半導体チップ３が目印１に覆い被さることによっ
て目印１の観察可能な部分（斜線部）の形状が変化する
ので、これによりＸ方向の位置ずれを認識する。Ｙ方向
の位置ずれは、電極４が辺８の延長線の間に位置してい
るか否かを観察することにより判定する。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
関する。詳しくは、リードフレーム上に半導体チップを
載置した際に、その位置を確認するための目印に関す
る。
関する。詳しくは、リードフレーム上に半導体チップを
載置した際に、その位置を確認するための目印に関す
る。
【０００２】
【従来の技術】リードフレームは、半導体パッケージ材
料の１つである。リードフレームは、半導体チップが搭
載されるダイパッドと、半導体チップをパッケージ外部
の回路と電気的に接続するための複数のリードのパター
ンにより構成されている。半導体パッケージは、リード
フレームのダイパッドに半導体チップを載せ、樹脂やは
んだなど接着剤で固定した後、ボンディングワイヤーで
リードと半導体チップの電極を接続し、各リードを加工
した後に樹脂封止材を注入することによって完成する。
料の１つである。リードフレームは、半導体チップが搭
載されるダイパッドと、半導体チップをパッケージ外部
の回路と電気的に接続するための複数のリードのパター
ンにより構成されている。半導体パッケージは、リード
フレームのダイパッドに半導体チップを載せ、樹脂やは
んだなど接着剤で固定した後、ボンディングワイヤーで
リードと半導体チップの電極を接続し、各リードを加工
した後に樹脂封止材を注入することによって完成する。
【０００３】ボンディングを容易にするためには、半導
体チップはダイパッド上の規定の位置にできるだけ正確
に載置されることが望ましい。このため、作業者は、ダ
イパッドの端から半導体チップまでの距離を顕微鏡で確
認しながら、半導体チップの位置合わせを行う。この作
業を容易にするために、半導体チップの四隅の配置位置
付近に点状の目印を設ける方法が提案されている。ま
た、特開平６−２９１２４１号の発明者らは、ダイパッ
ド上にメッシュ状の線の目印を設ける方法を提案してい
る。
体チップはダイパッド上の規定の位置にできるだけ正確
に載置されることが望ましい。このため、作業者は、ダ
イパッドの端から半導体チップまでの距離を顕微鏡で確
認しながら、半導体チップの位置合わせを行う。この作
業を容易にするために、半導体チップの四隅の配置位置
付近に点状の目印を設ける方法が提案されている。ま
た、特開平６−２９１２４１号の発明者らは、ダイパッ
ド上にメッシュ状の線の目印を設ける方法を提案してい
る。
【０００４】半導体チップの載置位置の確認は、半導体
チップをダイパッドに載置するときのみならず、半導体
チップをダイパッドに固定した後の検査工程においても
行われる。検査工程における載置位置の確認では、位置
精度が所定の規格を満たしているか否かを判定する必要
がある。図９は、この判定の方法を説明するための図で
あり、リードフレーム２のダイパッド５上に半導体チッ
プ３が載置された状態を上から見た図を示している。こ
の図に示すように、従来は半導体チップを載置した後
に、ダイパッド５の端から半導体チップ３の端までの距
離Ｌ１および距離Ｌ２を顕微鏡を使って測定し、その測
定値に基づいて半導体チップの載置位置の精度が所定の
規格を満たしているか否かを判定していた。
チップをダイパッドに載置するときのみならず、半導体
チップをダイパッドに固定した後の検査工程においても
行われる。検査工程における載置位置の確認では、位置
精度が所定の規格を満たしているか否かを判定する必要
がある。図９は、この判定の方法を説明するための図で
あり、リードフレーム２のダイパッド５上に半導体チッ
プ３が載置された状態を上から見た図を示している。こ
の図に示すように、従来は半導体チップを載置した後
に、ダイパッド５の端から半導体チップ３の端までの距
離Ｌ１および距離Ｌ２を顕微鏡を使って測定し、その測
定値に基づいて半導体チップの載置位置の精度が所定の
規格を満たしているか否かを判定していた。
【０００５】
【発明が解決しようとする課題】しかし、上述のような
測定は検査担当者の負担が大きいため、量産工程には不
向きであった。また、ダイパッドの形状が異なれば測定
方法も異なるため、検査担当者は、ダイパッドごとに測
定方法を習得しなければならなかった。
測定は検査担当者の負担が大きいため、量産工程には不
向きであった。また、ダイパッドの形状が異なれば測定
方法も異なるため、検査担当者は、ダイパッドごとに測
定方法を習得しなければならなかった。
【０００６】また、ダイパッドの端を基準とする測定
は、半導体チップがダイパッドよりも小さいことを前提
としている。このため、半導体チップを、その半導体チ
ップより幅の狭いダイパッドに搭載する場合には、適切
な検査および評価を行うことができないという問題があ
った。
は、半導体チップがダイパッドよりも小さいことを前提
としている。このため、半導体チップを、その半導体チ
ップより幅の狭いダイパッドに搭載する場合には、適切
な検査および評価を行うことができないという問題があ
った。
【０００７】そこで、本発明は、半導体チップの載置位
置の精度が規格を満たしているか否かを、測定を行うこ
となく簡単に確認できるようにすることを目的とする。
置の精度が規格を満たしているか否かを、測定を行うこ
となく簡単に確認できるようにすることを目的とする。
【０００８】
【課題を解決するための手段】本発明は、半導体チップ
を載置するダイパッドを備えたリードフレームであっ
て、その半導体チップの載置位置確認用の目印として、
ダイパッドに所定の形状および面積を有する有形パター
ンを設けたリードフレームを提供することにより、上記
目的を達成する。目印を、点や線ではなく所定の形状お
よび面積を有する有形パターンとすれば、半導体チップ
の位置が規定の位置からずれてその目印に覆い被さった
場合に、その有形パターンの観察可能部分の形状が変化
するので、半導体チップの位置ずれを形状の変化として
容易に認識することができる。
を載置するダイパッドを備えたリードフレームであっ
て、その半導体チップの載置位置確認用の目印として、
ダイパッドに所定の形状および面積を有する有形パター
ンを設けたリードフレームを提供することにより、上記
目的を達成する。目印を、点や線ではなく所定の形状お
よび面積を有する有形パターンとすれば、半導体チップ
の位置が規定の位置からずれてその目印に覆い被さった
場合に、その有形パターンの観察可能部分の形状が変化
するので、半導体チップの位置ずれを形状の変化として
容易に認識することができる。
【０００９】有形パターンは凹形状部分や薄膜パターン
としてもよいが、好ましくは貫通孔として形成するのが
よい。これにより、樹脂注入工程におけるウェルドボイ
ドを抑制するという付随効果を期待することができる。
としてもよいが、好ましくは貫通孔として形成するのが
よい。これにより、樹脂注入工程におけるウェルドボイ
ドを抑制するという付随効果を期待することができる。
【００１０】リードフレーム上には、所定の規格に基づ
いて決定された半導体チップの載置許容範囲が定義され
ており、例えば円形の有形パターンは、その載置許容範
囲の外側に、その載置許容範囲の境界線と接するように
配置されることが好ましい。あるいは、例えば矩形の組
み合わせからなる有形パターンの場合には、載置許容範
囲の外側または該載置許容範囲の境界線上に、該有形パ
ターンを構成する辺のうち少なくとも一辺が前記境界線
と一致するように配置されることが好ましい。さらに
は、有形パターンは、所定の規格により許容される半導
体チップの位置ずれの大きさと等しい大きさの部分形状
を備えることが好ましい。
いて決定された半導体チップの載置許容範囲が定義され
ており、例えば円形の有形パターンは、その載置許容範
囲の外側に、その載置許容範囲の境界線と接するように
配置されることが好ましい。あるいは、例えば矩形の組
み合わせからなる有形パターンの場合には、載置許容範
囲の外側または該載置許容範囲の境界線上に、該有形パ
ターンを構成する辺のうち少なくとも一辺が前記境界線
と一致するように配置されることが好ましい。さらに
は、有形パターンは、所定の規格により許容される半導
体チップの位置ずれの大きさと等しい大きさの部分形状
を備えることが好ましい。
【００１１】有形パターンは、半導体チップの回転方向
のずれを検出しやすいように、載置許容範囲の境界線の
方向に複数並べて配置してもよい。また、有形パターン
は、サイズの異なる半導体チップの位置確認を、同じ目
印を用いて行うことができるように、載置許容範囲の境
界線と直角方向に複数並べて配置してもよい。
のずれを検出しやすいように、載置許容範囲の境界線の
方向に複数並べて配置してもよい。また、有形パターン
は、サイズの異なる半導体チップの位置確認を、同じ目
印を用いて行うことができるように、載置許容範囲の境
界線と直角方向に複数並べて配置してもよい。
【００１２】また、有形パターンは、第１の矩形部と第
２の矩形部を、各矩形部の長辺が互いに直角になるよう
に組み合わせた部分形状を有するようなパターンとする
ことが好ましい。さらには、この第１の矩形部および第
２の矩形部に、第１の矩形部と長辺の方向が等しく第２
の矩形部の長辺と直角な長辺を有する第３の矩形部をさ
らに組み合わせた部分形状を有するパターンとすること
が好ましい。具体的には、２つ以上の向きが異なる矩形
を互いに直角になるように組み合わせた、例えばＬ字
型、コの字型、Ｈ型、Ｅ型などの形状が考えられる。
２の矩形部を、各矩形部の長辺が互いに直角になるよう
に組み合わせた部分形状を有するようなパターンとする
ことが好ましい。さらには、この第１の矩形部および第
２の矩形部に、第１の矩形部と長辺の方向が等しく第２
の矩形部の長辺と直角な長辺を有する第３の矩形部をさ
らに組み合わせた部分形状を有するパターンとすること
が好ましい。具体的には、２つ以上の向きが異なる矩形
を互いに直角になるように組み合わせた、例えばＬ字
型、コの字型、Ｈ型、Ｅ型などの形状が考えられる。
【００１３】さらに、そのようなパターンの一例とし
て、第１の矩形部と、第１の矩形部の第１の長辺からそ
の長辺と直角な方向に突出するように形成された複数の
第２の矩形部の列と、第１の矩形部の第２の長辺から該
その辺と直角な方向に突出するように形成された複数の
第３の矩形部の列とにより構成された形状も考えられ
る。このような形状では、第２の矩形部の列と、第３の
矩形部の列とが、前記第１の矩形部を挟んで千鳥状に配
置されていることが好ましい。
て、第１の矩形部と、第１の矩形部の第１の長辺からそ
の長辺と直角な方向に突出するように形成された複数の
第２の矩形部の列と、第１の矩形部の第２の長辺から該
その辺と直角な方向に突出するように形成された複数の
第３の矩形部の列とにより構成された形状も考えられ
る。このような形状では、第２の矩形部の列と、第３の
矩形部の列とが、前記第１の矩形部を挟んで千鳥状に配
置されていることが好ましい。
【００１４】本発明の半導体装置は、以上に説明したよ
うなリードフレームと、そのリードフレーム上に載置さ
れた半導体チップを備えたことを特徴とする半導体装置
である。
うなリードフレームと、そのリードフレーム上に載置さ
れた半導体チップを備えたことを特徴とする半導体装置
である。
【００１５】次に、本発明の第１の半導体チップの載置
位置確認方法は、所定の規格に基づいて決定された半導
体チップの載置許容範囲を前記リードフレーム上で定義
し、そのリードフレームに、所定の形状および面積を有
する有形パターンを、前記載置許容範囲の外側に載置許
容範囲の境界線と接するように、または前記所定の形状
を構成する辺のうち少なくとも一辺が前記境界線と一致
するように設け、有形パターンをそのリードフレームに
搭載された半導体チップの上部から観察し、半導体チッ
プの載置位置によって変化する有形パターンの観察可能
部分の形状に基づいて半導体チップの位置を確認するこ
とを特徴とする。
位置確認方法は、所定の規格に基づいて決定された半導
体チップの載置許容範囲を前記リードフレーム上で定義
し、そのリードフレームに、所定の形状および面積を有
する有形パターンを、前記載置許容範囲の外側に載置許
容範囲の境界線と接するように、または前記所定の形状
を構成する辺のうち少なくとも一辺が前記境界線と一致
するように設け、有形パターンをそのリードフレームに
搭載された半導体チップの上部から観察し、半導体チッ
プの載置位置によって変化する有形パターンの観察可能
部分の形状に基づいて半導体チップの位置を確認するこ
とを特徴とする。
【００１６】また、本発明の第２の載置位置確認方法
は、前記リードフレームに、所定の形状および面積を有
する有形パターンを、その有形パターンの所定部分の大
きさが所定の規格により許容される半導体チップの位置
ずれの大きさと等しくなるように設けるとともに、半導
体チップの特徴部分を観察対象として定義し、観察対象
を、有形パターンの前記所定部分を基準として観察する
ことによって半導体チップの位置を確認することを特徴
とする。観察対象として定義する特徴部分は、例えば電
極や、所定の回路パターンとすればよい。
は、前記リードフレームに、所定の形状および面積を有
する有形パターンを、その有形パターンの所定部分の大
きさが所定の規格により許容される半導体チップの位置
ずれの大きさと等しくなるように設けるとともに、半導
体チップの特徴部分を観察対象として定義し、観察対象
を、有形パターンの前記所定部分を基準として観察する
ことによって半導体チップの位置を確認することを特徴
とする。観察対象として定義する特徴部分は、例えば電
極や、所定の回路パターンとすればよい。
【００１７】
【発明の実施の形態】実施の形態１.本実施の形態は、
半導体チップの載置位置確認用の目印を、アルファベッ
トのＨ型のパターンとした形態である。図１（Ａ）はこ
の目印１の形状を表す図である。図に示すように、目印
１は所定の幅および長さを有する矩形をＨ型に組み合わ
せた形状をしており、リードフレーム２に貫通孔として
形成されている。
半導体チップの載置位置確認用の目印を、アルファベッ
トのＨ型のパターンとした形態である。図１（Ａ）はこ
の目印１の形状を表す図である。図に示すように、目印
１は所定の幅および長さを有する矩形をＨ型に組み合わ
せた形状をしており、リードフレーム２に貫通孔として
形成されている。
【００１８】図１（Ｂ）は、この目印１が設けられたリ
ードフレーム２に半導体チップ３を載置した状態を上か
ら見た図である。半導体チップ３は、ダイパッド５の中
央の規定の位置に載置されている。なお、半導体チップ
３にはアルミニウム電極４が形成されており、この電極
４は半導体チップ３を上部から顕微鏡により観察した場
合に視認することができる。本実施の形態では、後述す
るように、半導体チップ３の左端付近の電極を、半導体
チップ３の位置確認に使用する。位置確認に使用する電
極は、チップ上の電極配置や目印１の形状に応じて適宜
選択すればよい。
ードフレーム２に半導体チップ３を載置した状態を上か
ら見た図である。半導体チップ３は、ダイパッド５の中
央の規定の位置に載置されている。なお、半導体チップ
３にはアルミニウム電極４が形成されており、この電極
４は半導体チップ３を上部から顕微鏡により観察した場
合に視認することができる。本実施の形態では、後述す
るように、半導体チップ３の左端付近の電極を、半導体
チップ３の位置確認に使用する。位置確認に使用する電
極は、チップ上の電極配置や目印１の形状に応じて適宜
選択すればよい。
【００１９】ダイパッド５上には図に示されるように載
置許容範囲６が定義されている。但し、図中の点線は載
置許容範囲６について説明するための線であり、実際に
は載置許容範囲６を視認することはできない。載置許容
範囲は、所定の規格によって、例えば位置ずれ許容値何
μｍ以内、あるいは半導体チップのサイズの何％という
ように定められている。以下の説明では、Ｘ方向に距離
Ａの位置ずれが、またＹ方向に距離Ｂの位置ずれが許容
されているものとする。位置ずれ許容値Ａ、Ｂは、通常
は数百μｍである。検査工程では、この載置許容範囲６
内に半導体チップ３が載置されていればその製品は合
格、許容範囲を越えて載置されていれば不合格と判断さ
れる。
置許容範囲６が定義されている。但し、図中の点線は載
置許容範囲６について説明するための線であり、実際に
は載置許容範囲６を視認することはできない。載置許容
範囲は、所定の規格によって、例えば位置ずれ許容値何
μｍ以内、あるいは半導体チップのサイズの何％という
ように定められている。以下の説明では、Ｘ方向に距離
Ａの位置ずれが、またＹ方向に距離Ｂの位置ずれが許容
されているものとする。位置ずれ許容値Ａ、Ｂは、通常
は数百μｍである。検査工程では、この載置許容範囲６
内に半導体チップ３が載置されていればその製品は合
格、許容範囲を越えて載置されていれば不合格と判断さ
れる。
【００２０】目印１は、目印１を構成する辺のうち図１
（Ａ）に示す辺７が、図１（Ｂ）に示すように、載置許
容範囲６の左の境界線と一致するように配置されてい
る。また目印１は、図１（Ｂ）に示すように、電極４の
中心と目印１の中心が一直線上に並ぶように配置され、
かつ目印１を構成する辺のうち辺８が、電極４のＹ方向
の位置ずれ許容限界に対応するように配置されている。
ここで、電極４の位置ずれの大きさは、半導体チップの
位置ずれの大きさにそのまま対応する。したがって、図
１（Ｂ）に示す例では、目印１の、横長の矩形部分（Ｈ
型の横棒部分）の幅は、位置ずれ許容値Ｂの２倍とな
る。
（Ａ）に示す辺７が、図１（Ｂ）に示すように、載置許
容範囲６の左の境界線と一致するように配置されてい
る。また目印１は、図１（Ｂ）に示すように、電極４の
中心と目印１の中心が一直線上に並ぶように配置され、
かつ目印１を構成する辺のうち辺８が、電極４のＹ方向
の位置ずれ許容限界に対応するように配置されている。
ここで、電極４の位置ずれの大きさは、半導体チップの
位置ずれの大きさにそのまま対応する。したがって、図
１（Ｂ）に示す例では、目印１の、横長の矩形部分（Ｈ
型の横棒部分）の幅は、位置ずれ許容値Ｂの２倍とな
る。
【００２１】目印１が図１（Ａ）のような形状をしてお
り、かつ図１（Ｂ）に示すように配置されている場合、
半導体チップ３が載置許容範囲６内に適切に載置された
状態を上から観察すると、目印１はＨの字に見える。し
かし、半導体チップ３の載置位置が図のＸ方向左向きに
距離Ａ以上ずれた状態を上から観察すると、目印１はカ
タカナの「ト」型、あるいはＹ方向に長い矩形に見え
る。すなわち、半導体チップ３の載置位置のずれを、目
印１の形状の変化として認識することができる。この方
法によれば、位置検査を行う際に、ダイパッドの端ある
いは基準となる目印から半導体チップまでの距離を測定
することなく、ずれの大きさが許容範囲内か否かを、パ
ターン形状として、一目で容易に判断することができ
る。
り、かつ図１（Ｂ）に示すように配置されている場合、
半導体チップ３が載置許容範囲６内に適切に載置された
状態を上から観察すると、目印１はＨの字に見える。し
かし、半導体チップ３の載置位置が図のＸ方向左向きに
距離Ａ以上ずれた状態を上から観察すると、目印１はカ
タカナの「ト」型、あるいはＹ方向に長い矩形に見え
る。すなわち、半導体チップ３の載置位置のずれを、目
印１の形状の変化として認識することができる。この方
法によれば、位置検査を行う際に、ダイパッドの端ある
いは基準となる目印から半導体チップまでの距離を測定
することなく、ずれの大きさが許容範囲内か否かを、パ
ターン形状として、一目で容易に判断することができ
る。
【００２２】次にＹ方向の位置ずれの確認方法について
説明する。半導体チップ３のＹ方向の載置位置は、目印
１と電極４との位置関係に基づいて確認する。前述のよ
うに、本実施の形態では、目印１の辺８の位置が電極４
のＹ方向の位置限界を表している。したがって、電極４
が２つの辺８の延長線の間に位置していれば、半導体チ
ップ３のＹ方向の位置は、許容範囲６内であると判断す
ることができる。
説明する。半導体チップ３のＹ方向の載置位置は、目印
１と電極４との位置関係に基づいて確認する。前述のよ
うに、本実施の形態では、目印１の辺８の位置が電極４
のＹ方向の位置限界を表している。したがって、電極４
が２つの辺８の延長線の間に位置していれば、半導体チ
ップ３のＹ方向の位置は、許容範囲６内であると判断す
ることができる。
【００２３】Ｙ方向の位置ズレは、目印１と同じ目印を
Ｙ方向に設けることによっても確認することができる。
しかし、本実施の形態のように半導体チップのＹ方向の
位置を電極４と目印１の位置関係に基づいて観察するこ
ととすれば、半導体チップの端を基準とする必要がなく
なるので、図２に示すように、半導体チップ３の幅がダ
イパッド５の幅よりも大きい場合にも適用することがで
きる。
Ｙ方向に設けることによっても確認することができる。
しかし、本実施の形態のように半導体チップのＹ方向の
位置を電極４と目印１の位置関係に基づいて観察するこ
ととすれば、半導体チップの端を基準とする必要がなく
なるので、図２に示すように、半導体チップ３の幅がダ
イパッド５の幅よりも大きい場合にも適用することがで
きる。
【００２４】以上説明したように、本実施の形態によれ
ば、半導体チップ３の載置位置を顕微鏡を用いた観察に
より確認する場合に、Ｘ方向の位置ズレが許容範囲を越
えたか否かを、目印１の観察可能部分の形状によって一
目で判断することができる。また、Ｙ方向の位置ズレが
許容範囲内か否かについても電極４と目印の所定部分と
を見比べることによって容易に確認することができる。
すなわち、従来のようなダイパッド端部から半導体チッ
プ端部までの距離の測定を行うことなく、載置位置の精
度が規格を満たしているか否かを判定することができ
る。
ば、半導体チップ３の載置位置を顕微鏡を用いた観察に
より確認する場合に、Ｘ方向の位置ズレが許容範囲を越
えたか否かを、目印１の観察可能部分の形状によって一
目で判断することができる。また、Ｙ方向の位置ズレが
許容範囲内か否かについても電極４と目印の所定部分と
を見比べることによって容易に確認することができる。
すなわち、従来のようなダイパッド端部から半導体チッ
プ端部までの距離の測定を行うことなく、載置位置の精
度が規格を満たしているか否かを判定することができ
る。
【００２５】また、従来は、半導体チップ３のサイズは
ダイパッド５より小さいことが常識とされていたが、近
年、図２に示すように半導体チップのほうが大きいケー
スが生じている。したがって、本実施の形態のように、
半導体チップの端を使用せずに半導体チップの載置位置
を確認することができるようにしたことの意義は大き
い。
ダイパッド５より小さいことが常識とされていたが、近
年、図２に示すように半導体チップのほうが大きいケー
スが生じている。したがって、本実施の形態のように、
半導体チップの端を使用せずに半導体チップの載置位置
を確認することができるようにしたことの意義は大き
い。
【００２６】なお、上記効果を達成するためには、目印
１は必ずしも貫通孔である必要はなく、凹部（穴）ある
いは識別可能な（例えば色の異なる）薄膜パターンでも
よい。但し、本実施の形態のように、目印１を貫通孔と
して形成すれば、後に続く工程で樹脂封止材を注入する
際の気泡の発生（ウエルドボイド）を抑制することがで
きる。一般に、半導体チップ３の端部（図の左右の端
部）では樹脂が流れにくいため樹脂中に気泡が発生しや
すい。しかし、本実施の形態のように貫通孔を設けれ
ば、注入された樹脂はこの貫通孔を通じて流れ落ちるた
め、気泡の発生を防ぐことができる。
１は必ずしも貫通孔である必要はなく、凹部（穴）ある
いは識別可能な（例えば色の異なる）薄膜パターンでも
よい。但し、本実施の形態のように、目印１を貫通孔と
して形成すれば、後に続く工程で樹脂封止材を注入する
際の気泡の発生（ウエルドボイド）を抑制することがで
きる。一般に、半導体チップ３の端部（図の左右の端
部）では樹脂が流れにくいため樹脂中に気泡が発生しや
すい。しかし、本実施の形態のように貫通孔を設けれ
ば、注入された樹脂はこの貫通孔を通じて流れ落ちるた
め、気泡の発生を防ぐことができる。
【００２７】なお、本実施の形態では、Ｙ方向の位置確
認に電極４を利用したが、半導体チップ３上の特定の回
路パターンやその他の識別が容易な特徴部分を利用して
もよい。
認に電極４を利用したが、半導体チップ３上の特定の回
路パターンやその他の識別が容易な特徴部分を利用して
もよい。
【００２８】また、本実施の形態の目印１は、検査工程
における位置確認のみならず、半導体チップ３をダイパ
ッド５に載置する際の位置あわせに用いてもよいことは
いうまでもない。
における位置確認のみならず、半導体チップ３をダイパ
ッド５に載置する際の位置あわせに用いてもよいことは
いうまでもない。
【００２９】実施の形態２.次に示す実施の形態は、半
導体チップの載置位置確認用の目印を、図３（Ａ）に示
すような形状、すなわち、Ｘ方向に長い矩形にＹ方向に
長い複数の矩形を組み合わせたくし型の形状とした形態
である。図３（Ａ）のパターン形状と前述の図１（Ａ）
のパターン形状との最も大きな相違点は、許容範囲を示
す辺となり得る辺を複数（辺１０〜１４）備えていると
いう点である。これにより、大きさの異なる半導体チッ
プの位置確認を１つの目印によって行うことができる。
導体チップの載置位置確認用の目印を、図３（Ａ）に示
すような形状、すなわち、Ｘ方向に長い矩形にＹ方向に
長い複数の矩形を組み合わせたくし型の形状とした形態
である。図３（Ａ）のパターン形状と前述の図１（Ａ）
のパターン形状との最も大きな相違点は、許容範囲を示
す辺となり得る辺を複数（辺１０〜１４）備えていると
いう点である。これにより、大きさの異なる半導体チッ
プの位置確認を１つの目印によって行うことができる。
【００３０】図３（Ｂ）は、目印９が設けられたリード
フレーム２に半導体チップ３を載置した状態を上から見
た図である。半導体チップ３はＸ方向に距離Ｃの位置ず
れが許容されており、目印９の辺１２が、半導体チップ
３の位置ずれの限界、すなわち載置許容範囲の左の境界
線に一致するように配置されている。また、目印９の辺
１４は、半導体チップ３よりもサイズが大きく、横方向
に距離Ｄの位置ずれが許容されている他の半導体チップ
の載置許容範囲の左の境界線に対応している。目印９の
各部のサイズは必ずしも均等である必要はなく、そのリ
ードフレームに搭載する半導体チップのサイズに応じて
定めればよい。半導体チップの位置はＸ方向、Ｙ方向と
もに実施の形態１と同様の手法により確認することがで
きる。
フレーム２に半導体チップ３を載置した状態を上から見
た図である。半導体チップ３はＸ方向に距離Ｃの位置ず
れが許容されており、目印９の辺１２が、半導体チップ
３の位置ずれの限界、すなわち載置許容範囲の左の境界
線に一致するように配置されている。また、目印９の辺
１４は、半導体チップ３よりもサイズが大きく、横方向
に距離Ｄの位置ずれが許容されている他の半導体チップ
の載置許容範囲の左の境界線に対応している。目印９の
各部のサイズは必ずしも均等である必要はなく、そのリ
ードフレームに搭載する半導体チップのサイズに応じて
定めればよい。半導体チップの位置はＸ方向、Ｙ方向と
もに実施の形態１と同様の手法により確認することがで
きる。
【００３１】本実施の形態の形態によれば、１種類の目
印によって複数のサイズの異なる半導体チップの位置確
認を行うことができるので、半導体チップの種類ごとに
異なるリードフレームを用意する必要がなく経済的であ
る。
印によって複数のサイズの異なる半導体チップの位置確
認を行うことができるので、半導体チップの種類ごとに
異なるリードフレームを用意する必要がなく経済的であ
る。
【００３２】また、目印９を、図３（Ａ）に示すよう
に、Ｘ方向に長い矩形を挟んで向かい合う辺が千鳥状に
配置される形状とすれば、各半導体チップの載置許容範
囲の境界線同士が近接している場合でも、１つの目印９
を共用することができる。
に、Ｘ方向に長い矩形を挟んで向かい合う辺が千鳥状に
配置される形状とすれば、各半導体チップの載置許容範
囲の境界線同士が近接している場合でも、１つの目印９
を共用することができる。
【００３３】実施の形態３.実施の形態１および２はい
ずれも矩形を組み合わせた形状のパターンを目印とする
形態であったが、本発明のリードフレームに設けられる
目印は必ずしも矩形を組み合わせた形状に限定されるも
のではない。次に示す実施の形態は、円形の貫通孔を目
印とする形態である。
ずれも矩形を組み合わせた形状のパターンを目印とする
形態であったが、本発明のリードフレームに設けられる
目印は必ずしも矩形を組み合わせた形状に限定されるも
のではない。次に示す実施の形態は、円形の貫通孔を目
印とする形態である。
【００３４】図４は、円形の目印１５ａ、１５ｂ、１５
ｃが設けられたリードフレーム２に半導体チップ３を載
置した状態を上から見た図である。目印１５ａ、１５
ｂ、１５ｃは、半導体チップ３のＹ方向の位置ずれ許容
値Ｂを半径とする円であり、載置許容範囲６の境界線に
接するようにＹ方向に並んで配置される。
ｃが設けられたリードフレーム２に半導体チップ３を載
置した状態を上から見た図である。目印１５ａ、１５
ｂ、１５ｃは、半導体チップ３のＹ方向の位置ずれ許容
値Ｂを半径とする円であり、載置許容範囲６の境界線に
接するようにＹ方向に並んで配置される。
【００３５】Ｘ方向の位置確認は、実施の形態１、２と
同様、目印１５の観察可能部分の形状に基づいて行う。
但し、本実施の形態では、目印１５が複数設けられてい
るため、個々の形状を確認するとともに、各目印の形状
の相違も確認することが好ましい。例えば、半導体チッ
プ３が、中心は規定の位置にあるものの回転した状態
（傾いた状態）で載置された場合、中央の目印１５ｂの
形状は円形として観察されるが、目印１５ａまたは目印
１５ｃのいずれか一方は円が欠けた形状として観察され
ることになる。よって、検査担当者は、その形状の違い
から、その半導体チップ３が傾いて載置されていること
を容易に検出することができる。Ｙ方向の位置確認は、
電極４がこの円の直径に相当する幅の内側に収まってい
るか否かを判定することにより行われる。
同様、目印１５の観察可能部分の形状に基づいて行う。
但し、本実施の形態では、目印１５が複数設けられてい
るため、個々の形状を確認するとともに、各目印の形状
の相違も確認することが好ましい。例えば、半導体チッ
プ３が、中心は規定の位置にあるものの回転した状態
（傾いた状態）で載置された場合、中央の目印１５ｂの
形状は円形として観察されるが、目印１５ａまたは目印
１５ｃのいずれか一方は円が欠けた形状として観察され
ることになる。よって、検査担当者は、その形状の違い
から、その半導体チップ３が傾いて載置されていること
を容易に検出することができる。Ｙ方向の位置確認は、
電極４がこの円の直径に相当する幅の内側に収まってい
るか否かを判定することにより行われる。
【００３６】以上説明したように、本実施の形態では、
前記他の実施の形態の効果に加え、複数の目印の観察可
能部分の形状を見比べることによって、半導体チップの
傾きを比較的容易に検出することができるという効果を
有する。
前記他の実施の形態の効果に加え、複数の目印の観察可
能部分の形状を見比べることによって、半導体チップの
傾きを比較的容易に検出することができるという効果を
有する。
【００３７】なお、図５に示すように同じ形状の目印
を、さらにＸ方向に並べて配置してもよい。これによ
り、実施の形態２と同様に、サイズの異なる複数の半導
体チップの位置確認を、１種類のリードフレームで行う
ことができる。
を、さらにＸ方向に並べて配置してもよい。これによ
り、実施の形態２と同様に、サイズの異なる複数の半導
体チップの位置確認を、１種類のリードフレームで行う
ことができる。
【００３８】他の実施の形態．以上に、本発明の好適な
実施の形態として３つの形態を示したが、リードフレー
ムに設ける目印の形状はこれらに限定されるものではな
く、所定の形状および面積を有するあらゆる有形パター
ンを含む。例えば四角、楕円などの単純な形状でもよい
し、上記実施の形態に示したパターン以外の矩形の組み
合わせでもよい。
実施の形態として３つの形態を示したが、リードフレー
ムに設ける目印の形状はこれらに限定されるものではな
く、所定の形状および面積を有するあらゆる有形パター
ンを含む。例えば四角、楕円などの単純な形状でもよい
し、上記実施の形態に示したパターン以外の矩形の組み
合わせでもよい。
【００３９】矩形を組み合わせた形状としては、例えば
図６に示すようなコの字型のパターン、あるいは図７に
示すような逆コの字型のパターンが考えられる。さらに
は、図８（Ａ）に示すＬ字形および図８（Ａ）のパター
ンを９０°、１８０°、２７０°回転させたパターン、
図８（Ｂ）に示すトの字型パターンおよびそれを回転さ
せたパターン、図８（Ｃ）に示す十字型のパターン、図
８（Ｄ）に示すＦ字型のパターンなども考えられる。
図６に示すようなコの字型のパターン、あるいは図７に
示すような逆コの字型のパターンが考えられる。さらに
は、図８（Ａ）に示すＬ字形および図８（Ａ）のパター
ンを９０°、１８０°、２７０°回転させたパターン、
図８（Ｂ）に示すトの字型パターンおよびそれを回転さ
せたパターン、図８（Ｃ）に示す十字型のパターン、図
８（Ｄ）に示すＦ字型のパターンなども考えられる。
【００４０】矩形を組み合わせた形状は、Ｘ方向に長い
矩形とＹ方向に長い矩形の接続部分を載置許容範囲の境
界線と一致するように配置すれば、半導体チップが載置
許容範囲を越えて配置された場合に一方向に長い矩形部
分が見えなくなるので、形状の変化が大きく、半導体チ
ップの位置ずれの認識が容易である。
矩形とＹ方向に長い矩形の接続部分を載置許容範囲の境
界線と一致するように配置すれば、半導体チップが載置
許容範囲を越えて配置された場合に一方向に長い矩形部
分が見えなくなるので、形状の変化が大きく、半導体チ
ップの位置ずれの認識が容易である。
【００４１】
【発明の効果】本発明は、リードフレームのダイパッド
に、半導体チップの載置位置確認用の目印として、目印
を、点や線ではなく、所定の形状および面積を有する有
形パターンを設ける。これにより、半導体チップが位置
ずれにより目印に覆い被さった場合に、その位置ずれを
目印の形状の変化として容易に認識することができる。
に、半導体チップの載置位置確認用の目印として、目印
を、点や線ではなく、所定の形状および面積を有する有
形パターンを設ける。これにより、半導体チップが位置
ずれにより目印に覆い被さった場合に、その位置ずれを
目印の形状の変化として容易に認識することができる。
【００４２】また、有形パターンの所定部分の大きさ
を、規格により許容される位置ずれの大きさと等しくし
ておき、その部分と半導体チップ上の電極などの位置関
係を観察して半導体チップの位置を確認するようにすれ
ば、ダイパッドよりも幅が広い半導体チップについても
容易に載置位置の確認を行うことができる。
を、規格により許容される位置ずれの大きさと等しくし
ておき、その部分と半導体チップ上の電極などの位置関
係を観察して半導体チップの位置を確認するようにすれ
ば、ダイパッドよりも幅が広い半導体チップについても
容易に載置位置の確認を行うことができる。
【００４３】この際、有形パターンを貫通孔として形成
しておけば、樹脂注入工程におけるウェルドボイドを抑
制することもできる。
しておけば、樹脂注入工程におけるウェルドボイドを抑
制することもできる。
【００４４】また、前述のようなリードフレームを用い
れば、半導体チップの載置位置の精度を高めることがで
きるため、高品質な半導体装置を提供することができ
る。
れば、半導体チップの載置位置の精度を高めることがで
きるため、高品質な半導体装置を提供することができ
る。
【図１】 本発明の実施の形態１における目印の形状と
リードフレーム上の配置を示す図
リードフレーム上の配置を示す図
【図２】 実施の形態１の効果を説明するための図
【図３】 実施の形態２における目印の形状とリードフ
レーム上の配置を示す図
レーム上の配置を示す図
【図４】 実施の形態３における目印のリードフレーム
上の配置を示す図
上の配置を示す図
【図５】 実施の形態３における目印のリードフレーム
上の他の配置を示す図
上の他の配置を示す図
【図６】 他の実施の形態における目印のリードフレー
ム上の配置を示す図
ム上の配置を示す図
【図７】 さらに他の実施の形態における目印のリード
フレーム上の配置を示す図
フレーム上の配置を示す図
【図８】 目印の形状の他の例を示す図
【図９】 従来のリードフレームを示す図
１、９、１５〜２１ 目印、 ２ リードフレーム、
３ 半導体チップ、４ Ａｌ電極、 ５ ダイパッド、
６ 載置許容範囲、 ７、８、１０〜１４許容範囲を
示す辺。
３ 半導体チップ、４ Ａｌ電極、 ５ ダイパッド、
６ 載置許容範囲、 ７、８、１０〜１４許容範囲を
示す辺。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 和泉 直生
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 山崎 暁
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 5F047 AA11 AB01 FA73
5F067 AA00 BA10 BE00
Claims (15)
- 【請求項１】 半導体チップを載置するダイパッドを備
えたリードフレームであって、 前記半導体チップの載置位置確認用の目印として、前記
ダイパッドに所定の形状および面積を有する有形パター
ンを設けたことを特徴とするリードフレーム。 - 【請求項２】 前記有形パターンが貫通孔として形成さ
れたことを特徴とする請求項１記載のリードフレーム。 - 【請求項３】 前記有形パターンは、所定の規格により
許容される半導体チップの位置ずれの大きさと等しい大
きさの部分形状を備えることを特徴とする請求項１また
は２記載のリードフレーム。 - 【請求項４】 当該リードフレーム上で、所定の規格に
基づいて決定された半導体チップの載置許容範囲が定義
されており、 前記有形パターンは、前記載置許容範囲の外側に、該載
置許容範囲の境界線と接するように配置されたことを特
徴とする請求項１から３のいずれかに記載のリードフレ
ーム。 - 【請求項５】 当該リードフレーム上で、所定の規格に
基づいて決定された半導体チップの載置許容範囲が定義
されており、 前記有形パターンは、前記載置許容範囲の外側または該
載置許容範囲の境界線上に、該有形パターンを構成する
辺のうち少なくとも一辺が前記境界線と一致するように
配置されたことを特徴とする請求項１から３のいずれか
に記載のリードフレーム。 - 【請求項６】 前記有形パターンは、前記載置許容範囲
の境界線の方向に複数並んで配置されていることを特徴
とする請求項４または５記載のリードフレーム。 - 【請求項７】 前記有形パターンは、前記載置許容範囲
の境界線と直角方向に複数並んで配置されていることを
特徴とする請求項４から６のいずれかに記載のリードフ
レーム。 - 【請求項８】 前記有形パターンは、第１の矩形部と第
２の矩形部を、該各矩形部の長辺が互いに直角になるよ
うに組み合わせた部分形状を有することを特徴とする請
求項１から７のいずれかに記載のリードフレーム。 - 【請求項９】 前記有形パターンは、前記第１の矩形部
および第２の矩形部に、前記第１の矩形部と長辺の方向
が等しく前記第２の矩形部の長辺と直角な長辺を有する
第３の矩形部をさらに組み合わせた部分形状を有するこ
とを特徴とする請求項８記載のリードフレーム。 - 【請求項１０】 前記有形パターンは、 第１の矩形部と、 前記第１の矩形部の第１の長辺から該長辺と直角な方向
に突出するように形成された複数の第２の矩形部の列
と、 前記第１の矩形部の第２の長辺から該長辺と直角な方向
に突出するように形成された複数の第３の矩形部の列と
により構成され、 前記第２の矩形部の列と、前記第３の矩形部の列とが、
前記第１の矩形部を挟んで千鳥状に配置されていること
を特徴とする請求項９記載のリードフレーム。 - 【請求項１１】 請求項１から１０のいずれかに記載の
リードフレームと、該リードフレーム上に載置された半
導体チップを備えたことを特徴とする半導体装置。 - 【請求項１２】 リードフレーム上の半導体チップの載
置位置確認方法であって、 所定の規格に基づいて決定された半導体チップの載置許
容範囲を前記リードフレーム上で定義し、 前記リードフレームに、所定の形状および面積を有する
有形パターンを、前記載置許容範囲の外側に、該載置許
容範囲の境界線と接するように、または前記所定の形状
を構成する辺のうち少なくとも一辺が前記境界線と一致
するように設け、 前記有形パターンを当該リードフレームに搭載された半
導体チップの上部から観察し、 前記半導体チップの載置位置によって変化する前記有形
パターンの観察可能部分の形状に基づいて前記半導体チ
ップの位置を確認することを特徴とする半導体チップの
載置位置確認方法。 - 【請求項１３】 リードフレーム上の半導体チップの載
置位置確認方法であって、 前記リードフレームに、所定の形状および面積を有する
有形パターンを、該有形パターンの所定部分の大きさが
所定の規格により許容される半導体チップの位置ずれの
大きさと等しくなるように設けるとともに、前記半導体
チップの特徴部分を観察対象として定義し、 前記観察対象を、前記有形パターンの前記所定部分を基
準として観察することによって前記半導体チップの位置
を確認することを特徴とする半導体チップの載置位置確
認方法。 - 【請求項１４】 前記半導体チップの電極を前記観察対
象と定義することを特徴とする請求項１３記載の半導体
チップの載置位置確認方法。 - 【請求項１５】 前記半導体チップの所定の回路パター
ンを前記観察対象と定義することを特徴とする請求項１
３記載の半導体チップの載置位置確認方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299162A JP2003110082A (ja) | 2001-09-28 | 2001-09-28 | リードフレーム、半導体装置および半導体チップの載置位置確認方法 |
| US10/256,006 US6867507B2 (en) | 2001-09-28 | 2002-09-27 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299162A JP2003110082A (ja) | 2001-09-28 | 2001-09-28 | リードフレーム、半導体装置および半導体チップの載置位置確認方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110082A true JP2003110082A (ja) | 2003-04-11 |
Family
ID=19119960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001299162A Withdrawn JP2003110082A (ja) | 2001-09-28 | 2001-09-28 | リードフレーム、半導体装置および半導体チップの載置位置確認方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6867507B2 (ja) |
| JP (1) | JP2003110082A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915719B2 (en) | 2007-09-28 | 2011-03-29 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG106050A1 (en) * | 2000-03-13 | 2004-09-30 | Megic Corp | Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby |
| JP2004063688A (ja) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | 半導体装置及び半導体アセンブリモジュール |
| TW200720740A (en) * | 2005-11-18 | 2007-06-01 | Innolux Display Corp | Liquid crystal display device |
| US8999752B1 (en) * | 2007-03-30 | 2015-04-07 | Cypress Semiconductor Corporation | Semiconductor packaging identifier |
| DE102008033018A1 (de) * | 2008-07-14 | 2010-02-11 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| KR20220014553A (ko) * | 2020-07-29 | 2022-02-07 | 에스케이하이닉스 주식회사 | 다이 위치 검사부들을 포함하는 반도체 패키지 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948924A (ja) * | 1982-09-14 | 1984-03-21 | Nec Corp | 電子線露光用位置合せマ−ク |
| JPS62163962A (ja) | 1986-01-14 | 1987-07-20 | Nec Corp | 超音波顕微鏡 |
| JPH05343469A (ja) | 1992-06-11 | 1993-12-24 | Pfu Ltd | Ｌｓｉパッケージの実装方法及びそれに使用するｌｓｉパッケージ |
| US5521427A (en) * | 1992-12-18 | 1996-05-28 | Lsi Logic Corporation | Printed wiring board mounted semiconductor device having leadframe with alignment feature |
| JPH06291241A (ja) | 1993-03-31 | 1994-10-18 | Mitsubishi Electric Corp | 半導体装置 |
| US6072228A (en) * | 1996-10-25 | 2000-06-06 | Micron Technology, Inc. | Multi-part lead frame with dissimilar materials and method of manufacturing |
| US6252772B1 (en) * | 1999-02-10 | 2001-06-26 | Micron Technology, Inc. | Removable heat sink bumpers on a quad flat package |
| US6300670B1 (en) * | 1999-07-26 | 2001-10-09 | Stmicroelectronics, Inc. | Backside bus vias |
| US6577019B1 (en) * | 2000-01-21 | 2003-06-10 | Micron Technology, Inc. | Alignment and orientation features for a semiconductor package |
| JP3715189B2 (ja) * | 2000-09-21 | 2005-11-09 | 株式会社ルネサステクノロジ | 位相シフトマスク |
| DE10128269B4 (de) * | 2001-06-12 | 2004-05-27 | Advanced Micro Devices, Inc., Sunnyvale | Eine Chipflächen-Justierstruktur |
-
2001
- 2001-09-28 JP JP2001299162A patent/JP2003110082A/ja not_active Withdrawn
-
2002
- 2002-09-27 US US10/256,006 patent/US6867507B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915719B2 (en) | 2007-09-28 | 2011-03-29 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6867507B2 (en) | 2005-03-15 |
| US20030062604A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278193B1 (en) | Optical sensing method to place flip chips | |
| US9053954B2 (en) | Method for manufacturing semiconductor device | |
| US7262617B2 (en) | Method for testing integrated circuit, and wafer | |
| JP2003110082A (ja) | リードフレーム、半導体装置および半導体チップの載置位置確認方法 | |
| JP6824448B2 (ja) | ウェッジツール、ボンディング装置、および、ボンディング検査方法 | |
| KR100626243B1 (ko) | 표면 장착 칩 패키지 | |
| JP2006250648A (ja) | 物理量センサの製造方法及びボンディング装置 | |
| JP2008241653A (ja) | 半導体検査装置 | |
| JP2002009105A (ja) | パターンの認識方法及びこのためのクランプ | |
| JPH02224354A (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JP5062086B2 (ja) | 半導体装置 | |
| CN102867796B (zh) | 3d集成电路结构以及检测芯片结构是否对齐的方法 | |
| JP2008218810A (ja) | 半導体装置およびその試験方法 | |
| JP2006318965A (ja) | 半導体デバイスの検査方法および半導体デバイス検査装置 | |
| TW201715677A (zh) | 不著檢出測試方法及其所用之基板與壓板 | |
| JP2982794B1 (ja) | 半導体装置 | |
| JP4995495B2 (ja) | 半導体装置 | |
| JPH02116145A (ja) | 半導体装置の製造方法 | |
| JP5323406B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7705473B2 (en) | Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit | |
| KR100548010B1 (ko) | 다이 어태치 여부 판단 방법 | |
| JP2005019554A (ja) | 半導体装置およびその製造方法 | |
| JPH0621025Y2 (ja) | 隣接する２つのチップを同時に測定するプローブカード | |
| TWI313928B (en) | Circuit board and circuit structure | |
| JPS61111531A (ja) | 半導体装置のマスク合わせ精度検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |